JPH09148380A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09148380A JPH09148380A JP7329813A JP32981395A JPH09148380A JP H09148380 A JPH09148380 A JP H09148380A JP 7329813 A JP7329813 A JP 7329813A JP 32981395 A JP32981395 A JP 32981395A JP H09148380 A JPH09148380 A JP H09148380A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- carrier substrate
- semiconductor
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ウェハ工程にバンプを形成する工程を付加す
る必要をなくし、実装段階で、半導体素子の電極に関す
るマスク及びそれに関するデータを必要とする煩雑さを
なくし、そして、半導体メーカーと実装メーカーが別で
あっても、ＫＧＤ保証、原因究明が容易なるようにす
る。 【構成】 一方の主面にインナーバンプ２３が、他方の
主面に該インナーバンプと電気的に接続された外部端子
２４を有するキャリア基板２０と、半導体素子１と、か
らなり、該半導体素子１はその電極５がキャリア基板２
０のインナーバンプ２３に接続されると共に電極形成側
の面が接着剤２５により接着されてその間が封止されて
なる。
る必要をなくし、実装段階で、半導体素子の電極に関す
るマスク及びそれに関するデータを必要とする煩雑さを
なくし、そして、半導体メーカーと実装メーカーが別で
あっても、ＫＧＤ保証、原因究明が容易なるようにす
る。 【構成】 一方の主面にインナーバンプ２３が、他方の
主面に該インナーバンプと電気的に接続された外部端子
２４を有するキャリア基板２０と、半導体素子１と、か
らなり、該半導体素子１はその電極５がキャリア基板２
０のインナーバンプ２３に接続されると共に電極形成側
の面が接着剤２５により接着されてその間が封止されて
なる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
半導体素子とキャリア基板とからなる半導体装置に関す
る。
半導体素子とキャリア基板とからなる半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置として最も一般的なものは、
図１３に示すようなレジンモールド型半導体装置であ
る。図面において、１は半導体素子、２は該半導体素子
１がダイボンディング材３を介してダイボンディングさ
れたダイパッドで、リードフレームの一部を成していた
ものである。４、４、・・・は同じくリードフレームを
成していた外部リード端子、５、５、・・・は半導体素
子１の電極、６、６、・・・は該電極５、５、・・・と
それに対応する外部リード端子４、４、・・・との間を
接続する例えば金からなるコネクトワイヤ、７はトラン
スファーモールド成型法により形成されたモールド樹脂
である。
図１３に示すようなレジンモールド型半導体装置であ
る。図面において、１は半導体素子、２は該半導体素子
１がダイボンディング材３を介してダイボンディングさ
れたダイパッドで、リードフレームの一部を成していた
ものである。４、４、・・・は同じくリードフレームを
成していた外部リード端子、５、５、・・・は半導体素
子１の電極、６、６、・・・は該電極５、５、・・・と
それに対応する外部リード端子４、４、・・・との間を
接続する例えば金からなるコネクトワイヤ、７はトラン
スファーモールド成型法により形成されたモールド樹脂
である。
【０００３】該半導体装置は、半導体素子１をリードフ
レームのダイパッド２２ダイボンディング材３を介して
ボンディングし、次いで、半導体素子１の各電極５、
５、・・・とリードフレームの外部リード端子４、４、
・・・との対応するものどうしをコネクトワイヤ６、
６、・・・介して接続し、その後、リードフレームの不
要部分をカットするという方法で製造される。図１４は
図１３に示すものよりもより高密度実装化したフリップ
チップ実装タイプの半導体装置を示すものである。同図
において、１は半導体素子、５、５、・・・は該半導体
素子１の電極、８、８、・・・は該電極５、５、・・・
に形成された例えば半田からなるバンプである。
レームのダイパッド２２ダイボンディング材３を介して
ボンディングし、次いで、半導体素子１の各電極５、
５、・・・とリードフレームの外部リード端子４、４、
・・・との対応するものどうしをコネクトワイヤ６、
６、・・・介して接続し、その後、リードフレームの不
要部分をカットするという方法で製造される。図１４は
図１３に示すものよりもより高密度実装化したフリップ
チップ実装タイプの半導体装置を示すものである。同図
において、１は半導体素子、５、５、・・・は該半導体
素子１の電極、８、８、・・・は該電極５、５、・・・
に形成された例えば半田からなるバンプである。
【０００４】該半導体装置は例えば多層の配線基板９
に、その配線膜（ランド）の端子部分１０、１０、・・
・に電極形成面側を配線基板９に向けた向きでバンプ
８、８、・・・を接続することにより実装される。１１
は該半導体素子１・キャリア基板９間に充填された封止
樹脂である。具体的には、半導体装置として電極５、
５、・・・に半田等の金属をメッキ（主として電気メッ
キ）あるいは蒸着により形成してバンプ８、８、・・・
を設けておき、これを半導体メーカーが出荷する。実装
メーカーはこの半導体装置を購入すると、それを下向き
でそのバンプ８、８、・・・が配線基板９、９、・・・
の配線（ランド）の端子部分１０、１０、・・・上に位
置する状態にし、その状態でリフローにより半田を溶融
させて電極５、５、・・・と端子部分１０、１０、・・
・とを接合し、しかる後、配線基板９・半導体素子１間
に液状封止樹脂１１を充填するという方法で実装する。
に、その配線膜（ランド）の端子部分１０、１０、・・
・に電極形成面側を配線基板９に向けた向きでバンプ
８、８、・・・を接続することにより実装される。１１
は該半導体素子１・キャリア基板９間に充填された封止
樹脂である。具体的には、半導体装置として電極５、
５、・・・に半田等の金属をメッキ（主として電気メッ
キ）あるいは蒸着により形成してバンプ８、８、・・・
を設けておき、これを半導体メーカーが出荷する。実装
メーカーはこの半導体装置を購入すると、それを下向き
でそのバンプ８、８、・・・が配線基板９、９、・・・
の配線（ランド）の端子部分１０、１０、・・・上に位
置する状態にし、その状態でリフローにより半田を溶融
させて電極５、５、・・・と端子部分１０、１０、・・
・とを接合し、しかる後、配線基板９・半導体素子１間
に液状封止樹脂１１を充填するという方法で実装する。
【０００５】この図１４に示す半導体装置は、半導体素
子１のサイズにきわめて近似したサイズで実装すること
ができ、高密度実装ができるといえる。
子１のサイズにきわめて近似したサイズで実装すること
ができ、高密度実装ができるといえる。
【０００６】
【発明が解決しようとする課題】ところで、図１３に示
す半導体装置は、半導体素子１表面の電極５、５、・・
・をワイヤボンド技術を用いてワイヤ６、６、・・・に
より外部リード端子４、４、・・・に接続しており、ワ
イヤ６、６、・・・のたわみ、ダイパッドの厚み等が樹
脂パッケージ７を厚くする要因になり、また、外部リー
ド端子４、４、・・・の内端側における配置密度を高め
ることを制約する。従って、端子数の増大、半導体装置
の小型化に伴って当然に必要となる高実装密度化の要求
に応えることに限界がある。
す半導体装置は、半導体素子１表面の電極５、５、・・
・をワイヤボンド技術を用いてワイヤ６、６、・・・に
より外部リード端子４、４、・・・に接続しており、ワ
イヤ６、６、・・・のたわみ、ダイパッドの厚み等が樹
脂パッケージ７を厚くする要因になり、また、外部リー
ド端子４、４、・・・の内端側における配置密度を高め
ることを制約する。従って、端子数の増大、半導体装置
の小型化に伴って当然に必要となる高実装密度化の要求
に応えることに限界がある。
【０００７】それに対して、図１４に示すフリップチッ
プ型半導体装置は図１３に示す半導体装置に比較して高
密度実装化が容易である。しかし、図１４に示すような
従来のフリップチップ型半導体装置には次に述べるよう
な問題があった。先ず第１に、半導体素子１の表面電極
５、５、・・・に予め電気メッキあるいは蒸着により半
田等を材料としたバンプ８、８、・・・を形成しておく
必要があり、所謂ウエハ工程に、配線基板製造用技術を
要する工程を新たに設定しなければならない。また、半
導体製造と、実装とが別会社により行われる場合には、
実装を行う側のメーカーが半導体製造メーカー側から半
導体素子１の電極５、５、・・・形成用マスク、その他
関連データを揃える必要がある等の煩雑さがある。
プ型半導体装置は図１３に示す半導体装置に比較して高
密度実装化が容易である。しかし、図１４に示すような
従来のフリップチップ型半導体装置には次に述べるよう
な問題があった。先ず第１に、半導体素子１の表面電極
５、５、・・・に予め電気メッキあるいは蒸着により半
田等を材料としたバンプ８、８、・・・を形成しておく
必要があり、所謂ウエハ工程に、配線基板製造用技術を
要する工程を新たに設定しなければならない。また、半
導体製造と、実装とが別会社により行われる場合には、
実装を行う側のメーカーが半導体製造メーカー側から半
導体素子１の電極５、５、・・・形成用マスク、その他
関連データを揃える必要がある等の煩雑さがある。
【０００８】第２に、フリップチップ型の半導体装置に
は、半田等からなるバンプ８、８、・・・を形成した半
導体素子１を直接配線基板９の配線（ランド）の端子部
分１０、１０、・・・に接続した後に温度サイクル等の
熱疲労試験を行うと、バンプ８、８、・・・にクラック
が生じる等の不良モードが発生するという問題があっ
た。
は、半田等からなるバンプ８、８、・・・を形成した半
導体素子１を直接配線基板９の配線（ランド）の端子部
分１０、１０、・・・に接続した後に温度サイクル等の
熱疲労試験を行うと、バンプ８、８、・・・にクラック
が生じる等の不良モードが発生するという問題があっ
た。
【０００９】第３に、フリップチップ実装には、配線基
板９側に半導体素子１の電極５、５、・・・と直接接合
する配線を配置しなければならないので、その配線の形
成密度の限界によって半導体装置１側の電極５、５、・
・・の配置密度が制約されるという問題がある。即ち、
半導体素子１の電極５、５、・・・の配置密度は現在の
技術では７０μｍピッチまで高めることが可能であり、
将来的には更にピッチを小さくすることが可能である。
しかるに、配線基板９においては、配線の配置密度を１
００μｍピッチ以下にすることは少なくとも現在の技術
では不可能であり、将来的にも配置ピッチを飛躍的に小
さくすることは難しいと予想される。
板９側に半導体素子１の電極５、５、・・・と直接接合
する配線を配置しなければならないので、その配線の形
成密度の限界によって半導体装置１側の電極５、５、・
・・の配置密度が制約されるという問題がある。即ち、
半導体素子１の電極５、５、・・・の配置密度は現在の
技術では７０μｍピッチまで高めることが可能であり、
将来的には更にピッチを小さくすることが可能である。
しかるに、配線基板９においては、配線の配置密度を１
００μｍピッチ以下にすることは少なくとも現在の技術
では不可能であり、将来的にも配置ピッチを飛躍的に小
さくすることは難しいと予想される。
【００１０】従って、半導体素子１の製造技術において
は電極５、５、・・・を高い密度（小ピッチ）で形成す
ることができたとしても、それを搭載する側の多層配線
基板９における配置密度を高くすることができないの
で、結局、半導体素子１の電極５、５、・・・の配置密
度より高くすることは実装側からの制約を受けるために
不可能であったのである。また、従来におけるフリップ
チップ実装は、半導体素子１表面の電極５、５、・・・
にバンプ８、８、・・・を形成して実装するので、半導
体メーカーから実装メーカーへ半導体素子のままの形態
で出荷されることになる。その際に、ＫＧＤ（Known Go
od Die) 保証と実装後の不良品の原因区分について問題
が生じるのである。
は電極５、５、・・・を高い密度（小ピッチ）で形成す
ることができたとしても、それを搭載する側の多層配線
基板９における配置密度を高くすることができないの
で、結局、半導体素子１の電極５、５、・・・の配置密
度より高くすることは実装側からの制約を受けるために
不可能であったのである。また、従来におけるフリップ
チップ実装は、半導体素子１表面の電極５、５、・・・
にバンプ８、８、・・・を形成して実装するので、半導
体メーカーから実装メーカーへ半導体素子のままの形態
で出荷されることになる。その際に、ＫＧＤ（Known Go
od Die) 保証と実装後の不良品の原因区分について問題
が生じるのである。
【００１１】即ち、半導体メーカーから実装メーカーに
半導体素子１がベアの状態で渡される。すると、半導体
メーカー側では半導体素子１の電気的特性を完全に測定
することは難しい。従って、実装メーカーにおいて実装
された半導体装置について不良が発生した場合、その不
良は半導体メーカー側に責任のある不良なのか、実装メ
ーカー側に責任のある不良なのかがわかりにくい場合が
あり、不良原因の究明も同一メーカーにより半導体ウェ
ハ工程と実装が行われた場合に比較して徹底しないもの
になりがちである。また、半導体メーカーとしては実装
段階での不手際で不良になる可能性があるので、ＫＧＤ
保証がしづらくなるという問題があるのである。第４
に、フリップチップ実装には、実装後において、故障が
生じた場合、半導体素子１と配線基板９との間は封止樹
脂１１が介在しているので、半導体素子１を交換するこ
とが不可能であり、リペアができないという問題もあ
る。その場合、配線基板９ごと交換する、即ち、所謂ボ
ード交換が必要となってしまう。
半導体素子１がベアの状態で渡される。すると、半導体
メーカー側では半導体素子１の電気的特性を完全に測定
することは難しい。従って、実装メーカーにおいて実装
された半導体装置について不良が発生した場合、その不
良は半導体メーカー側に責任のある不良なのか、実装メ
ーカー側に責任のある不良なのかがわかりにくい場合が
あり、不良原因の究明も同一メーカーにより半導体ウェ
ハ工程と実装が行われた場合に比較して徹底しないもの
になりがちである。また、半導体メーカーとしては実装
段階での不手際で不良になる可能性があるので、ＫＧＤ
保証がしづらくなるという問題があるのである。第４
に、フリップチップ実装には、実装後において、故障が
生じた場合、半導体素子１と配線基板９との間は封止樹
脂１１が介在しているので、半導体素子１を交換するこ
とが不可能であり、リペアができないという問題もあ
る。その場合、配線基板９ごと交換する、即ち、所謂ボ
ード交換が必要となってしまう。
【００１２】本発明はこのような問題点を解決すべく為
されたものであり、ウェハ工程にバンプを形成する工程
を付加する必要をなくし、実装段階で、半導体素子の電
極に関するマスク及びそれに関するデータを必要とする
煩雑さをなくし、バンプに温度サイクルによる熱履歴に
よってクラックの発生するおそれをなくし、半導体素子
が故障した場合のリペアを容易にし、半導体素子の電極
の配置密度を実装配線基板の配線密度の低さに拘束され
ることなく高めることを可能にし、半導体メーカーと実
装メーカーが別であっても、ＫＧＤ保証、原因究明が容
易なるようにすることを目的とする。
されたものであり、ウェハ工程にバンプを形成する工程
を付加する必要をなくし、実装段階で、半導体素子の電
極に関するマスク及びそれに関するデータを必要とする
煩雑さをなくし、バンプに温度サイクルによる熱履歴に
よってクラックの発生するおそれをなくし、半導体素子
が故障した場合のリペアを容易にし、半導体素子の電極
の配置密度を実装配線基板の配線密度の低さに拘束され
ることなく高めることを可能にし、半導体メーカーと実
装メーカーが別であっても、ＫＧＤ保証、原因究明が容
易なるようにすることを目的とする。
【００１３】
【課題を解決するための手段】請求項１の半導体装置
は、一方の主面にインナーバンプが、他方の主面に該イ
ンナーバンプと電気的に接続された外部端子を有するキ
ャリア基板と、半導体素子と、からなり、該半導体素子
の電極が上記キャリア基板のインナーバンプに接続され
ると共に電極形成側の面が接着剤により接着されてその
間が封止されてなることを特徴とする。
は、一方の主面にインナーバンプが、他方の主面に該イ
ンナーバンプと電気的に接続された外部端子を有するキ
ャリア基板と、半導体素子と、からなり、該半導体素子
の電極が上記キャリア基板のインナーバンプに接続され
ると共に電極形成側の面が接着剤により接着されてその
間が封止されてなることを特徴とする。
【００１４】従って、請求項１の半導体装置によれば、
キャリア基板にバンプを形成し、該キャリア基板に形成
したバンプを完成した半導体素子の電極に接合するの
で、半導体素子にバンプを形成する必要がない。依っ
て、半導体素子を製造するウェハ工程に配線基板メーカ
ーが得意とするバンプ形成のための技術を駆使する工程
を付加することが必要ではない。また、半導体素子に故
障が生じた場合、キャリア基板と配線基板との間には封
止樹脂が存在していないので、キャリア基板を配線基板
から分離することが可能である。従って、半導体装置を
交換することが容易であり、従来フリップチップ型半導
体装置においては不可能であったリペアが可能になる。
キャリア基板にバンプを形成し、該キャリア基板に形成
したバンプを完成した半導体素子の電極に接合するの
で、半導体素子にバンプを形成する必要がない。依っ
て、半導体素子を製造するウェハ工程に配線基板メーカ
ーが得意とするバンプ形成のための技術を駆使する工程
を付加することが必要ではない。また、半導体素子に故
障が生じた場合、キャリア基板と配線基板との間には封
止樹脂が存在していないので、キャリア基板を配線基板
から分離することが可能である。従って、半導体装置を
交換することが容易であり、従来フリップチップ型半導
体装置においては不可能であったリペアが可能になる。
【００１５】そして、半導体素子とキャリア基板を組み
立てて半導体装置とするので、その完成後、電気的測定
ができる。従って、充分な電気的測定が済んでから半導
体装置の出荷ができ、半導体メーカーが半導体装置とし
てのＫＧＤ保証をすることができ、不良原因についても
追究が容易である。また、半導体素子とキャリア基板と
はキャリア基板側のインナーバンプを介して接続するの
で、ギャングボンドによる一括接続が可能になり、ワイ
ヤボンディングを駆使する必要のある図１３に示す半導
体装置に比較して生産性を高くすることができる。
立てて半導体装置とするので、その完成後、電気的測定
ができる。従って、充分な電気的測定が済んでから半導
体装置の出荷ができ、半導体メーカーが半導体装置とし
てのＫＧＤ保証をすることができ、不良原因についても
追究が容易である。また、半導体素子とキャリア基板と
はキャリア基板側のインナーバンプを介して接続するの
で、ギャングボンドによる一括接続が可能になり、ワイ
ヤボンディングを駆使する必要のある図１３に示す半導
体装置に比較して生産性を高くすることができる。
【００１６】請求項２の半導体装置は、請求項１記載の
半導体装置において、キャリア基板のインナーバンプが
半導体素子の電極と整合するように配置され、該キャリ
ア基板の外部端子は上記配置と異なるエリアアレイ状に
配置されてなることを特徴とする。従って、請求項２の
半導体装置によれば、キャリア基板のインナーバンプ
と、外部端子とが異なる配置にされているので、半導体
素子の電極を小ピッチにしてもキャリア基板の外部端子
をそれより大きなピッチで配置することが可能になる。
半導体装置において、キャリア基板のインナーバンプが
半導体素子の電極と整合するように配置され、該キャリ
ア基板の外部端子は上記配置と異なるエリアアレイ状に
配置されてなることを特徴とする。従って、請求項２の
半導体装置によれば、キャリア基板のインナーバンプ
と、外部端子とが異なる配置にされているので、半導体
素子の電極を小ピッチにしてもキャリア基板の外部端子
をそれより大きなピッチで配置することが可能になる。
【００１７】依って、半導体素子の電極を半導体技術に
よって可能な限りにおいて高い配置密度で形成しつつ半
導体装置が実装される配線基板の配線の半導体装置側と
接続される端子部分を配線基板の製造技術によって可能
な比較的低い配置密度で形成しても、キャリア基板が半
導体素子と配線基板との間に介在するので、半導体素子
と配線基板を支障なく電気的に接続することができる。
よって可能な限りにおいて高い配置密度で形成しつつ半
導体装置が実装される配線基板の配線の半導体装置側と
接続される端子部分を配線基板の製造技術によって可能
な比較的低い配置密度で形成しても、キャリア基板が半
導体素子と配線基板との間に介在するので、半導体素子
と配線基板を支障なく電気的に接続することができる。
【００１８】請求項３の半導体装置は、請求項１又は２
記載の半導体装置において、外部端子を金属コアバンプ
として形成してなることを特徴とする。従って、請求項
３の半導体装置によれば、外部端子を金属コアバンプと
して形成するので、温度サイクル等の熱履歴によるクラ
ックが生じにくくなる。
記載の半導体装置において、外部端子を金属コアバンプ
として形成してなることを特徴とする。従って、請求項
３の半導体装置によれば、外部端子を金属コアバンプと
して形成するので、温度サイクル等の熱履歴によるクラ
ックが生じにくくなる。
【００１９】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。図１は本発明の第１の実施の形
態を示す断面図である。同図において、１は半導体素
子、５、５、・・・は該半導体素子１の表面に形成され
た電極で、本例においては半導体素子１表面周辺部に配
設されており、その配設ピッチは例えば７０μｍという
ように半導体技術で可能な限度で小さくされている。
従って詳細に説明する。図１は本発明の第１の実施の形
態を示す断面図である。同図において、１は半導体素
子、５、５、・・・は該半導体素子１の表面に形成され
た電極で、本例においては半導体素子１表面周辺部に配
設されており、その配設ピッチは例えば７０μｍという
ように半導体技術で可能な限度で小さくされている。
【００２０】２０はキャリア基板で、例えば有機系樹脂
からなるベース２１を母材とし、例えば銅からなる配線
２２、２２、・・・を有し、一方の主面に上記半導体素
子１の電極５、５、・・・と整合するように配設された
インナーバンプ２３、２３、・・・を有し、このインナ
ーバンプ２３、２３、・・は上記配線２２、２２、・・
・と接続されている。本キャリア基板２０は片面配線構
造を有している。そして、キャリア基板２０の他方の主
面には後で述べるところの配線基板（９）の配線（ラン
ド）の半導体装置と接続される端子部分（１０、１０、
・・・）と整合するように配設されたコアバンプ状の外
部端子２４、２４、・・・が形成されている。インナー
バンプ２３、２３、・・・及びコアバンプ状の外部端子
２４、２４、・・・は例えば銅からなり、表面に図１で
は図示を省略した例えば金がメッキにより形成されてい
る。
からなるベース２１を母材とし、例えば銅からなる配線
２２、２２、・・・を有し、一方の主面に上記半導体素
子１の電極５、５、・・・と整合するように配設された
インナーバンプ２３、２３、・・・を有し、このインナ
ーバンプ２３、２３、・・は上記配線２２、２２、・・
・と接続されている。本キャリア基板２０は片面配線構
造を有している。そして、キャリア基板２０の他方の主
面には後で述べるところの配線基板（９）の配線（ラン
ド）の半導体装置と接続される端子部分（１０、１０、
・・・）と整合するように配設されたコアバンプ状の外
部端子２４、２４、・・・が形成されている。インナー
バンプ２３、２３、・・・及びコアバンプ状の外部端子
２４、２４、・・・は例えば銅からなり、表面に図１で
は図示を省略した例えば金がメッキにより形成されてい
る。
【００２１】２５は例えば熱可塑性樹脂からなる接着剤
であり、キャリア基板２０と半導体素子１との間を封止
して半導体素子１の表面を保護する役割を果たす。上記
インナーバンプ２３、２３、・・・は半導体素子１の電
極５、５、・・・に熱圧着により接合されるが、その
際、キャリア基板２０のインナーバンプ側の面に予め形
成された接着剤２５がその熱により溶けながら膨張し、
その後の温度低下によりキャリア基板２０・半導体素子
１間を封止するのである。熱圧着はギャングボンド接続
による一括ボンドで行うことは言うまでもない。
であり、キャリア基板２０と半導体素子１との間を封止
して半導体素子１の表面を保護する役割を果たす。上記
インナーバンプ２３、２３、・・・は半導体素子１の電
極５、５、・・・に熱圧着により接合されるが、その
際、キャリア基板２０のインナーバンプ側の面に予め形
成された接着剤２５がその熱により溶けながら膨張し、
その後の温度低下によりキャリア基板２０・半導体素子
１間を封止するのである。熱圧着はギャングボンド接続
による一括ボンドで行うことは言うまでもない。
【００２２】本半導体装置は、このように、半導体素子
１と、その電極５、５、・・・にインナーバンプ２３、
２３、・・・がギャングボンド接続されたキャリア基板
２０とにより構成される。そして、本半導体装置は、キ
ャリア基板２０の金属コアバンプ状の外部端子２４、２
４、・・・を配線基板９の配線の半導体装置と接続され
るべき端子部分１０、１０、・・・にギャングボンド接
続することにより配線基板９に実装される。図１は本半
導体装置が配線基板２０を用いて配線基板９に実装した
状態を示している。
１と、その電極５、５、・・・にインナーバンプ２３、
２３、・・・がギャングボンド接続されたキャリア基板
２０とにより構成される。そして、本半導体装置は、キ
ャリア基板２０の金属コアバンプ状の外部端子２４、２
４、・・・を配線基板９の配線の半導体装置と接続され
るべき端子部分１０、１０、・・・にギャングボンド接
続することにより配線基板９に実装される。図１は本半
導体装置が配線基板２０を用いて配線基板９に実装した
状態を示している。
【００２３】このような半導体装置によれば、先ず第１
に、従来半導体素子の電極に形成されていたバンプがな
く、キャリア基板２０側に形成したインナーバンプ２
３、２３、・・・がそれに代わるので、ウェハ工程にバ
ンプを形成する工程を新たに付加する必要がなく、ま
た、実装メーカー側が半導体メーカー側から電極５、
５、・・・形成用のマスクや、それに関するデータを取
り寄せて配線基板９の設計をすると言うような煩雑なこ
とが必要ない。第２に、外部端子２４、２４、・・・が
半田バンプではなく、金属コアバンプ状であるので、耐
熱疲労試験において外部端子にクラックが生じるという
ような不都合が生じるおそれが少なくなる。
に、従来半導体素子の電極に形成されていたバンプがな
く、キャリア基板２０側に形成したインナーバンプ２
３、２３、・・・がそれに代わるので、ウェハ工程にバ
ンプを形成する工程を新たに付加する必要がなく、ま
た、実装メーカー側が半導体メーカー側から電極５、
５、・・・形成用のマスクや、それに関するデータを取
り寄せて配線基板９の設計をすると言うような煩雑なこ
とが必要ない。第２に、外部端子２４、２４、・・・が
半田バンプではなく、金属コアバンプ状であるので、耐
熱疲労試験において外部端子にクラックが生じるという
ような不都合が生じるおそれが少なくなる。
【００２４】第３に、半導体素子１の表面はキャリア基
板２０の表面に形成した例えば熱可塑性樹脂からなる接
着剤２５を用いて封止し、封止樹脂が配線基板９側に存
在するという従来におけるフリップチップ型半導体装置
において生じていた問題がないので、半導体素子１に故
障が生じても、半導体装置を配線基板９から容易に取り
外すことが可能であり、リペアが可能である。第４に、
半導体素子１をキャリア基板２０に組み付けて半導体装
置を構成するので、電気的測定を充分に行った状態で出
荷でき、半導体メーカーは、半導体装置を配線基板９に
実装する実装メーカーに半導体装置としてのＫＧＤ保証
をすることができ、また、不良が生じた場合の不良原因
追究も容易である。
板２０の表面に形成した例えば熱可塑性樹脂からなる接
着剤２５を用いて封止し、封止樹脂が配線基板９側に存
在するという従来におけるフリップチップ型半導体装置
において生じていた問題がないので、半導体素子１に故
障が生じても、半導体装置を配線基板９から容易に取り
外すことが可能であり、リペアが可能である。第４に、
半導体素子１をキャリア基板２０に組み付けて半導体装
置を構成するので、電気的測定を充分に行った状態で出
荷でき、半導体メーカーは、半導体装置を配線基板９に
実装する実装メーカーに半導体装置としてのＫＧＤ保証
をすることができ、また、不良が生じた場合の不良原因
追究も容易である。
【００２５】第５に、キャリア基板２０のインナーバン
プ２３、２３、・・・が半導体素子１の電極５、５、・
・・と整合するように配置され、該キャリア基板２０の
外部端子９、９、・・・は上記配置と異なるエリアアレ
イ状に配置され、キャリア基板２０のインナーバンプ２
３、２３、・・・と、外部端子９、９、・・・とが異な
る配置にされているので、半導体素子１の電極５、５、
・・・を小ピッチにしてもキャリア基板２０の外部端子
２４、２４、・・・をそれより大きなピッチで配置する
ことにより、配線ピッチを小さくすることに限界のある
配線基板９に対応させることが可能となる。即ち、ピッ
チ変換が可能になるのである。第６に、また、半導体素
子１とキャリア基板２０とはキャリア基板２１側のイン
ナーバンプ２３、２３・・・を介して接続するので、ギ
ャングボンドによる一括接続が可能になり、ワイヤボン
ディングを駆使する必要のある図１３に示す半導体装置
に比較して生産性を高くすることができる。
プ２３、２３、・・・が半導体素子１の電極５、５、・
・・と整合するように配置され、該キャリア基板２０の
外部端子９、９、・・・は上記配置と異なるエリアアレ
イ状に配置され、キャリア基板２０のインナーバンプ２
３、２３、・・・と、外部端子９、９、・・・とが異な
る配置にされているので、半導体素子１の電極５、５、
・・・を小ピッチにしてもキャリア基板２０の外部端子
２４、２４、・・・をそれより大きなピッチで配置する
ことにより、配線ピッチを小さくすることに限界のある
配線基板９に対応させることが可能となる。即ち、ピッ
チ変換が可能になるのである。第６に、また、半導体素
子１とキャリア基板２０とはキャリア基板２１側のイン
ナーバンプ２３、２３・・・を介して接続するので、ギ
ャングボンドによる一括接続が可能になり、ワイヤボン
ディングを駆使する必要のある図１３に示す半導体装置
に比較して生産性を高くすることができる。
【００２６】
【実施例】ここで、キャリア基板２０の製造方法の一例
について図２（Ａ）、（Ｂ）に従って簡単に説明する。
先ず、ベースフィルム２１に例えば銅からなる配線２２
を形成したものを用意し、その一方の主面、具体的には
半導体素子１と接続される側の主面に接着剤２５を形成
し、その後、該接着剤２５のインナーバンプ２３、２
３、・・・を形成すべき部分に例えばレーザビーム照射
によるエッチングによりスルーホール２６、２６、・・
・を形成して配線２２の表面を露出させる。図２（Ａ）
はスルーホール２６、２６、・・・形成後の状態を示
す。
について図２（Ａ）、（Ｂ）に従って簡単に説明する。
先ず、ベースフィルム２１に例えば銅からなる配線２２
を形成したものを用意し、その一方の主面、具体的には
半導体素子１と接続される側の主面に接着剤２５を形成
し、その後、該接着剤２５のインナーバンプ２３、２
３、・・・を形成すべき部分に例えばレーザビーム照射
によるエッチングによりスルーホール２６、２６、・・
・を形成して配線２２の表面を露出させる。図２（Ａ）
はスルーホール２６、２６、・・・形成後の状態を示
す。
【００２７】次に、電気メッキにより上記配線２２、２
２、・・・の露出部に例えば銅を成長させてインナーバ
ンプ２３、２３、・・・及び金属コアバンプ状外部端子
２４、２４、・・・を形成する。その後、更に、上記イ
ンナーバンプ２３、２３、・・・及び金属コアバンプ状
外部端子２４、２４、・・・表面に例えば金膜２７、２
７、・・・をメッキにより形成する。そして、キャリア
基板２０はそのインナーバンプ２３、２３、・・・を半
導体素子１の電極５、５、・・・に熱圧着（例えば３５
０〜４００℃のパルスヒートによる熱圧着）によるギャ
ングボンド接続により接合する。その際、加熱温度によ
り接着剤２５は一時的に膨張し、その後の温度低下によ
り収縮する。その結果、その膨張により接着剤２５がイ
ンナーバンプ２３、２３、・・・上を覆い、収縮により
インナーバンプ２３、２３、・・・を圧迫してこれを保
護する機能を果たし得ることが確認されている。
２、・・・の露出部に例えば銅を成長させてインナーバ
ンプ２３、２３、・・・及び金属コアバンプ状外部端子
２４、２４、・・・を形成する。その後、更に、上記イ
ンナーバンプ２３、２３、・・・及び金属コアバンプ状
外部端子２４、２４、・・・表面に例えば金膜２７、２
７、・・・をメッキにより形成する。そして、キャリア
基板２０はそのインナーバンプ２３、２３、・・・を半
導体素子１の電極５、５、・・・に熱圧着（例えば３５
０〜４００℃のパルスヒートによる熱圧着）によるギャ
ングボンド接続により接合する。その際、加熱温度によ
り接着剤２５は一時的に膨張し、その後の温度低下によ
り収縮する。その結果、その膨張により接着剤２５がイ
ンナーバンプ２３、２３、・・・上を覆い、収縮により
インナーバンプ２３、２３、・・・を圧迫してこれを保
護する機能を果たし得ることが確認されている。
【００２８】また、キャリア基板２０の外部端子２４、
２４、・・・と配線基板９の配線（ランド）の端子部分
１０、１０、・・・との接合は、図３（Ａ）に示すよう
に従来通りの半田ペーストを用いたリフロー実装で行わ
れ、図中の３５はその半田ペーストを示すが、外部端子
２４、２４、・・・（図３には１個のみ現われる。）は
図３（Ａ）に示すように、曲面を描き、図３（Ｂ）に示
すフリップチップ実装におけるように、フリップチップ
の半田バンプと電極との間が直線（平面）になる場合と
比較してクラックが進みにくくなる。その結果、信頼性
が向上するのである。
２４、・・・と配線基板９の配線（ランド）の端子部分
１０、１０、・・・との接合は、図３（Ａ）に示すよう
に従来通りの半田ペーストを用いたリフロー実装で行わ
れ、図中の３５はその半田ペーストを示すが、外部端子
２４、２４、・・・（図３には１個のみ現われる。）は
図３（Ａ）に示すように、曲面を描き、図３（Ｂ）に示
すフリップチップ実装におけるように、フリップチップ
の半田バンプと電極との間が直線（平面）になる場合と
比較してクラックが進みにくくなる。その結果、信頼性
が向上するのである。
【００２９】図４は図１に示した半導体装置の半導体素
子裏面（反電極側の面）に放熱板を取り付けたものであ
り、これにより放熱性を高めることができる。図におい
て、２８は放熱板、２９は該放熱板２８を半導体素子１
の裏面に接着する高熱伝導性接着剤である。
子裏面（反電極側の面）に放熱板を取り付けたものであ
り、これにより放熱性を高めることができる。図におい
て、２８は放熱板、２９は該放熱板２８を半導体素子１
の裏面に接着する高熱伝導性接着剤である。
【００３０】図５は図１に示した半導体装置の変形例を
示すもので、キャリア基板２０として外部端子２４、２
４、・・・を中央領域に配置せずその周りに配置したも
のを用いており、そして、キャリア基板２０の大きさは
半導体素子１より大きく、キャリア基板２０の最も外側
のインナーバンプ２４、２４、・・・は半導体素子１か
ら外側に食み出ている。尚、本半導体装置は上述以外の
点では図１に示した半導体装置と異なるところはない。
図６は図５に示した半導体装置に放熱板２８を取り付け
た半導体装置を示すものであり、取付け方は図４に示し
た半導体装置の場合と全く同じである。
示すもので、キャリア基板２０として外部端子２４、２
４、・・・を中央領域に配置せずその周りに配置したも
のを用いており、そして、キャリア基板２０の大きさは
半導体素子１より大きく、キャリア基板２０の最も外側
のインナーバンプ２４、２４、・・・は半導体素子１か
ら外側に食み出ている。尚、本半導体装置は上述以外の
点では図１に示した半導体装置と異なるところはない。
図６は図５に示した半導体装置に放熱板２８を取り付け
た半導体装置を示すものであり、取付け方は図４に示し
た半導体装置の場合と全く同じである。
【００３１】図７は図１に示した半導体装置の更に別の
変形例を示すもので、本変形例は半導体素子１の接着剤
２５で覆われていない部分以外をトランスファーモール
ドにより樹脂封止してなるものであり、３０はその封止
樹脂である。本半導体装置はこれ以外の点では図１に示
した半導体装置とは異なるところはない。このような半
導体装置によれば、封止樹脂３０及び接着剤２５により
半導体素子１全体を封止することができ、より完璧に半
導体素子１を保護することができる。これは、耐湿性の
向上、耐熱疲労性の向上に繋がり、信頼性の向上に繋が
る。図８は図７に示した半導体装置の半導体素子に放熱
板を取り付けた半導体装置を示すものであり、取付け方
は図４、図６に示した半導体装置と全く同じである。
変形例を示すもので、本変形例は半導体素子１の接着剤
２５で覆われていない部分以外をトランスファーモール
ドにより樹脂封止してなるものであり、３０はその封止
樹脂である。本半導体装置はこれ以外の点では図１に示
した半導体装置とは異なるところはない。このような半
導体装置によれば、封止樹脂３０及び接着剤２５により
半導体素子１全体を封止することができ、より完璧に半
導体素子１を保護することができる。これは、耐湿性の
向上、耐熱疲労性の向上に繋がり、信頼性の向上に繋が
る。図８は図７に示した半導体装置の半導体素子に放熱
板を取り付けた半導体装置を示すものであり、取付け方
は図４、図６に示した半導体装置と全く同じである。
【００３２】図９は図５に示した半導体装置の別の変形
例を示すもので、本変形例は半導体素子１の接着剤２５
で覆われていない部分以外をトランスファーモールドに
より樹脂封止してなるものであり、３０はその封止樹脂
である。本半導体装置はこれ以外の点では図５に示した
半導体装置とは異なるところはない。このような半導体
装置によれば、封止樹脂３０及び接着剤２５により半導
体素子１全体を封止することができ、より完璧に半導体
素子１を保護することができる。図１０は図９に示した
半導体装置の半導体素子に放熱板を取り付けた半導体装
置を示すものであり、取付け方は図４、図６、図８に示
した半導体装置と全く同じである。
例を示すもので、本変形例は半導体素子１の接着剤２５
で覆われていない部分以外をトランスファーモールドに
より樹脂封止してなるものであり、３０はその封止樹脂
である。本半導体装置はこれ以外の点では図５に示した
半導体装置とは異なるところはない。このような半導体
装置によれば、封止樹脂３０及び接着剤２５により半導
体素子１全体を封止することができ、より完璧に半導体
素子１を保護することができる。図１０は図９に示した
半導体装置の半導体素子に放熱板を取り付けた半導体装
置を示すものであり、取付け方は図４、図６、図８に示
した半導体装置と全く同じである。
【００３３】図１１は図５に示した半導体装置の更に別
の変形例を示すもので、本変形例は半導体素子１の接着
剤２５により覆われている部分以外をラミネートフィル
ム３１により覆ってなるもので、該ラミネートフィルム
３１により半導体素子１主表面以外を保護することがで
きる。そして、該ラミネートフィルム３１の周辺部をキ
ャリア基板２０も覆うようにすることにより半導体素子
１から食み出る大きさのキャリア基板２０の強度を保持
することができる。図１２は図１１に示した半導体装置
の半導体素子１の裏面に放熱板２８を取り付けた半導体
装置を示すものであり、取付け方は図４、図６、図８、
図１０に示した半導体装置と全く同じである。
の変形例を示すもので、本変形例は半導体素子１の接着
剤２５により覆われている部分以外をラミネートフィル
ム３１により覆ってなるもので、該ラミネートフィルム
３１により半導体素子１主表面以外を保護することがで
きる。そして、該ラミネートフィルム３１の周辺部をキ
ャリア基板２０も覆うようにすることにより半導体素子
１から食み出る大きさのキャリア基板２０の強度を保持
することができる。図１２は図１１に示した半導体装置
の半導体素子１の裏面に放熱板２８を取り付けた半導体
装置を示すものであり、取付け方は図４、図６、図８、
図１０に示した半導体装置と全く同じである。
【００３４】尚、本発明半導体装置のキャリア基板２０
はベース２１を有機系樹脂で形成しても良いが、セラミ
ックで形成しても良い。また、該キャリア基板２０は上
記各例では片面配線構造を有していたが、多層配線構造
を有するものを用いても良い。そして、本発明半導体装
置が実装される配線基板９は、多層配線基板であっても
良いし、単層配線基板であっても良く、また、基板を有
機系樹脂で形成しても良いし、セラミックで形成しても
良い。このように、本発明半導体装置は種々の形態で実
施することができ、様々な変形例があり得る。
はベース２１を有機系樹脂で形成しても良いが、セラミ
ックで形成しても良い。また、該キャリア基板２０は上
記各例では片面配線構造を有していたが、多層配線構造
を有するものを用いても良い。そして、本発明半導体装
置が実装される配線基板９は、多層配線基板であっても
良いし、単層配線基板であっても良く、また、基板を有
機系樹脂で形成しても良いし、セラミックで形成しても
良い。このように、本発明半導体装置は種々の形態で実
施することができ、様々な変形例があり得る。
【００３５】
【発明の効果】請求項１の半導体装置によれば、キャリ
ア基板にバンプを形成し、該キャリア基板に形成したバ
ンプを完成した半導体素子の電極に接合するので、半導
体素子にバンプを形成する必要がない。また、半導体素
子を製造するウェハ工程に配線基板メーカーが得意とす
るバンプ形成のための技術を駆使する工程を付加するこ
とが必要ではない。
ア基板にバンプを形成し、該キャリア基板に形成したバ
ンプを完成した半導体素子の電極に接合するので、半導
体素子にバンプを形成する必要がない。また、半導体素
子を製造するウェハ工程に配線基板メーカーが得意とす
るバンプ形成のための技術を駆使する工程を付加するこ
とが必要ではない。
【００３６】また、半導体素子に故障が生じた場合、キ
ャリア基板と配線基板との間には封止樹脂が存在してい
ないので、キャリア基板を配線基板から分離することが
可能である。従って、半導体装置を交換することが容易
であり、従来フリップチップ型半導体装置においては不
可能であったリペアが可能になる。そして、半導体素子
とキャリア基板を組み立てて半導体装置とするので、そ
の完成後、電気的測定ができる。従って、充分な電気的
測定が済んでから半導体装置の出荷ができ、半導体メー
カーが半導体装置としてのＫＧＤ保証をすることがで
き、不良原因についても追究が容易である。
ャリア基板と配線基板との間には封止樹脂が存在してい
ないので、キャリア基板を配線基板から分離することが
可能である。従って、半導体装置を交換することが容易
であり、従来フリップチップ型半導体装置においては不
可能であったリペアが可能になる。そして、半導体素子
とキャリア基板を組み立てて半導体装置とするので、そ
の完成後、電気的測定ができる。従って、充分な電気的
測定が済んでから半導体装置の出荷ができ、半導体メー
カーが半導体装置としてのＫＧＤ保証をすることがで
き、不良原因についても追究が容易である。
【００３７】また、半導体素子とキャリア基板とはキャ
リア基板側のインナーバンプを介して接続するので、ギ
ャングボンドによる一括接続が可能になり、ワイヤボン
ディングを駆使する必要のある図１３に示す半導体装置
に比較して生産性を高くすることができる。
リア基板側のインナーバンプを介して接続するので、ギ
ャングボンドによる一括接続が可能になり、ワイヤボン
ディングを駆使する必要のある図１３に示す半導体装置
に比較して生産性を高くすることができる。
【００３８】請求項２の半導体装置によれば、キャリア
基板のインナーバンプと、外部端子とが異なる配置にさ
れているので、半導体素子の電極を小ピッチにしてもキ
ャリア基板の外部端子をそれより大きなピッチで配置す
ることが可能になる。請求項３の半導体装置によれば、
外部端子を金属コアバンプとして形成するので、温度サ
イクル等による半田バンプを形成する場合における熱履
歴によるクラックが生じにくくなる。
基板のインナーバンプと、外部端子とが異なる配置にさ
れているので、半導体素子の電極を小ピッチにしてもキ
ャリア基板の外部端子をそれより大きなピッチで配置す
ることが可能になる。請求項３の半導体装置によれば、
外部端子を金属コアバンプとして形成するので、温度サ
イクル等による半田バンプを形成する場合における熱履
歴によるクラックが生じにくくなる。
【図１】本発明の第１の実施の形態を示す断面図であ
る。
る。
【図２】（Ａ）、（Ｂ）は図１に示した半導体装置のキ
ャリア基板の製造方法を説明するための断面図である。
ャリア基板の製造方法を説明するための断面図である。
【図３】（Ａ）、（Ｂ）は第１の実施の形態の配線基板
への実装についてフリップチップ型実装の場合と比較し
て説明するための断面図で、（Ａ）は第１の実施の形態
の場合を、（Ｂ）はフリップチップ型実装の場合をそれ
ぞれ示す。
への実装についてフリップチップ型実装の場合と比較し
て説明するための断面図で、（Ａ）は第１の実施の形態
の場合を、（Ｂ）はフリップチップ型実装の場合をそれ
ぞれ示す。
【図４】図１に示した半導体装置に放熱板を取り付けた
半導体装置を示す断面図である。
半導体装置を示す断面図である。
【図５】図１に示した半導体装置の変形例を示す断面図
である。
である。
【図６】図５に示した半導体装置に放熱板を取り付けた
半導体装置を示す断面図である。
半導体装置を示す断面図である。
【図７】図１に示した半導体装置の別の変形例を示す断
面図である。
面図である。
【図８】図７に示した半導体装置に放熱板を取り付けた
半導体装置を示す断面図である。
半導体装置を示す断面図である。
【図９】図５に示した半導体装置の変形例を示す断面図
である。
である。
【図１０】図９に示した半導体装置に放熱板を取り付け
た半導体装置を示す断面図である。
た半導体装置を示す断面図である。
【図１１】図１に示した半導体装置の更に別の変形例を
示す断面図である。
示す断面図である。
【図１２】図１１に示した半導体装置に放熱板を取り付
けた半導体装置を示す断面図である。
けた半導体装置を示す断面図である。
【図１３】一つの従来技術を示す断面図である。
【図１４】他の従来技術を示す断面図である。
１ 半導体素子 ５ 電極 ２０ キャリア基板 ２２ 配線 ２３ インナーバンプ ２４ 外部端子 ２５ 接着剤
Claims (3)
- 【請求項１】 一方の主面にインナーバンプが、他方の
主面に該インナーバンプと配線を介して電気的に接続さ
れた外部端子を有するキャリア基板と、 半導体素子と、 からなり上記半導体素子の電極が上記キャリア基板のイ
ンナーバンプに接続されると共に電極形成側の面が接着
剤により接着されてその間が封止されてなることを特徴
とする半導体装置 - 【請求項２】 キャリア基板のインナーバンプが半導体
素子の電極と整合するように配置され、 該キャリア基板の外部端子は上記配置と異なるエリアア
レイ状に配置されてなることを特徴とする請求項１記載
の半導体装置 - 【請求項３】 外部端子を金属コアバンプ状に形成して
なることを特徴とする請求項１又は２記載の半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329813A JPH09148380A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329813A JPH09148380A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148380A true JPH09148380A (ja) | 1997-06-06 |
Family
ID=18225528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7329813A Pending JPH09148380A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148380A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367809B1 (ko) * | 2000-06-22 | 2003-01-10 | 아이-밍 첸 | 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체장치 |
| JP2007250702A (ja) * | 2006-03-15 | 2007-09-27 | Elpida Memory Inc | 半導体装置及びその製造方法並びに配線基板 |
| JP2007266419A (ja) * | 2006-03-29 | 2007-10-11 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
1995
- 1995-11-24 JP JP7329813A patent/JPH09148380A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367809B1 (ko) * | 2000-06-22 | 2003-01-10 | 아이-밍 첸 | 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체장치 |
| JP2007250702A (ja) * | 2006-03-15 | 2007-09-27 | Elpida Memory Inc | 半導体装置及びその製造方法並びに配線基板 |
| JP2007266419A (ja) * | 2006-03-29 | 2007-10-11 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US8736047B2 (en) | 2006-03-29 | 2014-05-27 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| US9917010B2 (en) | 2006-03-29 | 2018-03-13 | Semiconductor Components Industries, Llc | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6198165B1 (en) | Semiconductor device | |
| JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09134975A (ja) | 半導体装置及びその製造方法 | |
| JP2006049569A (ja) | スタック型半導体装置パッケージおよびその製造方法 | |
| US6635962B2 (en) | Chip on chip semiconductor device | |
| JPH11219984A (ja) | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 | |
| JPH10173006A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
| JPH09148380A (ja) | 半導体装置 | |
| CN101866889A (zh) | 无基板芯片封装及其制造方法 | |
| JPH0964080A (ja) | 半導体装置及びその製造方法 | |
| JPH10256259A (ja) | マルチチップモジュールの製造方法 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JPH08148629A (ja) | 半導体装置及びその製造方法及び半導体装置用基板 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2956480B2 (ja) | Ｂｇａ型半導体装置 | |
| TWI393197B (zh) | 晶片封裝 | |
| KR100771860B1 (ko) | 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2500664B2 (ja) | 半導体装置 | |
| TWI393192B (zh) | 晶片封裝結構製程 | |
| KR20090001250A (ko) | 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법 | |
| JPH0697344A (ja) | 電子部品搭載用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |