JP4810840B2 - 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 - Google Patents
基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP4810840B2 JP4810840B2 JP2005057197A JP2005057197A JP4810840B2 JP 4810840 B2 JP4810840 B2 JP 4810840B2 JP 2005057197 A JP2005057197 A JP 2005057197A JP 2005057197 A JP2005057197 A JP 2005057197A JP 4810840 B2 JP4810840 B2 JP 4810840B2
- Authority
- JP
- Japan
- Prior art keywords
- gamma correction
- data
- reference voltage
- correction data
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Electrical Variables (AREA)
Description
ガンマ補正を行うための複数の基準電圧を発生する基準電圧発生回路であって、
前記複数の基準電圧を発生するためのガンマ補正データが設定される第1〜第J(Jは2以上の整数)のガンマ補正データレジスタと、
前記第1〜第Jのガンマ補正データレジスタのいずれか1つに設定されたガンマ補正データに基づいて、電位の高い順又は電位の低い順に並ぶ第1〜第L(Lは3以上の整数)の選択用電圧の中から選択されたK種類の選択用電圧を、電位の高い順又は電位の低い順に第1〜第K(KはLより小さい自然数)の基準電圧として出力するための基準電圧選択回路とを含み、
前記第1〜第Kの基準電圧を前記複数の基準電圧として出力する基準電圧発生回路に関係する。
シリアルに入力された前記ガンマ補正データを所与のビット数のパラレルデータに変換するシリアル/パラレル変換回路と、
前記パラレルデータの各ビットの信号レベルを変換するレベルシフタとを含み、
前記第1〜第Jのガンマ補正データレジスタの各ガンマ補正データレジスタには、前記ビット数単位に、前記レベルシフタによって信号レベルが変換された前記パラレルデータが設定されてもよい。
前記第1〜第Jのガンマ補正データレジスタのいずれに前記ガンマ補正データを設定するかを指定するためのデータ設定レジスタを含み、
前記第1〜第Jのガンマ補正データレジスタのうち、前記データ設定レジスタの設定値に対応したガンマ補正データレジスタに、前記レベルシフタによって信号レベルが変換された前記ガンマ補正データを設定することができる。
前記第1〜第Jのガンマ補正データレジスタのいずれからガンマ補正データを出力するかを指定するための出力設定レジスタを含み、
前記第1〜第Jのガンマ補正データレジスタのうち、前記出力設定レジスタの設定値に対応したガンマ補正データレジスタに設定されたガンマ補正データを前記基準電圧選択回路に出力することができる。
極性反転駆動方式により所与の極性反転周期で前記複数の基準電圧の電圧レベルを変更する場合に、
前記第1〜第Jのガンマ補正データレジスタのうち正極性の駆動期間において選択されるガンマ補正データレジスタと、前記第1〜第Jのガンマ補正データレジスタのうち負極性の駆動期間において選択されるガンマ補正データレジスタとを異ならせることができる。
前記ガンマ補正データは、
各ビットのデータが各選択用電圧に対応付けられ基準電圧として出力するか否かを示すLビットのデータであってもよい。
前記基準電圧選択回路が、
第1の選択用電圧を前記第1の基準電圧として出力するための第1のスイッチ素子と、
第2の選択用電圧を前記第1の基準電圧として出力するための第2のスイッチ素子と、
第2の選択用電圧を前記第2の基準電圧として出力するための第3のスイッチ素子と、
第3の選択用電圧を前記第2の基準電圧として出力するための第4のスイッチ素子とを含み、
前記第1のスイッチ素子が、
前記ガンマ補正データの第1のビットのデータによりイネーブルに設定されたことを条件に、前記第1の選択用電圧を前記第1の基準電圧として出力し、
前記第2のスイッチ素子が、
前記ガンマ補正データの第1のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第2のビットのデータによりイネーブルに設定されたことを条件に、前記第2の選択用電圧を前記第1の基準電圧として出力し、
前記第3のスイッチ素子が、
前記ガンマ補正データの第1のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第2のビットのデータによりイネーブルに設定されたことを条件に、前記第2の選択用電圧を前記第2の基準電圧として出力し、
前記第4のスイッチ素子が、
前記ガンマ補正データの第1のビットのデータによりイネーブルに設定され、且つ前記ガンマ補正データの第2のビットのデータによりディセーブルに設定され、且つ前記ガンマ補正データの第3のビットのデータによりイネーブルに設定されたことを条件に、前記第3の選択用電圧を前記第2の基準電圧として出力し、
前記基準電圧選択回路が、
前記第1〜第Kの基準電圧のうち少なくとも前記第1及び第2の基準電圧を出力することができる。
各スイッチセルが、第1〜第4のスイッチ素子の各スイッチ素子を有する第1〜第4のスイッチセルを含み、
前記第1のスイッチセルが、
前記ガンマ補正データの第1のビットのデータによりイネーブルに設定されたとき、前記第2のスイッチセルへのディセーブル信号をアクティブにすると共に、前記第3のスイッチセルへのイネーブル信号をアクティブにし、
前記ガンマ補正データの第1のビットのデータによりディセーブルに設定されたとき、前記第2のスイッチセルへのディセーブル信号を非アクティブにすると共に、前記第3のスイッチセルへのイネーブル信号を非アクティブにし、
前記第2のスイッチセルが、
前記ガンマ補正データの第2のビットのデータによりイネーブルに設定され、且つ前記第1のスイッチセルからのディセーブル信号が非アクティブであることを条件に前記第2の選択用電圧を前記第1の基準電圧として出力すると共に、前記第4のスイッチセルへのイネーブル信号をアクティブにし、
それ以外のときには、前記第4のスイッチセルへのイネーブル信号を非アクティブにし、
前記第3のスイッチセルが、
前記ガンマ補正データの第2のビットのデータによりイネーブルに設定され、且つ前記第1のスイッチセルからのイネーブル信号がアクティブであることを条件に前記第2の選択用電圧を前記第2の基準電圧として出力すると共に、前記第4のスイッチセルへのディセーブル信号をアクティブにし、
それ以外のときには、前記第4のスイッチセルへのディセーブル信号を非アクティブにし、
前記第4のスイッチセルが、
前記ガンマ補正データの第3のビットのデータによりイネーブルに設定され、且つ前記第3のスイッチセルからのディセーブル信号が非アクティブであり、且つ前記第2のスイッチセルからのイネーブル信号がアクティブであることを条件に前記第3の選択用電圧を前記第2の基準電圧として出力することができる。
前記基準電圧選択回路が、
前記第1の選択用電圧を前記第1の基準電圧として出力するための第1のスイッチ素子を有する第1のスイッチセルと、
前記第2の選択用電圧を前記第1の基準電圧として出力するための第2のスイッチ素子を有する第2のスイッチセルと、
前記第2の選択用電圧を前記第2の基準電圧として出力するための第3のスイッチ素子を有する第3のスイッチセルと、
前記第3の選択用電圧を前記第2の基準電圧として出力するための第4のスイッチ素子を有する第4のスイッチセルとを含み、
前記第1のスイッチセルは、
前記ガンマ補正データの第1のビットのデータが供給されると共に、前記第2及び第3のスイッチセルに対してイネーブル信号を出力し、
前記第2のスイッチセルは、
前記ガンマ補正データの第2のビットのデータが供給されると共に、前記第3及び第4のスイッチセルに対してイネーブル信号を出力し、
前記第3のスイッチセルは、
前記ガンマ補正データの第2のビットのデータが供給されると共に、前記第4のスイッチセルに対してイネーブル信号を出力し、
前記第4のスイッチセルは、
前記ガンマ補正データの第3のビットのデータが供給され、
前記基準電圧選択回路が、
前記第1〜第Kの基準電圧のうち少なくとも前記第1及び第2の基準電圧を出力することができる。
電気光学装置の複数のデータ線を駆動するための表示ドライバであって、
上記のいずれか記載の基準電圧発生回路と、
前記基準電圧発生回路からの前記第1〜第Kの基準電圧の中から、階調データに対応した基準電圧を選択し、データ電圧として出力する電圧選択回路と、
前記データ電圧に基づいて前記データ線を駆動する駆動回路とを含む表示ドライバに関係する。
複数の走査線と、
複数のデータ線と、
前記複数の走査線の1つと前記複数のデータ線の1つとにより特定される画素電極と、
前記複数の走査線を走査する走査ドライバと、
前記複数のデータ線を駆動する上記記載の表示ドライバとを含む電気光学装置に関係する。
図1に、本実施形態におけるアクティブマトリックス型の液晶表示装置の構成の概要を示す。ここでは、アクティブマトリックス型の液晶表示装置について説明するが、単純マトリックス型の液晶表示装置についても、本実施形態における基準電圧選択回路を含むデータドライバ(表示ドライバ)を適用できる。
のホストにより設定された内容に従って、データドライバ30、ゲートドライバ32、電源回路100を制御する。例えば、表示コントローラ38は、データドライバ30及びゲートドライバ32に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。本実施形態では、ガンマ補正データが、データドライバ30の外部に設けられた不揮発性メモリから初期化処理において読み込まれるようになっているが、表示コントローラ38が、データドライバ30に対してガンマ補正データを供給し、種々のガンマ補正を実現できるようにしてもよい。
図3に、図1のゲートドライバ32の構成例を示す。
図4に、図1のデータドライバ30の構成例のブロック図を示す。図4では、1ドット当たりの階調データのビット数が6であるものとして説明するが、本発明が階調データのビット数に限定されるものではない。
図8に、本実施形態における基準電圧発生回路54の構成例のブロック図を示す。
次に、本実施形態の基準電圧選択回路210について説明する。
本実施形態のガンマ補正データ設定回路222は、シフトレジスタのシフト出力に同期してパラレルデータをガンマ補正データレジスタ220に設定していたが、本発明はこれに限定されるものではない。
図22に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。図22において、図1又は図2と同一部分には同一符号を付し、適宜説明を省略する。
32 ゲートドライバ、 38 表示コントローラ、 40 シフトレジスタ、
42 レベルシフタ、 44 出力バッファ、 50 データラッチ、
52 ラインラッチ、 54、350 基準電圧発生回路、 56、56−1 DAC、
57−1 反転回路、 58、58−1 駆動回路、 100 電源回路、
120 EEPROM、 182 データ設定レジスタ、 184 書き込み制御回路、
186 出力設定レジスタ、 188 出力制御回路、 200 選択用電圧発生回路、
210 基準電圧選択回路、
220−1〜220−J 第1〜第Jのガンマ補正データレジスタ、
222、400 ガンマ補正データ設定回路、 230 シリアル/パラレル変換回路、
232、234、238、430 レベルシフタ、 236 シフトレジスタ、
360 選択用電圧発生回路、 410 アドレス生成回路、
420 アドレスデコーダ、 dis ディセーブル信号、
enable イネーブル信号、 en1〜enJ 出力イネーブル信号、
REG0 ガンマ補正データの第1のビットのデータ、
REG1 ガンマ補正データの第2のビットのデータ、
REG2 ガンマ補正データの第3のビットのデータ
SC1 第1のスイッチセル、 SC2 第2のスイッチセル、
SC3 第3のスイッチセル、 SC4 第4のスイッチセル、
SW1 第1のスイッチ素子、 SW2 第2のスイッチ素子、
SW3 第3のスイッチ素子、 SW4 第4のスイッチ素子、
V0 第1の基準電圧、 V1 第2の基準電圧、 VG0 第1の選択用電圧、
VG1 第2の選択用電圧、 VG2 第3の選択用電圧、
WR1〜WRJ 書き込みイネーブル信号、
Claims (11)
- ガンマ補正を行うための複数の基準電圧を発生する基準電圧発生回路であって、
前記複数の基準電圧を発生するためのガンマ補正データが設定される第1〜第J(Jは2以上の整数)のガンマ補正データレジスタと、
前記第1〜第Jのガンマ補正データレジスタのいずれか1つに設定されたガンマ補正データに基づいて、電位の高い順又は電位の低い順に並ぶ第1〜第L(Lは3以上の整数)の選択用電圧の中から選択されたK種類の選択用電圧を、電位の高い順又は電位の低い順に第1〜第K(KはLより小さい自然数)の基準電圧として出力するための基準電圧選択回路と、
前記第1〜第Jのガンマ補正データレジスタのいずれからガンマ補正データを出力するかを指定するための設定データがホスト又は表示コントローラによって設定される出力設定レジスタと、
前記出力設定レジスタの設定値をデコードする出力制御回路とを含み、
前記出力制御回路は、前記第1〜第Jのガンマ補正データレジスタの出力イネーブル信号のうち、前記出力設定レジスタの設定値のデコード結果に対応したガンマ補正データレジスタからのガンマ補正データの出力イネーブル信号をアクティブに設定し、
前記K種類の選択用電圧の各々は、前記ホスト又は前記表示コントローラからの制御によって設定可能であり、
前記ガンマ補正データは、各ビットのデータが各選択用電圧に対応付けられ基準電圧として出力するか否かを示すLビットのデータであり、かつ、前記基準電圧として出力することを示すビットデータをKビットだけ含み、
前記第1〜第Kの基準電圧を前記複数の基準電圧として出力することを特徴とする基準電圧発生回路。 - 請求項1において、
シリアルに入力された前記ガンマ補正データを所与のビット数のパラレルデータに変換するシリアル/パラレル変換回路と、
前記パラレルデータの各ビットの信号レベルを変換するレベルシフタとを含み、
前記第1〜第Jのガンマ補正データレジスタの各ガンマ補正データレジスタには、前記所与のビット数単位に、前記レベルシフタによって信号レベルが変換された前記パラレルデータが設定されることを特徴とする基準電圧発生回路。 - 請求項1又は2において、
前記第1〜第Jのガンマ補正データレジスタのいずれに前記ガンマ補正データを設定するかを指定するためのデータ設定レジスタを含み、
前記第1〜第Jのガンマ補正データレジスタのうち、前記データ設定レジスタの設定値に対応したガンマ補正データレジスタに、前記レベルシフタによって信号レベルが変換された前記ガンマ補正データを設定することを特徴とする基準電圧発生回路。 - 請求項1乃至3のいずれかにおいて、
極性反転駆動方式により所与の極性反転周期で前記複数の基準電圧の電圧レベルを変更する場合に、
前記第1〜第Jのガンマ補正データレジスタのうち正極性の駆動期間において選択されるガンマ補正データレジスタと、前記第1〜第Jのガンマ補正データレジスタのうち負極性の駆動期間において選択されるガンマ補正データレジスタとを異ならせることを特徴とする基準電圧発生回路。 - 請求項1乃至4のいずれかにおいて、
前記基準電圧選択回路が、
第1の選択用電圧を前記第1の基準電圧として出力するための第1のスイッチ素子と、
第2の選択用電圧を前記第1の基準電圧として出力するための第2のスイッチ素子と、
第2の選択用電圧を前記第2の基準電圧として出力するための第3のスイッチ素子と、
第3の選択用電圧を前記第2の基準電圧として出力するための第4のスイッチ素子とを含み、
前記ガンマ補正データの第1のビットのデータにより前記第1のスイッチ素子がイネーブルに設定されたことを条件に、前記第1のスイッチ素子は、前記第1の選択用電圧を前記第1の基準電圧として出力し、
前記ガンマ補正データの第1のビットのデータにより前記第1のスイッチ素子がディセーブルに設定され、且つ前記ガンマ補正データの第2のビットのデータにより前記第2のスイッチ素子がイネーブルに設定されたことを条件に、前記第2のスイッチ素子は、前記第2の選択用電圧を前記第1の基準電圧として出力し、
前記ガンマ補正データの第1のビットのデータにより前記第1のスイッチ素子がイネーブルに設定され、且つ前記ガンマ補正データの第2のビットのデータにより前記第3のスイッチ素子がイネーブルに設定されたことを条件に、前記第3のスイッチ素子は、前記第2の選択用電圧を前記第2の基準電圧として出力し、
前記ガンマ補正データの第1のビットのデータ及び前記ガンマ補正データの第2のビットのデータにより前記第2のスイッチ素子及び前記第3のスイッチ素子がそれぞれイネーブル及びディセーブルに設定され、且つ前記ガンマ補正データの第3のビットのデータにより前記第4のスイッチ素子がイネーブルに設定されたことを条件に、前記第4のスイッチ素子は、前記第3の選択用電圧を前記第2の基準電圧として出力し、
前記基準電圧選択回路が、
前記第1〜第Kの基準電圧のうち少なくとも前記第1及び第2の基準電圧を出力することを特徴とする基準電圧発生回路。 - 請求項5において、
第1〜第4のスイッチセルをさらに含み、
前記第1のスイッチセルが、前記第1のスイッチ素子を有し、且つ
前記ガンマ補正データの第1のビットのデータによりイネーブルに設定されたとき、前記第2のスイッチセルへのディセーブル信号をアクティブにすると共に、前記第3のスイッチセルへのイネーブル信号をアクティブにし、
前記ガンマ補正データの第1のビットのデータによりディセーブルに設定されたとき、前記第2のスイッチセルへのディセーブル信号を非アクティブにすると共に、前記第3のスイッチセルへのイネーブル信号を非アクティブにし、
前記第2のスイッチセルが、前記第2のスイッチ素子を有し、且つ
前記ガンマ補正データの第2のビットのデータによりイネーブルに設定され、且つ前記第1のスイッチセルからのディセーブル信号が非アクティブであることを条件に前記第2の選択用電圧を前記第1の基準電圧として出力すると共に、前記第4のスイッチセルへのイネーブル信号をアクティブにし、
それ以外のときには、前記第4のスイッチセルへのイネーブル信号を非アクティブにし、
前記第3のスイッチセルが、前記第3のスイッチ素子を有し、且つ
前記ガンマ補正データの第2のビットのデータによりイネーブルに設定され、且つ前記第1のスイッチセルからのイネーブル信号がアクティブであることを条件に前記第2の選択用電圧を前記第2の基準電圧として出力すると共に、前記第4のスイッチセルへのディセーブル信号をアクティブにし、
それ以外のときには、前記第4のスイッチセルへのディセーブル信号を非アクティブにし、
前記第4のスイッチセルが、前記第4のスイッチ素子を有し、且つ
前記ガンマ補正データの第3のビットのデータによりイネーブルに設定され、且つ前記第3のスイッチセルからのディセーブル信号が非アクティブであり、且つ前記第2のスイッチセルからのイネーブル信号がアクティブであることを条件に前記第3の選択用電圧を前記第2の基準電圧として出力することを特徴とする基準電圧発生回路。 - 請求項1乃至4のいずれかにおいて、
前記基準電圧選択回路が、
前記第1の選択用電圧を前記第1の基準電圧として出力するための第1のスイッチ素子を有する第1のスイッチセルと、
前記第2の選択用電圧を前記第1の基準電圧として出力するための第2のスイッチ素子を有する第2のスイッチセルと、
前記第2の選択用電圧を前記第2の基準電圧として出力するための第3のスイッチ素子を有する第3のスイッチセルと、
前記第3の選択用電圧を前記第2の基準電圧として出力するための第4のスイッチ素子を有する第4のスイッチセルとを含み、
前記第1のスイッチセルは、
前記ガンマ補正データの第1のビットのデータが供給されると共に、前記ガンマ補正データの第1のビットのデータに基づき、前記第2のスイッチセルに対してディセーブル信号を出力し、又は前記第3のスイッチセルに対してイネーブル信号を出力し、且つ前記第1の選択用電圧を前記第1の基準電圧として出力するか否かを決定し、
前記第2のスイッチセルは、
前記ガンマ補正データの第2のビットのデータが供給されると共に、前記ガンマ補正データの第2のビットのデータ及び前記第1のスイッチセルからのディセーブル信号に基づき、前記第4のスイッチセルに対してイネーブル信号を出力し、且つ前記第2の選択用電圧を前記第1の基準電圧として出力するか否かを決定し、
前記第3のスイッチセルは、
前記ガンマ補正データの第2のビットのデータが供給されると共に、前記ガンマ補正データの第2のビットのデータ及び前記第2のスイッチセルからのイネーブル信号に基づき、前記第4のスイッチセルに対してディセーブル信号を出力し、前記第2の選択用電圧を前記第2の基準電圧として出力するか否かを決定し、
前記第4のスイッチセルは、
前記ガンマ補正データの第3のビットのデータが供給されると共に、前記ガンマ補正データの第3のビットのデータ、前記第2のスイッチセルからのイネーブル信号及び前記第3のスイッチセルからのディセーブル信号に基づき、前記第3の選択用電圧を前記第2の基準電圧として出力するか否かを決定し、
前記基準電圧選択回路が、
前記第1〜第Kの基準電圧のうち少なくとも前記第1及び第2の基準電圧を出力することを特徴とする基準電圧発生回路。 - 電気光学装置の複数のデータ線を駆動するための表示ドライバであって、
請求項1乃至7のいずれか記載の基準電圧発生回路と、
前記基準電圧発生回路からの前記第1〜第Kの基準電圧の中から、階調データに対応した基準電圧を選択し、データ電圧として出力する電圧選択回路と、
前記データ電圧に基づいて前記データ線を駆動する駆動回路とを含むことを特徴とする表示ドライバ。 - 複数の走査線と、
複数のデータ線と、
前記複数の走査線の1つと前記複数のデータ線の1つとにより特定される画素電極と、
前記複数の走査線を走査する走査ドライバと、
前記複数のデータ線を駆動する請求項8記載の表示ドライバとを含むことを特徴とする電気光学装置。 - 請求項8記載の表示ドライバを含むことを特徴とする電子機器。
- 請求項9記載の電気光学装置を含むことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005057197A JP4810840B2 (ja) | 2005-03-02 | 2005-03-02 | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
US11/365,912 US7663586B2 (en) | 2005-03-02 | 2006-03-01 | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005057197A JP4810840B2 (ja) | 2005-03-02 | 2005-03-02 | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007069930A Division JP2007171997A (ja) | 2007-03-19 | 2007-03-19 | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006243231A JP2006243231A (ja) | 2006-09-14 |
JP2006243231A5 JP2006243231A5 (ja) | 2007-05-10 |
JP4810840B2 true JP4810840B2 (ja) | 2011-11-09 |
Family
ID=36943661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005057197A Expired - Fee Related JP4810840B2 (ja) | 2005-03-02 | 2005-03-02 | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7663586B2 (ja) |
JP (1) | JP4810840B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4773928B2 (ja) | 2006-11-16 | 2011-09-14 | セイコーエプソン株式会社 | ソースドライバ、電気光学装置及び電子機器 |
US20080174583A1 (en) * | 2007-01-22 | 2008-07-24 | Hannstar Display Corp. | Compensating feed-through voltage display device |
JP2009003243A (ja) | 2007-06-22 | 2009-01-08 | Seiko Epson Corp | 基準電圧選択回路、表示ドライバ、電気光学装置及び電子機器 |
JP5312779B2 (ja) * | 2007-12-13 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 液晶表示装置、データ駆動ic、及び液晶表示パネル駆動方法 |
TWI407419B (zh) * | 2008-10-06 | 2013-09-01 | Au Optronics Corp | 具雙資料訊號產生機構之液晶顯示裝置 |
JP5754845B2 (ja) * | 2011-03-31 | 2015-07-29 | ラピスセミコンダクタ株式会社 | 表示装置用駆動回路及びドライバセル |
KR102000040B1 (ko) * | 2011-12-01 | 2019-07-16 | 엘지디스플레이 주식회사 | 입출력 동기 신호의 동기화 회로와, 그를 이용한 백라이트 드라이버 및 액정 표시 장치 |
KR20130097528A (ko) * | 2012-02-24 | 2013-09-03 | 삼성디스플레이 주식회사 | 입체 영상 표시 장치 |
KR101921990B1 (ko) | 2012-03-23 | 2019-02-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR102452352B1 (ko) * | 2016-04-18 | 2022-10-07 | 엘에스일렉트릭(주) | 아날로그 신호 검출회로 |
JP6817789B2 (ja) * | 2016-06-10 | 2021-01-20 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び半導体装置 |
US11244622B2 (en) * | 2020-06-04 | 2022-02-08 | Parade Technologies, Ltd. | Dynamic power control for OLED displays |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0359595A (ja) * | 1989-07-28 | 1991-03-14 | Hitachi Ltd | マトリックス表示装置 |
JPH0566738A (ja) | 1991-09-09 | 1993-03-19 | Hitachi Ltd | 液晶表示装置の多階調駆動回路 |
JPH064046A (ja) * | 1992-06-22 | 1994-01-14 | Fujitsu Ltd | アクティブマトリクス型液晶パネル用駆動回路 |
JPH06202578A (ja) * | 1993-01-07 | 1994-07-22 | Hitachi Ltd | ドットマトリクス表示装置 |
JPH0766992A (ja) * | 1993-08-26 | 1995-03-10 | Fujitsu Ten Ltd | Lcd画像再生装置 |
TW294807B (ja) | 1993-10-08 | 1997-01-01 | Toshiba Co Ltd | |
JP2004126626A (ja) | 1993-10-08 | 2004-04-22 | Toshiba Corp | 多階調表示装置 |
JPH097095A (ja) * | 1995-06-20 | 1997-01-10 | Sumitomo Wiring Syst Ltd | 画像表示装置 |
US6100879A (en) * | 1996-08-27 | 2000-08-08 | Silicon Image, Inc. | System and method for controlling an active matrix display |
SE9701812L (sv) * | 1996-12-16 | 1998-06-17 | Ericsson Telefon Ab L M | Omvandlare |
US6014122A (en) * | 1997-01-16 | 2000-01-11 | Nec Corporation | Liquid crystal driving circuit for driving a liquid crystal display panel |
JP3819113B2 (ja) * | 1997-06-03 | 2006-09-06 | 三菱電機株式会社 | 液晶表示装置 |
JPH11202834A (ja) * | 1998-01-08 | 1999-07-30 | Sony Corp | 液晶表示装置 |
JP3472473B2 (ja) * | 1998-03-25 | 2003-12-02 | シャープ株式会社 | 液晶パネルの駆動方法および液晶表示装置 |
JP4201070B2 (ja) * | 2000-06-28 | 2008-12-24 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置のガンマ電圧の修正装置および方法 |
JP3651371B2 (ja) * | 2000-07-27 | 2005-05-25 | 株式会社日立製作所 | 液晶駆動回路及び液晶表示装置 |
JP2002175060A (ja) * | 2000-09-28 | 2002-06-21 | Sharp Corp | 液晶駆動装置およびそれを備えた液晶表示装置 |
JP3501751B2 (ja) | 2000-11-20 | 2004-03-02 | Nec液晶テクノロジー株式会社 | カラー液晶ディスプレイの駆動回路、及び該回路を備える表示装置 |
JP3899817B2 (ja) * | 2000-12-28 | 2007-03-28 | セイコーエプソン株式会社 | 液晶表示装置及び電子機器 |
JP2002258813A (ja) * | 2001-03-05 | 2002-09-11 | Matsushita Electric Ind Co Ltd | 液晶駆動装置 |
JP2002366112A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | 液晶駆動装置及び液晶表示装置 |
JP2003066915A (ja) | 2001-08-24 | 2003-03-05 | Seiko Epson Corp | 電気光学装置の階調表示方法、階調制御回路、電気光学表示装置および電子機器 |
KR100859520B1 (ko) * | 2001-11-05 | 2008-09-22 | 삼성전자주식회사 | 액정 표시 장치 및 그 데이터 드라이버 |
JP2003280615A (ja) * | 2002-01-16 | 2003-10-02 | Sharp Corp | 階調表示基準電圧発生回路およびそれを用いた液晶表示装置 |
JP3661651B2 (ja) * | 2002-02-08 | 2005-06-15 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路及び表示装置 |
JP3807321B2 (ja) * | 2002-02-08 | 2006-08-09 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法 |
JP3807322B2 (ja) * | 2002-02-08 | 2006-08-09 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法 |
JP3661650B2 (ja) * | 2002-02-08 | 2005-06-15 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路及び表示装置 |
KR20030073390A (ko) * | 2002-03-11 | 2003-09-19 | 삼성전자주식회사 | 동적 휘도비를 향상시키기 위한 액정 표시 장치 및 이장치를 위한 감마 전압 생성 방법 |
JP2004157288A (ja) * | 2002-11-06 | 2004-06-03 | Sharp Corp | 表示装置 |
JP2004165749A (ja) * | 2002-11-11 | 2004-06-10 | Rohm Co Ltd | ガンマ補正電圧生成装置、ガンマ補正装置、表示装置 |
JP2004233743A (ja) | 2003-01-31 | 2004-08-19 | Renesas Technology Corp | 表示駆動制御装置および表示装置を備えた電子機器 |
JP4516280B2 (ja) * | 2003-03-10 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
JP4390483B2 (ja) | 2003-06-19 | 2009-12-24 | シャープ株式会社 | 液晶中間調表示方法及びその方法を用いた液晶表示装置 |
JP2005049418A (ja) | 2003-07-30 | 2005-02-24 | Hitachi Displays Ltd | 液晶表示装置及びその最適階調電圧設定装置 |
JP2004118212A (ja) * | 2003-10-14 | 2004-04-15 | Renesas Technology Corp | 表示駆動回路および表示装置 |
JP4738867B2 (ja) * | 2004-10-22 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | 表示装置用駆動装置 |
-
2005
- 2005-03-02 JP JP2005057197A patent/JP4810840B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-01 US US11/365,912 patent/US7663586B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060197734A1 (en) | 2006-09-07 |
US7663586B2 (en) | 2010-02-16 |
JP2006243231A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4810840B2 (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
JP2006227272A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
US7580021B2 (en) | Display driver converting ki bits gray-scale data to converted gray-scale data of J bits, electro-optical device and gamma correction method | |
JP4285386B2 (ja) | ソースドライバ、電気光学装置及び電子機器 | |
US20060158413A1 (en) | Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit | |
JP4442455B2 (ja) | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
JP2006243232A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
US7573454B2 (en) | Display driver and electro-optical device | |
JP2006330101A (ja) | 表示装置の駆動回路、および駆動方法 | |
JP2010210668A (ja) | 集積回路装置及び電子機器 | |
JP4016184B2 (ja) | データ処理回路、表示装置および携帯端末 | |
JP2006243233A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
JP4321502B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
JP3726910B2 (ja) | 表示ドライバ及び電気光学装置 | |
JP2007086153A (ja) | 駆動回路、電気光学装置及び電子機器 | |
US7876316B2 (en) | Reference voltage selection circuit, display driver, electro-optical device, and electronic instrument | |
JP2009145492A (ja) | 表示駆動装置及びそれを備えた表示装置 | |
JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 | |
JP2007183670A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
JP2010286738A (ja) | 表示装置および電子機器 | |
JP2007171997A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
JP2008065301A (ja) | 駆動回路、電気光学装置、電子機器及び駆動方法 | |
JP2007240632A (ja) | ソースドライバ、電気光学装置及び電子機器 | |
JP4371038B2 (ja) | データドライバ、電気光学装置、電子機器及び駆動方法 | |
JP5119901B2 (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070319 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4810840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |