JP2003066915A - 電気光学装置の階調表示方法、階調制御回路、電気光学表示装置および電子機器 - Google Patents
電気光学装置の階調表示方法、階調制御回路、電気光学表示装置および電子機器Info
- Publication number
- JP2003066915A JP2003066915A JP2001254967A JP2001254967A JP2003066915A JP 2003066915 A JP2003066915 A JP 2003066915A JP 2001254967 A JP2001254967 A JP 2001254967A JP 2001254967 A JP2001254967 A JP 2001254967A JP 2003066915 A JP2003066915 A JP 2003066915A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- pixel
- electro
- frame
- displaying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶を交流化駆動するとともにFRC法によ
る表示階調の自由度を拡大させる。 【解決手段】 第1番目の基準周期では、第2階調に相
当する電圧V2を第1フレームで液晶に印加する。第2
番目の基準周期では、第2階調に相当する電圧V2を第
4フレームで液晶に印加する。第3番目の基準周期で
は、第2階調に相当する電圧V2を第2フレームで液晶
に印加する。第4番目の基準周期では、第2階調に相当
する電圧V2を第3フレームで液晶に印加する。液晶に
印加される電圧の極性は2フレーム周期の反転制御信号
CTLに従って定まる。第1〜第4番目の基準周期で、
正極性の印加電圧と負極性の印加電圧が相殺される。
る表示階調の自由度を拡大させる。 【解決手段】 第1番目の基準周期では、第2階調に相
当する電圧V2を第1フレームで液晶に印加する。第2
番目の基準周期では、第2階調に相当する電圧V2を第
4フレームで液晶に印加する。第3番目の基準周期で
は、第2階調に相当する電圧V2を第2フレームで液晶
に印加する。第4番目の基準周期では、第2階調に相当
する電圧V2を第3フレームで液晶に印加する。液晶に
印加される電圧の極性は2フレーム周期の反転制御信号
CTLに従って定まる。第1〜第4番目の基準周期で、
正極性の印加電圧と負極性の印加電圧が相殺される。
Description
【0001】
【発明の属する技術分野】本発明は、液晶装置等の電気
光学装置の階調表示方法、階調制御回路、電気光学表示
装置、および電子機器に関する。
光学装置の階調表示方法、階調制御回路、電気光学表示
装置、および電子機器に関する。
【0002】
【従来の技術】アクティブマトリックス型の液晶パネル
は、素子基板と対向基板とを間隙を持って張り合わせて
なり、間隙には液晶が充填されている。対向基板には共
通電極が形成される一方、素子基板には、複数の画素電
極がマトリックス状に配列される。各画素は、画素電
極、液晶、および共通電極からなる。
は、素子基板と対向基板とを間隙を持って張り合わせて
なり、間隙には液晶が充填されている。対向基板には共
通電極が形成される一方、素子基板には、複数の画素電
極がマトリックス状に配列される。各画素は、画素電
極、液晶、および共通電極からなる。
【0003】各画素の階調は、共通電極と画素電極との
間に印加される電圧に応じて定まる。このようなアクテ
ィブマトリックス型の液晶パネルにおいて、階調表示を
制御する方法として、電圧変調法とパルス幅変調法が知
られている。電圧変調法は、データ信号の電圧を表示階
調に応じて変調するものである一方、パルス幅変調法は
データ信号のパルス幅を変調するものである。電圧変調
法で表示階調数を増すには、データ信号の取り得る電圧
値の数を増加させればよい。また、パルス幅変調法で表
示階調数を増すには、データ信号の取り得るパルス刻み
数を増加させればよい。
間に印加される電圧に応じて定まる。このようなアクテ
ィブマトリックス型の液晶パネルにおいて、階調表示を
制御する方法として、電圧変調法とパルス幅変調法が知
られている。電圧変調法は、データ信号の電圧を表示階
調に応じて変調するものである一方、パルス幅変調法は
データ信号のパルス幅を変調するものである。電圧変調
法で表示階調数を増すには、データ信号の取り得る電圧
値の数を増加させればよい。また、パルス幅変調法で表
示階調数を増すには、データ信号の取り得るパルス刻み
数を増加させればよい。
【0004】しかし、いずれの方法によっても、階調数
を増加させると、装置の構成が複雑になったり、消費電
力が増加するといった問題が生じる。特に、消費電力の
増加は、携帯電話をはじめとする電池駆動の電子機器に
とって重要な問題である。
を増加させると、装置の構成が複雑になったり、消費電
力が増加するといった問題が生じる。特に、消費電力の
増加は、携帯電話をはじめとする電池駆動の電子機器に
とって重要な問題である。
【0005】そのような問題を生ずることなく、表示階
調数を増加させる方法として、フレーム・レート・コン
トロール法(以下、FRC法と称する)が知られてい
る。この方法を用いて、ある画素に第1階調と第2階調
との中間の階調を表示させる場合、あるフレームで当該
画素に第1階調を表示させ、次のフレームで第2階調を
表示させる。一般に、第1階調をG1、第2階調をG2
とし、G1+(G2−G1)/m(mは自然数)を表示
させる場合には、mフレームを基準周期とし、基準周期
のうち1フレームで第2階調G2を表示させるとともに
基準周期のうち(m−1)フレームで第1階調G1を表
示させる。つまり、基準周期をmフレームとするFRC
法によって、第1階調と第2階調との差分階調を1/m
した階調を一単位とする階調表示が可能となる。
調数を増加させる方法として、フレーム・レート・コン
トロール法(以下、FRC法と称する)が知られてい
る。この方法を用いて、ある画素に第1階調と第2階調
との中間の階調を表示させる場合、あるフレームで当該
画素に第1階調を表示させ、次のフレームで第2階調を
表示させる。一般に、第1階調をG1、第2階調をG2
とし、G1+(G2−G1)/m(mは自然数)を表示
させる場合には、mフレームを基準周期とし、基準周期
のうち1フレームで第2階調G2を表示させるとともに
基準周期のうち(m−1)フレームで第1階調G1を表
示させる。つまり、基準周期をmフレームとするFRC
法によって、第1階調と第2階調との差分階調を1/m
した階調を一単位とする階調表示が可能となる。
【0006】上述したFRC法は、一般に、光学応答特
性が遅いパッシブマトリックス型の液晶パネルに用いら
れることが多いが、FRC法によってアクティブマトリ
ックス型の液晶パネルを駆動することも原理的には可能
である。
性が遅いパッシブマトリックス型の液晶パネルに用いら
れることが多いが、FRC法によってアクティブマトリ
ックス型の液晶パネルを駆動することも原理的には可能
である。
【0007】
【発明が解決しようとする課題】ところで、液晶の透過
率は印加電圧の実効値に応じて変化するが、液晶に直流
電圧を印加すると、透過率特性が劣化し焼き付け等の不
都合が発生する。このような問題を解決するため、液晶
パネルは交流化駆動法によって駆動されるのが一般的で
ある。交流駆化動法では、所定電位を基準として正極性
の電圧と負極性の電圧とを1フレーム毎に切り替えて交
互に液晶に印加する。
率は印加電圧の実効値に応じて変化するが、液晶に直流
電圧を印加すると、透過率特性が劣化し焼き付け等の不
都合が発生する。このような問題を解決するため、液晶
パネルは交流化駆動法によって駆動されるのが一般的で
ある。交流駆化動法では、所定電位を基準として正極性
の電圧と負極性の電圧とを1フレーム毎に切り替えて交
互に液晶に印加する。
【0008】しかしながら、交流化駆動法とFRC法と
を組み合わせて用いると、基準周期が偶数フレームの場
合に直流電圧が印加されるといった問題が発生する。図
13に、基準周期が4フレームで構成される場合にある
画素の液晶に印加される電圧波形を示す。なお、同図に
おいて電圧V1は第1階調G1に対応する電圧である一
方、電圧V2は第2階調G2に対応する電圧である。
を組み合わせて用いると、基準周期が偶数フレームの場
合に直流電圧が印加されるといった問題が発生する。図
13に、基準周期が4フレームで構成される場合にある
画素の液晶に印加される電圧波形を示す。なお、同図に
おいて電圧V1は第1階調G1に対応する電圧である一
方、電圧V2は第2階調G2に対応する電圧である。
【0009】図に示すように+V1と+V2を印加する
総面積は、−V1を印加する総面積より大きいから、正
極性の電圧と負極性の電圧がキャンセルされず、液晶に
直流電圧が印加されることになる。
総面積は、−V1を印加する総面積より大きいから、正
極性の電圧と負極性の電圧がキャンセルされず、液晶に
直流電圧が印加されることになる。
【0010】このように基準周期が偶数フレームからな
る場合には、直流電圧が液晶に印加されてしまうので、
基準周期を奇数フレームにせざるを得ないといった問題
があった。換言すれば、基準周期が2・m+1フレーム
に限定される結果、交流化駆動法とFRC法とを組み合
わる場合、階調表示の最小単位は、第1階調と第2階調
との差分階調を1/(2・m+1)した階調に限定され
るといった不都合があった。
る場合には、直流電圧が液晶に印加されてしまうので、
基準周期を奇数フレームにせざるを得ないといった問題
があった。換言すれば、基準周期が2・m+1フレーム
に限定される結果、交流化駆動法とFRC法とを組み合
わる場合、階調表示の最小単位は、第1階調と第2階調
との差分階調を1/(2・m+1)した階調に限定され
るといった不都合があった。
【0011】本発明は上述した事情に鑑みてなされたも
のであり、電気光学物質への直流電圧の印加を防止しつ
つ、基準周期を偶数フレームにできる電気光学装置の階
調表示方法、階調制御回路、電気光学表示装置、および
電子機器を提供することを目的とする。
のであり、電気光学物質への直流電圧の印加を防止しつ
つ、基準周期を偶数フレームにできる電気光学装置の階
調表示方法、階調制御回路、電気光学表示装置、および
電子機器を提供することを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
本発明に係る電気光学装置の階調表示方法は、電気光学
物質を含む画素がマトリックス状に配列され、各画素毎
に所定の数の階調を表示させることが可能な電気光学装
置に該表示可能な階調の内の隣接する第1階調と第2階
調との間の第3階調を表示させるものであって、予め定
められた電位を基準として前記画素の電気光学物質に印
加する電圧の極性をフレーム毎に反転させ、2・N(N
は自然数)フレームを基準周期とし、前記基準周期中に
前記第1階調を表示させるフレーム数と前記基準周期中
に前記第2階調を表示させるフレーム数との割合を前記
第3階調に応じて調整し、前記基準周期内における前記
第1階調を表示させるフレームと前記第2階調を表示さ
せるフレームの順番を前記基準周期の自然数倍の周期で
切り替えることを特徴とする。
本発明に係る電気光学装置の階調表示方法は、電気光学
物質を含む画素がマトリックス状に配列され、各画素毎
に所定の数の階調を表示させることが可能な電気光学装
置に該表示可能な階調の内の隣接する第1階調と第2階
調との間の第3階調を表示させるものであって、予め定
められた電位を基準として前記画素の電気光学物質に印
加する電圧の極性をフレーム毎に反転させ、2・N(N
は自然数)フレームを基準周期とし、前記基準周期中に
前記第1階調を表示させるフレーム数と前記基準周期中
に前記第2階調を表示させるフレーム数との割合を前記
第3階調に応じて調整し、前記基準周期内における前記
第1階調を表示させるフレームと前記第2階調を表示さ
せるフレームの順番を前記基準周期の自然数倍の周期で
切り替えることを特徴とする。
【0013】この発明によれば、基準周期が偶数個のフ
レームによって構成されていても、第1階調を表示させ
るフレームと第2階調を表示させるフレームの順番を前
記基準周期の自然数倍の周期で切り替えるから、長い周
期で見ると画素の電気光学物質に直流電圧を印加するこ
とがない。このため、電気光学物質として液晶等を使用
した場合にも、特性劣化に伴う焼き付けや残像といった
現象を防止して画質向上を図ることができ、さらに、基
準周期が偶数個のフレームによって構成できるから表示
階調の自由度を増加させることが可能となる。
レームによって構成されていても、第1階調を表示させ
るフレームと第2階調を表示させるフレームの順番を前
記基準周期の自然数倍の周期で切り替えるから、長い周
期で見ると画素の電気光学物質に直流電圧を印加するこ
とがない。このため、電気光学物質として液晶等を使用
した場合にも、特性劣化に伴う焼き付けや残像といった
現象を防止して画質向上を図ることができ、さらに、基
準周期が偶数個のフレームによって構成できるから表示
階調の自由度を増加させることが可能となる。
【0014】また、本発明に係る電気光学装置の階調表
示方法は、電気光学物質を含む画素がマトリックス状に
配列され、各画素毎に所定の数の階調を表示させること
が可能な電気光学装置に用いられ、該表示可能な階調の
内の隣接する第1階調と第2階調との間の第3階調を表
示させるために、2Nフレーム(Nは自然数)を基準周
期とし、前記基準周期中に前記第1階調を表示させるフ
レーム数と前記基準周期中に前記第2階調を表示させる
フレーム数との割合を前記第3階調に応じて調整するも
のであって、予め定められた電位を基準として前記画素
の電気光学物質に印加する電圧の極性をフレーム毎に反
転させ、2N行2N列の画素ブロックの各画素について
前記基準周期中の何番目のフレームで前記第1階調およ
び前記第2階調を表示させるかを定める複数のパターン
の中から、前記第3階調に対応するパターンを選択し、
選択したパターンに従って各画素に前記第1階調または
前記第2階調を表示させ、前記パターンを前記基準周期
の自然数倍の周期で変更することを特徴とする。
示方法は、電気光学物質を含む画素がマトリックス状に
配列され、各画素毎に所定の数の階調を表示させること
が可能な電気光学装置に用いられ、該表示可能な階調の
内の隣接する第1階調と第2階調との間の第3階調を表
示させるために、2Nフレーム(Nは自然数)を基準周
期とし、前記基準周期中に前記第1階調を表示させるフ
レーム数と前記基準周期中に前記第2階調を表示させる
フレーム数との割合を前記第3階調に応じて調整するも
のであって、予め定められた電位を基準として前記画素
の電気光学物質に印加する電圧の極性をフレーム毎に反
転させ、2N行2N列の画素ブロックの各画素について
前記基準周期中の何番目のフレームで前記第1階調およ
び前記第2階調を表示させるかを定める複数のパターン
の中から、前記第3階調に対応するパターンを選択し、
選択したパターンに従って各画素に前記第1階調または
前記第2階調を表示させ、前記パターンを前記基準周期
の自然数倍の周期で変更することを特徴とする。
【0015】この発明によれば、基準周期の自然数倍の
周期でパターンを変更するから、電気光学物質として液
晶等を使用した場合にも、これを交流化駆動することが
でき、さらに、基準周期が偶数個のフレームによって構
成できるから表示階調の自由度を増加させることが可能
となる。
周期でパターンを変更するから、電気光学物質として液
晶等を使用した場合にも、これを交流化駆動することが
でき、さらに、基準周期が偶数個のフレームによって構
成できるから表示階調の自由度を増加させることが可能
となる。
【0016】ここで、前記パターンの変更は、前記画素
ブロックに対応する各行の要素を順次入れ替えることに
より行ってもよいし、前記画素ブロックに対応する各列
の要素を順次入れ替えることにより行ってもよい。さら
に、前記電気光学物質は液晶であることが好ましい。
ブロックに対応する各行の要素を順次入れ替えることに
より行ってもよいし、前記画素ブロックに対応する各列
の要素を順次入れ替えることにより行ってもよい。さら
に、前記電気光学物質は液晶であることが好ましい。
【0017】次に、本発明に係わる階調制御回路は、電
気光学物質を含む画素がマトリックス状に配列され、予
め定められた電位を基準として前記画素の電気光学物質
に印加する電圧の極性をフレーム毎に反転させ、各画素
毎に所定の数の階調を表示させることが可能な電気光学
装置に該表示可能な階調の内の隣接する第1階調と第2
階調との間の第3階調を表示させるものであって、2・
N(Nは自然数)フレームを基準周期とし、前記基準周
期中に前記第1階調を表示させるフレーム数と前記基準
周期中に前記第2階調を表示させるフレーム数との割合
を前記第3階調に応じて調整する調整手段と、前記基準
周期内における前記第1階調を表示させるフレームと前
記第2階調を表示させるフレームの順番を前記基準周期
の自然数倍の周期で切り替える切替手段とを備えること
を特徴とする。
気光学物質を含む画素がマトリックス状に配列され、予
め定められた電位を基準として前記画素の電気光学物質
に印加する電圧の極性をフレーム毎に反転させ、各画素
毎に所定の数の階調を表示させることが可能な電気光学
装置に該表示可能な階調の内の隣接する第1階調と第2
階調との間の第3階調を表示させるものであって、2・
N(Nは自然数)フレームを基準周期とし、前記基準周
期中に前記第1階調を表示させるフレーム数と前記基準
周期中に前記第2階調を表示させるフレーム数との割合
を前記第3階調に応じて調整する調整手段と、前記基準
周期内における前記第1階調を表示させるフレームと前
記第2階調を表示させるフレームの順番を前記基準周期
の自然数倍の周期で切り替える切替手段とを備えること
を特徴とする。
【0018】この発明によれば、基準周期が偶数個のフ
レームによって構成されていても、第1階調を表示させ
るフレームと第2階調を表示させるフレームの順番を基
準周期の自然数倍の周期で切り替えるから、長い周期で
見ると画素の電気光学物質に直流電圧を印加することが
ない。このため、電気光学物質として液晶等を使用した
場合にも、特性劣化に伴う焼き付けや残像といった現象
を防止して画質向上を図ることができ、さらに、基準周
期が偶数個のフレームによって構成できるから表示階調
の自由度を増加させることが可能となる。
レームによって構成されていても、第1階調を表示させ
るフレームと第2階調を表示させるフレームの順番を基
準周期の自然数倍の周期で切り替えるから、長い周期で
見ると画素の電気光学物質に直流電圧を印加することが
ない。このため、電気光学物質として液晶等を使用した
場合にも、特性劣化に伴う焼き付けや残像といった現象
を防止して画質向上を図ることができ、さらに、基準周
期が偶数個のフレームによって構成できるから表示階調
の自由度を増加させることが可能となる。
【0019】また、本発明に係わる階調制御回路は、電
気光学物質を含む画素がマトリックス状に配列され、予
め定められた電位を基準として前記画素の電気光学物質
に印加する電圧の極性をフレーム毎に反転させ、各画素
毎に所定の数の階調を表示させることが可能な電気光学
装置に該表示可能な階調の内の隣接する第1階調と第2
階調との間の第3階調を表示させるものであって、各画
素に各々対応するとともに前記第3階調を指示する入力
画像データを記憶する第1の記憶手段と、2Nフレーム
(Nは自然数)を基準周期とし、基準周期内の各フレー
ム毎に各画素に対応する前記入力画像データを前記第1
の記憶手段から読み出す読出手段と、2N行2N列の画
素ブロックの各画素について前記基準周期中の何番目の
フレームで前記第1階調および前記第2階調を表示させ
るかを前記入力画像データの取り得る値と対応付けて定
めた複数のパターンを記憶する第2の記憶手段と、前記
入力画像データに基づいて、前記複数のパターンの1つ
を選択し、選択されたパターンに従って前記第1階調ま
たは前記第2階調を指示する出力画像データを生成する
出力画像データ生成手段と、前記基準周期内における前
記第1階調を表示させるフレームと前記第2階調を表示
させるフレームの順番を前記基準周期の自然数倍の周期
で切り替える切替手段とを備えることを特徴とする。
気光学物質を含む画素がマトリックス状に配列され、予
め定められた電位を基準として前記画素の電気光学物質
に印加する電圧の極性をフレーム毎に反転させ、各画素
毎に所定の数の階調を表示させることが可能な電気光学
装置に該表示可能な階調の内の隣接する第1階調と第2
階調との間の第3階調を表示させるものであって、各画
素に各々対応するとともに前記第3階調を指示する入力
画像データを記憶する第1の記憶手段と、2Nフレーム
(Nは自然数)を基準周期とし、基準周期内の各フレー
ム毎に各画素に対応する前記入力画像データを前記第1
の記憶手段から読み出す読出手段と、2N行2N列の画
素ブロックの各画素について前記基準周期中の何番目の
フレームで前記第1階調および前記第2階調を表示させ
るかを前記入力画像データの取り得る値と対応付けて定
めた複数のパターンを記憶する第2の記憶手段と、前記
入力画像データに基づいて、前記複数のパターンの1つ
を選択し、選択されたパターンに従って前記第1階調ま
たは前記第2階調を指示する出力画像データを生成する
出力画像データ生成手段と、前記基準周期内における前
記第1階調を表示させるフレームと前記第2階調を表示
させるフレームの順番を前記基準周期の自然数倍の周期
で切り替える切替手段とを備えることを特徴とする。
【0020】この発明によれば、基準周期の自然数倍の
周期でパターンを変更するから、電気光学物質として液
晶等を使用した場合にも、これを交流化駆動することが
でき、さらに、基準周期が偶数個のフレームによって構
成できるから表示階調の自由度を増加させることが可能
となる。
周期でパターンを変更するから、電気光学物質として液
晶等を使用した場合にも、これを交流化駆動することが
でき、さらに、基準周期が偶数個のフレームによって構
成できるから表示階調の自由度を増加させることが可能
となる。
【0021】次に、本発明に係わる電気光学表示装置
は、複数の画素がマトリックス状に配列され、各画素毎
に所定の数の階調を表示させることが可能な電気光学装
置と、上述した階調制御回路とを備えたことを特徴とす
る。
は、複数の画素がマトリックス状に配列され、各画素毎
に所定の数の階調を表示させることが可能な電気光学装
置と、上述した階調制御回路とを備えたことを特徴とす
る。
【0022】次に、本発明に係わる電子機器は、上述し
た電気光学表示装置を備えたものであって、例えば、ビ
デオプロジェクタ、携帯型パーソナルコンピュータ、ペ
ージャ、携帯電話機、テレビ、ビューファインダ型また
はモニタ直視型のビデオカメラ、カーナビゲーション装
置、PDA等が該当する。
た電気光学表示装置を備えたものであって、例えば、ビ
デオプロジェクタ、携帯型パーソナルコンピュータ、ペ
ージャ、携帯電話機、テレビ、ビューファインダ型また
はモニタ直視型のビデオカメラ、カーナビゲーション装
置、PDA等が該当する。
【0023】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。本実施形態では、電気光学装
置の一例として、液晶パネルを用いた液晶表示装置につ
いて説明する。
図面を参照して説明する。本実施形態では、電気光学装
置の一例として、液晶パネルを用いた液晶表示装置につ
いて説明する。
【0024】<1.液晶表示装置の全体構成>図1に本
発明の実施形態に係わる液晶表示装置の構成を示すブロ
ック図を示す。液晶表示装置は、階調制御回路100、
タイミングジェネレータ200、および液晶装置300
を備える。
発明の実施形態に係わる液晶表示装置の構成を示すブロ
ック図を示す。液晶表示装置は、階調制御回路100、
タイミングジェネレータ200、および液晶装置300
を備える。
【0025】階調制御回路100は、FRC法に従って
外部装置から供給される入力画像データD1に処理を施
して出力画像データD2を生成する。この例の入力画像
データD1は6ビットであり、(000000)〜(1
11111)の値を取り得る。これに対して、出力画像
データD2は5ビットであり、(00000)〜(10
000)の値を取り得る。入力画像データD1の指示し
得る階調数は64である一方、出力画像データD2の指
示し得る階調数は17である。
外部装置から供給される入力画像データD1に処理を施
して出力画像データD2を生成する。この例の入力画像
データD1は6ビットであり、(000000)〜(1
11111)の値を取り得る。これに対して、出力画像
データD2は5ビットであり、(00000)〜(10
000)の値を取り得る。入力画像データD1の指示し
得る階調数は64である一方、出力画像データD2の指
示し得る階調数は17である。
【0026】図2は、入力画像データD1、出力画像デ
ータD2、および階調の関係を示した説明図である。図
に示す通り、隣接する出力画像データD2が指示する階
調の間には、入力画像データD1が3個ある。例えば、
D2=(00001)とD2=(00010)との間に
は、D1=(000001)、D1=(00001
0)、およびD1=(000011)といったように3
個のデータがある。
ータD2、および階調の関係を示した説明図である。図
に示す通り、隣接する出力画像データD2が指示する階
調の間には、入力画像データD1が3個ある。例えば、
D2=(00001)とD2=(00010)との間に
は、D1=(000001)、D1=(00001
0)、およびD1=(000011)といったように3
個のデータがある。
【0027】タイミングジェネレータ200は、入力画
像データD1に同期した各種のタイミング信号を生成
し、階調制御回路100および液晶装置300に供給す
る。
像データD1に同期した各種のタイミング信号を生成
し、階調制御回路100および液晶装置300に供給す
る。
【0028】液晶装置300は、アクティブマトリック
ス型の液晶パネル等を備え、出力画像データD2の値に
応じた階調を各画素に表示させる。出力画像データD2
の指示し得る階調数は17であるから、各画素が実際に
表示する階調数は17となる。ただし、FRC法に従っ
て出力画像データD2が生成されるから、人の目が感じ
る階調数は実際の表示階調数よりも増加する。液晶装置
300は、電圧変調法によって階調を制御するものであ
ってもよいし、パルス幅変調法によって階調を制御する
ものであってもよい。以下の説明では、液晶装置300
の一例として、電圧変調法を用いて階調を制御するもの
を取りあげる。
ス型の液晶パネル等を備え、出力画像データD2の値に
応じた階調を各画素に表示させる。出力画像データD2
の指示し得る階調数は17であるから、各画素が実際に
表示する階調数は17となる。ただし、FRC法に従っ
て出力画像データD2が生成されるから、人の目が感じ
る階調数は実際の表示階調数よりも増加する。液晶装置
300は、電圧変調法によって階調を制御するものであ
ってもよいし、パルス幅変調法によって階調を制御する
ものであってもよい。以下の説明では、液晶装置300
の一例として、電圧変調法を用いて階調を制御するもの
を取りあげる。
【0029】図3は、液晶装置300の構成を示すブロ
ック図である。液晶装置300は、画像処理回路310
液晶パネル320を備える。このうち、画像処理回路3
10は、出力画像データD2をD/A変換するD/A変
換回路311と反転・増幅回路312を備える。反転・
増幅回路312は、D/A変換回路311の出力信号を
増幅しつつ極性反転信号CTLに基づいて極性反転を行
って画像信号VIDを生成する。極性反転信号CTLは
2フレームを1周期とする2値信号であり、タイミング
ジェネレータ200から供給される。反転・増幅回路3
12は、予め定められた基準電位を基準として極性反転
信号CTLがハイレベルのとき正転増幅を行う一方、極
性反転信号CTLがローレベルのとき反転増幅を行う。
この結果、画像信号VIDの極性は、基準電位を中心と
して1フレーム毎に反転する。なお、ここで説明した極
性反転は、奇数フレームでは全画素が正極性、偶数フレ
ームでは全画素が負極性書込みとなっており、これをフ
レーム反転駆動と呼ぶ。しかし、実際にはこのフレーム
反転駆動以外に、奇数フレームで奇数行では正、偶数行
では負とし、偶数フレームで奇数行では負、偶数行では
正とするライン反転駆動や、奇数フレームで奇数列では
正、偶数列では負とし、偶数フレームで奇数列では負、
偶数列では正とするソース反転駆動や、奇数フレームで
奇数行かつ奇数列の画素または偶数行かつ偶数列の画素
では正、奇数行かつ偶数列の画素または偶数行かつ奇数
列の画素では負とし、偶数フレームで奇数行かつ奇数列
の画素または偶数行かつ偶数列の画素では負、奇数行か
つ偶数列の画素または偶数行かつ奇数列の画素では正と
するドット反転駆動等がある。これらのいずれかの駆動
方法を用いても良いが、これらの駆動方法の効果等の詳
細は本発明に直接関係しないので、これ以上の説明は省
略する。ここで、いずれの駆動方法においても、ある1
つの画素に着目すると、1フレーム毎に書込み極性が反
転する点では同じである。
ック図である。液晶装置300は、画像処理回路310
液晶パネル320を備える。このうち、画像処理回路3
10は、出力画像データD2をD/A変換するD/A変
換回路311と反転・増幅回路312を備える。反転・
増幅回路312は、D/A変換回路311の出力信号を
増幅しつつ極性反転信号CTLに基づいて極性反転を行
って画像信号VIDを生成する。極性反転信号CTLは
2フレームを1周期とする2値信号であり、タイミング
ジェネレータ200から供給される。反転・増幅回路3
12は、予め定められた基準電位を基準として極性反転
信号CTLがハイレベルのとき正転増幅を行う一方、極
性反転信号CTLがローレベルのとき反転増幅を行う。
この結果、画像信号VIDの極性は、基準電位を中心と
して1フレーム毎に反転する。なお、ここで説明した極
性反転は、奇数フレームでは全画素が正極性、偶数フレ
ームでは全画素が負極性書込みとなっており、これをフ
レーム反転駆動と呼ぶ。しかし、実際にはこのフレーム
反転駆動以外に、奇数フレームで奇数行では正、偶数行
では負とし、偶数フレームで奇数行では負、偶数行では
正とするライン反転駆動や、奇数フレームで奇数列では
正、偶数列では負とし、偶数フレームで奇数列では負、
偶数列では正とするソース反転駆動や、奇数フレームで
奇数行かつ奇数列の画素または偶数行かつ偶数列の画素
では正、奇数行かつ偶数列の画素または偶数行かつ奇数
列の画素では負とし、偶数フレームで奇数行かつ奇数列
の画素または偶数行かつ偶数列の画素では負、奇数行か
つ偶数列の画素または偶数行かつ奇数列の画素では正と
するドット反転駆動等がある。これらのいずれかの駆動
方法を用いても良いが、これらの駆動方法の効果等の詳
細は本発明に直接関係しないので、これ以上の説明は省
略する。ここで、いずれの駆動方法においても、ある1
つの画素に着目すると、1フレーム毎に書込み極性が反
転する点では同じである。
【0030】次に、液晶パネル320は、素子基板と対
向基板とを互いに電極形成面を対向して貼付してなる。
素子基板と対向基板との間には液晶が充填されている。
液晶には主として光学応答特性が遅いSTNタイプと光
学応答特性の速いTNタイプのものがあるが、この液晶
パネルの液晶はTNタイプである。
向基板とを互いに電極形成面を対向して貼付してなる。
素子基板と対向基板との間には液晶が充填されている。
液晶には主として光学応答特性が遅いSTNタイプと光
学応答特性の速いTNタイプのものがあるが、この液晶
パネルの液晶はTNタイプである。
【0031】素子基板には、表示領域321、走査線駆
動回路322、およびデータ線駆動回路323が形成さ
れる。表示領域321にあっては、X方向に沿って平行
にJ本の走査線112-1〜112-Jが配列して形成さ
れ、また、これと直交するY方向に沿って平行にKのデ
ータ線114-1〜114-Kが形成されている。なお、以
下の説明において、個別の走査線やデータ線を特定する
必要がないときは添字を省略する。
動回路322、およびデータ線駆動回路323が形成さ
れる。表示領域321にあっては、X方向に沿って平行
にJ本の走査線112-1〜112-Jが配列して形成さ
れ、また、これと直交するY方向に沿って平行にKのデ
ータ線114-1〜114-Kが形成されている。なお、以
下の説明において、個別の走査線やデータ線を特定する
必要がないときは添字を省略する。
【0032】これらの走査線112とデータ線114と
の各交点においては、薄膜トランジスタ(Thin FilmTra
nsistor:以下、「TFT」と称する)116のゲート
電極が走査線112に接続される一方、TFT116の
ソース電極がデータ線114に接続されるとともに、T
FT116のドレイン電極が画素電極118に接続され
ている。そして、各画素P11〜PJKは、画素電極1
18と、対向基板に形成された共通電極と、これら両電
極間に挟持された液晶とによって構成される結果、走査
線112とデータ線114との各交差に対応して、マト
リクス状に配列することとなる。なお、このほかに、各
画素毎に、蓄積容量(図示省略)を、電気的にみて画素
電極118と共通電極とに挟持された液晶に対して並列
に形成しても良い。
の各交点においては、薄膜トランジスタ(Thin FilmTra
nsistor:以下、「TFT」と称する)116のゲート
電極が走査線112に接続される一方、TFT116の
ソース電極がデータ線114に接続されるとともに、T
FT116のドレイン電極が画素電極118に接続され
ている。そして、各画素P11〜PJKは、画素電極1
18と、対向基板に形成された共通電極と、これら両電
極間に挟持された液晶とによって構成される結果、走査
線112とデータ線114との各交差に対応して、マト
リクス状に配列することとなる。なお、このほかに、各
画素毎に、蓄積容量(図示省略)を、電気的にみて画素
電極118と共通電極とに挟持された液晶に対して並列
に形成しても良い。
【0033】走査線駆動回路322は、TFT116を
各水平走査期間毎にオン状態にする走査信号を各走査線
112-1、112-2、…、112-Jに対して順次出力す
る。一方、データ線駆動回路323は、画像信号VID
をサンプリングして得たデータ信号を各データ線114
に出力する。これにより、ある水平走査期間に、1本の
走査線112に接続される各TFT116は同時オン状
態となり、当該選択期間中に各データ線114を介して
供給されるデータ信号は画素電極118に書き込まれ
る。そして、走査線112の選択とデータ信号の書き込
みが第1番目の走査線112-1からJ番目の走査線11
2-Jまで繰り返され、1枚の画面が完成する。本実施形
態では、1枚の画面を表示するのに必要な期間を1フレ
ームという。換言すれば、ある画素に着目すると、当該
画素に表示すべき階調を変更する周期が1フレームであ
る。
各水平走査期間毎にオン状態にする走査信号を各走査線
112-1、112-2、…、112-Jに対して順次出力す
る。一方、データ線駆動回路323は、画像信号VID
をサンプリングして得たデータ信号を各データ線114
に出力する。これにより、ある水平走査期間に、1本の
走査線112に接続される各TFT116は同時オン状
態となり、当該選択期間中に各データ線114を介して
供給されるデータ信号は画素電極118に書き込まれ
る。そして、走査線112の選択とデータ信号の書き込
みが第1番目の走査線112-1からJ番目の走査線11
2-Jまで繰り返され、1枚の画面が完成する。本実施形
態では、1枚の画面を表示するのに必要な期間を1フレ
ームという。換言すれば、ある画素に着目すると、当該
画素に表示すべき階調を変更する周期が1フレームであ
る。
【0034】<2.FRC法の概要>上述したように液
晶装置300の各画素に表示可能な階調数は17である
が、本実施形態にあっては、4フレームを基準周期とす
るFRC法に従って出力画像データD2が生成される。
晶装置300の各画素に表示可能な階調数は17である
が、本実施形態にあっては、4フレームを基準周期とす
るFRC法に従って出力画像データD2が生成される。
【0035】人の目は階調が切り替わったとしても切り
替わりの周期が短いと、階調の変化を検知することがで
きず、切り替えの前後の階調が視覚的に積分されてしま
う。したがって、第1階調と第2階調の間の階調をある
画素に表示させるとき、基準周期内で第1階調を表示さ
せるフレーム数と第2階調を表示させるフレーム数の割
合を調整すると、実質的に第1階調と第2階調との間の
階調を表示させることが可能となる。
替わりの周期が短いと、階調の変化を検知することがで
きず、切り替えの前後の階調が視覚的に積分されてしま
う。したがって、第1階調と第2階調の間の階調をある
画素に表示させるとき、基準周期内で第1階調を表示さ
せるフレーム数と第2階調を表示させるフレーム数の割
合を調整すると、実質的に第1階調と第2階調との間の
階調を表示させることが可能となる。
【0036】しかし、アクティブマトリックス型の液晶
装置300に用いられる液晶は、光学応答特性が速いT
Nタイプのものであるから、基準周期が長くなると階調
の切り替えが視覚的に検知され易くなり、ジッタが発生
する。
装置300に用いられる液晶は、光学応答特性が速いT
Nタイプのものであるから、基準周期が長くなると階調
の切り替えが視覚的に検知され易くなり、ジッタが発生
する。
【0037】そこで、本発明者らは、複数の画素からな
る画素ブロックを想定し、各フレームにおいて画素ブロ
ック内で第1階調を表示させる画素と第2階調を表示さ
せる画素の組合わとジッタの見え方について、実験・検
討を行い、以下の条件を満たすパターンが、ジッタを大
幅に低減させることを見出した。以下の説明では、基準
周期を4フレームとする4行4列の画素ブロックを想定
し、第1階調をG1、第2階調をG2としたとき、(G
2+3・G1)/4を表示させるパターンについて検討
する。例えば、図2に示す階調4を第1階調G1、階調
8を第2階調G2としたとき、階調(G2+3・G1)
/4は、階調5に相当する。
る画素ブロックを想定し、各フレームにおいて画素ブロ
ック内で第1階調を表示させる画素と第2階調を表示さ
せる画素の組合わとジッタの見え方について、実験・検
討を行い、以下の条件を満たすパターンが、ジッタを大
幅に低減させることを見出した。以下の説明では、基準
周期を4フレームとする4行4列の画素ブロックを想定
し、第1階調をG1、第2階調をG2としたとき、(G
2+3・G1)/4を表示させるパターンについて検討
する。例えば、図2に示す階調4を第1階調G1、階調
8を第2階調G2としたとき、階調(G2+3・G1)
/4は、階調5に相当する。
【0038】第1の条件は、各フレームで第2階調を表
示させる画素を各行に1つ各列に1つとすることであ
る。第1の条件を充足すると、第2階調を表示させる画
素は画素ブロック内で分散させられる。人の視覚には、
階調が変化する面積が大きいほど階調変化を感じ易いと
いった特性があるから、第2階調を表示させる画素の分
散によってジッタを低減させることができる。第2の条
件は、各フレームで第2階調を表示させる画素の斜めに
接する数を2以下とすることである。なお、第1の条件
から第2階調を表示させる画素は上下左右に隣接するこ
とはない。第3の条件は、第2階調を表示させる画素を
要素として相関係数を算出し、相関係数が最も小さいパ
ターンを採用することである。
示させる画素を各行に1つ各列に1つとすることであ
る。第1の条件を充足すると、第2階調を表示させる画
素は画素ブロック内で分散させられる。人の視覚には、
階調が変化する面積が大きいほど階調変化を感じ易いと
いった特性があるから、第2階調を表示させる画素の分
散によってジッタを低減させることができる。第2の条
件は、各フレームで第2階調を表示させる画素の斜めに
接する数を2以下とすることである。なお、第1の条件
から第2階調を表示させる画素は上下左右に隣接するこ
とはない。第3の条件は、第2階調を表示させる画素を
要素として相関係数を算出し、相関係数が最も小さいパ
ターンを採用することである。
【0039】図4に、以上の条件を満たすパターンの代
表例を示す。各パターンPA〜PDに示した数字は、各
画素に基準周期内の何番目のフレームで第2階調を表示
させるかを示している。例えば、パターンPAにおいて
1行2列の画素に対応する数字は「3」であるから、当
該画素には第3フレームにおいて第2階調が表示され、
他のフレームでは第1階調が表示されることになる。
表例を示す。各パターンPA〜PDに示した数字は、各
画素に基準周期内の何番目のフレームで第2階調を表示
させるかを示している。例えば、パターンPAにおいて
1行2列の画素に対応する数字は「3」であるから、当
該画素には第3フレームにおいて第2階調が表示され、
他のフレームでは第1階調が表示されることになる。
【0040】パターンPBはパターンPAの第1行の要
素を第4行の要素とし、パターンPAの第2行の要素を
第1行の要素とし、パターンPAの第3行の要素を第2
行の要素とし、パターンPAの第1行の要素を第4行の
要素としたものである。また、パターンPBとパターン
PCの関係、およびパターンPCとパターンPDの関係
は、パターンPAとパターンPBの関係と同様である。
素を第4行の要素とし、パターンPAの第2行の要素を
第1行の要素とし、パターンPAの第3行の要素を第2
行の要素とし、パターンPAの第1行の要素を第4行の
要素としたものである。また、パターンPBとパターン
PCの関係、およびパターンPCとパターンPDの関係
は、パターンPAとパターンPBの関係と同様である。
【0041】ここで、パターンPAのみを用いて(G2
+3・G1)/4を表示させるものとすれば、1行1列
目の画素は、各基準周期の第1フレームで第2階調を表
示することになるから、図13を参照して解決課題で説
明したように液晶に直流電圧が印加されるといった問題
がある。
+3・G1)/4を表示させるものとすれば、1行1列
目の画素は、各基準周期の第1フレームで第2階調を表
示することになるから、図13を参照して解決課題で説
明したように液晶に直流電圧が印加されるといった問題
がある。
【0042】そこで、本実施形態では、基準周期の自然
数倍の周期で、パターンPA→パターンPB→パターン
PC→パターンPD→パターンPA→…の順にパターン
PA〜PDを順次切り替える。
数倍の周期で、パターンPA→パターンPB→パターン
PC→パターンPD→パターンPA→…の順にパターン
PA〜PDを順次切り替える。
【0043】図5に、ある画素ブロックにおける1行1
列の画素の液晶に印加される電圧波形と極性反転信号C
TLの波形を示す。但し、この例では、1基準周期毎に
パターンPA〜PDを切り替え、電圧V1は第1階調G
1に対応する電圧である一方、電圧V2は第2階調G2
に対応する電圧であるものとする。
列の画素の液晶に印加される電圧波形と極性反転信号C
TLの波形を示す。但し、この例では、1基準周期毎に
パターンPA〜PDを切り替え、電圧V1は第1階調G
1に対応する電圧である一方、電圧V2は第2階調G2
に対応する電圧であるものとする。
【0044】1基準周期毎にパターンPA〜PDを切り
替えると、1行1列の要素は、「1」→「4」→「2」
→「3」といったように変化するから、第1番目の基準
周期では第1フレームに、第2番目の基準周期では第4
フレームに、第3番目の基準周期では第2フレームに、
第4番目の基準周期では第3フレームに第2階調G2を
当該画素に表示することになる。したがって、1行1列
の画素の液晶に印加される電圧は、図5に示すものとな
り、正極性の電圧成分と負極性の電圧成分が互いにキャ
ンセルされる。これにより、液晶を交流化駆動すること
ができる。
替えると、1行1列の要素は、「1」→「4」→「2」
→「3」といったように変化するから、第1番目の基準
周期では第1フレームに、第2番目の基準周期では第4
フレームに、第3番目の基準周期では第2フレームに、
第4番目の基準周期では第3フレームに第2階調G2を
当該画素に表示することになる。したがって、1行1列
の画素の液晶に印加される電圧は、図5に示すものとな
り、正極性の電圧成分と負極性の電圧成分が互いにキャ
ンセルされる。これにより、液晶を交流化駆動すること
ができる。
【0045】より一般的には、基準周期が偶数個のフレ
ームで構成されていても、ある画素に着目したとき、基
準周期内における第1階調G1を表示させるフレームと
第2階調G2を表示させるフレームの順番を基準周期の
自然数倍の周期で切り替えればよい。フレームの順番の
切り替えによって、奇数フレームで表示させていた第2
階調G2を偶数フレームで表示させることができ、液晶
に直流電圧が印加されないことになるからである。
ームで構成されていても、ある画素に着目したとき、基
準周期内における第1階調G1を表示させるフレームと
第2階調G2を表示させるフレームの順番を基準周期の
自然数倍の周期で切り替えればよい。フレームの順番の
切り替えによって、奇数フレームで表示させていた第2
階調G2を偶数フレームで表示させることができ、液晶
に直流電圧が印加されないことになるからである。
【0046】また、ジッタを考慮すると、同一のパター
ンをある程度連続して用いることが好ましい。本発明者
らは、この点について実験・検討を重ねた結果、上述し
たようにパターンPA〜PDを用いる場合には、4基準
周期、さらに好ましくは8基準周期でパターンPA〜P
Dの切り替えを行うことによってジッタを大幅に低減で
きることを見出した。
ンをある程度連続して用いることが好ましい。本発明者
らは、この点について実験・検討を重ねた結果、上述し
たようにパターンPA〜PDを用いる場合には、4基準
周期、さらに好ましくは8基準周期でパターンPA〜P
Dの切り替えを行うことによってジッタを大幅に低減で
きることを見出した。
【0047】次に、階調(3G2+G1)/4(図2に
示す階調7)は、上述したパターンPA〜PDの各要素
において第2階調G2と第1階調G1とを入れ替えたも
のを用いればよい。さらに、階調(G2+G1)/2
(図2に示す階調6)を表示する場合には、図6に示す
ような市松模様のパターンPEとパターンPFとを基準
周期の自然数倍で切り替えればよい。くわえて、表示す
べき階調が第1階調G1であれば、全てのフレームにお
いて各画素に第1階調G1を表示させればよく。表示す
べき階調が第2階調G2であれば、全てのフレームにお
いて各画素に第2階調G2を表示させればよい。
示す階調7)は、上述したパターンPA〜PDの各要素
において第2階調G2と第1階調G1とを入れ替えたも
のを用いればよい。さらに、階調(G2+G1)/2
(図2に示す階調6)を表示する場合には、図6に示す
ような市松模様のパターンPEとパターンPFとを基準
周期の自然数倍で切り替えればよい。くわえて、表示す
べき階調が第1階調G1であれば、全てのフレームにお
いて各画素に第1階調G1を表示させればよく。表示す
べき階調が第2階調G2であれば、全てのフレームにお
いて各画素に第2階調G2を表示させればよい。
【0048】<3.階調制御回路>次に、階調制御回路
100について詳細に説明する。この例では、図4に示
すパターンPA〜PDと図6に示すパターンPEおよび
パターンPFを用いて階調表示を行うものとし、また、
液晶パネル320の列数Kと行数J(図3参照)は、4
の倍数であるものとする。くわえて、8基準周期毎にパ
ターンの切り替えを行うものとする。
100について詳細に説明する。この例では、図4に示
すパターンPA〜PDと図6に示すパターンPEおよび
パターンPFを用いて階調表示を行うものとし、また、
液晶パネル320の列数Kと行数J(図3参照)は、4
の倍数であるものとする。くわえて、8基準周期毎にパ
ターンの切り替えを行うものとする。
【0049】図7は、階調制御回路100の詳細構成を
示すブロック図である。この図に示すように、階調制御
回路100は、表示メモリ110、列カウンタ120、
行カウンタ130、基準周期カウンタ140、第1加算
回路150、フレームカウンタ160、ROM170お
よび第2加算回路180を備える。表示メモリ110
は、同時に読み書きが可能な2ポートタイプのRAMで
構成され、そこには1フレーム分の入力画像データD1
が記憶されるようになっている。
示すブロック図である。この図に示すように、階調制御
回路100は、表示メモリ110、列カウンタ120、
行カウンタ130、基準周期カウンタ140、第1加算
回路150、フレームカウンタ160、ROM170お
よび第2加算回路180を備える。表示メモリ110
は、同時に読み書きが可能な2ポートタイプのRAMで
構成され、そこには1フレーム分の入力画像データD1
が記憶されるようになっている。
【0050】また、表示メモリ110は1つの画素に対
応する入力画像データD1を1フレームに一回読み出す
一方、記憶内容の書き換えは32基準周期毎に行われる
ようになっている。したがって、表示メモリ110から
は、同一の入力画像データD1が少なくとも128回読
み出される。表示メモリ110から読み出された入力画
像データD1のうち、上位4ビットは上位ビットデータ
DUとして第2加算回路180に供給される一方、下位
2ビットは下位ビットデータDLとしてROM170に
供給される。
応する入力画像データD1を1フレームに一回読み出す
一方、記憶内容の書き換えは32基準周期毎に行われる
ようになっている。したがって、表示メモリ110から
は、同一の入力画像データD1が少なくとも128回読
み出される。表示メモリ110から読み出された入力画
像データD1のうち、上位4ビットは上位ビットデータ
DUとして第2加算回路180に供給される一方、下位
2ビットは下位ビットデータDLとしてROM170に
供給される。
【0051】列カウンタ120は、2ビットのリングカ
ウンタであって、ドットクロック信号DCLKをカウン
トしてカウント結果を列指定信号SCとして生成する。
ドットクロック信号DCLKは、表示メモリ110から
読み出される入力画像データD1と同期している。カウ
ント結果は、「0」→「1」→「2」→「3」→「0」
→…といったように「0」から「3」までの値を巡回す
るので、列指定信号SCは現在の入力画像データD1が
画素ブロック内の第何列目の画素に相当するかを示す。
ウンタであって、ドットクロック信号DCLKをカウン
トしてカウント結果を列指定信号SCとして生成する。
ドットクロック信号DCLKは、表示メモリ110から
読み出される入力画像データD1と同期している。カウ
ント結果は、「0」→「1」→「2」→「3」→「0」
→…といったように「0」から「3」までの値を巡回す
るので、列指定信号SCは現在の入力画像データD1が
画素ブロック内の第何列目の画素に相当するかを示す。
【0052】行カウンタ130は、2ビットのリングカ
ウンタであって、水平クロック信号HCLKをカウント
してカウント結果を行指定信号SRとして生成する。水
平クロック信号HCLKは1水平走査期間を1周期と
し、水平走査期間の開始でローレベルからハイレベルに
遷移する信号である。行カウンタ130のカウント結果
は、水平走査期間に同期して「0」→「1」→「2」→
「3」→「0」→…といったように「0」から「3」ま
での値を巡回する。
ウンタであって、水平クロック信号HCLKをカウント
してカウント結果を行指定信号SRとして生成する。水
平クロック信号HCLKは1水平走査期間を1周期と
し、水平走査期間の開始でローレベルからハイレベルに
遷移する信号である。行カウンタ130のカウント結果
は、水平走査期間に同期して「0」→「1」→「2」→
「3」→「0」→…といったように「0」から「3」ま
での値を巡回する。
【0053】基準周期カウンタ140は、2ビットのリ
ングカウンタであって、基準クロック信号RCLKをカ
ウントしてカウント結果を補正信号SHとして生成す
る。基準クロック信号RCLKは、8基準周期を1周期
とし、パターンの切り替えと同期する。基準周期カウン
タ140のカウント結果は、パターンの切り替えと同期
して「0」→「1」→「2」→「3」→「0」→…とい
ったように「0」から「3」までの値を巡回する。
ングカウンタであって、基準クロック信号RCLKをカ
ウントしてカウント結果を補正信号SHとして生成す
る。基準クロック信号RCLKは、8基準周期を1周期
とし、パターンの切り替えと同期する。基準周期カウン
タ140のカウント結果は、パターンの切り替えと同期
して「0」→「1」→「2」→「3」→「0」→…とい
ったように「0」から「3」までの値を巡回する。
【0054】第1加算回路150は、行指定信号SRと
補正信号SHとを加算して2ビットの補正済行指定信号
SR’を生成する。
補正信号SHとを加算して2ビットの補正済行指定信号
SR’を生成する。
【0055】フレームカウンタ160は、2ビットのリ
ングカウンタであって、フレームクロック信号FCLK
をカウントしてカウント結果をフレーム信号SFとして
生成する。フレームクロック信号FCLKは1フレーム
期間を1周期とし、フレーム期間の開始でローレベルか
らハイレベルに遷移する信号である。フレームカウンタ
160のカウント結果は、フレーム期間に同期して
「0」→「1」→「2」→「3」→「0」→…といった
ように「0」から「3」までの値を巡回するので、フレ
ーム信号SFは現在の入力画像データD1が第何フレー
ムに相当するかを示す。
ングカウンタであって、フレームクロック信号FCLK
をカウントしてカウント結果をフレーム信号SFとして
生成する。フレームクロック信号FCLKは1フレーム
期間を1周期とし、フレーム期間の開始でローレベルか
らハイレベルに遷移する信号である。フレームカウンタ
160のカウント結果は、フレーム期間に同期して
「0」→「1」→「2」→「3」→「0」→…といった
ように「0」から「3」までの値を巡回するので、フレ
ーム信号SFは現在の入力画像データD1が第何フレー
ムに相当するかを示す。
【0056】次に、ROM170は、下位ビットデータ
DL、補正済行指定信号SR’、列指定信号SC、およ
びフレーム信号SFと、階調指示信号SSとを対応付け
て予め記憶している。階調指示信号SSは1ビットの信
号であって、その値が「1」のとき第2階調を表示すべ
きことを指示する一方、その値が「0」のとき第1階調
を表示すべきことを指示する。
DL、補正済行指定信号SR’、列指定信号SC、およ
びフレーム信号SFと、階調指示信号SSとを対応付け
て予め記憶している。階調指示信号SSは1ビットの信
号であって、その値が「1」のとき第2階調を表示すべ
きことを指示する一方、その値が「0」のとき第1階調
を表示すべきことを指示する。
【0057】図8にROM170の記憶内容を示す。こ
の図に示すように下位ビットデータDLの値が「00」
であれば、列指定信号SC、補正済行指定信号SR’、
およびフレーム信号SFの値と無関係に階調指示信号S
Sの値は「0」となる。
の図に示すように下位ビットデータDLの値が「00」
であれば、列指定信号SC、補正済行指定信号SR’、
およびフレーム信号SFの値と無関係に階調指示信号S
Sの値は「0」となる。
【0058】次に、下位ビットデータDLの値「01」
に対応するROM170の記憶内容は、図4に示すパタ
ーンPAの内容に相当する。具体的には、SF=0かつ
DL=01の記憶内容において階調指示信号SSが
「1」となるのは、パターンPAにおいて第1フレーム
で第2階調G2を表示させる画素に相当し、SF=1か
つDL=01の記憶内容において階調指示信号SSが
「1」となるのは、パターンPAにおいて第2フレーム
で第2階調G2を表示させる画素に相当し、SF=2か
つDL=01の記憶内容において階調指示信号SSが
「1」となるのは、パターンPAにおいて第3フレーム
で第2階調G2を表示させる画素に相当し、SF=3か
つDL=01の記憶内容において階調指示信号SSが
「1」となるのは、パターンPAにおいて第3フレーム
で第2階調G2を表示させる画素に相当する。
に対応するROM170の記憶内容は、図4に示すパタ
ーンPAの内容に相当する。具体的には、SF=0かつ
DL=01の記憶内容において階調指示信号SSが
「1」となるのは、パターンPAにおいて第1フレーム
で第2階調G2を表示させる画素に相当し、SF=1か
つDL=01の記憶内容において階調指示信号SSが
「1」となるのは、パターンPAにおいて第2フレーム
で第2階調G2を表示させる画素に相当し、SF=2か
つDL=01の記憶内容において階調指示信号SSが
「1」となるのは、パターンPAにおいて第3フレーム
で第2階調G2を表示させる画素に相当し、SF=3か
つDL=01の記憶内容において階調指示信号SSが
「1」となるのは、パターンPAにおいて第3フレーム
で第2階調G2を表示させる画素に相当する。
【0059】上述したように、補正済行指定信号SR’
は行指定信号SCに補正信号SHを加算して得られる2
ビットの信号であり、補正信号SHは、パターンの切り
替えと同期してその値が歩進する。したがって、最初の
8基準周期では補正済行指定信号SR’の値が行指定信
号SCと一致し、次の8基準周期では補正済行指定信号
SR’の値が行指定信号SCの値に「1」を加えたとも
のとなる。これは、次の8基準周期では図4に示すパタ
ーンPBに基づいて階調指示信号SSを生成するのと等
価である。換言すれば、補正済行指定信号SR’を用い
てROM170にアクセスすることによって、ROM1
70の記憶容量を削減することができる。
は行指定信号SCに補正信号SHを加算して得られる2
ビットの信号であり、補正信号SHは、パターンの切り
替えと同期してその値が歩進する。したがって、最初の
8基準周期では補正済行指定信号SR’の値が行指定信
号SCと一致し、次の8基準周期では補正済行指定信号
SR’の値が行指定信号SCの値に「1」を加えたとも
のとなる。これは、次の8基準周期では図4に示すパタ
ーンPBに基づいて階調指示信号SSを生成するのと等
価である。換言すれば、補正済行指定信号SR’を用い
てROM170にアクセスすることによって、ROM1
70の記憶容量を削減することができる。
【0060】次に、下位ビットデータDLの値「10」
に対応するROM170の記憶内容は、図6に示すパタ
ーンPEの内容に相当する。
に対応するROM170の記憶内容は、図6に示すパタ
ーンPEの内容に相当する。
【0061】次に、下位ビットデータDLの値「11」
に対応するROM170の記憶内容は、下位ビットデー
タDLの値「01」に対応するROM170の記憶内容
において「1」と「0」を相互に入れ替えたものであ
る。
に対応するROM170の記憶内容は、下位ビットデー
タDLの値「01」に対応するROM170の記憶内容
において「1」と「0」を相互に入れ替えたものであ
る。
【0062】次に、第2加算回路180は、4ビットの
上位ビットデータDUと1ビットの階調指示信号SSを
加算して5ビットの出力画像データD2を出力する。よ
り具体的には、上位ビットデータDUにデジットが
「0」である最上位ビットを付加したデータと上位4ビ
ットのデジットが「0」で最下位ビットのデジットが階
調指示信号SSとなるデータとを加算して出力画像デー
タD2を生成する。
上位ビットデータDUと1ビットの階調指示信号SSを
加算して5ビットの出力画像データD2を出力する。よ
り具体的には、上位ビットデータDUにデジットが
「0」である最上位ビットを付加したデータと上位4ビ
ットのデジットが「0」で最下位ビットのデジットが階
調指示信号SSとなるデータとを加算して出力画像デー
タD2を生成する。
【0063】上位ビットデータDUの指示する階調は第
1階調G1に相当する。階調指示信号SSが「0」であ
れば、出力画像データD2は第1階調G1を示す上位ビ
ットデータDUとなる一方、階調指示信号SSの値が
「0」であれば、出力画像データD2は上位ビットデー
タDUに「1」を加算した値となる。つまり、階調指示
信号SSの値が「1」であれば、出力画像データD2の
値は第2階調G2を指示するものとなる。ある画素に着
目すると、FRC法によるパターンに従って出力画像デ
ータD2の値は変化するから、第1階調G1と第2階調
G2との間の階調を液晶装置300に表示させることが
可能となる。
1階調G1に相当する。階調指示信号SSが「0」であ
れば、出力画像データD2は第1階調G1を示す上位ビ
ットデータDUとなる一方、階調指示信号SSの値が
「0」であれば、出力画像データD2は上位ビットデー
タDUに「1」を加算した値となる。つまり、階調指示
信号SSの値が「1」であれば、出力画像データD2の
値は第2階調G2を指示するものとなる。ある画素に着
目すると、FRC法によるパターンに従って出力画像デ
ータD2の値は変化するから、第1階調G1と第2階調
G2との間の階調を液晶装置300に表示させることが
可能となる。
【0064】さてここで、階調制御回路100の動作を
具体的に説明する。図9は、パターンの切り替えと画素
の液晶に印加される電圧の関係を示すタイミングチャー
トである。この例では、上述した各パターンPA〜PD
を用いる各期間を第1パターン周期Tp1、第2パター
ン周期Tp2、第3パターン周期Tp3、および第4パ
ターン周期Tp4と称することにする。また、第1〜第
4パターン周期Tp1〜Tp4の各々は第1〜第8基準
周期Tr1〜Tr8を含み、さらに、第1〜第8基準周
期Tr1〜Tr8の各々は第1〜第4フレームf1〜f
4を含むものとする。くわえて、図3に示す画素P22
に対応する入力画像データD1として階調5(0001
01)が供給されるものとし、また、画素P22は画素
ブロックのうち第2行第2列の画素に対応するものとす
る。さらに、階調4を第1階調G1、階調8を第2階調
G2とする。
具体的に説明する。図9は、パターンの切り替えと画素
の液晶に印加される電圧の関係を示すタイミングチャー
トである。この例では、上述した各パターンPA〜PD
を用いる各期間を第1パターン周期Tp1、第2パター
ン周期Tp2、第3パターン周期Tp3、および第4パ
ターン周期Tp4と称することにする。また、第1〜第
4パターン周期Tp1〜Tp4の各々は第1〜第8基準
周期Tr1〜Tr8を含み、さらに、第1〜第8基準周
期Tr1〜Tr8の各々は第1〜第4フレームf1〜f
4を含むものとする。くわえて、図3に示す画素P22
に対応する入力画像データD1として階調5(0001
01)が供給されるものとし、また、画素P22は画素
ブロックのうち第2行第2列の画素に対応するものとす
る。さらに、階調4を第1階調G1、階調8を第2階調
G2とする。
【0065】まず、表示メモリ110の所定の記憶領域
には、6ビットの入力画像データD1が記憶される。第
1フレームにおいて表示メモリ110からD1=(00
0101)が読み出されると、上位4ビット(000
1)が上位ビットデータDUとして第2加算回路180
に供給される一方、下位2ビット(01)が下位ビット
データDLとしてROM170に供給される。
には、6ビットの入力画像データD1が記憶される。第
1フレームにおいて表示メモリ110からD1=(00
0101)が読み出されると、上位4ビット(000
1)が上位ビットデータDUとして第2加算回路180
に供給される一方、下位2ビット(01)が下位ビット
データDLとしてROM170に供給される。
【0066】第1パターン周期Tp1の第1フレームf
1において、画素P22に対応する入力画像データD1
が表示メモリ110から読み出されたタイミングにあっ
ては、フレーム信号SFの値は「0」、行指定信号SR
および列指定信号SCの値は「1」となる。また、補正
信号SHの値は「0」となるから、補正済行指定信号S
R’の値は「1」となる。したがって、DL=0、SF
=0、SR’=1、およびSC=1に基づいて、図8に
示すROM170の記憶内容がアクセスされ、データ
「1」が階調指示信号SSとして出力される。第2加算
回路180においては、上位ビットデータDUに対応す
るデータ(00001)と階調指示信号SSに対応する
データ(00001)との加算が行われ、その値が(0
0010)となる出力画像データD2が生成される。つ
まり、第1フレームにおいては、入力画像データD1が
階調5(G1:000101)を指示するにも拘わら
ず、出力画像データD2の値は階調8に相当する(G
2:00010)となる。
1において、画素P22に対応する入力画像データD1
が表示メモリ110から読み出されたタイミングにあっ
ては、フレーム信号SFの値は「0」、行指定信号SR
および列指定信号SCの値は「1」となる。また、補正
信号SHの値は「0」となるから、補正済行指定信号S
R’の値は「1」となる。したがって、DL=0、SF
=0、SR’=1、およびSC=1に基づいて、図8に
示すROM170の記憶内容がアクセスされ、データ
「1」が階調指示信号SSとして出力される。第2加算
回路180においては、上位ビットデータDUに対応す
るデータ(00001)と階調指示信号SSに対応する
データ(00001)との加算が行われ、その値が(0
0010)となる出力画像データD2が生成される。つ
まり、第1フレームにおいては、入力画像データD1が
階調5(G1:000101)を指示するにも拘わら
ず、出力画像データD2の値は階調8に相当する(G
2:00010)となる。
【0067】次に、第1パターン周期Tp1の第2フレ
ームf2において、画素P22に対応する入力画像デー
タD1が表示メモリ110から読み出されたタイミング
にあっては、フレーム信号SFの値は「1」、行指定信
号SRおよび列指定信号SCの値は「1」となる。
ームf2において、画素P22に対応する入力画像デー
タD1が表示メモリ110から読み出されたタイミング
にあっては、フレーム信号SFの値は「1」、行指定信
号SRおよび列指定信号SCの値は「1」となる。
【0068】また、補正信号SHの値は「0」となるか
ら、補正済行指定信号SR’の値は「1」となる。した
がって、DL=01、SF=1、SR’=1、およびS
C=1に基づいて、図8に示すROM170の記憶内容
がアクセスされ、データ「0」が階調指示信号SSとし
て出力される。したがって、第2加算回路180におい
ては、上位ビットデータDUに対応するデータ(000
01)と階調指示信号SSに対応するデータ(0000
0)との加算が行われ、その値が(00001)となる
出力画像データD2が生成される。つまり、第2フレー
ムにおいては、入力画像データD2が階調5(0001
01)を指示するにも拘わらず、出力画像データD2の
値は階調4に相当する(G1:00001)となる。
ら、補正済行指定信号SR’の値は「1」となる。した
がって、DL=01、SF=1、SR’=1、およびS
C=1に基づいて、図8に示すROM170の記憶内容
がアクセスされ、データ「0」が階調指示信号SSとし
て出力される。したがって、第2加算回路180におい
ては、上位ビットデータDUに対応するデータ(000
01)と階調指示信号SSに対応するデータ(0000
0)との加算が行われ、その値が(00001)となる
出力画像データD2が生成される。つまり、第2フレー
ムにおいては、入力画像データD2が階調5(0001
01)を指示するにも拘わらず、出力画像データD2の
値は階調4に相当する(G1:00001)となる。
【0069】また、第1パターン周期Tp1の第3フレ
ームf3および第4フレームf4において、画素P22
に対応する入力画像データD1が表示メモリ110から
読み出されたタイミングにあっては、フレーム信号SF
の値は「2」または「3」となり、補正済行指定信号S
R’および列指定信号SCの値は「1」となる。これら
の値に基づいて、ROM170がアクセスされ、データ
「0」が階調指示信号SSとして出力される。第2加算
回路180においては、第2フレームf1と同様に、そ
の値が(00001)となる出力画像データD2が生成
される。
ームf3および第4フレームf4において、画素P22
に対応する入力画像データD1が表示メモリ110から
読み出されたタイミングにあっては、フレーム信号SF
の値は「2」または「3」となり、補正済行指定信号S
R’および列指定信号SCの値は「1」となる。これら
の値に基づいて、ROM170がアクセスされ、データ
「0」が階調指示信号SSとして出力される。第2加算
回路180においては、第2フレームf1と同様に、そ
の値が(00001)となる出力画像データD2が生成
される。
【0070】以上より、第1パターン周期Tp1の第1
基準周期Tr1では、図9の示すように第1フレームf
1において第2階調G2に相当する電圧+V2が画素P
22の液晶に印加される。また、第1パターン周期Tp
1の第2〜第8基準周期Tr8においても、画素P22
の液晶に印加される電圧波形は、第1基準周期Tr1の
電圧波形と同様となる。
基準周期Tr1では、図9の示すように第1フレームf
1において第2階調G2に相当する電圧+V2が画素P
22の液晶に印加される。また、第1パターン周期Tp
1の第2〜第8基準周期Tr8においても、画素P22
の液晶に印加される電圧波形は、第1基準周期Tr1の
電圧波形と同様となる。
【0071】次に、第2パターン周期Tp2の第1フレ
ームf1において、画素P22に対応する入力画像デー
タD1が表示メモリ110から読み出されたタイミング
にあっては、フレーム信号SFの値は「0」、行指定信
号SRおよび列指定信号SCの値は「1」となる。一
方、補正信号SHの値は「1」となるから、補正済行指
定信号SR’の値は「2」となる。つまり、補正信号S
Hによって、アクセスの対象となる行が1行下にずれる
ことになる。図4に示す通り、パターンPBはパターン
PAの第1行〜第3行の要素を1行下にずらし、第4行
の要素を第1行に移動したものであるから、補正済行指
定信号SR’によってROM170にアクセスすること
により、パターンPBに基づく階調指示信号SSを生成
することができる。
ームf1において、画素P22に対応する入力画像デー
タD1が表示メモリ110から読み出されたタイミング
にあっては、フレーム信号SFの値は「0」、行指定信
号SRおよび列指定信号SCの値は「1」となる。一
方、補正信号SHの値は「1」となるから、補正済行指
定信号SR’の値は「2」となる。つまり、補正信号S
Hによって、アクセスの対象となる行が1行下にずれる
ことになる。図4に示す通り、パターンPBはパターン
PAの第1行〜第3行の要素を1行下にずらし、第4行
の要素を第1行に移動したものであるから、補正済行指
定信号SR’によってROM170にアクセスすること
により、パターンPBに基づく階調指示信号SSを生成
することができる。
【0072】この例では、DL=01、SF=0、S
R’=2、およびSC=1に基づいて、図8に示すRO
M170の記憶内容がアクセスされ、データ「0」が階
調指示信号SSとして出力される。第2加算回路180
においては、上位ビットデータDUに対応するデータ
(00001)と階調指示信号SSに対応するデータ
(00000)との加算が行われ、その値が(0000
1)となる出力画像データD2が生成される。
R’=2、およびSC=1に基づいて、図8に示すRO
M170の記憶内容がアクセスされ、データ「0」が階
調指示信号SSとして出力される。第2加算回路180
においては、上位ビットデータDUに対応するデータ
(00001)と階調指示信号SSに対応するデータ
(00000)との加算が行われ、その値が(0000
1)となる出力画像データD2が生成される。
【0073】また、第2パターン周期Tp2の第2およ
び第3フレームf2、f3において、画素P22に対応
する入力画像データD1が表示メモリ110から読み出
されたタイミングにあっては、フレーム信号SFの値は
「1」または「2」となり、列指定信号SCの値は
「1」、補正済行指定信号SR’の値は「2」となる。
これらの値に基づいて、ROM170がアクセスされ、
データ「0」が階調指示信号SSとして出力される。第
2加算回路180では、第1フレームf1と同様に、そ
の値が(00001)となる出力画像データD2が生成
される。
び第3フレームf2、f3において、画素P22に対応
する入力画像データD1が表示メモリ110から読み出
されたタイミングにあっては、フレーム信号SFの値は
「1」または「2」となり、列指定信号SCの値は
「1」、補正済行指定信号SR’の値は「2」となる。
これらの値に基づいて、ROM170がアクセスされ、
データ「0」が階調指示信号SSとして出力される。第
2加算回路180では、第1フレームf1と同様に、そ
の値が(00001)となる出力画像データD2が生成
される。
【0074】さらに、第2パターン周期Tp2の第4フ
レームf4において、画素P22に対応する入力画像デ
ータD1が表示メモリ110から読み出されたタイミン
グにあっては、フレーム信号SFの値は「3」となり、
列指定信号SCの値は「1」、補正済行指定信号SR’
の値は「2」となる。これらの値に基づいて、ROM1
70がアクセスされ、データ「1」が階調指示信号SS
として出力される。第2加算回路180では、その値が
(00010)となる出力画像データD2が生成され
る。
レームf4において、画素P22に対応する入力画像デ
ータD1が表示メモリ110から読み出されたタイミン
グにあっては、フレーム信号SFの値は「3」となり、
列指定信号SCの値は「1」、補正済行指定信号SR’
の値は「2」となる。これらの値に基づいて、ROM1
70がアクセスされ、データ「1」が階調指示信号SS
として出力される。第2加算回路180では、その値が
(00010)となる出力画像データD2が生成され
る。
【0075】以上より、第2パターン周期Tp2の第1
基準周期Tr1では、図9の示すように第1フレームf
4において第2階調G2に相当する電圧−V2が画素P
22の液晶に印加される。また、第2パターン周期Tp
2の第2〜第8基準周期Tr8においても、画素P22
の液晶に印加される電圧波形は、第1基準周期Tr1の
電圧波形と同様となる。そして、第3および第4パター
ン周期Tp3およびTp4において、階調制御回路10
0は、第1および第2パターン周期Tp1およびTp2
と同様に動作し、その結果、画素P22には図9に示す
電圧が印加される。これにより、基準周期が偶数個のフ
レームから構成されていても、液晶を交流化駆動するこ
とができるので、FRC法を用いて表示する階調の自由
度を大幅に向上させることが可能となる。
基準周期Tr1では、図9の示すように第1フレームf
4において第2階調G2に相当する電圧−V2が画素P
22の液晶に印加される。また、第2パターン周期Tp
2の第2〜第8基準周期Tr8においても、画素P22
の液晶に印加される電圧波形は、第1基準周期Tr1の
電圧波形と同様となる。そして、第3および第4パター
ン周期Tp3およびTp4において、階調制御回路10
0は、第1および第2パターン周期Tp1およびTp2
と同様に動作し、その結果、画素P22には図9に示す
電圧が印加される。これにより、基準周期が偶数個のフ
レームから構成されていても、液晶を交流化駆動するこ
とができるので、FRC法を用いて表示する階調の自由
度を大幅に向上させることが可能となる。
【0076】<4.応用例>
(1)上述した実施形態にあっては、画素ブロックとし
て4行4列のものを一例として説明したが、本発明はこ
れに限定されるものではなく、2N行2N列(Nは自然
数)のものであってもよい。また、上述したパターンP
B〜PDは、パターンPAを基準としてその行の要素を
入れ替えたものであったが、本発明はこれに限定される
ものでなく、例えば、パターンPAを基準として、その
列の要素を入れ替えたパターンPB’、PC’およびP
D’をパターンPB〜PDの替わりに用いてもよい。
て4行4列のものを一例として説明したが、本発明はこ
れに限定されるものではなく、2N行2N列(Nは自然
数)のものであってもよい。また、上述したパターンP
B〜PDは、パターンPAを基準としてその行の要素を
入れ替えたものであったが、本発明はこれに限定される
ものでなく、例えば、パターンPAを基準として、その
列の要素を入れ替えたパターンPB’、PC’およびP
D’をパターンPB〜PDの替わりに用いてもよい。
【0077】(2)上述した実施形態においては、ジッ
タを低減するパターンを選択する条件として各フレーム
で第2階調を表示させる画素の斜めに接する数を2以下
とするといった第2の条件を加味したが、第2条件は相
関係数の観点から第2階調を表示すべき画素を特定する
第3の条件の特殊な態様であると考えることも可能であ
る。こにため、本発明において、第2の条件は必須の条
件ではなく、第1の条件と第3条件に従って、最適なパ
ターンを選択してもよいことは勿論である。これらの条
件に従う限り、第2階調を表示させる画素を画素ブロッ
ク内で分散させることが可能であるから、ジッタを低減
させることが可能である。
タを低減するパターンを選択する条件として各フレーム
で第2階調を表示させる画素の斜めに接する数を2以下
とするといった第2の条件を加味したが、第2条件は相
関係数の観点から第2階調を表示すべき画素を特定する
第3の条件の特殊な態様であると考えることも可能であ
る。こにため、本発明において、第2の条件は必須の条
件ではなく、第1の条件と第3条件に従って、最適なパ
ターンを選択してもよいことは勿論である。これらの条
件に従う限り、第2階調を表示させる画素を画素ブロッ
ク内で分散させることが可能であるから、ジッタを低減
させることが可能である。
【0078】(3)上述した実施形態においては、液晶
パネルとしてTFT素子をスイッチ素子に用いた3端子
型アクティブマトリクス型の液晶パネルを例にしたが、
これは例えば、MIM(Metal-Insulator-Metal)素子と
いった非線形抵抗素子をスイッチ素子に用いた2端子型
アクティブマトリクス型の液晶パネルであってもよい。
パネルとしてTFT素子をスイッチ素子に用いた3端子
型アクティブマトリクス型の液晶パネルを例にしたが、
これは例えば、MIM(Metal-Insulator-Metal)素子と
いった非線形抵抗素子をスイッチ素子に用いた2端子型
アクティブマトリクス型の液晶パネルであってもよい。
【0079】<5.電子機器>次に、上述した液晶表示
装置を各種の電子機器に適用される場合について説明す
る。 <その1:プロジェクタ>まず、この液晶パネルをライ
トバルブとして用いたプロジェクタについて説明する。
図10は、プロジェクタの構成例を示す平面図である。
この図に示されるように、プロジェクタ1100内部に
は、ハロゲンランプ等の白色光源からなるランプユニッ
ト1102が設けられている。このランプユニット11
02から射出された投射光は、ライトガイド1104内
に配置された4枚のミラー1106および2枚のダイク
ロイックミラー1108によってRGBの3原色に分離
され、各原色に対応するライトバルブとしての液晶パネ
ル1110R、1110Bおよび1110Gに入射され
る。
装置を各種の電子機器に適用される場合について説明す
る。 <その1:プロジェクタ>まず、この液晶パネルをライ
トバルブとして用いたプロジェクタについて説明する。
図10は、プロジェクタの構成例を示す平面図である。
この図に示されるように、プロジェクタ1100内部に
は、ハロゲンランプ等の白色光源からなるランプユニッ
ト1102が設けられている。このランプユニット11
02から射出された投射光は、ライトガイド1104内
に配置された4枚のミラー1106および2枚のダイク
ロイックミラー1108によってRGBの3原色に分離
され、各原色に対応するライトバルブとしての液晶パネ
ル1110R、1110Bおよび1110Gに入射され
る。
【0080】液晶パネル1110R、1110Bおよび
1110Gの構成は、上述した液晶パネルと同等であ
り、階調制御回路100(図示省略)から供給される
R、G、Bの原色信号でそれぞれ駆動されるものであ
る。そして、これらの液晶パネルによって変調された光
は、ダイクロイックプリズム1112に3方向から入射
される。このダイクロイックプリズム1112において
は、RおよびBの光が90度に屈折する一方、Gの光が
直進する。したがって、各色の画像が合成される結果、
投射レンズ1114を介して、スクリーン等にカラー画
像が投写されることとなる。なお、液晶パネル1110
R、1110Bおよび1110Gには、ダイクロイック
ミラー1108によって、R、G、Bの各原色に対応す
る光が入射するので、カラーフィルタを設ける必要はな
い。
1110Gの構成は、上述した液晶パネルと同等であ
り、階調制御回路100(図示省略)から供給される
R、G、Bの原色信号でそれぞれ駆動されるものであ
る。そして、これらの液晶パネルによって変調された光
は、ダイクロイックプリズム1112に3方向から入射
される。このダイクロイックプリズム1112において
は、RおよびBの光が90度に屈折する一方、Gの光が
直進する。したがって、各色の画像が合成される結果、
投射レンズ1114を介して、スクリーン等にカラー画
像が投写されることとなる。なお、液晶パネル1110
R、1110Bおよび1110Gには、ダイクロイック
ミラー1108によって、R、G、Bの各原色に対応す
る光が入射するので、カラーフィルタを設ける必要はな
い。
【0081】<その2:モバイル型コンピュータ>次
に、この液晶表示装置を、モバイル型のパーソナルコン
ピュータに適用した例について説明する。図11は、こ
のパーソナルコンピュータの構成を示す斜視図である。
図において、コンピュータ1200は、キーボード12
02を備えた本体部1204と、液晶表示ユニット12
06とから構成されている。この液晶表示ユニット12
06は、先に述べた液晶パネルの背面にバックライトを
付加することにより構成されている。
に、この液晶表示装置を、モバイル型のパーソナルコン
ピュータに適用した例について説明する。図11は、こ
のパーソナルコンピュータの構成を示す斜視図である。
図において、コンピュータ1200は、キーボード12
02を備えた本体部1204と、液晶表示ユニット12
06とから構成されている。この液晶表示ユニット12
06は、先に述べた液晶パネルの背面にバックライトを
付加することにより構成されている。
【0082】<その3:携帯電話>さらに、この液晶表
示装置を、携帯電話に適用した例について説明する。図
12は、この携帯電話の構成を示す斜視図である。図に
おいて、携帯電話1302は、複数の操作ボタン130
2とともに、反射型の液晶パネルを備えるものである。
この反射型の液晶パネルにあっては、必要に応じてその
前面にフロントライトが設けられる。なお、図10〜図
12を参照して説明した電子機器の他にも、液晶テレビ
や、ビューファインダ型、モニタ直視型のビデオテープ
レコーダ、カーナビゲーション装置、ページャ、電子手
帳、電卓、ワードプロセッサ、ワークステーション、テ
レビ電話、POS端末、タッチパネルを備えた装置等など
が挙げられる。そして、これらの各種電子機器に適用可
能なのは言うまでもない。
示装置を、携帯電話に適用した例について説明する。図
12は、この携帯電話の構成を示す斜視図である。図に
おいて、携帯電話1302は、複数の操作ボタン130
2とともに、反射型の液晶パネルを備えるものである。
この反射型の液晶パネルにあっては、必要に応じてその
前面にフロントライトが設けられる。なお、図10〜図
12を参照して説明した電子機器の他にも、液晶テレビ
や、ビューファインダ型、モニタ直視型のビデオテープ
レコーダ、カーナビゲーション装置、ページャ、電子手
帳、電卓、ワードプロセッサ、ワークステーション、テ
レビ電話、POS端末、タッチパネルを備えた装置等など
が挙げられる。そして、これらの各種電子機器に適用可
能なのは言うまでもない。
【0083】
【発明の効果】以上説明したように本発明によれば、複
数のフレームを一周期とし、前記第1階調を表示させる
一周期中のフレーム数と前記第2階調を表示させる一周
期中のフレーム数とを調整して前記第3階調をある画素
に表示させる場合、m行m列の画素からなる画素ブロッ
クについて、第1階調を表示させる画素が画素ブロック
内で分散されるようにしたので、ジッタを大幅に低減さ
せることが可能となる。
数のフレームを一周期とし、前記第1階調を表示させる
一周期中のフレーム数と前記第2階調を表示させる一周
期中のフレーム数とを調整して前記第3階調をある画素
に表示させる場合、m行m列の画素からなる画素ブロッ
クについて、第1階調を表示させる画素が画素ブロック
内で分散されるようにしたので、ジッタを大幅に低減さ
せることが可能となる。
【図1】 本発明の実施形態にかかる液晶表示装置の構
成を示すブロック図である。
成を示すブロック図である。
【図2】 入力画像データ、出力画像データ、および階
調の関係を示した説明図である。
調の関係を示した説明図である。
【図3】 液晶装置の構成を示す回路図である。
【図4】 第1から第3の条件を充足するパターンの代
表例を示す説明図である。
表例を示す説明図である。
【図5】 ある画素ブロックにおける1行1列の画素の
液晶に印加される電圧波形と極性反転信号の波形を示す
タイミングチャートである。
液晶に印加される電圧波形と極性反転信号の波形を示す
タイミングチャートである。
【図6】 階調6を表示するために用いるパターンを示
す説明図である。
す説明図である。
【図7】 階調制御回路100の詳細構成を示すブロッ
ク図である。
ク図である。
【図8】 ROM170の記憶内容を示す説明図であ
る。
る。
【図9】 パターンの切り替えと画素の液晶に印加され
る電圧の関係を示すタイミングチャートである。
る電圧の関係を示すタイミングチャートである。
【図10】 同装置を適用した電子機器の一例たるプロ
ジェクタの構成を示す断面図である。
ジェクタの構成を示す断面図である。
【図11】 同装置を適用した電子機器の一例たるパー
ソナルコンピュータの構成を示す斜視図である。
ソナルコンピュータの構成を示す斜視図である。
【図12】 同装置を適用した電子機器の一例たる携帯
電話の構成を示す斜視図である。
電話の構成を示す斜視図である。
【図13】従来のFRC法において、基準周期が4フレ
ームで構成される場合にある画素の液晶に印加される電
圧波形を示す波形図である。
ームで構成される場合にある画素の液晶に印加される電
圧波形を示す波形図である。
【符号の説明】
100……階調制御回路
110……表示メモリ
120……列カウンタ
130……行カウンタ
160……フレームカウンタ
170……ROM
180……第2加算回路
D1……入力画像データ
D2……出力画像データ
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
G09G 3/20 621 G09G 3/20 621B
641 641E
Fターム(参考) 2H088 EA14 EA15 EA22 HA06 HA08
HA13 HA24 JA05 MA20
2H093 NA16 NA34 NA43 NA55 NB07
NC13 NC34 ND06 ND35 NF05
NG02
5C006 AA14 AC28 AF11 BB16 BC03
BC12 BC20 BF22 BF24 BF28
FA34 FA56
5C080 AA10 BB05 DD03 DD29 EE29
FF11 JJ02 JJ04
Claims (9)
- 【請求項1】電気光学物質を含む画素がマトリックス状
に配列され、各画素毎に所定の数の階調を表示させるこ
とが可能な電気光学装置に該表示可能な階調の内の隣接
する第1階調と第2階調との間の第3階調を表示させる
電気光学装置の階調表示方法であって、 予め定められた電位を基準として前記画素の電気光学物
質に印加する電圧の極性をフレーム毎に反転させ、 2・N(Nは自然数)フレームを基準周期とし、前記基
準周期中に前記第1階調を表示させるフレーム数と前記
基準周期中に前記第2階調を表示させるフレーム数との
割合を前記第3階調に応じて調整し、 前記基準周期内における前記第1階調を表示させるフレ
ームと前記第2階調を表示させるフレームの順番を前記
基準周期の自然数倍の周期で切り替えることを特徴とす
る電気光学装置の階調表示方法。 - 【請求項2】電気光学物質を含む画素がマトリックス状
に配列され、各画素毎に所定の数の階調を表示させるこ
とが可能な電気光学装置に用いられ、該表示可能な階調
の内の隣接する第1階調と第2階調との間の第3階調を
表示させるために、2Nフレーム(Nは自然数)を基準
周期とし、前記基準周期中に前記第1階調を表示させる
フレーム数と前記基準周期中に前記第2階調を表示させ
るフレーム数との割合を前記第3階調に応じて調整する
電気光学装置の階調表示方法であって、 予め定められた電位を基準として前記画素の電気光学物
質に印加する電圧の極性をフレーム毎に反転させ、 2N行2N列の画素ブロックの各画素について前記基準
周期中の何番目のフレームで前記第1階調および前記第
2階調を表示させるかを定める複数のパターンの中か
ら、前記第3階調に対応するパターンを選択し、 選択したパターンに従って各画素に前記第1階調または
前記第2階調を表示させ、 前記パターンを前記基準周期の自然数倍の周期で変更す
ることを特徴とする電気光学装置の階調表示方法。 - 【請求項3】前記パターンの変更は、前記画素ブロック
に対応する各行の要素を順次入れ替えることにより行う
ことを特徴とする請求項2に記載の電気光学装置の階調
表示方法。 - 【請求項4】前記パターンの変更は、前記画素ブロック
に対応する各列の要素を順次入れ替えることにより行う
ことを特徴とする請求項2に記載の電気光学装置の階調
表示方法。 - 【請求項5】前記電気光学物質は液晶であることを特徴
とする請求項1乃至4のうちいずれか1項に記載の電気
光学装置の階調表示方法。 - 【請求項6】電気光学物質を含む画素がマトリックス状
に配列され、予め定められた電位を基準として前記画素
の電気光学物質に印加する電圧の極性をフレーム毎に反
転させ、各画素毎に所定の数の階調を表示させることが
可能な電気光学装置に該表示可能な階調の内の隣接する
第1階調と第2階調との間の第3階調を表示させる階調
制御回路であって、 2・N(Nは自然数)フレームを基準周期とし、前記基
準周期中に前記第1階調を表示させるフレーム数と前記
基準周期中に前記第2階調を表示させるフレーム数との
割合を前記第3階調に応じて調整する調整手段と、 前記基準周期内における前記第1階調を表示させるフレ
ームと前記第2階調を表示させるフレームの順番を前記
基準周期の自然数倍の周期で切り替える切替手段とを備
えることを特徴とする階調制御回路。 - 【請求項7】電気光学物質を含む画素がマトリックス状
に配列され、予め定められた電位を基準として前記画素
の電気光学物質に印加する電圧の極性をフレーム毎に反
転させ、各画素毎に所定の数の階調を表示させることが
可能な電気光学装置に該表示可能な階調の内の隣接する
第1階調と第2階調との間の第3階調を表示させる階調
制御回路であって、 各画素に各々対応するとともに前記第3階調を指示する
入力画像データを記憶する第1の記憶手段と、 2Nフレーム(Nは自然数)を基準周期とし、基準周期
内の各フレーム毎に各画素に対応する前記入力画像デー
タを前記第1の記憶手段から読み出す読出手段と、 2N行2N列の画素ブロックの各画素について前記基準
周期中の何番目のフレームで前記第1階調および前記第
2階調を表示させるかを前記入力画像データの取り得る
値と対応付けて定めた複数のパターンを記憶する第2の
記憶手段と、 前記入力画像データに基づいて、前記複数のパターンの
1つを選択し、選択されたパターンに従って前記第1階
調または前記第2階調を指示する出力画像データを生成
する出力画像データ生成手段と、 前記基準周期内における前記第1階調を表示させるフレ
ームと前記第2階調を表示させるフレームの順番を前記
基準周期の自然数倍の周期で切り替える切替手段とを備
えることを特徴とする階調制御回路。 - 【請求項8】 複数の画素がマトリックス状に配列さ
れ、各画素毎に所定の数の階調を表示させることが可能
な電気光学装置と、 請求項6または7に記載した階調制御回路とを備えたこ
とを特徴とする電気光学表示装置。 - 【請求項9】請求項8に記載の電気光学表示装置を備え
たことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001254967A JP2003066915A (ja) | 2001-08-24 | 2001-08-24 | 電気光学装置の階調表示方法、階調制御回路、電気光学表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001254967A JP2003066915A (ja) | 2001-08-24 | 2001-08-24 | 電気光学装置の階調表示方法、階調制御回路、電気光学表示装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003066915A true JP2003066915A (ja) | 2003-03-05 |
Family
ID=19083035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001254967A Pending JP2003066915A (ja) | 2001-08-24 | 2001-08-24 | 電気光学装置の階調表示方法、階調制御回路、電気光学表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003066915A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005043859A (ja) * | 2003-07-25 | 2005-02-17 | Hynix Semiconductor Inc | パルス幅変調駆動方式を利用した多階調の画像表示装置 |
JP2005242359A (ja) * | 2004-02-25 | 2005-09-08 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2006084860A (ja) * | 2004-09-16 | 2006-03-30 | Sharp Corp | 液晶表示装置の駆動方法及び液晶表示装置 |
JP2006243232A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
CN100367341C (zh) * | 2003-11-06 | 2008-02-06 | 联想(新加坡)私人有限公司 | 显示驱动设备、图像显示***以及显示方法 |
JP2008129420A (ja) * | 2006-11-22 | 2008-06-05 | Nec Electronics Corp | 表示装置およびコントローラドライバ |
US7663586B2 (en) | 2005-03-02 | 2010-02-16 | Seiko Epson Corporation | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument |
CN110459187A (zh) * | 2019-08-15 | 2019-11-15 | 京东方科技集团股份有限公司 | 透明显示器的驱动方法、驱动装置及显示装置 |
-
2001
- 2001-08-24 JP JP2001254967A patent/JP2003066915A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005043859A (ja) * | 2003-07-25 | 2005-02-17 | Hynix Semiconductor Inc | パルス幅変調駆動方式を利用した多階調の画像表示装置 |
JP4564747B2 (ja) * | 2003-07-25 | 2010-10-20 | マグナチップセミコンダクター有限会社 | パルス幅変調駆動方式を利用した多階調の画像表示装置 |
US8803779B2 (en) | 2003-11-06 | 2014-08-12 | Huan Fund Pte. L.L.C. | Computer system display driving method and system with means for recognizing the driving method of the display |
CN100367341C (zh) * | 2003-11-06 | 2008-02-06 | 联想(新加坡)私人有限公司 | 显示驱动设备、图像显示***以及显示方法 |
US9685108B2 (en) | 2003-11-06 | 2017-06-20 | Chemtron Research Llc | Computer system display driving method and system |
US9105246B2 (en) | 2003-11-06 | 2015-08-11 | Huan Fund Pte. L.L.C. | Computer display driving system |
JP2005242359A (ja) * | 2004-02-25 | 2005-09-08 | Samsung Electronics Co Ltd | 液晶表示装置 |
JP2006084860A (ja) * | 2004-09-16 | 2006-03-30 | Sharp Corp | 液晶表示装置の駆動方法及び液晶表示装置 |
JP2006243232A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
US7663586B2 (en) | 2005-03-02 | 2010-02-16 | Seiko Epson Corporation | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument |
JP2008129420A (ja) * | 2006-11-22 | 2008-06-05 | Nec Electronics Corp | 表示装置およびコントローラドライバ |
CN110459187A (zh) * | 2019-08-15 | 2019-11-15 | 京东方科技集团股份有限公司 | 透明显示器的驱动方法、驱动装置及显示装置 |
CN110459187B (zh) * | 2019-08-15 | 2021-08-06 | 京东方科技集团股份有限公司 | 透明显示器的驱动方法、驱动装置及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6778163B2 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
JP4114655B2 (ja) | 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 | |
JP3925016B2 (ja) | 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器 | |
JP5023725B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2002229529A (ja) | 液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器 | |
JP4631917B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
KR20070037684A (ko) | 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기 | |
JP2003186446A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
US8212800B2 (en) | Electro-optic device, driving method, and electronic apparatus | |
JPH11326874A (ja) | 反射型液晶装置及び反射型プロジェクタ | |
KR20020044673A (ko) | 동화상 보정 기능을 갖는 액정 표시 장치와 이의 구동장치 및 방법 | |
JP2007047349A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2006317566A (ja) | 表示装置および電子機器 | |
JP2005345603A (ja) | 液晶表示装置およびその駆動方法 | |
JP2003066915A (ja) | 電気光学装置の階調表示方法、階調制御回路、電気光学表示装置および電子機器 | |
US7796291B2 (en) | Electro-optical device, electro-optical device driving method, image processing circuit, image processing method, and electronic apparatus | |
JP2001100707A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
KR101034943B1 (ko) | 액정 표시장치 및 그 구동방법 | |
JP2007316380A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2003066916A (ja) | 電気光学装置の階調表示方法、画像処理回路、電気光学表示装置および電子機器 | |
JP3888076B2 (ja) | 電気光学装置の駆動方法、電気光学装置の駆動装置、電気光学装置および電子機器 | |
JP2006099034A (ja) | 電気光学装置の調整方法および調整装置 | |
JP2012220632A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2000172233A (ja) | 液晶表示装置、液晶表示装置の駆動方法および液晶表示装置を備えた電子機器 | |
JP2009128461A (ja) | 液晶表示装置およびその駆動方法 |