JP4321502B2 - 駆動回路、電気光学装置及び電子機器 - Google Patents

駆動回路、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4321502B2
JP4321502B2 JP2005199166A JP2005199166A JP4321502B2 JP 4321502 B2 JP4321502 B2 JP 4321502B2 JP 2005199166 A JP2005199166 A JP 2005199166A JP 2005199166 A JP2005199166 A JP 2005199166A JP 4321502 B2 JP4321502 B2 JP 4321502B2
Authority
JP
Japan
Prior art keywords
gradation
data
voltage selection
signal line
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005199166A
Other languages
English (en)
Other versions
JP2007017705A (ja
Inventor
克彦 牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005199166A priority Critical patent/JP4321502B2/ja
Priority to US11/453,057 priority patent/US20070008265A1/en
Priority to TW095122950A priority patent/TWI340372B/zh
Publication of JP2007017705A publication Critical patent/JP2007017705A/ja
Application granted granted Critical
Publication of JP4321502B2 publication Critical patent/JP4321502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、駆動回路、電気光学装置及び電子機器に関する。
従来より、携帯電話機等の電子機器に用いられる液晶パネル（電気光学装置）として、単純マトリクス方式の液晶パネルと、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）等のスイッチング素子を用いたアクティブマトリクス方式の液晶パネルとが知られている。
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易であるという利点がある反面、多色化や動画表示が難しいという不利点がある。一方、アクティブマトリクス方式は、多色化や動画表示に適しているという利点がある反面、低消費電力化が難しいという不利点がある。
そして、近年、携帯電話機等の携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望が強まっている。このため、これまで用いられてきた単純マトリクス方式の液晶パネルに代えて、アクティブマトリクス方式の液晶パネルが用いられるようになってきた。
一般に、画像表示を行うための駆動信号は、表示装置の階調特性に応じてガンマ補正が行われる。液晶装置を例にとれば、ガンマ補正により、階調表示を行うための階調データに基づいて、最適な画素の透過率を実現するように補正された階調電圧（広義には駆動信号）が出力される。そして、この階調電圧に基づいてデータ線が駆動される。
特開２００１−２９０４５７号公報
ところで、画質をより一層向上させるために、上述のガンマ補正については、色成分に応じて異なる補正を行うことが要求されている。そのためには、複数のガンマ補正を実現する必要がある。
例えば特許文献１に開示されているように、抵抗素子を用いて所定の範囲の電圧を分圧した電圧を階調電圧として出力する場合、ガンマ補正は、階調特性に応じて分圧して補正された複数の電圧の中から階調データに対応する階調電圧を選択出力することで実現できる。
しかしながら、このようなガンマ補正を実現する回路では、液晶パネルのデータ線を駆動する駆動回路のレイアウト面積の増大を招き、コスト高を招く。その上、狭額縁化の要請に応えることができなくなるという問題がある。
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、レイアウト面積の増大を招くことなく、複数のガンマ補正を実現できる駆動回路、電気光学装置及び電子機器を提供することにある。
上記課題を解決するために本発明は、
電気光学装置のデータ線を駆動するための駆動回路であって、
第１の方向に延び、各階調信号線に各階調データに対応した階調電圧が供給される第１及び第２の色成分用の第１及び第２の階調信号線群と、
各階調電圧が前記第１の階調信号線群の各階調信号線に供給される複数の階調電圧の中から第１の階調データに対応した階調電圧を出力する第１の電圧選択回路と、
各階調電圧が前記第２の階調信号線群の各階調信号線に供給される複数の階調電圧の中から第２の階調データに対応した階調電圧を出力する第２の電圧選択回路と、
前記第１及び第２の電圧選択回路によって出力された階調電圧に基づいてデータ線を駆動する第１及び第２の出力回路とを含み、
前記第１及び第２の電圧選択回路が、
前記第２の階調信号線群の上層又は下層に前記第１の方向に隣接して配置され、
前記第１の階調信号線群に供給される複数の階調電圧が、
前記第１の方向と交差する第２の方向に延びる複数の配線を介して、前記第１の電圧選択回路に供給される駆動回路に関係する。
本発明においては、第１及び第２の階調信号線群が第１の方向に互いに平行に配置される。そして第１の階調信号線群の複数の階調電圧が供給される第１の電圧選択回路と、第２の階調信号線群の複数の階調電圧が供給される第２の電圧選択回路とが、第２の階調信号線群の上層又は下層に第１の方向に隣接して配置される。従って、第２の電圧選択回路には、その上層又は下層の第２の階調信号線群からコンタクトを介して直接、階調電圧を供給できる。一方、第１の電圧選択回路には、第１の方向と交差する第２の方向に延びる配線を介して、第１の階調信号線群の複数の階調電圧が供給される。
これにより、より小さいレイアウト面積で、少なくとも２種類のガンマ補正が行われた階調電圧に基づいて電気光学装置のデータ線を駆動する駆動回路を提供できる。即ち、低コスト、且つ高精細な画像表示が可能な駆動回路を提供できるようになる。
また本発明に係る駆動回路では、
前記第１及び第２の出力回路が、
前記第１の階調信号線群の上層又は下層に設けられてもよい。
本発明によれば、出力回路が配置される領域のレイアウト面積を削減できるので、より一層の低コスト化が可能な駆動回路を提供できる。
また本発明は、
電気光学装置のデータ線を駆動するための駆動回路であって、
第１の方向に延び、各階調信号線に各階調データに対応した階調電圧が供給される第１及び第２の色成分用の第１及び第２の階調信号線群と、
各階調電圧が前記第１の階調信号線群の各階調信号線に供給される複数の階調電圧の中から、それぞれの階調データに対応した階調電圧を出力する複数の第１の電圧選択回路と、
各階調電圧が前記第２の階調信号線群の各階調信号線に供給される複数の階調電圧の中から、階調データに対応した階調電圧を出力する第２の電圧選択回路と、
前記複数の第１の電圧選択回路によって出力された階調電圧に基づいてデータ線を駆動する複数の第１の出力回路と、
前記第２の電圧選択回路によって出力された階調電圧に基づいてデータ線を駆動する第２の色成分用の第２の出力回路とを含み、
前記複数の第１の電圧選択回路のそれぞれが、
前記第１の方向に隣接して配置され、
前記第２の電圧選択回路が、
前記複数の第１の電圧選択回路に前記第１の方向に隣接して配置され、
前記複数の第１の電圧選択回路及び前記第２の電圧選択回路が、
前記第２の階調信号線群の上層又は下層に設けられ、
前記第１の階調信号線群に供給される複数の階調電圧が、
前記第１の方向と交差する第２の方向に延び、前記複数の第１の電圧選択回路により共用される複数の配線を介して、前記複数の第１の電圧選択回路に供給される駆動回路に関係する。
本発明においては、第１及び第２の階調信号線群が第１の方向に互いに平行に配置される。そして第１の階調信号線群の複数の階調電圧が供給される第１の電圧選択回路と、第２の階調信号線群の複数の階調電圧が供給される第２の電圧選択回路とが、第２の階調信号線群の上層又は下層に第１の方向に隣接して配置される。従って、第２の電圧選択回路には、その上層又は下層の第２の階調信号線群からコンタクトを介して直接、階調電圧を供給できる。一方、第１の電圧選択回路には、第１の方向と交差する第２の方向に延びる配線を介して、第１の階調信号線群の複数の階調電圧が供給される。
このとき、第２の方向に延びる配線の配線領域の第１の方向の幅が、第１の電圧選択回路の第１の方向の幅より小さいことが望ましい。しかしながら、階調数の増加により、第１の階調信号線群を構成する階調信号線数が増加する傾向にあり、第２の方向に延びる配線の配線領域の第１の方向の幅が、第１の電圧選択回路の第１の方向の幅より小さくすることは困難な状況となっている。そのため、第２の方向に延びる配線の配線領域が大きくなり、レイアウト配置が困難となる。
そこで本発明では、更に、第１の色成分用の複数の第１の電圧選択回路を第２の階調信号線群の上層又は下層に第１の方向に隣接して配置している。こうすることで、複数の第１の電圧選択回路で、第１の階調信号線群から第２の方向に延びる配線を共用できる。そのため、該配線の配線領域を実質的に大きくできる。
これにより、より小さいレイアウト面積で、２種類のガンマ補正が行われた階調電圧に基づいて電気光学装置のデータ線を駆動する駆動回路を提供できる。即ち、低コスト、且つ高精細な画像表示が可能な駆動回路を提供できるようになる。また、第１の階調信号線群からの第２の方向に延びる配線の配線領域の増大を回避できる。
また本発明に係る駆動回路では、
前記第２の階調信号線群に供給される複数の階調電圧は、
前記第１の色成分を除く複数の色成分用の複数の階調電圧として共用されてもよい。
本発明によれば、少なくとも２種類のガンマ補正された複数の階調電圧を用いて、より少ないレイアウト面積で、高精細な画像を表示できる駆動回路を提供できる。
また本発明に係る駆動回路では、
前記第１の方向に延び、各階調信号線に各階調データに対応した階調電圧が供給される第３の色成分用の第３の階調信号線群と、
各階調電圧が前記第３の階調信号線群の各階調信号線に供給される複数の階調電圧の中から、階調データに対応した階調電圧を出力する第３の電圧選択回路と、
前記第３の電圧選択回路によって出力された階調電圧に基づいてデータ線を駆動する第３の出力回路とを含み、
前記第３の電圧選択回路が、
前記第２の階調信号線群の上層又は下層に、前記複数の第１の電圧選択回路又は前記第２の電圧選択回路に前記第１の方向に隣接して配置され、
前記第３の階調信号線群に供給される複数の階調電圧が、
前記第２の方向と反対の第３の方向に延びる複数の配線を介して、前記第３の電圧選択回路に供給されてもよい。
本発明によれば、更に第３の階調信号線群が設けられ、少なくとも３種類のガンマ補正が行われた階調電圧を用いてデータ線を駆動する場合であっても、各色成分用の電圧選択回路と各色成分用の階調信号線群のレイアウト面積の増大を抑えることができる。
また本発明に係る駆動回路では、
前記第１〜第３の出力回路が、
前記第１の階調信号線群の上層又は下層に設けられてもよい。
本発明によれば、出力回路が配置される領域のレイアウト面積を削減できるので、より一層の低コスト化が可能な駆動回路を提供できる。
また本発明に係る駆動回路では、
ドット単位で各電圧選択回路に対応した階調データが保持される階調データラッチを含み、
画素毎に所定のドットの並び順に供給された階調データを前記第１の方向に並ぶ複数の電圧選択回路の並び順に並びかえた各ドットの階調データが、前記階調データラッチに保持され、
前記階調データラッチに保持された各ドットの階調データは、
互いに交差しないように設けられた階調データ供給線を介して各電圧選択回路に供給されてもよい。
また本発明に係る駆動回路では、
各メモリセルが各電圧選択回路に対応して設けられた複数のメモリセルを含む階調データメモリを含み、
画素毎に所定のドットの並び順に供給された階調データを前記第１の方向に並ぶ複数の電圧選択回路の並び順に並びかえた各ドットの階調データが、各メモリセルに保持されてもよい。
また本発明に係る駆動回路では、
前記階調データメモリへの階調データの書き込み制御を行う書き込み制御回路を含み、
前記書き込み制御回路が、
画素毎に所定のドットの並び順に供給された階調データを前記第１の方向に並ぶ複数の電圧選択回路の並び順に対応してメモリセルのアドレスを指定し、該アドレスに対応したメモリセルに各ドットの階調データを書き込む制御を行うことができる。
上記のいずれかの発明によれば、階調データラッチ又は階調データメモリから互いに交差しない階調データ供給線を介して階調データを各電圧選択回路に供給できるので、階調データ供給線のレイアウト面積の増大を抑えることができるようになる。
また本発明は、
複数の走査線と、
複数のデータ線と、
複数の画素と、
前記複数の走査線を走査する走査線駆動回路と、
前記複数のデータ線を駆動する上記のいずれか記載の駆動回路とを含む電気光学装置に関係する。
本発明によれば、レイアウト面積の増大を招くことなく、複数のガンマ補正を実現できる駆動回路を含む電気光学装置を提供できる。
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
本発明によれば、レイアウト面積の増大を招くことなく、複数のガンマ補正を実現できる駆動回路を含む電気光学装置が適用された電子機器を提供できる。
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
１． 液晶表示装置
図１に、本実施形態におけるアクティブマトリックス型の液晶表示装置の構成の概要を示す。ここでは、アクティブマトリックス型の液晶表示装置について説明するが、単純マトリックス型の液晶表示装置についても、本実施形態における電圧選択回路を含むデータドライバ（表示ドライバ、より広義には駆動回路）を適用できる。
液晶表示装置１０は、液晶表示（Liquid Crystal Display：ＬＣＤ）パネル（広義には表示パネル、更に広義には電気光学装置）２０を含む。ＬＣＤパネル２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線（ゲートライン）ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線（ソースライン）ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。また、走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数、以下同様。）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数、以下同様。）との交差位置に対応して、画素領域（画素）が設けられ、該画素領域に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）２２ｍｎが配置されている。
ＴＦＴ２２ｍｎのゲートは、走査線ＧＬｎに接続されている。ＴＦＴ２２ｍｎのソースは、データ線ＤＬｎに接続されている。ＴＦＴ２２ｍｎのドレインは、画素電極２６ｍｎに接続されている。画素電極２６ｍｎと、これに対向する対向電極２８ｍｎとの間に液晶が封入され、液晶容量（広義には液晶素子）２４ｍｎが形成される。画素電極２６ｍｎと対向電極２８ｍｎとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極２８ｍｎには、対向電極電圧Ｖｃｏｍが供給される。
このようなＬＣＤパネル２０は、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学材料としての液晶を封入させることで形成される。
液晶表示装置１０は、データドライバ（広義には表示ドライバ、更に広義には駆動回路）３０を含む。データドライバ３０は、階調データに基づいて、ＬＣＤパネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。
液晶表示装置１０は、ゲートドライバ（広義には走査ドライバ）３２を含むことができる。ゲートドライバ３２は、一垂直走査期間内に、ＬＣＤパネル２０の走査線ＧＬ１〜ＧＬＭを走査する。
液晶表示装置１０は、電源回路１００を含むことができる。電源回路１００は、データ線の駆動に必要な電圧を生成し、これらをデータドライバ３０に対して供給する。電源回路１００は、例えばデータドライバ３０のデータ線の駆動に必要な電源電圧ＶＤＤＨ、ＶＳＳＨや、データドライバ３０のロジック部の電圧を生成する。
また電源回路１００は、走査線の走査に必要な電圧を生成し、これをゲートドライバ３２に対して供給する。
更に電源回路１００は、対向電極電圧Ｖｃｏｍを生成する。電源回路１００は、データドライバ３０によって生成された極性反転信号ＰＯＬのタイミングに合わせて、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとを周期的に繰り返す対向電極電圧Ｖｃｏｍを、ＬＣＤパネル２０の対向電極に出力する。
液晶表示装置１０は、表示コントローラ３８を含むことができる。表示コントローラ３８は、図示しない中央処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、データドライバ３０、ゲートドライバ３２、電源回路１００を制御する。例えば、表示コントローラ３８は、データドライバ３０及びゲートドライバ３２に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。本実施形態では、表示コントローラ３８が、データドライバ３０に対してガンマ補正データを供給し、種々のガンマ補正を実現できるようになっている。
なお図１では、液晶表示装置１０に電源回路１００又は表示コントローラ３８を含めて構成するようにしているが、これらのうち少なくとも１つを液晶表示装置１０の外部に設けて構成するようにしてもよい。或いは、液晶表示装置１０に、ホストを含めるように構成することも可能である。
また、データドライバ３０は、ゲートドライバ３２及び電源回路１００のうち少なくとも１つを内蔵してもよい。
更にまた、データドライバ３０、ゲートドライバ３２、表示コントローラ３８及び電源回路１００の一部又は全部をＬＣＤパネル２０上に形成してもよい。例えば図２では、ＬＣＤパネル２０上に、データドライバ３０及びゲートドライバ３２が形成されている。このようにＬＣＤパネル２０は、複数のデータ線と、複数の走査線と、複数の走査線の各走査線及び複数のデータ線の各データ線とに接続された複数のスイッチ素子と、複数のデータ線を駆動する表示ドライバとを含むように構成することができる。ＬＣＤパネル２０の画素形成領域８０に、複数の画素が形成されている。
２． ゲートドライバ
図３に、図１のゲートドライバ３２の構成例を示す。
ゲートドライバ３２は、シフトレジスタ４０、レベルシフタ４２、出力バッファ４４を含む。
シフトレジスタ４０は、各走査線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ４０は、クロック信号ＣＰＶに同期してスタートパルス信号ＳＴＶをフリップフロップに保持すると、順次クロック信号ＣＰＶに同期して隣接するフリップフロップにスタートパルス信号ＳＴＶをシフトする。ここで入力されるクロック信号ＣＰＶは水平同期信号であり、スタートパルス信号ＳＴＶは垂直同期信号である。
レベルシフタ４２は、シフトレジスタ４０からの電圧のレベルを、ＬＣＤパネル２０の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧のレベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要になる。
出力バッファ４４は、レベルシフタ４２によってシフトされた走査電圧をバッファリングして走査線に出力し、走査線を駆動する。
３． データドライバ（駆動回路）
図４に、図１のデータドライバ３０の構成例のブロック図を示す。図４では、１ドット当たりの階調データのビット数が６であるものとして説明するが、本発明が階調データのビット数に限定されるものではない。
データドライバ３０は、データラッチ５０、データ取込制御回路５１、ラインラッチ（広義には、階調データラッチ）５２、階調電圧発生回路５４、ＤＡＣ（Digital/Analog Converter）５６、駆動部５８を含む。
データドライバ３０には、画素単位（又は１ドット単位）でシリアルに階調データが入力される。この階調データは、ドットクロック信号ＤＣＬＫに同期して入力される。ドットクロック信号ＤＣＬＫは、表示コントローラ３８から供給される。
データラッチ５０は、各レジスタが１ドット分の階調データを保持する複数のレジスタを含む。各ドットの階調データは、データ取込制御回路５１によって指定されるレジスタに書き込まれる。データ取込制御回路５１は、ドットクロック信号ＤＣＬＫに基づいて、各ドットの階調データをデータラッチ５０のいずれかのレジスタに書き込む制御を行う。例えば各レジスタにアドレスが付与されている場合に、データ取込制御回路５１は、ドットクロック信号ＤＣＬＫに基づいてアドレスを更新して、該アドレスに対応したレジスタに階調データを書き込む制御を行う。こうして、データラッチ５０は、例えば一水平走査分の階調データを取り込むことができる。
ラインラッチ（階調データラッチ）５２は、データラッチ５０にラッチされた一水平走査分の階調データを、水平同期信号ＨＳＹＮＣの変化タイミングでラッチする。ラインラッチ５２もまた、各レジスタが１ドット分の階調データを保持する複数のレジスタを含む。ラインラッチ５２の複数のレジスタの各レジスタには、データラッチ５０の複数のレジスタの各レジスタに保持された階調データが取り込まれる。
階調電圧発生回路５４は、各階調電圧が各階調データに対応する複数の階調電圧を生成する。より具体的には、階調電圧発生回路５４は、高電位側電源電圧ＶＤＤＨと低電位側電源電圧ＶＳＳＨとに基づいて、各階調電圧が６ビットの各階調データに対応する複数の階調電圧Ｖ０〜Ｖ６３を生成する。このような階調電圧発生回路５４は、両端に高電位側電源電圧ＶＤＤＨと低電位側電源電圧ＶＳＳＨが供給された抵抗回路の複数の分割ノードの電圧をそれぞれ階調電圧として出力させる。例えば抵抗回路の分割ノードを２５４個設け、表示コントローラ３８からのガンマ補正データに基づいて、２５４個のうち６２個の分割ノードを選択できるようにすることで、ガンマ補正データに基づいて変更される複数の階調電圧を出力できる。
ＤＡＣ５６は、ラインラッチ５２から出力される階調データに対応した階調電圧を駆動部５８の出力である出力線ごとに生成する。より具体的には、ＤＡＣ５６は、階調電圧発生回路５４によって生成された複数の階調電圧Ｖ０〜Ｖ６３の中から、ラインラッチ５２から出力された駆動部５８の１出力線分の階調データに対応した階調電圧を選択し、選択した階調電圧を出力する。
ＤＡＣ５６は、出力線毎に設けられた電圧選択回路ＤＥＣ１〜ＤＥＣＮを含む。各電圧選択回路は、階調電圧Ｖ０〜Ｖ６３の中から、階調データに対応した１つの階調電圧を出力する。
駆動部５８は、各出力線がＬＣＤパネル２０の各データ線に接続される複数の出力線を駆動する。より具体的には、駆動部５８は、ＤＡＣ５６の電圧選択回路によって出力線毎に出力された階調電圧に基づいて、各出力線を駆動する。駆動部５８は、出力線毎に設けられた出力回路ＯＵＴ１〜ＯＵＴＮを含む。各出力回路は、各電圧選択回路からの階調電圧に基づいてデータ線を駆動する。各出力回路は、ボルテージフォロワ接続された演算増幅器や、ＣＭＯＳバッファ回路等により構成できる。
３．１ 階調電圧発生回路、ＤＡＣ及び駆動部
まず、本実施形態について説明する前に本実施形態の比較例の構成について説明する。
図５に、本実施形態の比較例における階調電圧発生回路５４、ＤＡＣ５６及び駆動部５８の構成例のブロック図を示す。図５において、図４と同一部分には同一符号を付し、適宜説明を省略する。
階調電圧発生回路５４は、抵抗回路５５を含む。抵抗回路５５の両端には、高電位側電源電圧ＶＤＤＨと低電位側電源電圧ＶＳＳＨとが供給される。抵抗回路５５は、両端の電圧を抵抗分割した電圧を出力するための複数の分割ノードを有し、各分割ノードの電圧を階調電圧として出力する。抵抗分割した電圧を変更することで、ガンマ補正された階調電圧として出力できる。階調電圧発生回路５４は、このような階調電圧Ｖ０〜Ｖ６３を出力する。
図５では、階調電圧Ｖ０〜Ｖ６３の各階調電圧は、階調信号線群の各階調信号線に供給される。階調信号線群は、電圧選択回路ＤＥＣ１〜ＤＥＣＮに共通に接続される。電圧選択回路ＤＥＣ１〜ＤＥＣＮは、それぞれ同じ構成である。各電圧選択回路には、ラインラッチ５２から６ビットの階調データＤ０〜Ｄ５と、各ビットの反転データＸＤ０〜ＸＤ５が入力される。そして、階調データＤ０〜Ｄ５及び反転データＸＤ０〜ＸＤ５に対応して、階調電圧Ｖ０〜Ｖ６３のうちの１つを各出力回路に出力する。電圧選択回路ＤＥＣｊ（１≦ｊ≦Ｎ、ｊは整数）は、ラインラッチ５２からの階調データを受け、出力回路ＯＵＴｊに対して階調電圧を供給する。そのため、階調信号線群は、データ線の並び方向である第１の方向に延びる。
図６（Ａ）、図６（Ｂ）に、電圧選択回路ＤＥＣ１の構成例の説明図を示す。
図６（Ａ）では、第１の電圧選択回路としての電圧選択回路ＤＥＣ１が、いわゆるＲＯＭ（Read Only Memory）により構成される例を示している。この場合、図６（Ｂ）に示すように、階調電圧Ｖｉが供給される階調信号線ＧＶＬｉと、階調データのうちの１ビットのデータ線Ｄａとの交差位置に、トランジスタＱａ−ｂが設けられる。
実際には、階調電圧信号線ＧＶＬｉと、階調データのうちの１ビットのデータ線Ｄａ＋１との交差位置にもトランジスタＱ（ａ＋１）−ｂが設けられる。そして、図６（Ｂ）に示すように、トランジスタＱ（ａ＋１）−ｂのチャネル領域にはイオン注入により、該チャネル領域が常に導通状態になるように形成される。従って、トランジスタＱａ−ｂは、いわゆるスイッチ素子として動作し、トランジスタＱ（ａ＋１）−ｂは常時オン状態のスイッチ素子となる。
これにより、いわゆるマスク交換のみでＲＯＭのデータを変更でき、レイアウト面積も削減できるという効果が得られる。
３．２ 本実施形態
３．２．１ 第１の構成例
ところで、図４及び図５の階調電圧発生回路５４は、色成分毎に異なる階調電圧群を生成できることが望ましい。しかしながら、例えば第１の方向と交差する第２の方向に、複数の階調電圧発生回路及び複数の階調電圧信号線群が配列されると、レイアウト面積が大きくなってしまう。特に、図５では、第２の方向の長さが長くなってしまう。
そこで、本実施形態では、以下のようにレイアウトすることで、レイアウト面積の増大を招くことなく、複数のガンマ補正を実現する駆動回路を提供する。
図７に、本実施形態における階調電圧発生回路５４、ＤＡＣ５６及び駆動部５８の構成例のブロック図を示す。図７において、図５と同一部分には同一符号を付し、適宜説明を省略する。
１画素がＲ成分、Ｇ成分及びＢ成分により構成される場合、図７では、階調電圧発生回路５４が、Ｒ成分用の階調電圧発生回路５４Ｒと、Ｇ成分及びＢ成分用に共用される階調電圧発生回路５４ＧＢとを含む。即ち、階調電圧発生回路５４Ｒによって生成された複数の階調電圧Ｖ０Ｒ〜Ｖ６３Ｒは、第１の階調信号線群に供給される。階調電圧発生回路５４ＧＢによって生成された複数の階調電圧Ｖ０ＧＢ〜Ｖ６３ＧＢは、第２の階調信号線群に供給される。即ち、第２の階調信号線群に供給される複数の階調電圧は、第１の色成分を除く複数の色成分用の階調電圧として共用される。
ＬＣＤパネル２０の各画素のドットの並びは、第１の方向にＲＧＢ、ＲＧＢ、・・・の順に並ぶ。従って、複数の階調電圧Ｖ０Ｒ〜Ｖ６３Ｒは、第１の階調信号線群を介して、Ｒ成分用の電圧選択回路ＤＥＣ１、ＤＥＣ４、ＤＥＣ７、・・・に供給される。また、複数の階調電圧Ｖ０ＧＢ〜Ｖ６３ＧＢは、第２の階調信号線群を介して、Ｇ成分及びＢ成分用の電圧選択回路ＤＥＣ２、ＤＥＣ３、ＤＥＣ５、ＤＥＣ６、ＤＥＣ８、ＤＥＣ９、・・・に供給される。
ところで、図７の構成では、電圧選択回路が配置されない空き領域ＶＳＰ１〜ＶＳＰＮが存在してしまう。この空き領域では、ラインラッチ５２側から階調データが供給される下層配線が延びる一方、第１又は第２の階調信号線群の上層配線が配置される。そのため、空き領域に別の回路を形成することが困難となり、無駄な領域となる。従って、図７のＨ１方向の長さが大きくなり、データドライバ２０（駆動回路）のレイアウト面積が増大する。
そこで本実施形態では、次のように、空き領域に各出力回路を配置できるように複数の電圧選択回路を第１の方向に並べて配置することで、図７のＨ１方向の長さを小さくできる。
図８に、本実施形態の第１の構成例における階調電圧発生回路５４、ＤＡＣ５６及び駆動部５８の構成例のブロック図を示す。図８において、図７と同一部分には同一符号を付し、適宜説明を省略する。
電圧選択回路ＤＥＣ１（第１の色成分用の第１の電圧選択回路）は、各階調電圧が第１の階調信号線群の各階調信号線に供給される複数の階調電圧の中から第１の階調データに対応した階調電圧を出力する。電圧選択回路ＤＥＣ２（第２の色成分用の第２の電圧選択回路）は、各階調電圧が第２の階調信号線群の各階調信号線に供給される複数の階調電圧の中から第２の階調データに対応した階調電圧を出力する。
出力回路ＯＵＴ１（第１の色成分用の第１の出力回路）は、電圧選択回路ＤＥＣ１によって出力された階調電圧に基づいてデータ線ＤＬ１を駆動する。出力回路ＯＵＴ２（第２の色成分用の第２の出力回路）は、電圧選択回路ＤＥＣ２によって出力された階調電圧に基づいてデータ線ＤＬ２を駆動する。
電圧選択回路ＤＥＣ１、ＤＥＣ２は、第１の方向に隣接して配置されると共に、第２の階調信号線群の上層又は下層に設けられる。より具体的には、電圧選択回路ＤＥＣ１、ＤＥＣ２が、第２の階調信号線群を形成する配線層に対し、１又は複数の絶縁層を介して上層又は下層に設けられる。そして、第１の階調信号線群に供給される複数の階調電圧Ｖ０Ｒ〜Ｖ６３Ｒは、第１の方向と交差する第２の方向に延びる複数の配線を介して、電圧選択回路ＤＥＣ１に供給される。第２の階調信号線群に供給される複数の階調電圧Ｖ０ＧＢ〜Ｖ６３ＧＢは、第２の階調信号線群の上層又は下層に設けられた電圧選択回路ＤＥＣ２に、コンタクトを介して供給される。
ここで、第１の方向は、データ線ＤＬ１〜ＤＬＮの並び方向ということができる。第２の方向は、データ線ＤＬ１〜ＤＬＮの並び方向と交差する方向ということができる。より具体的には、第２の方向は、データ線ＤＬ１〜ＤＬＮの並び方向と交差し、且つデータドライバ２０の端部から中心部に向かう方向ということができる。
更に、出力回路ＯＵＴ１、ＯＵＴ２（第１及び第２の出力回路）は、第１の階調信号線群の上層又は下層に設けられることが望ましい。例えば図８での第１の階調信号線群には、図７のように階調データが伝送される下層配線がラインラッチ５２側から延びることがなく、第１の階調信号線群の例えば下層に出力回路を形成できるようになる。
こうすることで、第１の構成例では、図７のような空き領域が存在することなく、図８のＨ１方向の長さを小さくできる。
図９に、図８のレイアウト平面図を模式的に示す。
図９では、第１及び第２の階調信号線群の各階調信号線が、第１の方向に延びる第３層の配線層により配線される。第１の階調信号線群の各階調信号線は、コンタクトを介し、第３層より下層で第２の方向に延びる第２層の配線層により、電圧選択回路ＤＥＣ１に接続される。電圧選択回路ＤＥＣ１は、第２層の配線層が第２層より下層の第１層の配線層に接続され、第１の階調信号線群を介して複数の階調電圧が供給される。
また第２の階調信号線群の各階調信号線は、コンタクトを介し、電圧選択回路ＤＥＣ２、ＤＥＣ３に接続される。電圧選択回路ＤＥＣ２、ＤＥＣ３は、第２の階調信号線群を介して複数の階調電圧が供給される。
なお図９では、理解を容易にするため、電圧選択回路内では、第３層の配線層を波線で示している。
図１０に、図９の配線層の説明図を示す。
このように第１及び第２の階調信号線群が第３層の配線層で配線される場合に、第３層の配線層で形成された第１の階調信号線群から第２の方向に延びる第２層の配線層で第１の階調信号線群の階調電圧が、電圧選択回路ＤＥＣ１に供給される。そして、電圧選択回路ＤＥＣ１〜ＤＥＣ３の出力は、第１層の配線層を介して出力回路ＯＵＴ１〜ＯＵＴ３に接続される。
３．２．２ 第２の構成例
第１の構成例では、電圧選択回路ＤＥＣ１に対し、図９に示すように第２の方向に延びる第２層の配線層で第１の階調信号線群の複数の階調電圧を供給する場合、第２層の配線層の配線領域の幅が、電圧選択回路ＤＥＣ１の第１の方向の幅Ｗ１より小さいことが望ましい。なぜなら、第２層の配線層の折り曲げ等が発生し、その配線領域がより一層増大してしまうからである。
しかしながら、階調数が増加すると、第１の階調信号線群を構成する階調信号線数が増加し、第２層の配線層の配線領域の幅が、電圧選択回路ＤＥＣ１の第１の方向の幅Ｗ１より小さくすることは困難となる。
そこで、本実施形態の第２の構成例では、以下のようにＲ成分用の複数の電圧選択回路を配置する。
図１１に、本実施形態の第２の構成例における第１及び第２の階調信号線群と電圧選択回路の関係を示すレイアウト平面図を模式的に示す。なお図１１において、図９と同一部分には同一符号を付し、適宜説明を省略する。
第２の構成例では、Ｒ成分用の複数の電圧選択回路（第１の電圧選択回路）（例えば電圧選択回路ＤＥＣ１、ＤＥＣ４）を第１の方向に隣接して配置し、複数の電圧選択回路（例えば電圧選択回路ＤＥＣ１、ＤＥＣ４）で第２層の配線層を共用する。即ち、第１の階調信号線群に供給される複数の階調電圧が、第２の方向に延びる１組の複数の配線を介して、複数の電圧選択回路（例えば電圧選択回路ＤＥＣ１、ＤＥＣ４）に共通に供給される。こうすることで、第２層の配線層の配線領域が許容される幅Ｗ２が、図９の幅Ｗ１の２倍以上となるため、実質的に第２層の配線層の配線領域を大きくできる。
図１２に、第２の構成例における複数の電圧選択回路と複数の出力回路との関係を示す。
なお図１２では、同じ色成分用のＫ（２以上の整数）個の電圧選択回路を第１の方向に隣接して配置している。このように第２の構成例では、各電圧選択回路からの出力の並びがＬＣＤパネル２０のドットの並びと異なるため、各電圧選択回路の出力を配線により並びかえる必要がある。
図１３（Ａ）、図１３（Ｂ）に、Ｋが２の場合における電圧選択回路と出力回路との関係を示す。
図１３（Ａ）では、図１２においてＫが２の場合を示す。図１３（Ｂ）では、第１の階調信号線群から階調電圧が供給されるＲ成分の電圧選択回路のみが隣接して配置される。なお図１３（Ｂ）では、図１３（Ａ）より交差する配線の数を減らすことができる。
図１４に、本実施形態の第２の構成例における階調電圧発生回路５４、ＤＡＣ５６及び駆動部５８の構成例のブロック図を示す。図１４では、Ｋが２の場合の構成例を示し、図８と同一部分には同一符号を付し、適宜説明を省略する。なおＫが３以上の場合も同様に構成できる。
Ｒ成分用の電圧選択回路ＤＥＣ１、ＤＥＣ４（第１の色成分用の複数の第１の電圧選択回路）は、各階調電圧が第１の階調信号線群の各階調信号線に供給される複数の階調電圧の中から、階調データに対応した階調電圧を出力する。Ｇ成分用の電圧選択回路ＤＥＣ２（第２の色成分用の第２の電圧選択回路）は、各階調電圧が第２の階調信号線群の各階調信号線に供給される複数の階調電圧の中から階調データに対応した階調電圧を出力する。
Ｒ成分用の出力回路ＯＵＴ１、ＯＵＴ４（第１の色成分用の複数の第１の出力回路）が、Ｒ成分用の電圧選択回路ＤＥＣ１、ＤＥＣ４（複数の第１の電圧選択回路）によって出力された階調電圧に基づいてデータ線ＤＬ１、ＤＬ４を駆動する。Ｇ成分用の出力回路ＯＵＴ２（第２の色成分用の第２の出力回路）が、Ｇ成分用の電圧選択回路ＤＥＣ２（第２の色成分用の第２の電圧選択回路）によって出力された階調電圧に基づいてデータ線ＤＬ２を駆動する。
Ｒ成分用の電圧選択回路ＤＥＣ１、ＤＥＣ４は、第１の方向に隣接して配置される。そして、Ｇ成分用の電圧選択回路ＤＥＣ２は、Ｒ成分用の電圧選択回路ＤＥＣ１、ＤＥＣ４（複数の第１の電圧選択回路）に隣接して第１の方向に配置される。またＲ成分用の電圧選択回路ＤＥＣ１、ＤＥＣ４及びＧ成分用の電圧選択回路ＤＥＣ２は、第２の階調信号線群の上層又は下層に設けられる。各階調電圧が第２の階調信号線群の各階調信号線に供給される複数の階調電圧は、第１の方向と交差する第２の方向に延びＲ成分用の電圧選択回路ＤＥＣ１、ＤＥＣ４（複数の第１の電圧選択回路）によって共用される１組の複数の配線を介して、Ｒ成分用の電圧選択回路ＤＥＣ１、ＤＥＣ４（複数の第１の電圧選択回路）に供給される。
ここで、ラインラッチ５２の各レジスタには、ＬＣＤパネルのドットの並びではなく、第１の方向の電圧選択回路の並びに対応して、各色成分用の階調データが保持されることが望ましい。こうすることで、ラインラッチ５２の出力の配線を交差させずに済むからである。即ち、ラインラッチ５２（階調データラッチ）には、ドット単位で各電圧選択回路に対応した階調データが保持される。そして、画素毎に所定のドットの並び順に供給された階調データを第１の方向に並ぶ複数の電圧選択回路の並び順に並びかえた各ドットの階調データが、ラインラッチ５２の各レジスタに保持される。ラインラッチ５２に保持された各ドットの階調データは、互いに交差しないように設けられた階調データ供給線ＧＤＳを介して各電圧選択回路に供給される。
例えば図１４では、Ｒ成分用階調データＲ１、Ｇ成分用階調データＧ１、Ｂ成分用階調データＢ１、Ｒ成分用階調データＲ２、Ｇ成分用階調データＧ２、Ｂ成分用階調データＢ２の順にデータドライバ３０に供給されたとき、その順番を並びかえてデータラッチ５０に取り込まれるようになっている。即ち、データ取込制御回路５１が、各色成分用階調データを保持させるレジスタを指定するアドレスを、ドットクロック信号ＤＣＬＫに同期して所定のシーケンスで更新する。そのため、データラッチ５０には、データ取込制御回路５１によって指定されたアドレスに対応したレジスタに各色成分用階調データが取り込まれ、ラインラッチ５２に、図１４に示した並びで保持されるようになっている。
なお図１４では、Ｇ成分用の電圧選択回路ＤＥＣ２に隣接して第１の方向にＧ成分用の電圧選択回路ＤＥＣ５が配置されているが、図１３（Ｂ）に示すようにＧ成分用の電圧選択回路ＤＥＣ２に隣接して第１の方向にＢ成分用の電圧選択回路ＤＥＣ３が配置されていてもよい。
以上のように、第２の構成例によれば、第２層の配線層の配線領域の幅が大きくなったとしても、該配線層の配線領域の増大を回避できる。
３．２．３ 第３の構成例
第２の構成例では、各ドットの階調データをデータラッチ５０に取り込む際に、データラッチ５０のアドレスを指定することで、その並び順を変更していた。これに対して、第３の構成例では、表示メモリ９０（階調データメモリ）を含み、該表示メモリ９０のメモリセルに階調データを書き込む際に、各ドットの階調データの並び順を変更している。
図１５に、本実施形態の第３の構成例におけるデータドライバのブロック図を示す。図１５において、図４と同一部分には同一符号を付し、適宜説明を省略する。
第３の構成例におけるデータドライバが、図４のデータドライバと異なる点は、データラッチ５０及びデータ取込制御回路５１に替えて、表示メモリ９０、ロウアドレスデコーダ９２、カラムアドレスデコーダ９４、Ｉ／Ｏバッファ９６、ラインアドレスデコーダ９８、アドレス制御回路９９を含む点である。
表示メモリ９０（階調データメモリ）は、各メモリセルが電圧選択回路ＤＥＣ１〜ＤＥＣＮの各電圧選択回路に対応して設けられた複数のメモリセルを含む。各メモリセルは、ロウアドレス及びカラムアドレスによって特定される。また１走査ライン分の各メモリセルは、ラインアドレスによって特定される。
Ｉ／Ｏバッファ９６は、表示メモリ９０に書き込まれる階調データ、又は表示メモリ９０から読み出された階調データをバッファリングする。このＩ／Ｏバッファ９６は、表示コントローラ３８又は図示しないホストによってアクセスされる。
アドレス制御回路９９は、表示メモリ９０内のメモリセルを特定するためのロウアドレス、カラムアドレス及びラインアドレスを生成する。
アドレス制御回路９９は、階調データを表示メモリ９０に書き込む際には、ロウアドレス及びカラムアドレスを生成する。即ち、Ｉ／Ｏバッファ９６にバッファリングされた階調データが、ロウアドレス及びカラムアドレスによって特定される表示メモリ９０のメモリセルに書き込まれる。
ロウアドレスデコーダ９２は、ロウアドレスをデコードし、該ロウアドレスに対応した表示メモリ９０のメモリセルを選択する。カラムアドレスデコーダ９４は、カラムアドレスをデコードし、該カラムアドレスに対応した表示メモリ９０のメモリセルを選択する。ラインアドレスデコーダ９８は、ラインアドレスをデコードし、該ラインアドレスに対応した表示メモリ９０のメモリセルを選択する。
アドレス制御回路９９は、階調データを表示メモリ９０から読み出してラインラッチ５２に出力する際には、ラインアドレスを生成する。即ち、ラインアドレスによって特定されるメモリセルから読み出された１水平走査分の階調データがラインラッチ５２に出力される。
アドレス制御回路９９は、階調データを表示メモリ９０から読み出してＩ／Ｏバッファ９６に出力する際には、ロウアドレス及びカラムアドレスを生成する。即ち、ロウアドレス及びカラムアドレスによって特定される表示メモリ９０のメモリセルに保持された階調データがＩ／Ｏバッファ９６に読み出される。Ｉ／Ｏバッファ９６に読み出された階調データは、表示コントローラ３８又は図示しないホストにより取り出される。
従って、図１５では、ロウアドレスデコーダ９２、カラムアドレスデコーダ９４及びアドレス制御回路９９が表示メモリ９０への階調データの書き込み制御を行う書き込み制御回路として機能する。即ち、ロウアドレスデコーダ９２、カラムアドレスデコーダ９４及びアドレス制御回路９９により、画素毎に所定のドットの並び順に供給された階調データを第１の方向に並ぶ複数の電圧選択回路ＤＥＣ１〜ＤＥＣＮの並び順に対応してメモリセルのアドレスを指定し、該アドレスに対応したメモリセルに各ドットの階調データを書き込む制御を行う。
図１６に、本実施形態の第３の構成例における階調電圧発生回路５４、ＤＡＣ５６及び駆動部５８の構成例のブロック図を示す。図１６において、図１４と同一部分には同一符号を付し、適宜説明を省略する。
図１７（Ａ）、図１７（Ｂ）に、図１５のアドレス制御回路９９の動作例のタイミング図を示す。
図１７（Ａ）は、ドットクロック信号ＤＣＬＫに同期して１ドット毎に各色成分用の階調データが供給される場合に、アドレス制御回路９９が、ドットクロック信号ＤＣＬＫに同期して表示メモリ９０のロウアドレス及びカラムアドレスを更新する例を示している。
一方、図１７（Ｂ）は、ドットクロック信号ＤＣＬＫに同期して１画素分の階調データが供給される場合に、アドレス制御回路９９が、ドットクロック信号ＤＣＬＫに同期して表示メモリ９０の各色成分用の階調データが保持されるメモリセルを特定するロウアドレス及びカラムアドレスを更新する例を示している。
図１６に示すように、Ｒ成分用階調データＲ１、Ｇ成分用階調データＧ１、Ｂ成分用階調データＢ１、Ｒ成分用階調データＲ２、Ｇ成分用階調データＧ２、Ｂ成分用階調データＢ２の順にデータドライバ３０に供給されたとき、その順番を並びかえてデータラッチ５０に取り込まれるようになっている。その際、アドレス制御回路９９が、１ドット分の各色成分用階調データを保持させるメモリセルＭＣ１〜ＭＣ６を指定するロウアドレス及びカラムアドレスを、ドットクロック信号ＤＣＬＫに同期して所定のシーケンスで更新する。そのため、表示メモリ９０には、アドレス制御回路９９によって指定されたアドレスにより特定されたメモリセルに各色成分用階調データが取り込まれる。そして、アドレス制御回路９９によってラインアドレスが指定されたとき、ラインラッチ５２に、図１６に示した並びの各色成分用階調データが読み出される。
以上のように、第３の構成例によっても、ラインラッチ５２に保持された各ドットの階調データは、互いに交差しないように設けられた階調データ供給線ＧＤＳを介して各電圧選択回路に供給される。
３．２．４ 第４の構成例
図８に示すように第１の階調信号線群の上層又は下層に出力回路を設けた場合、図８のＨ１方向の長さが短くなり、色成分毎にガンマ補正ができる場合がある。この場合でも、できるだけレイアウト面積を小さくすることが望ましい。
図１８に、本実施形態の第４の構成例におけるＤＡＣ５６の電圧選択回路と階調信号線群の関係を示す。
第４の構成例では、Ｒ成分、Ｇ成分及びＢ成分それぞれにガンマ補正が行われる。第４の構成例では、図８に示す第１の構成例に対し、更に、第１の方向に延び、各階調信号線に各階調データに対応した階調電圧が供給されるＢ成分（第３の色成分）用の第３の階調信号線群と、第３の階調信号線群に供給される複数の階調電圧の中から階調データに対応した階調電圧を出力するＢ成分（第３の色成分）用の第３の電圧選択回路と、第３の電圧選択回路によって出力された階調電圧に基づいてデータ線を駆動する第３の色成分用の第３の出力回路とを含む。
そして、第３の電圧選択回路が、複数の第１の電圧選択回路又は第２の電圧選択回路に隣接して第１の方向に配置されると共に、前記第２の階調信号線群の上層又は下層に設けられる。図１８では、Ｂ成分用の電圧選択回路ＤＥＣ３が、電圧選択回路ＤＥＣ５に隣接して第１の方向に配置される。
また第３の階調信号線群に供給される複数の階調電圧が、第２の方向と反対の第３の方向に延びる複数の配線を介して、第３の電圧選択回路に供給される。
この場合、第３の階調信号線群を、第１の階調信号線群の上層又は下層を通って配線させる場合に比べて、配線層の制約が無くなる。しかも、色成分毎にガンマ補正を実現できる上に、レイアウト面積の増大を回避できる。
なお図１８では、Ｂ成分用の第３の電圧選択回路ＤＥＣ３、ＤＥＣ６が第１の方向に隣接して配置されているが、第１の構成例と同様に、Ｂ成分用の第３の電圧選択回路ＤＥＣ３のみがＧ成分用の第２の電圧選択回路ＤＥＣ２に対し第１の方向に隣接して配置されていてもよい。
図１９に、本実施形態の第４の構成例における階調電圧発生回路５４、ＤＡＣ５６及び駆動部５８の構成例のブロック図を示す。図１９において、図１４と同一部分には同一符号を付し、適宜説明を省略する。
図１９が図１４と異なる点は、第２の階調信号線群にＧ成分用の階調電圧Ｖ０Ｇ〜Ｖ６３Ｇが供給され、第３の階調信号線群にＢ成分用の階調電圧Ｖ０Ｂ〜Ｖ６３Ｂが供給される点である。従って、Ｒ成分用の電圧選択回路には第１の階調信号線群から階調電圧Ｖ０Ｒ〜Ｖ６３Ｒが供給され、Ｇ成分用の電圧選択回路には第２の階調信号線群から階調電圧Ｖ０Ｇ〜Ｖ６３Ｇが供給され、Ｂ成分用の電圧選択回路には第３の階調信号線群から階調電圧Ｖ０Ｂ〜Ｖ６３Ｂが供給される。
このように各色成分用の電圧選択回路を第２の階調信号線群の上層又は下層に並べて配置し、Ｒ成分用の電圧選択回路には、第２の方向から階調電圧を供給し、Ｂ成分用の電圧選択回路には第３の方向から階調電圧を供給する。こうすることで、色成分毎のガンマ補正を実現すると共に、データドライバのレイアウト面積の増大を回避させることができる。
４． 電子機器
図２０に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。図２０において、図１又は図２と同一部分には同一符号を付し、適宜説明を省略する。
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ３８に供給する。
携帯電話機９００は、ＬＣＤパネル２０を含む。ＬＣＤパネル２０は、データドライバ３０及びゲートドライバ３２によって駆動される。ＬＣＤパネル２０は、複数のゲート線、複数のデータ線、複数の画素を含む。
表示コントローラ３８は、データドライバ３０及びゲートドライバ３２に接続され、データドライバ３０に対してＲＧＢフォーマットの階調データを供給する。
電源回路１００は、データドライバ３０及びゲートドライバ３２に接続され、各ドライバに対して、駆動用の電源電圧を供給する。またＬＣＤパネル２０の対向電極に、対向電極電圧Ｖｃｏｍを供給する。
ホスト９４０は、表示コントローラ３８に接続される。ホスト９４０は、表示コントローラ３８を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ３８に供給できる。表示コントローラ３８は、この階調データに基づき、データドライバ３０及びゲートドライバ３２によりＬＣＤパネル２０に表示させる。
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、ＬＣＤパネル２０の表示処理を行う。
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
本実施形態における液晶表示装置の構成の概要を示す図。 本実施形態における液晶表示装置の他の構成の概要を示す図。 図１のゲートドライバの構成例のブロック図。 図１のデータドライバの構成例のブロック図。 比較例における階調電圧発生回路、ＤＡＣ及び駆動部の構成例の図。 図６（Ａ）、図６（Ｂ）は第１の電圧選択回路の構成例の説明図。 本実施形態における階調電圧発生回路、ＤＡＣ及び駆動部の構成例の図。 第１の構成例における階調電圧発生回路、ＤＡＣ及び駆動部の構成例の図。 図８の模式的なレイアウト平面図。 図９の配線層の説明図。 第２の構成例における第１及び第２の階調信号線群と電圧選択回路の関係を示す模式的なレイアウト平面図。 第２の構成例における複数の電圧選択回路と複数の出力回路との関係を示す図。 図１３（Ａ）、図１３（Ｂ）はＫが２の場合における電圧選択回路と出力回路との関係を示す図。 第２の構成例における階調電圧発生回路、ＤＡＣ及び駆動部の構成例の図。 第３の構成例におけるデータドライバのブロック図。 第３の構成例における階調電圧発生回路、ＤＡＣ及び駆動部の構成例の図。 図１７（Ａ）、図１７（Ｂ）は図１５のアドレス制御回路の動作例のタイミング図。 第４の構成例におけるＤＡＣの電圧選択回路と階調信号線群の関係を示す図。 第４の構成例における階調電圧発生回路、ＤＡＣ及び駆動部の構成例の図。 本実施形態における電子機器の構成例のブロック図。
符号の説明
１０ 液晶表示装置、 ２０ ＬＣＤパネル、 ３０ データドライバ、
３２ ゲートドライバ、 ３８ 表示コントローラ、 ４０ シフトレジスタ、
４２ レベルシフタ、 ４４ 出力バッファ、 ５０ データラッチ、
５１ データ取込制御回路、 ５２ ラインラッチ、
５４、５４Ｒ、５４ＧＢ 階調電圧発生回路、 ５６ ＤＡＣ、 ５８ 駆動部、
１００ 電源回路、 Ｄ０〜Ｄ５ 階調データ、 ＤＥＣ１〜ＤＥＣＮ 電圧選択回路、
ＤＬ１〜ＤＬＮ データ線、 ＯＵＴ１〜ＯＵＴＮ 出力回路、
Ｖ０ＧＢ〜Ｖ６３ＧＢ、Ｖ０Ｒ〜Ｖ６３Ｒ 階調電圧、 ＶＤＤＨ 高電位側電源電圧、
ＶＳＳＨ 低電位側電源電圧、 ＸＤ０〜ＸＤ５ 反転データ

Claims (11)

  1. 電気光学装置のデータ線を駆動するための駆動回路であって、
    第１の方向に延び、各階調信号線に各階調データに対応した階調電圧が供給される第１及び第２の色成分用の第１及び第２の階調信号線群と、
    各階調電圧が前記第１の階調信号線群の各階調信号線に供給される複数の階調電圧の中から第１の階調データに対応した階調電圧を出力する第１の電圧選択回路と、
    各階調電圧が前記第２の階調信号線群の各階調信号線に供給される複数の階調電圧の中から第２の階調データに対応した階調電圧を出力する第２の電圧選択回路と、
    前記第１及び第２の電圧選択回路によって出力された階調電圧に基づいてデータ線を駆動する第１及び第２の出力回路とを含み、
    前記第１及び第２の電圧選択回路が、
    前記第２の階調信号線群の上層又は下層に前記第１の方向に隣接して配置され、
    前記第１の階調信号線群に供給される複数の階調電圧が、
    前記第１の方向と交差する第２の方向に延びる複数の配線を介して、前記第１の電圧選択回路に供給されることを特徴とする駆動回路。
  2. 請求項１において、
    前記第１及び第２の出力回路が、
    前記第１の階調信号線群の上層又は下層に設けられることを特徴とする駆動回路。
  3. 電気光学装置のデータ線を駆動するための駆動回路であって、
    第１の方向に延び、各階調信号線に各階調データに対応した階調電圧が供給される第１及び第２の色成分用の第１及び第２の階調信号線群と、
    各階調電圧が前記第１の階調信号線群の各階調信号線に供給される複数の階調電圧の中から、それぞれの階調データに対応した階調電圧を出力する複数の第１の電圧選択回路と、
    各階調電圧が前記第２の階調信号線群の各階調信号線に供給される複数の階調電圧の中から、階調データに対応した階調電圧を出力する第２の電圧選択回路と、
    前記複数の第１の電圧選択回路によって出力された階調電圧に基づいてデータ線を駆動する複数の第１の出力回路と、
    前記第２の電圧選択回路によって出力された階調電圧に基づいてデータ線を駆動する第２の色成分用の第２の出力回路とを含み、
    前記複数の第１の電圧選択回路のそれぞれが、
    前記第１の方向に隣接して配置され、
    前記第２の電圧選択回路が、
    前記複数の第１の電圧選択回路に前記第１の方向に隣接して配置され、
    前記複数の第１の電圧選択回路及び前記第２の電圧選択回路が、
    前記第２の階調信号線群の上層又は下層に設けられ、
    前記第１の階調信号線群に供給される複数の階調電圧が、
    前記第１の方向と交差する第２の方向に延び、前記複数の第１の電圧選択回路により共用される複数の配線を介して、前記複数の第１の電圧選択回路に供給されることを特徴とする駆動回路。
  4. 請求項１乃至３のいずれかにおいて、
    前記第２の階調信号線群に供給される複数の階調電圧は、
    前記第１の色成分を除く複数の色成分用の複数の階調電圧として共用されることを特徴とする駆動回路。
  5. 請求項３において、
    前記第１の方向に延び、各階調信号線に各階調データに対応した階調電圧が供給される第３の色成分用の第３の階調信号線群と、
    各階調電圧が前記第３の階調信号線群の各階調信号線に供給される複数の階調電圧の中から、階調データに対応した階調電圧を出力する第３の電圧選択回路と、
    前記第３の電圧選択回路によって出力された階調電圧に基づいてデータ線を駆動する第３の出力回路とを含み、
    前記第３の電圧選択回路が、
    前記第２の階調信号線群の上層又は下層に、前記複数の第１の電圧選択回路又は前記第２の電圧選択回路に前記第１の方向に隣接して配置され、
    前記第３の階調信号線群に供給される複数の階調電圧が、
    前記第２の方向と反対の第３の方向に延びる複数の配線を介して、前記第３の電圧選択回路に供給されることを特徴とする駆動回路。
  6. 請求項５において、
    前記第１〜第３の出力回路が、
    前記第１の階調信号線群の上層又は下層に設けられることを特徴とする駆動回路。
  7. 請求項３乃至６のいずれかにおいて、
    ドット単位で各電圧選択回路に対応した階調データが保持される階調データラッチを含み、
    画素毎に所定のドットの並び順に供給された階調データを前記第１の方向に並ぶ複数の電圧選択回路の並び順に並びかえた各ドットの階調データが、前記階調データラッチに保持され、
    前記階調データラッチに保持された各ドットの階調データは、
    互いに交差しないように設けられた階調データ供給線を介して各電圧選択回路に供給されることを特徴とする駆動回路。
  8. 請求項３乃至６のいずれかにおいて、
    各メモリセルが各電圧選択回路に対応して設けられた複数のメモリセルを含む階調データメモリを含み、
    画素毎に所定のドットの並び順に供給された階調データを前記第１の方向に並ぶ複数の電圧選択回路の並び順に並びかえた各ドットの階調データが、各メモリセルに保持されることを特徴とする駆動回路。
  9. 請求項８において、
    前記階調データメモリへの階調データの書き込み制御を行う書き込み制御回路を含み、
    前記書き込み制御回路が、
    画素毎に所定のドットの並び順に供給された階調データを前記第１の方向に並ぶ複数の電圧選択回路の並び順に対応してメモリセルのアドレスを指定し、該アドレスに対応したメモリセルに各ドットの階調データを書き込む制御を行うことを特徴とする駆動回路。
  10. 複数の走査線と、
    複数のデータ線と、
    複数の画素と、
    前記複数の走査線を走査する走査線駆動回路と、
    前記複数のデータ線を駆動する請求項１乃至９のいずれか記載の駆動回路とを含むことを特徴とする電気光学装置。
  11. 請求項１０記載の電気光学装置を含むことを特徴とする電子機器。
JP2005199166A 2005-07-07 2005-07-07 駆動回路、電気光学装置及び電子機器 Expired - Fee Related JP4321502B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005199166A JP4321502B2 (ja) 2005-07-07 2005-07-07 駆動回路、電気光学装置及び電子機器
US11/453,057 US20070008265A1 (en) 2005-07-07 2006-06-15 Driver circuit, electro-optical device, and electronic instrument
TW095122950A TWI340372B (en) 2005-07-07 2006-06-26 Driver circuit, electro-optical device, and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005199166A JP4321502B2 (ja) 2005-07-07 2005-07-07 駆動回路、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2007017705A JP2007017705A (ja) 2007-01-25
JP4321502B2 true JP4321502B2 (ja) 2009-08-26

Family

ID=37617895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005199166A Expired - Fee Related JP4321502B2 (ja) 2005-07-07 2005-07-07 駆動回路、電気光学装置及び電子機器

Country Status (3)

Country Link
US (1) US20070008265A1 (ja)
JP (1) JP4321502B2 (ja)
TW (1) TWI340372B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101517392B1 (ko) * 2007-08-08 2015-05-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
EP2302851B1 (en) * 2009-09-29 2012-04-18 Alcatel Lucent Power supply arrangement for line termination units
CN103310752B (zh) * 2013-06-05 2015-07-22 合肥京东方光电科技有限公司 伽马电压调整方法及伽马电压调整***
JP2016139079A (ja) * 2015-01-29 2016-08-04 セイコーエプソン株式会社 表示装置、電気光学装置、及び、電子機器
US9681301B2 (en) * 2015-09-25 2017-06-13 Mutualink, Inc. Enabling emergency access to secure wireless communications networks

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
US6145117A (en) * 1998-01-30 2000-11-07 Tera Systems Incorporated Creating optimized physical implementations from high-level descriptions of electronic design using placement based information
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
JP3649211B2 (ja) * 2002-06-20 2005-05-18 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
JP3900147B2 (ja) * 2003-12-10 2007-04-04 セイコーエプソン株式会社 演算増幅回路、駆動回路及び位相余裕の調整方法
US7495644B2 (en) * 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP4049140B2 (ja) * 2004-09-03 2008-02-20 セイコーエプソン株式会社 インピーダンス変換回路、駆動回路及び制御方法
JP4172471B2 (ja) * 2005-06-17 2008-10-29 セイコーエプソン株式会社 駆動回路、電気光学装置及び電子機器

Also Published As

Publication number Publication date
TWI340372B (en) 2011-04-11
JP2007017705A (ja) 2007-01-25
US20070008265A1 (en) 2007-01-11
TW200705362A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100724026B1 (ko) 소스 드라이버, 전기 광학 장치 및 전자 기기
JP4786996B2 (ja) 表示装置
US7580021B2 (en) Display driver converting ki bits gray-scale data to converted gray-scale data of J bits, electro-optical device and gamma correction method
US20060193002A1 (en) Drive circuit chip and display device
US20060139286A1 (en) Display device and mobile terminal
JP2009175468A (ja) 表示装置
JP4810840B2 (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2007310234A (ja) データ線駆動回路、表示装置、及びデータ線駆動方法
JP2001281628A (ja) 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器
JP2006227272A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4442455B2 (ja) 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4321502B2 (ja) 駆動回路、電気光学装置及び電子機器
JP2006243232A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
KR101296560B1 (ko) 액정 표시 장치
US20070080915A1 (en) Display driver, electro-optical device, electronic instrument, and drive method
JP2008292927A (ja) 集積回路装置、表示装置および電子機器
JP2006243233A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4807070B2 (ja) 電気光学装置の駆動方法、表示ドライバ、電気光学装置及び電子機器
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
JP2008304489A (ja) 表示装置の駆動装置、駆動方法、及び電子機器
JP5119901B2 (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP4371038B2 (ja) データドライバ、電気光学装置、電子機器及び駆動方法
JP2008065301A (ja) 駆動回路、電気光学装置、電子機器及び駆動方法
KR101006447B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2008064948A (ja) 駆動回路、電気光学装置、電子機器及び駆動方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090525

R150 Certificate of patent or registration of utility model

Ref document number: 4321502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees