JP4763226B2 - 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 - Google Patents
支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 Download PDFInfo
- Publication number
- JP4763226B2 JP4763226B2 JP2003091015A JP2003091015A JP4763226B2 JP 4763226 B2 JP4763226 B2 JP 4763226B2 JP 2003091015 A JP2003091015 A JP 2003091015A JP 2003091015 A JP2003091015 A JP 2003091015A JP 4763226 B2 JP4763226 B2 JP 4763226B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- emitting diode
- substrate
- layer
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 229910000679 solder Inorganic materials 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000011810 insulating material Substances 0.000 claims description 22
- 239000002052 molecular layer Substances 0.000 claims description 14
- 238000009736 wetting Methods 0.000 claims description 13
- 238000011049 filling Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- -1 hydrogen ions Chemical class 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 230000035515 penetration Effects 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 125000000524 functional group Chemical group 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 230000001568 sexual effect Effects 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000543 intermediate Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical group Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 125000003709 fluoroalkyl group Chemical group 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップに関し、前記のチップは導電性基体と、光子を発する活性区域を有しかつ下面で基体と結合している半導体ボディと、チップのフリップ−チップ−マウンティング時に支持体と導電性の接続を製造するための、半導体ボディの上面に配置されたコンタクトとを備えている。本発明は、この種の発光ダイオードチップの製造方法にも関する。
【０００２】
【従来の技術】
この種の発光ダイオードチップは、炭化ケイ素（ＳｉＣ）上に配置されている、例えば窒化ガリウム（ＧａＮ）をベースとする半導体ボディを有する。このような発光ダイオードは基本的に例えばShuji Nakamura, Gerhard Fasol, The Blue Laser Diode, Springer Verag Berlin Heidelberg 1997から公知である。
【０００３】
フリップ−チップ−マウンティングの際に、この発光ダイオードチップは支持体、特にサブマウント又はパッケージのリードフレームに例えばハンダ付けによって取り付けられる。これは、ハンダ金属を介した良好な電流供給及び熱搬送の利点を有する。さらに、このハンダは大面積に設けられるため、電流供給及び熱搬送をほぼ全体の層の面積にわたって行うことができる。従って、発光ダイオードチップのハンダ付けは、特に高い出力を有する部材の場合に、他の方法、例えば接着法又はマイクロバンプによるマウンティングなどと比較して原則として有利である。
【０００４】
しかしながら、チップのフリップ−チップ−マウンティング時にハンダ溶融液によって、ハンダが意図的にかつ望ましいように発光ダイオードチップのコンタクトと付着するだけではなく、しばしばハンダと基体との直接接触が生じてしまうという問題が生じる。ＳｉＣ−基体はドープされておりかつ導電性であるため、寄生コンタクトが生じ、これを介して電流は半導体ボディ内の活性の発光層を迂回して流れてしまう。この種の分路は、発光ダイオード内での発光の遅延した作動を引き起こす、つまりこのダイオードは同じ稼働電流の場合に、この分路のない無欠陥のダイオードよりも暗い。分路が著しく顕著な場合には、極端な場合に、このデバイスが完全に故障しかねない。
【０００５】
ＧａＮ−発光ダイオードを薄いハンダ層で覆われたサブマウント上に載置しかつこれと一緒に加圧せずに加熱する場合に、発光ダイオードチップの約２５０μｍの一般的なラテラル方向の長さ、ＧａＮ−半導体ボディの約３μｍの一般的な高さ及びハンダの約１〜２μｍの一般的な厚さでは、発光ダイオードチップの容易な傾斜により又は不平滑性によりＳｉＣ−基体とハンダとの間の接触を回避することは困難である。正常に機能する発光ダイオードの歩留まりはこの方法の場合に受け入れられないほど低い。
【０００６】
この問題は、非導電性基体、例えばサファイア−基体の使用により回避することができるが、この基体は他の欠点を有している。
【０００７】
導電性の基体においてこの問題に対処しかつ受け入れ可能な歩留まりを達成する試みは、半導体ボディの側面を越えて誘電性不動態層を延長させることにある。この誘電性不動態層により、チップ側面並びに基体表面の大部分は保護される。
【０００８】
しかしながらこのような不動態層は発光ダイオードチップをウェハ結合体から分離する前に設置される。チップの分離時に脆い不動態層材料が剥がれるのを回避するために、この不動態層はチップ縁部から一定の距離を置いて終わっていなければならず、その結果、チップ縁部自体は分離後に保護されていない。同様に基体の側面をこの試みの場合に保護することはできない。前記の受け入れ可能な歩留まりを達成するために、従って、ハンダの厚さ及び基体の表面の品質において狭い許容限界を維持しなければならない。
【０００９】
発光ダイオードの場合に、この部材は、フリップ−チップ−マウンティングされる半導体デバイス、例えば半導体レーザーと比較してが比較的小さな寸法を有し、その際に活性面が全体のチップ表面の大部分を占めており、従って場合による修正のための箇所は極めてわずかに提供されているだけであるのも困難である。さらに、該当する発光ダイオードチップは大量生産品であり、これはわずかな製造コストで加工すべきである。
【００１０】
ここに本発明の発端がある。
【００１１】
【非特許文献１】
Shuji Nakamura, Gerhard Fasol著, The Blue Laser Diode, Springer Verag Berlin Heidelberg 1997
【００１２】
【発明が解決しようとする課題】
請求の範囲に記載されているような本発明の根底をなす課題は、冒頭に記載された種類の発光ダイオードチップを支持体上にフリップ−チップ−マウンティングする際の許容度を拡げ、特に発光ダイオードチップのフリップ−チップ−マウンティングがハンダと基体との間に寄生電流回路が出現することなしに可能であるようにさらに発展させることであった。
【００１３】
【課題を解決するための手段】
この課題は、請求項１又は請求項２記載の発光ダイオードチップ及び請求項２２又は請求項２３記載の発光ダイオードチップの製造方法により解決される。本発明の他の実施態様は、引用形式請求項に記載されている。
【００１４】
本発明の場合に、上位概念に記載された発光ダイオードチップにおいて、このチップに絶縁材料を設け、この絶縁材料は、チップのフリップ−チップ−マウンティング時に支持体から半導体ボディ及び基体の露出面を電気絶縁性にするために用いられる。
【００１５】
一方の発光ダイオードチップの場合には、ハンダで覆われた支持体上にフリップ−チップ−マウンティングするためのものである。
【００１６】
他方の発光ダイオードチップの場合には、コンタクト上にハンダ層が設けられている。
【００１７】
この場合に、絶縁材料が半導体ボディの露出面を覆う不動態層を有するのが有利である。
【００１８】
特に、この関連において、絶縁材料は導電性基体の露出表面の一部を覆う不動態層を有するのが有利である。この誘電性の不動態層は、例えば酸化ケイ素又は窒化ケイ素からなる。
【００１９】
本発明による発光ダイオードチップの有利な実施態様の場合には、絶縁材料がさらに基体の表面付近の部分領域を有し、この部分領域内では基体の導電性が低下されている。
【００２０】
有利な実施態様において、基体の表面付近の部分領域の導電性はイオン注入により低下されている。高エネルギーのイオンの侵入深さは、この場合に数マイクロメーターに達するため、基体表面だけでなく、基体側面も同様に一定の範囲内で電気絶縁され、それにより寄生電流回路の形成に対して保護される。この場合に、イオン注入は発光ダイオードチップの切り離しの前にウェハ結合体の形で行うことができる。この側面は、イオンの侵入深さによって分離後も侵入深さに相当する距離にわたり保護されている。
【００２１】
この方法は、特にＳｉＣ−基体にとって特に適している、それというのもこの成分材料のケイ素及び炭素の原子番号は小さいため大きなイオン注入到達距離が達成されるためである。他の側面においても、この半導体ボディに設けられたコンタクト層は一般に大きな原子番号を有する金属、例えば金からなる。このコンタクト層中でイオンはわずかな到達幅を有するだけけであるため、このコンタクト層は同時に注入マスクとして利用でき、その結果、簡単なかつ単純にプロセスが実施される。
【００２２】
特に水素イオンを用いた注入がその大きな到達幅のため及びそれに付随する基体の側面の有効な絶縁のために有利である。同様に、酸素イオンを用いた注入も有利である、それというの酸素はケイ素と共に二酸化ケイ素を形成し、これは優れた絶縁体であるためである。
【００２３】
また、前記の関連において、基体の表面付近の部分領域の導電性は、酸化プロセスでの酸素の拡散によって低下させることができる。このような酸素拡散工程は比較的高い温度が必要なため、この工程を低温で溶融する金属層の設置の前に実施するのが有利である。
【００２４】
他の有利な実施態様によると、絶縁材料はさらに不動態層及び基体上に配置された絶縁性の充填層を有し、この充填層は、チップのフリップ−チップ−マウンティング時での基体と支持体との間の中間質を充填するために用いられる。
【００２５】
この絶縁性の充填層は、この場合に、有利にウェハ結合体から発光ダイオードチップを分離する前に設置される。特に、絶縁性の充填層は、弾性ポリマーのスピンコーティング及び平坦化によって有利に設置することができ、このポリマーは個々の半導体材料の間のトレンチを充填する。ポリマーが弾性であるため、このポリマーはチップと一緒に破断することなく分離できる。平坦化工程の後に、このポリマーは半導体ボディと同じ高さ、例えば３μｍを有するため、このポリマー充填層は支持体上にマウンティングした後に基体縁部がハンダ中へ沈下することを防止する。
【００２６】
特に有利な実施態様の場合には、弾性ポリマーとしてポリイミドが使用される、それというのもこのポリイミドは３００℃以上のハンダ付け温度で分解しないためである。
【００２７】
本発明の他の有利な実施態様の場合には、絶縁材料は不動態層の他に絶縁性の分子の薄い層を有し、この分子は主に基体のほぼ全ての露出表面を被覆する。
【００２８】
この絶縁性の分子層は、この関連において有利に、２つの官能基を有する分子を有し、この官能基の一方は基体に付着し、他方は表面を遮閉する。
【００２９】
このような種類の２つの官能基を有する分子の有利な例はアルキルクロロシランであり、このＳｉ−Ｃｌ−結合は極めて反応性であり、基体の炭化ケイ素のＳｉ原子と容易に結合し、アルキル基は表面の濡れを抑制する。
【００３０】
さらに、このアルキルクロロシランは本発明による特に有利な実施態様においてフッ素化することにより熱安定性にすることができる。
【００３１】
絶縁性の分子層の塗布は、有利な実施態様の場合に、すでに切り離された発光ダイオードチップを分子の溶液中に浸漬することにより行い、その結果ほぼ全体の基体を保護することができる。金属コンタクトの被覆は分子の化学的選択により抑制することができるか、又は場合による被覆はハンダの溶融時に再び分解されかつ除去される。
【００３２】
基体の光学的透明性を実際に変更しないためにも、絶縁性の分子層は１分子層又は数分子層の厚さに仕上げるのが有利である。
【００３３】
本発明の他の有利な実施態様の場合には、絶縁材料は支持体の溶融したハンダにより濡れない特別なノンウェッティング層を有する。このノンウェッティング層は、発光ダイオードチップが液状のハンダ内に深く沈み込むことを抑制する、それというのもノンウェッティング層とハンダとの間の接触によりチップが傾斜する際に、チップが再び立ち直る反発力が生じるためである。この結果として、チップはハンダ上で浮遊し、寄生電流コンタクトに対する確率が著しく減少する。
【００３４】
このノンウェッティング層は前記の第１の不動態層上に設置することができる。しかしながらこの層はそれ自体電気的不動態層であることもでき、この場合に付加的な不動態層を設置しなくてもよい。
【００３５】
電気絶縁のための前記の手段に対して付加的に、ウェハ結合体から分離する前に個々の発光ダイオードチップ間に分離トレンチを導入し、この分離トレンチに沿って個々の発光ダイオードチップを分離することができる。この絶縁材料は有利に分離トレンチ内にまで延在するように設置される。それにより、基体の保護されていない部分とハンダとの距離は拡大する。分離トレンチの構造化は、それぞれの公知の方法で、例えばドライエッチング法、ダイシング法又はレーザーアブレーション法によって行うことができる。
【００３６】
本発明による発光ダイオードチップにおいて、基体は有利に主にＳｉＣからなる。
【００３７】
本発明は、全材料系の半導体ボディを用いた発光ダイオード上に、特にＧａＰ、ＧａＡｓＰ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＧａＮ又はＩｎＧａＮをベースとする半導体ボディ上に適用可能である。
【００３８】
本発明の他の有利な実施態様、特徴及び詳細は、引用形式請求項、実施例の記載及び図面に記載されている。
【００３９】
【実施例】
本発明を次に実施例を用いて図面との関連で詳細に説明する。それぞれ、本発明の理解のために重要な要素を記載した。
【００４０】
図１は、本発明の実施例による一般に符号１０で示した発光ダイオードチップの図式的断面図を示す。この発光ダイオードチップ１０は、透明な導電性のＳｉＣ−基体１２を有し、その基体１２上にＧａＮベースの放射線を発する半導体ボディ１４が成長されている。この種の放射線を発する半導体ボディ１４の構造はそれ自体公知であり、本発明に対して重要ではないため、詳細に記載しない。
【００４１】
半導体ボディ１４の、基体１２と反対側の面上に、高い反射性のミラー層１６及びコンタクト金属層１８が設置されている。電流は、半導体ボディ１４の放射線を発する層内へ、一方で背面コンタクト２０を介して、他方でハンダで覆われた支持体３０，３２を介して供給され、この支持体上に発光ダイオードチップ１０はフリップ−チップ−マウンティングによって設置されている。
【００４２】
ハンダ金属３２と基体１２との間に、放射線を発する層を通過して流れる電流の割合を減少させてしまう寄生接続が生じるのを防止するために、図１の実施例では２つの絶縁手段が講じられている。一方は誘電性の不動態層４０が半導体ボディ１４の露出した側面及び基体１２の表面の大部分に設置されている（図１は縮尺に従っていない）。しかしながら、不動態層４０は、ウェハ結合体からチップを切り離す際に剥離するのを抑制するために、チップの縁部から一定の間隔を置いて終わっている。この領域内で、この実施例において第２の手段として水素イオン注入が実施され、この水素イオン注入は半導体ボディ１４を取り囲む領域４２内の電気抵抗を明らかに高める。金−コンタクト層１８はこの場合に注入マスクとして用いることができる。
【００４３】
ＳｉＣ−基体内での水素イオンの大きな侵入深さのために、高抵抗領域４２はチップの切り離しの後に基体の側面に沿って数マイクロメーター延在している。それにより、図１の右側部分の引用符号３４により示したような、発光ダイオードチップにとって無害なハンダによるチップの側面の適度な濡れが残留する。
【００４４】
他の実施例を図２に図示する。同じ部材は、図１と同様の引用符号で示し、さらに特に説明しない。例２の実施例の場合には、不動態層４０の設置後に、ポリイミド層４４をウェハ結合体の発光ダイオードチップ上に設置しかつ平坦化するため、ポリイミド層４４はＧａＮ−材料１４間の中間空間をこの材料の上端部まで充填している。ポリイミド層４４は弾性であるため、発光ダイオードチップはポリマー層と一緒に破断せずに分離できる。発光ダイオードチップのフリップ−チップ−マウンティングの後に、ポリイミド層４４は基体縁部がハンダ３２内へ沈み込むのを抑制する。
【００４５】
図３は本発明による発光ダイオードチップの他の実施例を示す。この図においても図１と同様の部材は同じ引用符号で示す。前記の実施例においてと同様に、図３の実施例においてもウェハ結合体中に不動態層４０が設置される。チップの切り離しの後に、次いで発光ダイオードチップをアルキルクロロシランからなる溶液に浸漬し、ほぼ全体の基体表面を覆う絶縁性の分子層４６が形成される。この場合に、アルキルクロロシランのＳｉ−Ｃｌ−結合は、ＳｉＣ−基体１２の表面と分子とを結合させ、アルキル基は表面の濡れを抑制する。コンタクト１８，２０の被覆は、この分子の化学的選択性により回避できるか又はこの被覆はハンダの溶融時に分解する。分子層が１分子層又は数分子層の厚さであるため、基体１２の光学的透明性に不利な影響を及ぼさない。
【００４６】
また、２つの鎖端に反応性のクロロシラン基を有する短鎖のフルオロアルキル−化合物、例えばＳｉＣｌ３−（ＣＨＦ）ｎ−ＳｉＣｌ３を使用することができる。水を含まない環境中で発光ダイオードチップ上に塗布する際に、鎖の一方の端部が半導体表面と付着する。引き続き発光ダイオードチップは湿った環境に置かれ、外側に向いているＳｉＣｌ基はＳｉ−Ｏ−Ｓｉ架橋を介して相互に架橋し、ハンダにより濡れないＳｉＯ表面が形成される。
【００４７】
本発明の他の実施例を図４に示す。この図では不動態層４０上に特別なノンウェッティング層４８が設置されている。この場合に、ノンウェッティング層４８は上記のアルキルクロロシランからなる層であることができ、これは溶融したハンダ３２に濡れない特性を有する。チップの傾斜時に、大きな接触面によってわずかな間隔の側でチップを立て直す反発力が生じる。この結果として、チップはいわばハンダ３２上に浮遊する（符号５０）。
【００４８】
未保護の基体縁部とハンダ層３２との距離をより確実な絶縁のためにさらになお拡張すべき場合には、切り離しの前にウェハ結合体上に付加的に数マイクロメータの深さの分離トレンチ５２を発光ダイオードチップ１０，１０′の間で構造化することができる（図５ａ）。電気的な不動態層４０もしくは上記の注入領域４２、充填層４４、絶縁性の分子層４６又はノンウェッティング層４８はこのトレンチ５２内にまで入り込む。図５ｂに示したように、発光ダイオードチップの分離後に、チップの縁部に後退した領域５４が残留し、この領域はハンダ３２に対して拡大した距離５６を有するため、チップとの接触の確率が低下する。
【００４９】
図６は本発明の作用を図示するために、２種の発光ダイオードについて、縦軸にプロットされた発光効率の、縦軸にプロットされた供給された作動電流の関数としての依存性を示す。発光曲線６０は、この場合に、分路を有する発光ダイオードの発光曲線であり、この場合に発光は作動電流ＩＮで遅れて初めて生じる。それに対して分路を有していない本発明による発光ダイオードの曲線６２は、発光の迅速な発生を示し、それぞれの作動電流において、分路を有する発光ダイオードよりもより高い出力効率を示す。
【００５０】
全ての実施例の場合に、コンタクト上にハンダ層が設けられているか、又は設けることができ、かつこの種の発光ダイオードはそれぞれハンダフリーの支持体上にマウントすることもできる。
【００５１】
発明の詳細な説明、図面並びに特許請求の範囲に開示された本発明の特徴は、本発明の実現のためにそれ自体で並びにそれぞれ可能な組み合わせ形で重要であると解釈される。
【図面の簡単な説明】
【図１】本発明の実施例による、ハンダで覆われた支持体上にマウントした発光ダイオードチップの図式的な断面図
【図２】本発明の他の実施例による、ハンダで覆われた支持体上にマウントした発光ダイオードチップの図式的な断面図
【図３】本発明の他の実施例による、ハンダで覆われた支持体上にマウントした発光ダイオードチップの図式的な断面図
【図４】本発明の他の実施例による、ハンダで覆われた支持体上にマウントした発光ダイオードチップの図式的な断面図
【図５】５ａはウェハ結合体から分離する前の本発明の実施例による複数の発光ダイオードチップの図式的な断面図を示し、５ｂは５ａのウェハ結合体から切り離しかつハンダで覆われた支持体上にフリップ−チップ−マウンティングした後の発光ダイオードチップの図式的な断面図
【図６】分路を有する発光ダイオードと本発明による発光ダイオードとについての作動電流に依存する発光出力を比較したグラフ
【符号の説明】
１０ 発光ダイオードチップ、 １２ 基体、 １４ 半導体ボディ、 １６ミラー層、 １８ コンタクト、 ２０ コンタクト、 ３０，３２ 支持体、 ４０，４２，４４，４６，４８ 絶縁材料
【発明の属する技術分野】
本発明は、支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップに関し、前記のチップは導電性基体と、光子を発する活性区域を有しかつ下面で基体と結合している半導体ボディと、チップのフリップ−チップ−マウンティング時に支持体と導電性の接続を製造するための、半導体ボディの上面に配置されたコンタクトとを備えている。本発明は、この種の発光ダイオードチップの製造方法にも関する。
【０００２】
【従来の技術】
この種の発光ダイオードチップは、炭化ケイ素（ＳｉＣ）上に配置されている、例えば窒化ガリウム（ＧａＮ）をベースとする半導体ボディを有する。このような発光ダイオードは基本的に例えばShuji Nakamura, Gerhard Fasol, The Blue Laser Diode, Springer Verag Berlin Heidelberg 1997から公知である。
【０００３】
フリップ−チップ−マウンティングの際に、この発光ダイオードチップは支持体、特にサブマウント又はパッケージのリードフレームに例えばハンダ付けによって取り付けられる。これは、ハンダ金属を介した良好な電流供給及び熱搬送の利点を有する。さらに、このハンダは大面積に設けられるため、電流供給及び熱搬送をほぼ全体の層の面積にわたって行うことができる。従って、発光ダイオードチップのハンダ付けは、特に高い出力を有する部材の場合に、他の方法、例えば接着法又はマイクロバンプによるマウンティングなどと比較して原則として有利である。
【０００４】
しかしながら、チップのフリップ−チップ−マウンティング時にハンダ溶融液によって、ハンダが意図的にかつ望ましいように発光ダイオードチップのコンタクトと付着するだけではなく、しばしばハンダと基体との直接接触が生じてしまうという問題が生じる。ＳｉＣ−基体はドープされておりかつ導電性であるため、寄生コンタクトが生じ、これを介して電流は半導体ボディ内の活性の発光層を迂回して流れてしまう。この種の分路は、発光ダイオード内での発光の遅延した作動を引き起こす、つまりこのダイオードは同じ稼働電流の場合に、この分路のない無欠陥のダイオードよりも暗い。分路が著しく顕著な場合には、極端な場合に、このデバイスが完全に故障しかねない。
【０００５】
ＧａＮ−発光ダイオードを薄いハンダ層で覆われたサブマウント上に載置しかつこれと一緒に加圧せずに加熱する場合に、発光ダイオードチップの約２５０μｍの一般的なラテラル方向の長さ、ＧａＮ−半導体ボディの約３μｍの一般的な高さ及びハンダの約１〜２μｍの一般的な厚さでは、発光ダイオードチップの容易な傾斜により又は不平滑性によりＳｉＣ−基体とハンダとの間の接触を回避することは困難である。正常に機能する発光ダイオードの歩留まりはこの方法の場合に受け入れられないほど低い。
【０００６】
この問題は、非導電性基体、例えばサファイア−基体の使用により回避することができるが、この基体は他の欠点を有している。
【０００７】
導電性の基体においてこの問題に対処しかつ受け入れ可能な歩留まりを達成する試みは、半導体ボディの側面を越えて誘電性不動態層を延長させることにある。この誘電性不動態層により、チップ側面並びに基体表面の大部分は保護される。
【０００８】
しかしながらこのような不動態層は発光ダイオードチップをウェハ結合体から分離する前に設置される。チップの分離時に脆い不動態層材料が剥がれるのを回避するために、この不動態層はチップ縁部から一定の距離を置いて終わっていなければならず、その結果、チップ縁部自体は分離後に保護されていない。同様に基体の側面をこの試みの場合に保護することはできない。前記の受け入れ可能な歩留まりを達成するために、従って、ハンダの厚さ及び基体の表面の品質において狭い許容限界を維持しなければならない。
【０００９】
発光ダイオードの場合に、この部材は、フリップ−チップ−マウンティングされる半導体デバイス、例えば半導体レーザーと比較してが比較的小さな寸法を有し、その際に活性面が全体のチップ表面の大部分を占めており、従って場合による修正のための箇所は極めてわずかに提供されているだけであるのも困難である。さらに、該当する発光ダイオードチップは大量生産品であり、これはわずかな製造コストで加工すべきである。
【００１０】
ここに本発明の発端がある。
【００１１】
【非特許文献１】
Shuji Nakamura, Gerhard Fasol著, The Blue Laser Diode, Springer Verag Berlin Heidelberg 1997
【００１２】
【発明が解決しようとする課題】
請求の範囲に記載されているような本発明の根底をなす課題は、冒頭に記載された種類の発光ダイオードチップを支持体上にフリップ−チップ−マウンティングする際の許容度を拡げ、特に発光ダイオードチップのフリップ−チップ−マウンティングがハンダと基体との間に寄生電流回路が出現することなしに可能であるようにさらに発展させることであった。
【００１３】
【課題を解決するための手段】
この課題は、請求項１又は請求項２記載の発光ダイオードチップ及び請求項２２又は請求項２３記載の発光ダイオードチップの製造方法により解決される。本発明の他の実施態様は、引用形式請求項に記載されている。
【００１４】
本発明の場合に、上位概念に記載された発光ダイオードチップにおいて、このチップに絶縁材料を設け、この絶縁材料は、チップのフリップ−チップ−マウンティング時に支持体から半導体ボディ及び基体の露出面を電気絶縁性にするために用いられる。
【００１５】
一方の発光ダイオードチップの場合には、ハンダで覆われた支持体上にフリップ−チップ−マウンティングするためのものである。
【００１６】
他方の発光ダイオードチップの場合には、コンタクト上にハンダ層が設けられている。
【００１７】
この場合に、絶縁材料が半導体ボディの露出面を覆う不動態層を有するのが有利である。
【００１８】
特に、この関連において、絶縁材料は導電性基体の露出表面の一部を覆う不動態層を有するのが有利である。この誘電性の不動態層は、例えば酸化ケイ素又は窒化ケイ素からなる。
【００１９】
本発明による発光ダイオードチップの有利な実施態様の場合には、絶縁材料がさらに基体の表面付近の部分領域を有し、この部分領域内では基体の導電性が低下されている。
【００２０】
有利な実施態様において、基体の表面付近の部分領域の導電性はイオン注入により低下されている。高エネルギーのイオンの侵入深さは、この場合に数マイクロメーターに達するため、基体表面だけでなく、基体側面も同様に一定の範囲内で電気絶縁され、それにより寄生電流回路の形成に対して保護される。この場合に、イオン注入は発光ダイオードチップの切り離しの前にウェハ結合体の形で行うことができる。この側面は、イオンの侵入深さによって分離後も侵入深さに相当する距離にわたり保護されている。
【００２１】
この方法は、特にＳｉＣ−基体にとって特に適している、それというのもこの成分材料のケイ素及び炭素の原子番号は小さいため大きなイオン注入到達距離が達成されるためである。他の側面においても、この半導体ボディに設けられたコンタクト層は一般に大きな原子番号を有する金属、例えば金からなる。このコンタクト層中でイオンはわずかな到達幅を有するだけけであるため、このコンタクト層は同時に注入マスクとして利用でき、その結果、簡単なかつ単純にプロセスが実施される。
【００２２】
特に水素イオンを用いた注入がその大きな到達幅のため及びそれに付随する基体の側面の有効な絶縁のために有利である。同様に、酸素イオンを用いた注入も有利である、それというの酸素はケイ素と共に二酸化ケイ素を形成し、これは優れた絶縁体であるためである。
【００２３】
また、前記の関連において、基体の表面付近の部分領域の導電性は、酸化プロセスでの酸素の拡散によって低下させることができる。このような酸素拡散工程は比較的高い温度が必要なため、この工程を低温で溶融する金属層の設置の前に実施するのが有利である。
【００２４】
他の有利な実施態様によると、絶縁材料はさらに不動態層及び基体上に配置された絶縁性の充填層を有し、この充填層は、チップのフリップ−チップ−マウンティング時での基体と支持体との間の中間質を充填するために用いられる。
【００２５】
この絶縁性の充填層は、この場合に、有利にウェハ結合体から発光ダイオードチップを分離する前に設置される。特に、絶縁性の充填層は、弾性ポリマーのスピンコーティング及び平坦化によって有利に設置することができ、このポリマーは個々の半導体材料の間のトレンチを充填する。ポリマーが弾性であるため、このポリマーはチップと一緒に破断することなく分離できる。平坦化工程の後に、このポリマーは半導体ボディと同じ高さ、例えば３μｍを有するため、このポリマー充填層は支持体上にマウンティングした後に基体縁部がハンダ中へ沈下することを防止する。
【００２６】
特に有利な実施態様の場合には、弾性ポリマーとしてポリイミドが使用される、それというのもこのポリイミドは３００℃以上のハンダ付け温度で分解しないためである。
【００２７】
本発明の他の有利な実施態様の場合には、絶縁材料は不動態層の他に絶縁性の分子の薄い層を有し、この分子は主に基体のほぼ全ての露出表面を被覆する。
【００２８】
この絶縁性の分子層は、この関連において有利に、２つの官能基を有する分子を有し、この官能基の一方は基体に付着し、他方は表面を遮閉する。
【００２９】
このような種類の２つの官能基を有する分子の有利な例はアルキルクロロシランであり、このＳｉ−Ｃｌ−結合は極めて反応性であり、基体の炭化ケイ素のＳｉ原子と容易に結合し、アルキル基は表面の濡れを抑制する。
【００３０】
さらに、このアルキルクロロシランは本発明による特に有利な実施態様においてフッ素化することにより熱安定性にすることができる。
【００３１】
絶縁性の分子層の塗布は、有利な実施態様の場合に、すでに切り離された発光ダイオードチップを分子の溶液中に浸漬することにより行い、その結果ほぼ全体の基体を保護することができる。金属コンタクトの被覆は分子の化学的選択により抑制することができるか、又は場合による被覆はハンダの溶融時に再び分解されかつ除去される。
【００３２】
基体の光学的透明性を実際に変更しないためにも、絶縁性の分子層は１分子層又は数分子層の厚さに仕上げるのが有利である。
【００３３】
本発明の他の有利な実施態様の場合には、絶縁材料は支持体の溶融したハンダにより濡れない特別なノンウェッティング層を有する。このノンウェッティング層は、発光ダイオードチップが液状のハンダ内に深く沈み込むことを抑制する、それというのもノンウェッティング層とハンダとの間の接触によりチップが傾斜する際に、チップが再び立ち直る反発力が生じるためである。この結果として、チップはハンダ上で浮遊し、寄生電流コンタクトに対する確率が著しく減少する。
【００３４】
このノンウェッティング層は前記の第１の不動態層上に設置することができる。しかしながらこの層はそれ自体電気的不動態層であることもでき、この場合に付加的な不動態層を設置しなくてもよい。
【００３５】
電気絶縁のための前記の手段に対して付加的に、ウェハ結合体から分離する前に個々の発光ダイオードチップ間に分離トレンチを導入し、この分離トレンチに沿って個々の発光ダイオードチップを分離することができる。この絶縁材料は有利に分離トレンチ内にまで延在するように設置される。それにより、基体の保護されていない部分とハンダとの距離は拡大する。分離トレンチの構造化は、それぞれの公知の方法で、例えばドライエッチング法、ダイシング法又はレーザーアブレーション法によって行うことができる。
【００３６】
本発明による発光ダイオードチップにおいて、基体は有利に主にＳｉＣからなる。
【００３７】
本発明は、全材料系の半導体ボディを用いた発光ダイオード上に、特にＧａＰ、ＧａＡｓＰ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ、ＧａＮ又はＩｎＧａＮをベースとする半導体ボディ上に適用可能である。
【００３８】
本発明の他の有利な実施態様、特徴及び詳細は、引用形式請求項、実施例の記載及び図面に記載されている。
【００３９】
【実施例】
本発明を次に実施例を用いて図面との関連で詳細に説明する。それぞれ、本発明の理解のために重要な要素を記載した。
【００４０】
図１は、本発明の実施例による一般に符号１０で示した発光ダイオードチップの図式的断面図を示す。この発光ダイオードチップ１０は、透明な導電性のＳｉＣ−基体１２を有し、その基体１２上にＧａＮベースの放射線を発する半導体ボディ１４が成長されている。この種の放射線を発する半導体ボディ１４の構造はそれ自体公知であり、本発明に対して重要ではないため、詳細に記載しない。
【００４１】
半導体ボディ１４の、基体１２と反対側の面上に、高い反射性のミラー層１６及びコンタクト金属層１８が設置されている。電流は、半導体ボディ１４の放射線を発する層内へ、一方で背面コンタクト２０を介して、他方でハンダで覆われた支持体３０，３２を介して供給され、この支持体上に発光ダイオードチップ１０はフリップ−チップ−マウンティングによって設置されている。
【００４２】
ハンダ金属３２と基体１２との間に、放射線を発する層を通過して流れる電流の割合を減少させてしまう寄生接続が生じるのを防止するために、図１の実施例では２つの絶縁手段が講じられている。一方は誘電性の不動態層４０が半導体ボディ１４の露出した側面及び基体１２の表面の大部分に設置されている（図１は縮尺に従っていない）。しかしながら、不動態層４０は、ウェハ結合体からチップを切り離す際に剥離するのを抑制するために、チップの縁部から一定の間隔を置いて終わっている。この領域内で、この実施例において第２の手段として水素イオン注入が実施され、この水素イオン注入は半導体ボディ１４を取り囲む領域４２内の電気抵抗を明らかに高める。金−コンタクト層１８はこの場合に注入マスクとして用いることができる。
【００４３】
ＳｉＣ−基体内での水素イオンの大きな侵入深さのために、高抵抗領域４２はチップの切り離しの後に基体の側面に沿って数マイクロメーター延在している。それにより、図１の右側部分の引用符号３４により示したような、発光ダイオードチップにとって無害なハンダによるチップの側面の適度な濡れが残留する。
【００４４】
他の実施例を図２に図示する。同じ部材は、図１と同様の引用符号で示し、さらに特に説明しない。例２の実施例の場合には、不動態層４０の設置後に、ポリイミド層４４をウェハ結合体の発光ダイオードチップ上に設置しかつ平坦化するため、ポリイミド層４４はＧａＮ−材料１４間の中間空間をこの材料の上端部まで充填している。ポリイミド層４４は弾性であるため、発光ダイオードチップはポリマー層と一緒に破断せずに分離できる。発光ダイオードチップのフリップ−チップ−マウンティングの後に、ポリイミド層４４は基体縁部がハンダ３２内へ沈み込むのを抑制する。
【００４５】
図３は本発明による発光ダイオードチップの他の実施例を示す。この図においても図１と同様の部材は同じ引用符号で示す。前記の実施例においてと同様に、図３の実施例においてもウェハ結合体中に不動態層４０が設置される。チップの切り離しの後に、次いで発光ダイオードチップをアルキルクロロシランからなる溶液に浸漬し、ほぼ全体の基体表面を覆う絶縁性の分子層４６が形成される。この場合に、アルキルクロロシランのＳｉ−Ｃｌ−結合は、ＳｉＣ−基体１２の表面と分子とを結合させ、アルキル基は表面の濡れを抑制する。コンタクト１８，２０の被覆は、この分子の化学的選択性により回避できるか又はこの被覆はハンダの溶融時に分解する。分子層が１分子層又は数分子層の厚さであるため、基体１２の光学的透明性に不利な影響を及ぼさない。
【００４６】
また、２つの鎖端に反応性のクロロシラン基を有する短鎖のフルオロアルキル−化合物、例えばＳｉＣｌ３−（ＣＨＦ）ｎ−ＳｉＣｌ３を使用することができる。水を含まない環境中で発光ダイオードチップ上に塗布する際に、鎖の一方の端部が半導体表面と付着する。引き続き発光ダイオードチップは湿った環境に置かれ、外側に向いているＳｉＣｌ基はＳｉ−Ｏ−Ｓｉ架橋を介して相互に架橋し、ハンダにより濡れないＳｉＯ表面が形成される。
【００４７】
本発明の他の実施例を図４に示す。この図では不動態層４０上に特別なノンウェッティング層４８が設置されている。この場合に、ノンウェッティング層４８は上記のアルキルクロロシランからなる層であることができ、これは溶融したハンダ３２に濡れない特性を有する。チップの傾斜時に、大きな接触面によってわずかな間隔の側でチップを立て直す反発力が生じる。この結果として、チップはいわばハンダ３２上に浮遊する（符号５０）。
【００４８】
未保護の基体縁部とハンダ層３２との距離をより確実な絶縁のためにさらになお拡張すべき場合には、切り離しの前にウェハ結合体上に付加的に数マイクロメータの深さの分離トレンチ５２を発光ダイオードチップ１０，１０′の間で構造化することができる（図５ａ）。電気的な不動態層４０もしくは上記の注入領域４２、充填層４４、絶縁性の分子層４６又はノンウェッティング層４８はこのトレンチ５２内にまで入り込む。図５ｂに示したように、発光ダイオードチップの分離後に、チップの縁部に後退した領域５４が残留し、この領域はハンダ３２に対して拡大した距離５６を有するため、チップとの接触の確率が低下する。
【００４９】
図６は本発明の作用を図示するために、２種の発光ダイオードについて、縦軸にプロットされた発光効率の、縦軸にプロットされた供給された作動電流の関数としての依存性を示す。発光曲線６０は、この場合に、分路を有する発光ダイオードの発光曲線であり、この場合に発光は作動電流ＩＮで遅れて初めて生じる。それに対して分路を有していない本発明による発光ダイオードの曲線６２は、発光の迅速な発生を示し、それぞれの作動電流において、分路を有する発光ダイオードよりもより高い出力効率を示す。
【００５０】
全ての実施例の場合に、コンタクト上にハンダ層が設けられているか、又は設けることができ、かつこの種の発光ダイオードはそれぞれハンダフリーの支持体上にマウントすることもできる。
【００５１】
発明の詳細な説明、図面並びに特許請求の範囲に開示された本発明の特徴は、本発明の実現のためにそれ自体で並びにそれぞれ可能な組み合わせ形で重要であると解釈される。
【図面の簡単な説明】
【図１】本発明の実施例による、ハンダで覆われた支持体上にマウントした発光ダイオードチップの図式的な断面図
【図２】本発明の他の実施例による、ハンダで覆われた支持体上にマウントした発光ダイオードチップの図式的な断面図
【図３】本発明の他の実施例による、ハンダで覆われた支持体上にマウントした発光ダイオードチップの図式的な断面図
【図４】本発明の他の実施例による、ハンダで覆われた支持体上にマウントした発光ダイオードチップの図式的な断面図
【図５】５ａはウェハ結合体から分離する前の本発明の実施例による複数の発光ダイオードチップの図式的な断面図を示し、５ｂは５ａのウェハ結合体から切り離しかつハンダで覆われた支持体上にフリップ−チップ−マウンティングした後の発光ダイオードチップの図式的な断面図
【図６】分路を有する発光ダイオードと本発明による発光ダイオードとについての作動電流に依存する発光出力を比較したグラフ
【符号の説明】
１０ 発光ダイオードチップ、 １２ 基体、 １４ 半導体ボディ、 １６ミラー層、 １８ コンタクト、 ２０ コンタクト、 ３０，３２ 支持体、 ４０，４２，４４，４６，４８ 絶縁材料
Claims (27)
- ハンダで覆われた支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップであって、前記のチップは、
導電性基体（１２）と
光子を発光する活性区域を有し、かつ下面で前記の基体（１２）と結合している半導体ボディ（１４）と、
チップのフリップ−チップ−マウンティング時にハンダで覆われた支持体（３０，３２）と導電性の接続を製造するための、半導体ボディ（１４）の上面に配置されたコンタクト（１８）とを備えた形式のものにおいて、
チップのフリップ−チップ−マウンティング時に半導体ボディ（１４）及び基体（１２）の露出面をハンダで覆われた支持体（３０，３２）から電気的に絶縁するために、チップ上に絶縁材料（４０，４２，４４，４６，４８）が設けられていて、
絶縁材料がノンウェッティング層（４８）を有し、この層は溶融したハンダにより濡れずかつ同時に半導体ボディ（１４）の露出面を覆う電気的不動態層であることを特徴とする、ハンダで覆われた支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ。 - 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップであって、前記のチップは、
導電性基体（１２）と
光子を発光する活性区域を有し、かつ下面で前記の基体（１２）と結合している半導体ボディ（１４）と、
チップのフリップ−チップ−マウンティング時に支持体（３０）と導電性の接続を製造するための、半導体ボディ（１４）の上面に配置されたコンタクト（１８）とを備えた形式のものにおいて、
前記のコンタクト上にハンダ層が設けられており、かつ
チップのフリップ−チップ−マウンティング時に半導体ボディ（１４）及び基体（１２）の露出面を前記のハンダ層から電気的に絶縁するために、チップ上に絶縁材料（４０，４２，４４，４６，４８）が設けられていて、
絶縁材料がノンウェッティング層（４８）を有し、この層は溶融したハンダにより濡れずかつ同時に半導体ボディ（１４）の露出面を覆う電気的不動態層であることを特徴とする、支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ。 - 絶縁材料がさらに基体（１２）の表面に近い部分領域（４２）有し、この部分領域内で基体（１２）の導電性が低下されている、請求項１又は２記載の発光ダイオードチップ。
- 基体（１２）の表面付近の部分領域（４２）の導電性はイオン注入により低下されている、請求項３記載の発光ダイオードチップ。
- 導電性は水素イオン又は酸素イオンのイオン注入により低下されている、請求項４記載の発光ダイオードチップ。
- 基体（１２）の表面付近の部分領域（４２）の導電性は酸素の拡散侵入により低下されている、請求項３記載の発光ダイオードチップ。
- 絶縁材料は、チップのフリップ−チップ−マウンティング時に基体（１２）と支持体（３０）との間の中間空間を充填するために不動態層（４０）及び基体（１２）上に設けられた絶縁性の充填層（４４）を有する、請求項１又は２記載の発光ダイオードチップ。
- 絶縁性の充填層（４４）が弾性ポリマーを有する、請求項７記載の発光ダイオードチップ。
- 絶縁性の充填層（４４）がポリイミドを有する、請求項７又は８記載の発光ダイオードチップ。
- 半導体ボディ（１４）の上面で同じ高さを有するために、絶縁性の充填層（４４）は平坦化されている、請求項７から９までのいずれか１項記載の発光ダイオードチップ。
- 絶縁材料が、さらに、薄い絶縁性の分子層（４６）を有し、この分子層は基体（１２）のほぼ全体の露出表面を覆っている、請求項１又は２記載の発光ダイオードチップ。
- 絶縁性の分子層（４６）は２つの官能基を有する分子を有し、この基の一方は基板（１２）に付着し、他方は表面を遮閉する、請求項１１記載の発光ダイオードチップ。
- 分子層（４６）はアルキルクロロシラン、有利にフッ素化されたアルキルクロロシランを有する、請求項１１又は１２記載の発光ダイオードチップ。
- 分子層（４６）は１分子層又は数分子層の厚さである、請求項１１から１３までのいずれか１項記載の発光ダイオードチップ。
- 基体はチップの周囲に沿って分離トレンチ（５２）を有し、絶縁材料（４０，４２，４４，４６，４８）は分離トレンチ（５２）内にまで延在している、請求項１から１４までのいずれか１項記載の発光ダイオードチップ。
- 基体（１２）は主にＳｉＣからなる、請求項１から１５までのいずれか１項記載の発光ダイオードチップ。
- ＧａＮをベースとする半導体ボディ（１４）が形成されている、請求項１から１６までのいずれか１項記載の発光ダイオードチップ。
- ハンダで覆われた支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップを製造するにあたり、光子を発する活性区域を有する半導体ボディを備えた導電性の基体を準備し、その際、半導体ボディは下面で基体と結合しており、かつ上面にはチップのフリップ−チップ−マウンティング時にハンダで覆われた支持体との導電性の接続を製造するためのコンタクトを有する発光ダイオードチップの製造方法において、チップのフリップ−チップ−マウンティング時にハンダで覆われた支持体から半導体ボディ及び基体の露出面を電気的に絶縁するために、絶縁材料をチップ内に導入するかまたはチップ上に設置し、絶縁材料がノンウェッティング層（４８）を有し、この層は溶融したハンダにより濡れずかつ同時に半導体ボディ（１４）の露出面を覆う電気的不動態層であることを特徴とする、ハンダで覆われた支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップの製造方法。
- 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップを製造するにあたり、光子を発する活性区域を有する半導体ボディを備えた導電性の基体を準備し、その際、半導体ボディは下面で基体と結合しており、かつ上面にはチップのフリップ−チップ−マウンティング時に支持体との導電性の接続を製造するためのコンタクトを有する発光ダイオードチップの製造方法において、前記のコンタクト上にハンダ層を設け、かつチップのフリップ−チップ−マウンティング時にハンダ層から半導体ボディ及び基体の露出面を電気的に絶縁するために、絶縁材料をチップ内に導入するかまたはチップ上に設置し、絶縁材料がノンウェッティング層（４８）を有し、この層は溶融したハンダにより濡れずかつ同時に半導体ボディ（１４）の露出面を覆う電気的不動態層であることを特徴とする、支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップの製造方法。
- 基体の導電性を表面付近の部分領域内で低下させ、特に基体内へ酸素をイオン注入又は拡散侵入させることにより低下させる、請求項１８又は１９記載の方法。
- 基体の導電性を水素イオン又は酸素イオンの注入により低下させる、請求項２０記載の方法。
- 不動態層上及び基体上に絶縁性の充填層を設置し、この層はチップのフリップ−チップ−マウンティング時に基体と支持体との間の中間空間を充填する、請求項２１記載の方法。
- ウェハ結合体から個々の発光ダイオードチップを分離する前に絶縁性の充填層を設置する、請求項２２記載の方法。
- 絶縁性の充填層を弾性ポリマー、特にポリイミドのスピンコーティング及び平坦化によって設置する、請求項２２又は２３記載の方法。
- 基体表面がほぼ完全に絶縁性の分子の薄い層で、特にアルキルクロロシラン又はフッ素化されたアルキルクロロシランの薄い層で覆われている、請求項１８又は１９記載の方法。
- 分子の溶液中に切り離された発光ダイオードチップを浸漬することにより薄い分子層を設置する、請求項２５記載の方法。
- ウェハ結合体から分離する前に個々の発光ダイオードチップの間にトレンチを導入し、そのトレンチに沿って個々の発光ダイオードチップを分離し、絶縁材料をトレンチ内にまで延在するように設ける、請求項１８から２６までのいずれか１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10214210A DE10214210B4 (de) | 2002-03-28 | 2002-03-28 | Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung |
| DE10214210.6 | 2002-03-28 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009298860A Division JP5328636B2 (ja) | 2002-03-28 | 2009-12-28 | 発光ダイオードチップ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303992A JP2003303992A (ja) | 2003-10-24 |
| JP4763226B2 true JP4763226B2 (ja) | 2011-08-31 |
Family
ID=28798310
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003091015A Expired - Fee Related JP4763226B2 (ja) | 2002-03-28 | 2003-03-28 | 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 |
| JP2009298860A Expired - Fee Related JP5328636B2 (ja) | 2002-03-28 | 2009-12-28 | 発光ダイオードチップ及びその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009298860A Expired - Fee Related JP5328636B2 (ja) | 2002-03-28 | 2009-12-28 | 発光ダイオードチップ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6927425B2 (ja) |
| JP (2) | JP4763226B2 (ja) |
| DE (1) | DE10214210B4 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10214210B4 (de) * | 2002-03-28 | 2011-02-10 | Osram Opto Semiconductors Gmbh | Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung |
| US7462861B2 (en) * | 2004-04-28 | 2008-12-09 | Cree, Inc. | LED bonding structures and methods of fabricating LED bonding structures |
| US8174037B2 (en) | 2004-09-22 | 2012-05-08 | Cree, Inc. | High efficiency group III nitride LED with lenticular surface |
| JP4121536B2 (ja) | 2004-09-27 | 2008-07-23 | 松下電器産業株式会社 | 半導体発光素子、その製造方法及びその実装方法、並びに発光装置 |
| WO2006061763A1 (en) * | 2004-12-09 | 2006-06-15 | Koninklijke Philips Electronics N.V. | Illumination system |
| US8188596B2 (en) | 2007-02-09 | 2012-05-29 | Infineon Technologies Ag | Multi-chip module |
| DE102012102847A1 (de) | 2012-04-02 | 2013-10-02 | Osram Opto Semiconductors Gmbh | Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements |
| JP6107024B2 (ja) * | 2012-09-26 | 2017-04-05 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
| TWI539164B (zh) * | 2013-11-22 | 2016-06-21 | 財團法人工業技術研究院 | 塗佈探針及其製作方法 |
| DE102016116451A1 (de) | 2016-09-02 | 2018-03-08 | Osram Opto Semiconductors Gmbh | Elektrisch leitfähiges Kontaktelement für ein optoelektronisches Bauelement, optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| DE102017106508A1 (de) * | 2017-03-27 | 2018-09-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Herstellungsverfahren |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216704Y2 (ja) * | 1972-04-11 | 1977-04-14 | ||
| JPS61222136A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | 高分子絶縁超薄膜 |
| JPS611083A (ja) * | 1985-06-03 | 1986-01-07 | Hitachi Ltd | 半導体レーザダイオードの電極構造 |
| JPS62122290A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 発光素子 |
| JPS6421988A (en) * | 1987-07-16 | 1989-01-25 | Mitsubishi Electric Corp | Semiconductor laser device |
| JPH01138777A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
| DE68927865T2 (de) | 1988-06-28 | 1997-07-31 | Matsushita Electric Ind Co Ltd | Verfahren zur Herstellung von aus monomolekularen Schichten aufgebauten Filmen unter Anwendung von Silanen, die Acetylen- bindungen enthalten |
| JPH02231783A (ja) * | 1989-03-03 | 1990-09-13 | Mitsubishi Electric Corp | 半導体レーザおよびその製造方法 |
| JP2629987B2 (ja) | 1989-05-11 | 1997-07-16 | ティアツク株式会社 | ディスク装置 |
| JPH0323980A (ja) | 1989-06-21 | 1991-01-31 | Canon Inc | 熱転写サーマルプリンタ |
| JPH0373471U (ja) * | 1989-11-17 | 1991-07-24 | ||
| JP3023980B2 (ja) | 1990-09-21 | 2000-03-21 | 株式会社ユニシアジェックス | 内燃機関の動弁装置 |
| JPH04236468A (ja) * | 1991-01-18 | 1992-08-25 | Toshiba Corp | 光通信用発光ダイオ−ド素子 |
| JPH05110203A (ja) * | 1991-10-15 | 1993-04-30 | Mitsubishi Electric Corp | 半導体レーザ装置およびその製造方法 |
| JPH05218586A (ja) * | 1992-02-04 | 1993-08-27 | Mitsubishi Electric Corp | 半導体レーザ装置およびその製造方法 |
| JPH07335122A (ja) * | 1994-06-09 | 1995-12-22 | Hitachi Ltd | 撥水，撥油処理膜の形成方法とその装置および画像表示装置 |
| US5579573A (en) * | 1994-10-11 | 1996-12-03 | Ford Motor Company | Method for fabricating an undercoated chip electrically interconnected to a substrate |
| JPH08119678A (ja) * | 1994-10-18 | 1996-05-14 | Nippon Sheet Glass Co Ltd | 撥水防汚性ガラスの製造方法 |
| JPH08172238A (ja) * | 1994-12-16 | 1996-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ素子の製法 |
| US5930642A (en) * | 1997-06-09 | 1999-07-27 | Advanced Micro Devices, Inc. | Transistor with buried insulative layer beneath the channel region |
| JPH1168153A (ja) * | 1997-08-08 | 1999-03-09 | Hitachi Ltd | 発光ダイオードおよびその製造方法 |
| JPH1197742A (ja) * | 1997-09-22 | 1999-04-09 | Nichia Chem Ind Ltd | 窒化物半導体素子 |
| JP3349931B2 (ja) * | 1997-10-30 | 2002-11-25 | 松下電器産業株式会社 | 半導体レーザ装置の製造方法 |
| JPH11251360A (ja) * | 1998-03-04 | 1999-09-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3331957B2 (ja) * | 1998-03-31 | 2002-10-07 | 株式会社豊田中央研究所 | 被処理構造体の表面処理方法 |
| JP2000124540A (ja) * | 1998-10-16 | 2000-04-28 | Fuji Photo Film Co Ltd | 半導体発光素子 |
| DE19900052A1 (de) * | 1999-01-04 | 2000-07-13 | Siemens Ag | Halbleiterchip und Verfahren zur Herstellung |
| JP2001024280A (ja) * | 1999-07-13 | 2001-01-26 | Oki Electric Ind Co Ltd | 半導体光機能素子 |
| JP4382912B2 (ja) * | 1999-08-26 | 2009-12-16 | 昭和電工株式会社 | ＡｌＧａＩｎＰ発光ダイオード |
| US6326646B1 (en) * | 1999-11-24 | 2001-12-04 | Lucent Technologies, Inc. | Mounting technology for intersubband light emitters |
| JP2001267555A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6740906B2 (en) * | 2001-07-23 | 2004-05-25 | Cree, Inc. | Light emitting diodes including modifications for submount bonding |
| DE10214210B4 (de) * | 2002-03-28 | 2011-02-10 | Osram Opto Semiconductors Gmbh | Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung |
-
2002
- 2002-03-28 DE DE10214210A patent/DE10214210B4/de not_active Expired - Fee Related
-
2003
- 2003-03-28 US US10/401,825 patent/US6927425B2/en not_active Expired - Lifetime
- 2003-03-28 JP JP2003091015A patent/JP4763226B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-18 US US11/184,239 patent/US7663155B2/en not_active Expired - Fee Related
-
2009
- 2009-12-28 JP JP2009298860A patent/JP5328636B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP5328636B2 (ja) | 2013-10-30 |
| JP2003303992A (ja) | 2003-10-24 |
| US20030213965A1 (en) | 2003-11-20 |
| US20050248032A1 (en) | 2005-11-10 |
| JP2010074195A (ja) | 2010-04-02 |
| DE10214210B4 (de) | 2011-02-10 |
| US6927425B2 (en) | 2005-08-09 |
| DE10214210A1 (de) | 2003-11-06 |
| US7663155B2 (en) | 2010-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5328636B2 (ja) | 発光ダイオードチップ及びその製造方法 | |
| JP7134198B2 (ja) | 発光デバイスを支持基板に取り付ける方法 | |
| US7632691B2 (en) | Surface mountable chip | |
| US6998642B2 (en) | Series connection of two light emitting diodes through semiconductor manufacture process | |
| CN101743648B (zh) | Led形成期间的衬底移除 | |
| US6900068B2 (en) | Light emitting diode and method of making the same | |
| JP3996408B2 (ja) | 半導体発光素子およびその製造方法 | |
| KR100652133B1 (ko) | 플립칩 구조의 발광 소자 | |
| CN103069589B (zh) | 发光器件、发光结构及其制造方法 | |
| US20100230711A1 (en) | Flip-chip semiconductor optoelectronic device and method for fabricating the same | |
| US9111950B2 (en) | Process for preparing a semiconductor structure for mounting | |
| JP2019114804A (ja) | 支持基板に接合された発光デバイス | |
| US9142743B2 (en) | High temperature gold-free wafer bonding for light emitting diodes | |
| KR101542678B1 (ko) | 실리콘 기판상에 성장시킨 저 결함 n-형 층을 갖는 LED | |
| US20100059781A1 (en) | Semiconductor light-emitting element and method of manufacturing same | |
| US20110037051A1 (en) | Optimization of polishing stop design | |
| WO2010010485A1 (en) | Semiconductor light emitting device including a window layer and a light-directing structure | |
| US20100224890A1 (en) | Light emitting diode chip with electrical insulation element | |
| KR20170010405A (ko) | 반도체 발광 디바이스 상에 유전체 층을 형성하는 방법 | |
| US6657238B2 (en) | Light emitting diode and illuminator using the same | |
| KR100632006B1 (ko) | 발광다이오드 패키지 | |
| KR20110138839A (ko) | 수직구조 발광다이오드 및 이의 제조방법 | |
| JP2005051233A (ja) | 半導体発光装置およびその製造方法 | |
| KR102328383B1 (ko) | 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩 | |
| KR101128261B1 (ko) | 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4763226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |