JPH08172238A - 半導体レーザ素子の製法 - Google Patents
半導体レーザ素子の製法Info
- Publication number
- JPH08172238A JPH08172238A JP6313312A JP31331294A JPH08172238A JP H08172238 A JPH08172238 A JP H08172238A JP 6313312 A JP6313312 A JP 6313312A JP 31331294 A JP31331294 A JP 31331294A JP H08172238 A JPH08172238 A JP H08172238A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- algaas
- laser device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 歩留りが良く電気的短絡による信頼性劣化の
ない、ジャンクションダウンでサブマウント上に実装さ
れる半導体レーザ素子の製法を提供すること。 【構成】 ｎ+ −ＧａＡｓ基板１上にｎ−ＧａＡｓバッ
ファ層２、ｎ−ＡｌＧａＡｓクラッド層３、ＡｌＧａＡ
ｓガイド層４、ＡｌＧａＡｓＳＣＨ層５、ＩｎＧａＡｓ
歪量子井戸活性層６、ＡｌＧａＡｓＳＣＨ層７、ＡｌＧ
ａＡｓＳＣＨ層８、ＡｌＧａＡｓガイド層８、ｐ−Ａｌ
ＧａＡｓクラッド層９、ｐ+ −ＧａＡｓコンタクト層を
順次エピタキシャル成長し、ホトリソグラフィーにより
層９に達するエッチングを行いリッジ１１を形成する。
その両側に共振器方向にチッピング用劈開溝１２を形成
し、３μｍ程度の深さまでエッチングし、絶縁膜（Ｓｉ
Ｏ2）１３を表面全体にスパッタ形成し、その上にｐ電
極１４を設け、基板の反対面にｎ電極を設ける。溝１２
に沿って劈開し素子とする。
ない、ジャンクションダウンでサブマウント上に実装さ
れる半導体レーザ素子の製法を提供すること。 【構成】 ｎ+ −ＧａＡｓ基板１上にｎ−ＧａＡｓバッ
ファ層２、ｎ−ＡｌＧａＡｓクラッド層３、ＡｌＧａＡ
ｓガイド層４、ＡｌＧａＡｓＳＣＨ層５、ＩｎＧａＡｓ
歪量子井戸活性層６、ＡｌＧａＡｓＳＣＨ層７、ＡｌＧ
ａＡｓＳＣＨ層８、ＡｌＧａＡｓガイド層８、ｐ−Ａｌ
ＧａＡｓクラッド層９、ｐ+ −ＧａＡｓコンタクト層を
順次エピタキシャル成長し、ホトリソグラフィーにより
層９に達するエッチングを行いリッジ１１を形成する。
その両側に共振器方向にチッピング用劈開溝１２を形成
し、３μｍ程度の深さまでエッチングし、絶縁膜（Ｓｉ
Ｏ2）１３を表面全体にスパッタ形成し、その上にｐ電
極１４を設け、基板の反対面にｎ電極を設ける。溝１２
に沿って劈開し素子とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ素子の製
法、特にジャンクションダウンで実装される半導体レー
ザ素子の製法に関する。
法、特にジャンクションダウンで実装される半導体レー
ザ素子の製法に関する。
【０００２】
【従来の技術】従来、サブマウント上にジャンクション
ダウンで実装されている半導体レーザ素子を有する半導
体レーザ装置が、種々提案されている。
ダウンで実装されている半導体レーザ素子を有する半導
体レーザ装置が、種々提案されている。
【０００３】このような半導体レーザ装置によれば、レ
ーザ動作中の活性層からの発熱に対する熱抵抗を低減す
ることができるので、高出力動作での活性層の温度上昇
を抑制することができる。レーザ活性層の温度上昇は転
位の増殖によるダークライン劣化を誘発するため、その
抑制は半導体レーザ装置にとっての重要な課題とされて
いる。このため、サブマウント上にジャンクションダウ
ンで実装されている半導体レーザ素子を有する構造とす
ることにより安定で信頼性の高い半導体レーザ装置を実
現することができる。
ーザ動作中の活性層からの発熱に対する熱抵抗を低減す
ることができるので、高出力動作での活性層の温度上昇
を抑制することができる。レーザ活性層の温度上昇は転
位の増殖によるダークライン劣化を誘発するため、その
抑制は半導体レーザ装置にとっての重要な課題とされて
いる。このため、サブマウント上にジャンクションダウ
ンで実装されている半導体レーザ素子を有する構造とす
ることにより安定で信頼性の高い半導体レーザ装置を実
現することができる。
【０００４】ところで、従来のサブマウント上にジャン
クションダウンで実装される半導体レーザ素子の製法に
おいては、該半導体レーザ素子をレーザアレイバー形状
から個々のレーザチップに分離する場合、ジャンクショ
ンに近い半導体層の被マウント面のエッジ部に先端の鋭
利な劈開刃をあて劈開していた。次に、この半導体レー
ザ素子をサブマウント上に実装するために、予めサブマ
ウント上に形成されたプリフォーム材薄膜上に半導体素
子をジャンクションダウン状態で載せ、プリフォーム材
薄膜に熱を加えることによりマウントしていた。
クションダウンで実装される半導体レーザ素子の製法に
おいては、該半導体レーザ素子をレーザアレイバー形状
から個々のレーザチップに分離する場合、ジャンクショ
ンに近い半導体層の被マウント面のエッジ部に先端の鋭
利な劈開刃をあて劈開していた。次に、この半導体レー
ザ素子をサブマウント上に実装するために、予めサブマ
ウント上に形成されたプリフォーム材薄膜上に半導体素
子をジャンクションダウン状態で載せ、プリフォーム材
薄膜に熱を加えることによりマウントしていた。
【０００５】
【発明が解決しようとする課題】上述した従来のサブマ
ウント上にジャンクションダウンで実装される半導体レ
ーザ素子の製法の場合、半導体レーザ素子をレーザアレ
イバー形状から個々のレーザチップに分離するに当り、
ジャンクションに近い被マウント面のエッジ部に先端の
鋭利な劈開刃をあて劈開していた。ところが、現実の劈
開刃の刃先は劈開しようとしている結晶面間隔に対して
非常に大きい有限の厚さをもっているため、劈開刃をあ
て圧力を加えた被マウント面エッジ部近傍では劈開刃に
よるダメージが残る部分が生じることが問題とされてい
た。またこの状態でサブマウント上にジャンクションダ
ウンで実装されるに当たり、予めサブマウント上に形成
されたプリフォーム材薄膜上に半導体レーザ素子をジャ
ンクションダウン状態で載せ、プリフォーム材薄膜に熱
を加えることによりマウントされる場合、上記劈開ダメ
ージ部にプリフォーム材が回り込み電気的に短絡してし
まうという欠点を有していた。このためジャンクション
ダウンで実装される半導体レーザ素子は歩留りが悪く、
電気的短絡による信頼性劣化が問題とされていた。
ウント上にジャンクションダウンで実装される半導体レ
ーザ素子の製法の場合、半導体レーザ素子をレーザアレ
イバー形状から個々のレーザチップに分離するに当り、
ジャンクションに近い被マウント面のエッジ部に先端の
鋭利な劈開刃をあて劈開していた。ところが、現実の劈
開刃の刃先は劈開しようとしている結晶面間隔に対して
非常に大きい有限の厚さをもっているため、劈開刃をあ
て圧力を加えた被マウント面エッジ部近傍では劈開刃に
よるダメージが残る部分が生じることが問題とされてい
た。またこの状態でサブマウント上にジャンクションダ
ウンで実装されるに当たり、予めサブマウント上に形成
されたプリフォーム材薄膜上に半導体レーザ素子をジャ
ンクションダウン状態で載せ、プリフォーム材薄膜に熱
を加えることによりマウントされる場合、上記劈開ダメ
ージ部にプリフォーム材が回り込み電気的に短絡してし
まうという欠点を有していた。このためジャンクション
ダウンで実装される半導体レーザ素子は歩留りが悪く、
電気的短絡による信頼性劣化が問題とされていた。
【０００６】本発明の目的は、上述した欠点のない、新
規なサブマウント上にジャンクションダウンで実装され
る半導体レーザ素子の製法を提供することにある。
規なサブマウント上にジャンクションダウンで実装され
る半導体レーザ素子の製法を提供することにある。
【０００７】
【課題を解決するための手段】本発明によるサブマウン
ト上にジャンクションダウンで実装されている半導体レ
ーザ素子の製法は、該半導体レーザ素子の被マウント面
に絶縁膜で覆われたプリフォーム材の回り込まない程度
の深さまでのエッチングにより形成されたチッピング用
劈開溝を形成する工程を有することを主要な特徴とす
る。
ト上にジャンクションダウンで実装されている半導体レ
ーザ素子の製法は、該半導体レーザ素子の被マウント面
に絶縁膜で覆われたプリフォーム材の回り込まない程度
の深さまでのエッチングにより形成されたチッピング用
劈開溝を形成する工程を有することを主要な特徴とす
る。
【０００８】すなわち、本発明の第１の解決手段に従う
半導体レーザ素子の製法は、サブマウント上にジャンク
ションダウン形態で実装される半導体レーザ素子におい
て、該半導体レーザ素子の被マウント面にエッチングに
より共振器方向に平行な溝を形成する工程と、該エッチ
ング溝を絶縁膜で被覆する工程と、該エッチング溝部を
劈開する工程を有することを特徴とする。
半導体レーザ素子の製法は、サブマウント上にジャンク
ションダウン形態で実装される半導体レーザ素子におい
て、該半導体レーザ素子の被マウント面にエッチングに
より共振器方向に平行な溝を形成する工程と、該エッチ
ング溝を絶縁膜で被覆する工程と、該エッチング溝部を
劈開する工程を有することを特徴とする。
【０００９】本発明の第２の解決手段に従う半導体レー
ザ素子の製法は、前記第１の解決手段に従う製法におい
て、エッチング溝の深さが２μｍ以上であることを特徴
とする。
ザ素子の製法は、前記第１の解決手段に従う製法におい
て、エッチング溝の深さが２μｍ以上であることを特徴
とする。
【００１０】
【作用】本発明に従う半導体レーザ素子の製法では、サ
ブマウント上にジャンクションダウンで実装される半導
体レーザ素子の被マウント面に絶縁膜で覆われたプリフ
ォーム材の回り込まない程度の深さまでのチッピング用
劈開溝をエッチングにより形成し、この劈開溝部を劈開
し個々のレーザ素子に分離する。通常のレーザではプリ
フォーム材として３μｍ程度の厚さのＡｕ−Ｓｎ合金が
用いられている。また半導体レーザ素子の被マウント面
には１μｍ程度の厚さの金電極が形成されている。この
ためチッピング用劈開溝としては２μｍ以上の深さにす
ることにより、この半導体レーザ素子をサブマウント上
にジャンクションダウンで実装した場合でも、劈開ダメ
ージ部にプリフォーム材が回り込んで電気的に短絡する
ことなしにマウントすることが可能となる。このため、
ジャンクションダウンで実装されている半導体レーザ装
置が歩留り良く製作でき、信頼性の高い高出力半導体レ
ーザ装置を提供することができる。
ブマウント上にジャンクションダウンで実装される半導
体レーザ素子の被マウント面に絶縁膜で覆われたプリフ
ォーム材の回り込まない程度の深さまでのチッピング用
劈開溝をエッチングにより形成し、この劈開溝部を劈開
し個々のレーザ素子に分離する。通常のレーザではプリ
フォーム材として３μｍ程度の厚さのＡｕ−Ｓｎ合金が
用いられている。また半導体レーザ素子の被マウント面
には１μｍ程度の厚さの金電極が形成されている。この
ためチッピング用劈開溝としては２μｍ以上の深さにす
ることにより、この半導体レーザ素子をサブマウント上
にジャンクションダウンで実装した場合でも、劈開ダメ
ージ部にプリフォーム材が回り込んで電気的に短絡する
ことなしにマウントすることが可能となる。このため、
ジャンクションダウンで実装されている半導体レーザ装
置が歩留り良く製作でき、信頼性の高い高出力半導体レ
ーザ装置を提供することができる。
【００１１】
【実施例】次に、添付図面を参照して、本発明の実施例
を述べる。
を述べる。
【００１２】図１は、本発明の実施例の半導体レーザ素
子の製法を示す工程図であり、（Ａ）〜（Ｅ）はそれぞ
れの工程における作製中の製品の断面図である。
子の製法を示す工程図であり、（Ａ）〜（Ｅ）はそれぞ
れの工程における作製中の製品の断面図である。
【００１３】図１（Ａ）において、１はｎ+ −ＧａＡｓ
基板、２はｎ−ＧａＡｓバッファ層、３はｎ−ＡｌＧａ
Ａｓクラッド層、４および８はＡｌＧａＡｓガイド層、
５および７はＡｌＧａＡｓＳＣＨ層、６はＩｎＧａＡｓ
歪量子井戸活性層、９はｐ−ＡｌＧａＡｓクラッド層、
１０はｐ+ −ＧａＡｓコンタクト層、１１はリッジ、１
２はチッピング用劈開溝、１３は絶縁膜、１４はｐ電
極、１５はｎ電極である。
基板、２はｎ−ＧａＡｓバッファ層、３はｎ−ＡｌＧａ
Ａｓクラッド層、４および８はＡｌＧａＡｓガイド層、
５および７はＡｌＧａＡｓＳＣＨ層、６はＩｎＧａＡｓ
歪量子井戸活性層、９はｐ−ＡｌＧａＡｓクラッド層、
１０はｐ+ −ＧａＡｓコンタクト層、１１はリッジ、１
２はチッピング用劈開溝、１３は絶縁膜、１４はｐ電
極、１５はｎ電極である。
【００１４】この構造を実現するために、まず、エピタ
キシャル結晶成長装置（ＭＯＣＶＤ法：有機金属気相成
長装置あるいはＭＢＥ法：分子線エピタキシー法）によ
り、エピ層２から１０までを成長する。ＭＯＣＶＤ法で
は、半導体薄膜成長用の原料としてトリメチルインジウ
ム（ＴＭＩ）、トリエチルガリウム（ＴＥＧ）、トリメ
チルアルミニウム（ＴＭＡ）、アルシン（ＡｓＨ3 ）
を、ｎ型ドーパントとして硫化セレン（Ｈ2 Ｓｅ）、ｐ
型ドーパントとしてジエチルジンク（ＤＥＺｎ）を利用
した。エピタキシャル成長温度は約７００℃、成長圧力
は約０．１気圧、キャリヤガスは水素である。ＭＢＥ法
では原料として金属ガリウム（Ｇａ）、金属インジウム
（Ｉｎ）、金属アルミニウム（Ａｌ）、砒素（Ａｓ固
体）を、ｎ型ドーパントとしてシリコン（Ｓｉ）、ｐ型
ドーパントとして亜鉛（Ｚｎ）を利用した。エピタキシ
ャル成長温度は約６５０℃、成長圧力は約１０-5Ｔｏｒ
ｒとしている。
キシャル結晶成長装置（ＭＯＣＶＤ法：有機金属気相成
長装置あるいはＭＢＥ法：分子線エピタキシー法）によ
り、エピ層２から１０までを成長する。ＭＯＣＶＤ法で
は、半導体薄膜成長用の原料としてトリメチルインジウ
ム（ＴＭＩ）、トリエチルガリウム（ＴＥＧ）、トリメ
チルアルミニウム（ＴＭＡ）、アルシン（ＡｓＨ3 ）
を、ｎ型ドーパントとして硫化セレン（Ｈ2 Ｓｅ）、ｐ
型ドーパントとしてジエチルジンク（ＤＥＺｎ）を利用
した。エピタキシャル成長温度は約７００℃、成長圧力
は約０．１気圧、キャリヤガスは水素である。ＭＢＥ法
では原料として金属ガリウム（Ｇａ）、金属インジウム
（Ｉｎ）、金属アルミニウム（Ａｌ）、砒素（Ａｓ固
体）を、ｎ型ドーパントとしてシリコン（Ｓｉ）、ｐ型
ドーパントとして亜鉛（Ｚｎ）を利用した。エピタキシ
ャル成長温度は約６５０℃、成長圧力は約１０-5Ｔｏｒ
ｒとしている。
【００１５】次に、図１（Ｂ）に示すようにコンタクト
層１０ならびにクラッド層９を加工して、幅１．５〜３
μｍ程度のリッジ１１を形成する。そのためにフォトリ
ソグラフィーでパターニングし、これをマスクにウエッ
トエッチングあるいはドライエッチングでコンタクト層
１０，クラッド層９をエッチングする。本発明の製造方
法の対象となる半導体レーザ素子はジャンクションダウ
ンで実装するため、被マウント面の平坦性を維持するた
めに、リッジ部近傍のみをエッチングするバンク構造と
している。エッチングの深さは横モードを考慮して決定
し、ガイド層８までエッチングする場合もある。次に、
図１（Ｃ）に示すようにレーザアレイバーの形状からレ
ーザチップを切り出す場合に用いられるチッピング用劈
開溝１２をエッチングにより形成する。そのためにフォ
トリソグラフィーでパターニングし、このパターンをマ
スクにウエットエッチングあるいはドライエッチングで
３μｍ程度の深さまでエッチングする。その後、マスク
を剥離し、スパッタリング等で絶縁膜１３（ＳｉＯ2
等）を表面全体に形成し、リッジ上部のＳｉＯ2 等の絶
縁膜をエッチオフした後（図１（Ｄ）、Ｃｒ／Ａｕある
いはＴｉ／Ｐｔ／Ａｕ等のｐ電極１４、ＡｕＧｅＮｉ等
のｎ電極１５を形成する。次に、オーミックシンターし
て電極部まで形成する（図１（Ｅ））。ここで、ｐ電極
の厚さは約１μｍとしている。その後、レーザアレイバ
ー形状に劈開し、この状態で光出力端面にはＡｌ2 Ｏ3
端層による反射防止膜を、他方の端面にはＳｉＯ2 ／α
−Ｓｉからなる高反射膜を形成する。次にチッピング用
劈開溝１２に沿ってレーザチップの形状にチッピングす
る。
層１０ならびにクラッド層９を加工して、幅１．５〜３
μｍ程度のリッジ１１を形成する。そのためにフォトリ
ソグラフィーでパターニングし、これをマスクにウエッ
トエッチングあるいはドライエッチングでコンタクト層
１０，クラッド層９をエッチングする。本発明の製造方
法の対象となる半導体レーザ素子はジャンクションダウ
ンで実装するため、被マウント面の平坦性を維持するた
めに、リッジ部近傍のみをエッチングするバンク構造と
している。エッチングの深さは横モードを考慮して決定
し、ガイド層８までエッチングする場合もある。次に、
図１（Ｃ）に示すようにレーザアレイバーの形状からレ
ーザチップを切り出す場合に用いられるチッピング用劈
開溝１２をエッチングにより形成する。そのためにフォ
トリソグラフィーでパターニングし、このパターンをマ
スクにウエットエッチングあるいはドライエッチングで
３μｍ程度の深さまでエッチングする。その後、マスク
を剥離し、スパッタリング等で絶縁膜１３（ＳｉＯ2
等）を表面全体に形成し、リッジ上部のＳｉＯ2 等の絶
縁膜をエッチオフした後（図１（Ｄ）、Ｃｒ／Ａｕある
いはＴｉ／Ｐｔ／Ａｕ等のｐ電極１４、ＡｕＧｅＮｉ等
のｎ電極１５を形成する。次に、オーミックシンターし
て電極部まで形成する（図１（Ｅ））。ここで、ｐ電極
の厚さは約１μｍとしている。その後、レーザアレイバ
ー形状に劈開し、この状態で光出力端面にはＡｌ2 Ｏ3
端層による反射防止膜を、他方の端面にはＳｉＯ2 ／α
−Ｓｉからなる高反射膜を形成する。次にチッピング用
劈開溝１２に沿ってレーザチップの形状にチッピングす
る。
【００１６】図２は、本発明の実施例に従う半導体レー
ザ素子の製法により得られた半導体レーザ素子を実装し
て作製された半導体レーザ装置を示す断面図である。図
中、１６はＡｕ／Ｓｎプリフォーム材、１７はヒートシ
ンクとしてのダイヤモンドサブマウントである。
ザ素子の製法により得られた半導体レーザ素子を実装し
て作製された半導体レーザ装置を示す断面図である。図
中、１６はＡｕ／Ｓｎプリフォーム材、１７はヒートシ
ンクとしてのダイヤモンドサブマウントである。
【００１７】図１の工程に従って半導体レーザ素子の実
装は、作製した半導体レーザ素子をジャンクションダウ
ンでダイヤモンドサブマウント上に実装することによっ
て行う。このためにプリフォーム材１６として３μｍ程
度のＡｕ（８０％）Ｓｎ（２０％）薄膜が被マウント面
に予め形成されているダイヤモンドサブマウント１７に
半導体レーザ素子を載せ、３００℃程度に加熱して固着
する。
装は、作製した半導体レーザ素子をジャンクションダウ
ンでダイヤモンドサブマウント上に実装することによっ
て行う。このためにプリフォーム材１６として３μｍ程
度のＡｕ（８０％）Ｓｎ（２０％）薄膜が被マウント面
に予め形成されているダイヤモンドサブマウント１７に
半導体レーザ素子を載せ、３００℃程度に加熱して固着
する。
【００１８】
【発明の効果】本発明の半導体レーザ素子の製法により
得られた、サブマウント上にジャンクションダウンで実
装される半導体レーザ素子は、該半導体レーザ素子の被
マウント面に絶縁膜で覆われたプリフォーム材の回り込
まない程度の深さまでのエッチングにより形成されたチ
ッピング用劈開溝を形成し、この劈開溝部を劈開し個々
のレーザ素子に分離することにより、この半導体レーザ
素子をサブマウント上にジャンクションダウンで実装し
た場合でも、劈開ダメージ部にプリフォーム材が回り込
んで電気的に短絡することなしにマウントすることが可
能となり、ジャンクションダウンで実装されている半導
体レーザ装置が歩留り良く作製でき、信頼性の高い高出
力半導体レーザ装置を提供することができる。
得られた、サブマウント上にジャンクションダウンで実
装される半導体レーザ素子は、該半導体レーザ素子の被
マウント面に絶縁膜で覆われたプリフォーム材の回り込
まない程度の深さまでのエッチングにより形成されたチ
ッピング用劈開溝を形成し、この劈開溝部を劈開し個々
のレーザ素子に分離することにより、この半導体レーザ
素子をサブマウント上にジャンクションダウンで実装し
た場合でも、劈開ダメージ部にプリフォーム材が回り込
んで電気的に短絡することなしにマウントすることが可
能となり、ジャンクションダウンで実装されている半導
体レーザ装置が歩留り良く作製でき、信頼性の高い高出
力半導体レーザ装置を提供することができる。
【図１】本発明に従う半導体レーザ素子の製法を示す工
程図であり、（Ａ）〜（Ｅ）はそれぞれの工程における
製品の断面図である。
程図であり、（Ａ）〜（Ｅ）はそれぞれの工程における
製品の断面図である。
【図２】本発明の実施例に従う半導体レーザ素子の製法
により得られた半導体レーザ素子を実装した半導体レー
ザ装置を示す断面図である。
により得られた半導体レーザ素子を実装した半導体レー
ザ装置を示す断面図である。
１ ｎ+ −ＧａＡｓ基板 ２ ｎ−ＧａＡｓバッファ層 ３ ｎ−ＡｌＧａＡｓクラッド層 ４ ＡｌＧａＡｓガイド層 ５ ＡｌＧａＡｓＳＣＨ層 ６ ＩｎＧａＡｓ歪量子井戸活性層 ７ ＡｌＧａＡｓＳＣＨ層 ８ ＡｌＧａＡｓガイド層 ９ ｐ−ＡｌＧａＡｓクラッド層 １０ ｐ+ −ＧａＡｓコンタクト層 １１ リッジ １２ チッピング用劈開溝 １３ 絶縁膜 １４ ｐ電極 １５ ｎ電極 １６ Ａｕ／Ｓｎプリフォーム材 １７ ダイヤモンドサブマウント（ヒートシンク）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉持 栄一 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (2)
- 【請求項１】 サブマウント上にジャンクションダウン
形態で実装される半導体レーザ素子において、該半導体
レーザ素子の被マウント面にエッチングにより共振器方
向に平行な溝を形成する工程と、 該エッチング溝を絶縁膜で被覆する工程と、 該エッチング溝部を劈開する工程を有することを特徴と
する半導体レーザ素子の製法。 - 【請求項２】 請求項１の半導体レーザ素子の製法にお
いて、エッチング溝の深さが２μｍ以上であることを特
徴とする半導体レーザ素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6313312A JPH08172238A (ja) | 1994-12-16 | 1994-12-16 | 半導体レーザ素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6313312A JPH08172238A (ja) | 1994-12-16 | 1994-12-16 | 半導体レーザ素子の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08172238A true JPH08172238A (ja) | 1996-07-02 |
Family
ID=18039713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6313312A Pending JPH08172238A (ja) | 1994-12-16 | 1994-12-16 | 半導体レーザ素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08172238A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242583A (ja) * | 1997-02-27 | 1998-09-11 | Sharp Corp | 半導体レーザ素子の製造方法および半導体レーザ装置 |
| US6268230B1 (en) | 1998-10-16 | 2001-07-31 | Fuji Photo Film Co., Ltd. | Semiconductor light emitting device |
| DE10214210A1 (de) * | 2002-03-28 | 2003-11-06 | Osram Opto Semiconductors Gmbh | Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung |
| JP2010098002A (ja) * | 2008-10-14 | 2010-04-30 | Sharp Corp | 半導体レーザ装置およびその製造方法 |
| JP2010098001A (ja) * | 2008-10-14 | 2010-04-30 | Sharp Corp | 半導体レーザ装置およびその製造方法 |
| JP2013033824A (ja) * | 2011-08-01 | 2013-02-14 | Sumitomo Electric Ind Ltd | 量子カスケード半導体レーザ、レーザ装置および量子カスケード半導体レーザの製造方法 |
| JP2016058573A (ja) * | 2014-09-10 | 2016-04-21 | 日亜化学工業株式会社 | 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置の製造方法 |
| WO2018180952A1 (ja) * | 2017-03-29 | 2018-10-04 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置 |
| WO2019026953A1 (ja) * | 2017-08-04 | 2019-02-07 | パナソニックＩｐマネジメント株式会社 | 半導体発光素子の製造方法及び半導体発光素子 |
| JP2021170686A (ja) * | 2017-03-27 | 2021-10-28 | 学校法人 名城大学 | 垂直共振器型発光素子及び垂直共振器型発光素子の製造方法 |
-
1994
- 1994-12-16 JP JP6313312A patent/JPH08172238A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242583A (ja) * | 1997-02-27 | 1998-09-11 | Sharp Corp | 半導体レーザ素子の製造方法および半導体レーザ装置 |
| US6268230B1 (en) | 1998-10-16 | 2001-07-31 | Fuji Photo Film Co., Ltd. | Semiconductor light emitting device |
| DE10214210B4 (de) * | 2002-03-28 | 2011-02-10 | Osram Opto Semiconductors Gmbh | Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung |
| US6927425B2 (en) | 2002-03-28 | 2005-08-09 | Osram Opto Semiconductors Gmbh | Luminescent diode chip that is flip-chip mounted on a carrier, and method for production thereof |
| US7663155B2 (en) | 2002-03-28 | 2010-02-16 | Osram Opto Semiconductors Gmbh | Luminescent diode chip that is flip-chip mounted on a carrier, and method for production thereof |
| JP2010074195A (ja) * | 2002-03-28 | 2010-04-02 | Osram Opto Semiconductors Gmbh | 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 |
| DE10214210A1 (de) * | 2002-03-28 | 2003-11-06 | Osram Opto Semiconductors Gmbh | Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung |
| JP2010098002A (ja) * | 2008-10-14 | 2010-04-30 | Sharp Corp | 半導体レーザ装置およびその製造方法 |
| JP2010098001A (ja) * | 2008-10-14 | 2010-04-30 | Sharp Corp | 半導体レーザ装置およびその製造方法 |
| JP2013033824A (ja) * | 2011-08-01 | 2013-02-14 | Sumitomo Electric Ind Ltd | 量子カスケード半導体レーザ、レーザ装置および量子カスケード半導体レーザの製造方法 |
| JP2016058573A (ja) * | 2014-09-10 | 2016-04-21 | 日亜化学工業株式会社 | 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置の製造方法 |
| JP2021170686A (ja) * | 2017-03-27 | 2021-10-28 | 学校法人 名城大学 | 垂直共振器型発光素子及び垂直共振器型発光素子の製造方法 |
| WO2018180952A1 (ja) * | 2017-03-29 | 2018-10-04 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置 |
| JPWO2018180952A1 (ja) * | 2017-03-29 | 2020-02-06 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置 |
| WO2019026953A1 (ja) * | 2017-08-04 | 2019-02-07 | パナソニックＩｐマネジメント株式会社 | 半導体発光素子の製造方法及び半導体発光素子 |
| JPWO2019026953A1 (ja) * | 2017-08-04 | 2020-07-09 | パナソニック株式会社 | 半導体発光素子の製造方法及び半導体発光素子 |
| US11283233B2 (en) | 2017-08-04 | 2022-03-22 | Nuvoton Technology Corporation Japan | Method of fabricating semiconductor light-emitting device and semiconductor light-emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4126749B2 (ja) | 半導体装置の製造方法 | |
| US8120046B2 (en) | Light-emitting element | |
| JP3449535B2 (ja) | 半導体素子の製造方法 | |
| US20040077114A1 (en) | III-nitride light emitting devices fabricated by substrate removal | |
| KR100621117B1 (ko) | 반도체 레이저 및 그 제조 방법 | |
| JPH08307001A (ja) | 半導体レ−ザダイオ−ドおよびその製造方法 | |
| JP2003258370A (ja) | 半導体レーザ素子及び光モジュール | |
| WO2000016455A1 (fr) | Element lumineux semi-conducteur et laser a semi-conducteur | |
| JP2011513954A (ja) | オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法 | |
| JPH10321910A (ja) | 半導体発光素子 | |
| JPH11354888A (ja) | 半導体発光素子およびその製造方法 | |
| US6797532B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0864906A (ja) | 半導体装置の製法 | |
| JPH11260737A (ja) | 半導体基板の製造方法および半導体発光素子 | |
| JPH08172238A (ja) | 半導体レーザ素子の製法 | |
| JP2003046201A (ja) | 半導体レーザー素子の製造方法及び半導体レーザー素子 | |
| US9287481B2 (en) | Vertical nitride semiconductor device and method for manufacturing same | |
| JPH1117248A (ja) | 半導体レーザ用高反射膜構造および半導体レーザ | |
| JPH11274645A (ja) | 半導体素子及びその製造方法 | |
| JP3216118B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JPH11340570A (ja) | 光電変換素子およびその製造方法 | |
| JPH10303505A (ja) | 窒化ガリウム系半導体発光素子およびその製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| US20240162686A1 (en) | Semiconductor laser | |
| JP3257662B2 (ja) | 半導体レーザ端面のパッシベーション方法及び治具 |