JPS611083A - 半導体レーザダイオードの電極構造 - Google Patents
半導体レーザダイオードの電極構造Info
- Publication number
- JPS611083A JPS611083A JP60120155A JP12015585A JPS611083A JP S611083 A JPS611083 A JP S611083A JP 60120155 A JP60120155 A JP 60120155A JP 12015585 A JP12015585 A JP 12015585A JP S611083 A JPS611083 A JP S611083A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- film
- chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/176—Specific passivation layers on surfaces other than the emission facet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、光通信用光源・情報処理端末装置用光源・各
種計測器用光源などに広く利用されている半導体レーザ
ダイオードの電極構造の改良に関する。
種計測器用光源などに広く利用されている半導体レーザ
ダイオードの電極構造の改良に関する。
半導体レーザダイオードは、通常、例えば特開昭５１−
１４９７８２号公報に開示されているように、チップの
ｐｎ接合面を下側に向けて放熱体に接着する、いわゆる
［ジャンクションダウン」方式による実装法が広く用い
られ、熱放散の改善が図られている。しかし、この方式
は、一方では信頼性に関する困難な問題点を含んでいる
。以下、Ｇａ Ａ４ Ａｓ −Ｇａ Ａｓ系結晶を用い
た半導体レーザダイオードを例にとり、従来の電極構造
とその欠点を説明する。
１４９７８２号公報に開示されているように、チップの
ｐｎ接合面を下側に向けて放熱体に接着する、いわゆる
［ジャンクションダウン」方式による実装法が広く用い
られ、熱放散の改善が図られている。しかし、この方式
は、一方では信頼性に関する困難な問題点を含んでいる
。以下、Ｇａ Ａ４ Ａｓ −Ｇａ Ａｓ系結晶を用い
た半導体レーザダイオードを例にとり、従来の電極構造
とその欠点を説明する。
第１図は従来の電極構造を示す断面図である。
まず、ｎ−ＧａＡｓ基板１上に、ｎ Ｇ ａＩ−Ｉ
ＡｌｚＡｓクラッド層（ｘ二０．３〜０．７）２．ｎ−
Ｇａｌ−７ＡＺＪ Ａ ｓ活性層（Ｖ−０〜０−２ ）
３ 、ｐ Ｇ ａ ＋ −ｚＡ７Ａｓクラッド層（
ｘ ＝０．３−０．７ ） ４ 、およびｎ−ＧａＡｓ
表面層５をエピタキシャル成長させ、レーザダイオード
用半導体結晶が得られる。
ＡｌｚＡｓクラッド層（ｘ二０．３〜０．７）２．ｎ−
Ｇａｌ−７ＡＺＪ Ａ ｓ活性層（Ｖ−０〜０−２ ）
３ 、ｐ Ｇ ａ ＋ −ｚＡ７Ａｓクラッド層（
ｘ ＝０．３−０．７ ） ４ 、およびｎ−ＧａＡｓ
表面層５をエピタキシャル成長させ、レーザダイオード
用半導体結晶が得られる。
次いで、例えばＺｎの選択拡散法などを用い、ｎ−Ｇａ
Ａｓ表面層５を突き抜けてＧａ、−ＬＡ４Ａｓクラッド
層４に達する細長いストライプ状のｐ−ＧａＡｓ層６を
形成し、電流狭窄構造を作る。
Ａｓ表面層５を突き抜けてＧａ、−ＬＡ４Ａｓクラッド
層４に達する細長いストライプ状のｐ−ＧａＡｓ層６を
形成し、電流狭窄構造を作る。
さらに、ｎ−ＧａＡｓ表面層５およびｐ−ＧａＡｓ層６
上にＣｒを数百人の厚さに被着した電極層７と、その上
にＡｕを数ｐ、ｍ被着した電極層８を設け、ｐ側オーミ
ック電極を形成する。また、ｎ−ＧａＡｓ基板１の下面
にはＡｕ Ｇｅ −Ｎｉ −Ａｕを数ｐｍ被着してｎ側
オーミック電極９を形成する。
上にＣｒを数百人の厚さに被着した電極層７と、その上
にＡｕを数ｐ、ｍ被着した電極層８を設け、ｐ側オーミ
ック電極を形成する。また、ｎ−ＧａＡｓ基板１の下面
にはＡｕ Ｇｅ −Ｎｉ −Ａｕを数ｐｍ被着してｎ側
オーミック電極９を形成する。
このように形成したウェーハを分割し、第２図に示すチ
ップ１０とすることにより、ファプリーペロー共振器が
得られる。同図においては簡単のため２，３，４，５．
７の各層は一括して、またストライプ状のｐ−ＧａＡｓ
層６は破線により示し、これと直角方向の反射端面とな
る呵開面１１には外気との接触を遮断するためパッシベ
ーション膜１２を被着する。なお、ｐ−ＧａＡｓ層６に
平行な端面にはパッシベーション膜を被着し、または被
着せずそのままとしてもよい。以下、この端面にはパッ
シベーション膜を設けないものとして説明する。
ップ１０とすることにより、ファプリーペロー共振器が
得られる。同図においては簡単のため２，３，４，５．
７の各層は一括して、またストライプ状のｐ−ＧａＡｓ
層６は破線により示し、これと直角方向の反射端面とな
る呵開面１１には外気との接触を遮断するためパッシベ
ーション膜１２を被着する。なお、ｐ−ＧａＡｓ層６に
平行な端面にはパッシベーション膜を被着し、または被
着せずそのままとしてもよい。以下、この端面にはパッ
シベーション膜を設けないものとして説明する。
次いで、チップｌＯは良好な熱放散が行なわれるように
、サブマウント上にポンディングされる。第３図はこの
状態を示し、チップ１０はＰ側オーミック電極８を下に
してサブマウント１３上にポンディングされている。な
お、第３図はチップ１０のストライプ状のｐ−ＧａＡｓ
層６を含みサブマウント１３のポンディング面に垂直な
切断面で切断した断面図である。ここで、チップ１０は
例えばＡｕＳｎよりなるハンダ１４を用いてサブマウン
）１３に電着接合されている。
、サブマウント上にポンディングされる。第３図はこの
状態を示し、チップ１０はＰ側オーミック電極８を下に
してサブマウント１３上にポンディングされている。な
お、第３図はチップ１０のストライプ状のｐ−ＧａＡｓ
層６を含みサブマウント１３のポンディング面に垂直な
切断面で切断した断面図である。ここで、チップ１０は
例えばＡｕＳｎよりなるハンダ１４を用いてサブマウン
）１３に電着接合されている。
しかし、このような従来の電極構造では次に述べるよう
に、信頼性の面で重大な欠点があった。
に、信頼性の面で重大な欠点があった。
すなわち、長期間の動作テスト中に劣化した素子を詳細
、に調べた結果、レーザ光の出射する端面１１近傍にハ
ンダ１４やｐ側電極７，８を構成す気的に短絡状態にな
る劣化モードがあることが見出された。
、に調べた結果、レーザ光の出射する端面１１近傍にハ
ンダ１４やｐ側電極７，８を構成す気的に短絡状態にな
る劣化モードがあることが見出された。
上記の現象は、チップ１０の反射端面１１の活性層付近
の温度上昇が他の部分に比較して著るしく大きいため生
じるものである。すなわち、端面１１付近では「レーザ
光の吸収による端面付近の １温度上昇十端面
付近の結晶欠陥のための非発光性電流による発熱」が生
じて端面付近を流れる電流の増加をきたし、このためさ
らに端面付近の温度上昇が生じる、という正のフィード
バック機構により、著るしく温度が上昇するものと思わ
れる。
の温度上昇が他の部分に比較して著るしく大きいため生
じるものである。すなわち、端面１１付近では「レーザ
光の吸収による端面付近の １温度上昇十端面
付近の結晶欠陥のための非発光性電流による発熱」が生
じて端面付近を流れる電流の増加をきたし、このためさ
らに端面付近の温度上昇が生じる、という正のフィード
バック機構により、著るしく温度が上昇するものと思わ
れる。
本発明は上記の欠点を解消するためになされたもので、
端面１１付近にあるハンダやｐ側電極金属の半導体結晶
中への拡散、半導体結晶と上記金属との合金化反応を防
止することを目的としたものである。
端面１１付近にあるハンダやｐ側電極金属の半導体結晶
中への拡散、半導体結晶と上記金属との合金化反応を防
止することを目的としたものである。
このため、本発明においては半導体結晶の主面（ｐ−Ｇ
ａ Ａｓ層６が存在する面）の端部にハンダの阻止層を
被着して、ハンダやｐ側電極金属の半導体結晶中への拡
散、半導体結晶と上記金属との合金化反応を防止する。
ａ Ａｓ層６が存在する面）の端部にハンダの阻止層を
被着して、ハンダやｐ側電極金属の半導体結晶中への拡
散、半導体結晶と上記金属との合金化反応を防止する。
また、」二記阻止層を設けることにより、端面１１付近
を流れる電流が減少し、端面１１付近の温度上昇が少な
くなり、ハンダや電極金属の半導体中への拡散、半導体
と金属との合金化反応を抑制することができる。
を流れる電流が減少し、端面１１付近の温度上昇が少な
くなり、ハンダや電極金属の半導体中への拡散、半導体
と金属との合金化反応を抑制することができる。
以下、本発明を実施例を参照して詳細に説明する。
第４図において前記第１図で示したと同様に、基板ｌ上
にクラッド層２．活性層３．クラッド層４、表面層５を
設け、かつストライプ状のｐ−Ｇａ Ａｓ層６を形成し
、さらに基板１の下面にｎ側オーミック電極９を設ける
。次いで表面層５およびｐ−ＧａＡｓ層６上に、スパッ
タ法、ＣＶＤ法などにより厚さ約５ｏｏＡの３１３ Ｎ
＋ （チッ化シリコン）膜１５を被着した後、ホトエツ
チングにより上記３１３ Ｎ４ 膜１５に電極窓１６を
あける。なお、電極窓１６はウェーハを分割して鎖線蓼 で示すようにチップにした場合、チップの開端面１１か
ら電極窓１６までの距離ノの範囲はＳｉ３Ｎ４膜１５が
残るようにする。
にクラッド層２．活性層３．クラッド層４、表面層５を
設け、かつストライプ状のｐ−Ｇａ Ａｓ層６を形成し
、さらに基板１の下面にｎ側オーミック電極９を設ける
。次いで表面層５およびｐ−ＧａＡｓ層６上に、スパッ
タ法、ＣＶＤ法などにより厚さ約５ｏｏＡの３１３ Ｎ
＋ （チッ化シリコン）膜１５を被着した後、ホトエツ
チングにより上記３１３ Ｎ４ 膜１５に電極窓１６を
あける。なお、電極窓１６はウェーハを分割して鎖線蓼 で示すようにチップにした場合、チップの開端面１１か
ら電極窓１６までの距離ノの範囲はＳｉ３Ｎ４膜１５が
残るようにする。
ウェーハに上記の電極窓１６を構成した後、電極窓内の
表面層５および上面のＳｉ、Ｎ４膜１５の全面に、第５
図に示すようにｐ側木−ミック電極となるＣｒ ＠１７
、 Ｍｏ層１８．Ａｕ層１９を、それぞれ約２０００
１．約ｚｏｏｍ、約１ 、５ ｐ−ｒｒｒの厚さに蒸着
する。次いでホトエツチングにより、第４図で破線２０
により図示したように、電極窓１６よりもやや大きめに
残るようにＡｕ層１９を選択エツチングして、ｐ側電極
を形成する。その後、第５図に示すようにウェーハを分
割したのち、端面１１にパッシベーション膜１２を被着
すればチップ２１が完成する。
表面層５および上面のＳｉ、Ｎ４膜１５の全面に、第５
図に示すようにｐ側木−ミック電極となるＣｒ ＠１７
、 Ｍｏ層１８．Ａｕ層１９を、それぞれ約２０００
１．約ｚｏｏｍ、約１ 、５ ｐ−ｒｒｒの厚さに蒸着
する。次いでホトエツチングにより、第４図で破線２０
により図示したように、電極窓１６よりもやや大きめに
残るようにＡｕ層１９を選択エツチングして、ｐ側電極
を形成する。その後、第５図に示すようにウェーハを分
割したのち、端面１１にパッシベーション膜１２を被着
すればチップ２１が完成する。
第６図はこのようにして得られたチップ２１を、ｐ側電
極８を下にしてサブマウント１３に、−例としてＡｕ
Ｓｎよりなるハンダを用いてポンディングした状態を示
す断面図である。ここで、上記第６図は破線で示したｐ
−ＧａＡｓ層６を含みサブマウント１３のポンディング
面に直角方向の切断線による断面図であり、ｐ側電極の
端部には、第４図に示した幅えなるＳ ｉ ３ Ｎ ４
膜よりなるハンダ阻止層１５が設けられている。
極８を下にしてサブマウント１３に、−例としてＡｕ
Ｓｎよりなるハンダを用いてポンディングした状態を示
す断面図である。ここで、上記第６図は破線で示したｐ
−ＧａＡｓ層６を含みサブマウント１３のポンディング
面に直角方向の切断線による断面図であり、ｐ側電極の
端部には、第４図に示した幅えなるＳ ｉ ３ Ｎ ４
膜よりなるハンダ阻止層１５が設けられている。
また、Ａｕ層１９は第５図および第６図に示すようにチ
ップ端２２かられずかの距離ｄだけチップの内側に引き
込んだ形状にしである。゛このようにすることにより、
チップの端部２２付近でのハンダ１４のぬれを適当な状
態に抑制でき、かつ共振反射面を製作する際の襞間作業
を容易にしている。
ップ端２２かられずかの距離ｄだけチップの内側に引き
込んだ形状にしである。゛このようにすることにより、
チップの端部２２付近でのハンダ１４のぬれを適当な状
態に抑制でき、かつ共振反射面を製作する際の襞間作業
を容易にしている。
なお実測結果によれば、Ｓ ｌ ３ Ｎ ４ 膜１５の
幅乏は約１０ＪＬｍ、Ａｕ層１９の端面からの引き込み
距＃ｄは約５７１ｍが適当であった。
幅乏は約１０ＪＬｍ、Ａｕ層１９の端面からの引き込み
距＃ｄは約５７１ｍが適当であった。
以上のように、チップ端部にＳ ｌ ３ Ｎ ％膜１５
によるハンダ阻止層を設けることにより、動作中に最も
高温となるチップの反射端面１工の端部２２付近の半導
体結晶の、電極金属１７，１８．１９やハンダ１４との
直接接触が解消される。また、ｐ側電極金属やハンダは
、Ｓ １３ Ｎ ４膜１５中に極めて拡散しにくく、チ
ップ端部での半導体結晶中への拡散や合金化反応を防止
することができ、従来の欠点を完全に解消することがで
きる。
によるハンダ阻止層を設けることにより、動作中に最も
高温となるチップの反射端面１工の端部２２付近の半導
体結晶の、電極金属１７，１８．１９やハンダ１４との
直接接触が解消される。また、ｐ側電極金属やハンダは
、Ｓ １３ Ｎ ４膜１５中に極めて拡散しにくく、チ
ップ端部での半導体結晶中への拡散や合金化反応を防止
することができ、従来の欠点を完全に解消することがで
きる。
従来、チップ端部をハンダ層に直接接触させない方法と
して、チップ端部をサブマウント端面よりもせり出して
マウントする、いわゆるオーへ−ハング構造が用いられ
ていた。しかし、この方法ではチップ端部に非発光性の
無効電流が流れ、かつチップ端部の熱放散が極めて悪く
なるので、本発明のような効果は得られない。
して、チップ端部をサブマウント端面よりもせり出して
マウントする、いわゆるオーへ−ハング構造が用いられ
ていた。しかし、この方法ではチップ端部に非発光性の
無効電流が流れ、かつチップ端部の熱放散が極めて悪く
なるので、本発明のような効果は得られない。
一方、本発明の構造においては、チップ端部は薄いハン
ダ阻止層１５を介してハンダ層１４と密接しているので
、熱放散が悪化するおそれはない。また、ハンダ阻止層
１５に熱伝導性のよいベリリヤ（Ｂｅ Ｏ）などを用い
れば、十分な熱放散がなされ、十分な効果が得られる。
ダ阻止層１５を介してハンダ層１４と密接しているので
、熱放散が悪化するおそれはない。また、ハンダ阻止層
１５に熱伝導性のよいベリリヤ（Ｂｅ Ｏ）などを用い
れば、十分な熱放散がなされ、十分な効果が得られる。
なお本実施例では、半導体材料をＧａ Ａｓ −ＧａＡ
ＬＡｓ系材料としたが、Ｉｎ Ｐ−Ｉｎ Ｇａ ＡｓＰ
系材料など他のレーザダイオード用半導体材料に対して
も適用できる。また、上記実施例ではハンダ阻止層とし
て３１３ Ｎ４ 膜を例にとったが、その他Ａｌｌ
０３ 、Ｓ ｉｏｌ ＡＺ２０膜複合膜。
ＬＡｓ系材料としたが、Ｉｎ Ｐ−Ｉｎ Ｇａ ＡｓＰ
系材料など他のレーザダイオード用半導体材料に対して
も適用できる。また、上記実施例ではハンダ阻止層とし
て３１３ Ｎ４ 膜を例にとったが、その他Ａｌｌ
０３ 、Ｓ ｉｏｌ ＡＺ２０膜複合膜。
リンガラス−３ｉｎ２複合膜、Ｂｅｄ、および以上を適
当に組合せた複合膜、またポリイミド系レジンで代表さ
れる耐熱性合成樹脂を用いることもできる。
当に組合せた複合膜、またポリイミド系レジンで代表さ
れる耐熱性合成樹脂を用いることもできる。
また、ハンダ阻止層の幅１は、２アプリ−ペロー共振器
の長さの２０％程度にまで設けることは可能であり、幅
３００ ＃Ｌｍの共振器に対しては、ハンダ阻止層の幅
は約６０ ｐ、、ｍとなる。
の長さの２０％程度にまで設けることは可能であり、幅
３００ ＃Ｌｍの共振器に対しては、ハンダ阻止層の幅
は約６０ ｐ、、ｍとなる。
以上説明したように、本発明の電極構造によるときはチ
ップ端部の過大な温度上昇を防止し、素子の劣化を防止
することができる。
ップ端部の過大な温度上昇を防止し、素子の劣化を防止
することができる。
第１図は従来の電極構造のウェーハの断面を示す斜視図
、第２図は従来の電極構造によるチップを示す斜視図、
第３図は従来の電極構造のチップをサブマウント上に取
付けた状態を示す断面図、第４図は本発明の電極構造の
ウェーハを示す斜視図、第５図は同じくチップを示す斜
視図、第６図は本発明の電極構造のチップをサブマウン
ト上に取付けた状態を示す断面図である。 １・・・ｎ−ＧａＡｓ基板、１１・・・引開面（レーザ
光出射面）、１３・・・サブマウント、１４・・・ハン
ダ、１５・・・チッ化シリコン膜（ハンダ阻止層）、１
７−・・Ｃｒ層、 ｌ ８−・・Ｍｏ層、１９−Ａｕ層
。 Ａ？７ 図 オ 乙 図
、第２図は従来の電極構造によるチップを示す斜視図、
第３図は従来の電極構造のチップをサブマウント上に取
付けた状態を示す断面図、第４図は本発明の電極構造の
ウェーハを示す斜視図、第５図は同じくチップを示す斜
視図、第６図は本発明の電極構造のチップをサブマウン
ト上に取付けた状態を示す断面図である。 １・・・ｎ−ＧａＡｓ基板、１１・・・引開面（レーザ
光出射面）、１３・・・サブマウント、１４・・・ハン
ダ、１５・・・チッ化シリコン膜（ハンダ阻止層）、１
７−・・Ｃｒ層、 ｌ ８−・・Ｍｏ層、１９−Ａｕ層
。 Ａ？７ 図 オ 乙 図
Claims (1)
- レーザ光出射面近傍のｐ側オーミック電極の基板側に、
上記電極のサブマウントボンディング用のハンダに対す
る阻止層を設けることを特徴とする半導体レーザダイオ
ードの電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60120155A JPS611083A (ja) | 1985-06-03 | 1985-06-03 | 半導体レーザダイオードの電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60120155A JPS611083A (ja) | 1985-06-03 | 1985-06-03 | 半導体レーザダイオードの電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS611083A true JPS611083A (ja) | 1986-01-07 |
Family
ID=14779314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60120155A Pending JPS611083A (ja) | 1985-06-03 | 1985-06-03 | 半導体レーザダイオードの電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS611083A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5790577A (en) * | 1995-10-05 | 1998-08-04 | Nippondenso Co., Ltd. | High output semiconductor laser element having robust electrode structure |
| KR100421134B1 (ko) * | 2001-12-28 | 2004-03-04 | 삼성전자주식회사 | 레이저 다이오드의 플립 칩 본딩 방법 |
| JP2010074195A (ja) * | 2002-03-28 | 2010-04-02 | Osram Opto Semiconductors Gmbh | 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938593A (ja) * | 1972-08-11 | 1974-04-10 | ||
| JPS568889A (en) * | 1979-06-12 | 1981-01-29 | Nec Corp | Manufacture of semiconductor laser |
-
1985
- 1985-06-03 JP JP60120155A patent/JPS611083A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4938593A (ja) * | 1972-08-11 | 1974-04-10 | ||
| JPS568889A (en) * | 1979-06-12 | 1981-01-29 | Nec Corp | Manufacture of semiconductor laser |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5790577A (en) * | 1995-10-05 | 1998-08-04 | Nippondenso Co., Ltd. | High output semiconductor laser element having robust electrode structure |
| KR100421134B1 (ko) * | 2001-12-28 | 2004-03-04 | 삼성전자주식회사 | 레이저 다이오드의 플립 칩 본딩 방법 |
| JP2010074195A (ja) * | 2002-03-28 | 2010-04-02 | Osram Opto Semiconductors Gmbh | 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078730B2 (en) | Semiconductor light-emitting device and method of manufacturing the same and mounting plate | |
| US6720581B2 (en) | Mounting plate for a laser chip in a semiconductor laser device | |
| US5729561A (en) | Semiconductor laser device | |
| US3946334A (en) | Injection semiconductor laser device | |
| US7817695B2 (en) | Lateral optically pumped surface-emitting semiconductor laser on a heat sink | |
| JP2002084027A (ja) | 半導体発光装置 | |
| US7593442B2 (en) | Semiconductor laser device, semiconductor laser device manufacturing method, optical disk apparatus and optical transmission system | |
| JPH0750813B2 (ja) | 半導体レーザ素子用サブマウント | |
| JPH04177887A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS611083A (ja) | 半導体レーザダイオードの電極構造 | |
| CA2238796C (en) | Improved structure of laser diode | |
| CA2186575C (en) | High output semiconductor laser element having robust electrode structure | |
| US7123640B2 (en) | Nitride semiconductor laser device chip and laser apparatus including the same | |
| JPH04278593A (ja) | 光電子装置およびその製造方法 | |
| JP3186937B2 (ja) | 半導体発光素子 | |
| JPH0319369A (ja) | 半導体装置 | |
| JPH04159784A (ja) | 半導体発光素子ならびにその製造方法 | |
| KR960011482B1 (ko) | GaAs 레이저 다이오드 및 제조방법 | |
| JPS6144492A (ja) | 半導体装置 | |
| JPS599989A (ja) | 光半導体素子 | |
| JPS59114884A (ja) | 半導体装置の製造方法 | |
| JP2003318479A (ja) | 化合物半導体発光素子のコンタクト抵抗測定方法 | |
| JPH1140881A (ja) | レーザダイオードの製造方法 | |
| JPS63289888A (ja) | 半導体レ−ザ装置 | |
| JPH05304315A (ja) | 発光素子 |