JPH02231783A - 半導体レーザおよびその製造方法 - Google Patents
半導体レーザおよびその製造方法Info
- Publication number
- JPH02231783A JPH02231783A JP5223489A JP5223489A JPH02231783A JP H02231783 A JPH02231783 A JP H02231783A JP 5223489 A JP5223489 A JP 5223489A JP 5223489 A JP5223489 A JP 5223489A JP H02231783 A JPH02231783 A JP H02231783A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- solder material
- chip
- polyimide film
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229920001721 polyimide Polymers 0.000 claims abstract description 30
- 229910000679 solder Inorganic materials 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims description 19
- 238000005253 cladding Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract 6
- 239000010410 layer Substances 0.000 description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、チップ側面を保護膜で覆うことにより歩留
りを向上させた半導体レーザおよびその製造方法に関す
るものである。
りを向上させた半導体レーザおよびその製造方法に関す
るものである。
第6図は半導体レーザをジャンクションダウン法にて組
み立てた従来例を示す断面図であり、共振器端面方向か
ら見た図である。この図において、1はp側電極、2は
p−GaAs基板、3はp−AILx Gal−xAs
上クラッド層、4はp−Aj2,Ga,−,As活性層
、5はn−Aj2.G a r −x A s下クラッ
ド層、6はn−GaAsコンタクト層、7はn側電極、
8はレーザチップ側に蒸着されたはんだ材で、約2μm
の厚みがある。9はヒートシンク側に蒸着されたはんだ
材である。ただし、はんだ材8と9は実際は組立後では
区別できない。10はレーザチツブがジャンクションダ
ウンに組み立てられるヒートシンク、11は各レーザチ
ップ間を電気的に分離するための分離メサである。なお
、図には示していないが、共振器端面にはAIl2 0
3 , S i 02 ,Si,N.等の保護膜が形成
されている。
み立てた従来例を示す断面図であり、共振器端面方向か
ら見た図である。この図において、1はp側電極、2は
p−GaAs基板、3はp−AILx Gal−xAs
上クラッド層、4はp−Aj2,Ga,−,As活性層
、5はn−Aj2.G a r −x A s下クラッ
ド層、6はn−GaAsコンタクト層、7はn側電極、
8はレーザチップ側に蒸着されたはんだ材で、約2μm
の厚みがある。9はヒートシンク側に蒸着されたはんだ
材である。ただし、はんだ材8と9は実際は組立後では
区別できない。10はレーザチツブがジャンクションダ
ウンに組み立てられるヒートシンク、11は各レーザチ
ップ間を電気的に分離するための分離メサである。なお
、図には示していないが、共振器端面にはAIl2 0
3 , S i 02 ,Si,N.等の保護膜が形成
されている。
次に上記従来の半導体レーザの製造方法を第8図(a)
〜(f)について説明する。なお、第8図ではチップの
状態を示しているが、臂開工程まではクエ八の状態であ
る。
〜(f)について説明する。なお、第8図ではチップの
状態を示しているが、臂開工程まではクエ八の状態であ
る。
まず、レーザ構造に必要な各層が形成され、分離メサ部
が形成されているウェハ状態のレーザチップ(第8図(
a))にレジスト13を塗布した後、90℃でブリベー
クする(第8図(b))。
が形成されているウェハ状態のレーザチップ(第8図(
a))にレジスト13を塗布した後、90℃でブリベー
クする(第8図(b))。
次に露光,現像を行いn側電極7の表面を露出させる(
第3図(C))。次にInPbからなるはんだ材8を全
面蒸着する(第8図(d))。次にアセトン中で超音波
洗浄を行うと電極表面に付着したはんだ材8のみが残り
、他の部分に付着したはんだ材8はレジスト13ととも
に取り除かれる(第8図(e))。次にクエ八を臂開.
コーティングし、各レーザチップに分離してからヒート
シンク10にはんだ材88 9により接着する(第8図
(f))。
第3図(C))。次にInPbからなるはんだ材8を全
面蒸着する(第8図(d))。次にアセトン中で超音波
洗浄を行うと電極表面に付着したはんだ材8のみが残り
、他の部分に付着したはんだ材8はレジスト13ととも
に取り除かれる(第8図(e))。次にクエ八を臂開.
コーティングし、各レーザチップに分離してからヒート
シンク10にはんだ材88 9により接着する(第8図
(f))。
このように、従来の製造プロセスで作製された半導体レ
ーザは、共振器端面に保護膜(図示せず》が形成され、
側面には分離メサ11が形成された状態でヒートシンク
1oと接着されていた。
ーザは、共振器端面に保護膜(図示せず》が形成され、
側面には分離メサ11が形成された状態でヒートシンク
1oと接着されていた。
次に上記従来例の動作について説明する。
p側電極1とヒートシンク10の間に順方向電圧を印加
すると、活性層4で発光が生じる。上.下クラッド3.
5はダブルへテロ接合をなしているのでレーザ発振が生
じる。また、電流を流すことにより発熱するが、レーザ
特性は温度が上昇すると劣化することが知られている。
すると、活性層4で発光が生じる。上.下クラッド3.
5はダブルへテロ接合をなしているのでレーザ発振が生
じる。また、電流を流すことにより発熱するが、レーザ
特性は温度が上昇すると劣化することが知られている。
そのために、活性層4とヒートシンク10の間隔が数ミ
クロンと短くなるジャンクションダウン組立法を用いて
活性層4を効率よく冷却する。p−GaAs基板2側を
ヒートシンク10と接着するジャンクショ″″″組立t
去1・組立′1車″′″′一る7“活性、層4とヒート
シンク10の距離が100ミクロン程度となるので放熱
効果が劣る。
クロンと短くなるジャンクションダウン組立法を用いて
活性層4を効率よく冷却する。p−GaAs基板2側を
ヒートシンク10と接着するジャンクショ″″″組立t
去1・組立′1車″′″′一る7“活性、層4とヒート
シンク10の距離が100ミクロン程度となるので放熱
効果が劣る。
(発明が解決しようとする課題)
従来の半導体レーザは、上記のように活性層4と上,下
クラツド層3.5から構成されるpn接合がレーザチツ
ブの側面、すなわち分離メサ部に露出しているので、ジ
ャンクションダウン組立時に、第7図に示すように、盛
りあがったはんだ材14がpn接合に付着してリーク電
流路をつくり、特性を悪化させるという問題点があった
。
クラツド層3.5から構成されるpn接合がレーザチツ
ブの側面、すなわち分離メサ部に露出しているので、ジ
ャンクションダウン組立時に、第7図に示すように、盛
りあがったはんだ材14がpn接合に付着してリーク電
流路をつくり、特性を悪化させるという問題点があった
。
この発明は、上記のような問題点を解決するためになさ
れたもので、簡単なプロセスではんだ材付着によって生
じるリーク電流を防ぐことができる半導体レーザおよび
その製造方法を得ることを目的とする, 〔課題を解決するための手段〕 この発明に係る請求項(1)に記載の半導体レーザは、
各チップに分割するために形成された分離メサ部に露出
したpn接合を保護するための保護膜を分離メサ部に形
成したものである。
れたもので、簡単なプロセスではんだ材付着によって生
じるリーク電流を防ぐことができる半導体レーザおよび
その製造方法を得ることを目的とする, 〔課題を解決するための手段〕 この発明に係る請求項(1)に記載の半導体レーザは、
各チップに分割するために形成された分離メサ部に露出
したpn接合を保護するための保護膜を分離メサ部に形
成したものである。
また、この発明に係る請求項 {2}に記載の半導体レ
ーザの製造方法は、半導体基板上に活性層.上.下クラ
ッッド層および電極が形成され、分離メサ部が形成され
ているウェハ状態のレーザチツブの上記分離メサ部と電
極上の全面に、感光性ポリイミド膜を塗布する工程、こ
の感光性ポリイミド膜の露光.現像を行い電極表面を露
出する工程、少なくとも電極表面にはんだ材を蒸着する
工程を含むものである. 〔作用〕 この発明の請求項 (1)に記載の発明においては、p
n接合を電気的に絶縁性の保護膜で覆ったことから、は
んだ材が付着してもpn接合でリークが生じない。
ーザの製造方法は、半導体基板上に活性層.上.下クラ
ッッド層および電極が形成され、分離メサ部が形成され
ているウェハ状態のレーザチツブの上記分離メサ部と電
極上の全面に、感光性ポリイミド膜を塗布する工程、こ
の感光性ポリイミド膜の露光.現像を行い電極表面を露
出する工程、少なくとも電極表面にはんだ材を蒸着する
工程を含むものである. 〔作用〕 この発明の請求項 (1)に記載の発明においては、p
n接合を電気的に絶縁性の保護膜で覆ったことから、は
んだ材が付着してもpn接合でリークが生じない。
また、この発明の請求項 (2)に記載の発明において
は、保護層として形成した感光性ポリイミド膜は感光性
材料なので、パターニングが容易であり、チップ側面で
ある分離メサ部上だけに簡単に形成することができる. 〔実施例〕 以下、この発明の一実施例を図面について説明する。
は、保護層として形成した感光性ポリイミド膜は感光性
材料なので、パターニングが容易であり、チップ側面で
ある分離メサ部上だけに簡単に形成することができる. 〔実施例〕 以下、この発明の一実施例を図面について説明する。
第1図はこの発明の一実施例を示す半導体レーザの断面
図で、1チップ状態を示している。第1図において、1
〜11は第6図と同じものである。12は感光性ポリイ
ミド膜(以下、単にボリイミド膜という)であり、レー
ザチップ側面、すなわち分離メサ部に露出しているpn
接合を保護するように形成されている。ポリイミド膜1
2の膜厚は1〜2μmが代表的な値である。
図で、1チップ状態を示している。第1図において、1
〜11は第6図と同じものである。12は感光性ポリイ
ミド膜(以下、単にボリイミド膜という)であり、レー
ザチップ側面、すなわち分離メサ部に露出しているpn
接合を保護するように形成されている。ポリイミド膜1
2の膜厚は1〜2μmが代表的な値である。
次に第1図のこの発明による半導体レーザの製造方法を
第2図(a)〜(h)について説明する。
第2図(a)〜(h)について説明する。
まず、分離メサ11がはいっているウェハ状態のレーザ
チップに(第2図(a)),ポリイミド膜ト2を塗布に
より形成した後ブリベークする(第2図(b))。次に
露光.現像を行い電極表面を露出させ、次に200〜2
50℃でベーキングを行い、ポリイミド膜12を安定化
させる(第2図(C))。以降の工程は従来例と同様で
あり、レジスト13の塗布後のプリベーク工程(第2図
(d))、露光.現像による電極表面の露出工程(第2
図(e))、はんだ材8の全面蒸着工程(第2図(f)
)、n側電極7上以外のはんだ材の除去.臂開.コーテ
ィング.チップ分離工程(第2図(g))、さらにヒー
トシンク10への組立工程(第2図(h))によりこの
発明の半導体レーザが得られる. すなわち、この発明の製造方法では、従来例と比較して
ポリイミド膜12の塗布.ブリベータ.露光,現像,ベ
ーキングという工程が増すが、組立時のはんだ材付着に
よる不良を確実に防止できる。
チップに(第2図(a)),ポリイミド膜ト2を塗布に
より形成した後ブリベークする(第2図(b))。次に
露光.現像を行い電極表面を露出させ、次に200〜2
50℃でベーキングを行い、ポリイミド膜12を安定化
させる(第2図(C))。以降の工程は従来例と同様で
あり、レジスト13の塗布後のプリベーク工程(第2図
(d))、露光.現像による電極表面の露出工程(第2
図(e))、はんだ材8の全面蒸着工程(第2図(f)
)、n側電極7上以外のはんだ材の除去.臂開.コーテ
ィング.チップ分離工程(第2図(g))、さらにヒー
トシンク10への組立工程(第2図(h))によりこの
発明の半導体レーザが得られる. すなわち、この発明の製造方法では、従来例と比較して
ポリイミド膜12の塗布.ブリベータ.露光,現像,ベ
ーキングという工程が増すが、組立時のはんだ材付着に
よる不良を確実に防止できる。
次にポリイミド膜12を用いたこの発明の半導体レーザ
の他の製造方法を説明する。この製造方法は、第2図の
製造方法をさらに簡略化したものであり、第3図(a)
〜(f)にその製造フローを示す。
の他の製造方法を説明する。この製造方法は、第2図の
製造方法をさらに簡略化したものであり、第3図(a)
〜(f)にその製造フローを示す。
すなわち、分離メサ11がはいったウェハに(第3図(
a))、まず、ポリイミドIli12を塗布により形成
しブリベークを行う。次に、その上にレジスト13を塗
布しブリベータを行う(第3図(b)).レジスト13
とポリイミド膜12を同時に露光し、レジスト13.ポ
リイミド膜12をそれぞれの現像液で現像し、n側電極
7の表面を露出させる(第3図(C))。次にこの上へ
はんだ材8の蒸着を行い(第3図(d))、リフトオフ
する。次にポリイミド膜12を安定させるためにベーキ
ングをおこなう(第3図(e))。その後、ヒートシン
ク10をジャンクションダウンにはんだ材9により接着
する(第3図(f)》。
a))、まず、ポリイミドIli12を塗布により形成
しブリベークを行う。次に、その上にレジスト13を塗
布しブリベータを行う(第3図(b)).レジスト13
とポリイミド膜12を同時に露光し、レジスト13.ポ
リイミド膜12をそれぞれの現像液で現像し、n側電極
7の表面を露出させる(第3図(C))。次にこの上へ
はんだ材8の蒸着を行い(第3図(d))、リフトオフ
する。次にポリイミド膜12を安定させるためにベーキ
ングをおこなう(第3図(e))。その後、ヒートシン
ク10をジャンクションダウンにはんだ材9により接着
する(第3図(f)》。
この製造方法では、従来例と比較してポリイミド膜12
の塗布.ブリベータ,現像,ベーキングという工程が増
すが、露光回数は増えない。露光はウェハとマスクのア
ライメントに時間がかかるので、この工程が増えないこ
とは作業時間の短縮に有利である。
の塗布.ブリベータ,現像,ベーキングという工程が増
すが、露光回数は増えない。露光はウェハとマスクのア
ライメントに時間がかかるので、この工程が増えないこ
とは作業時間の短縮に有利である。
また、レジスト13とポリイミド膜12を同時に露光す
るので、レジスト13に対しては過剰露光となり、細か
いバターニングには不利であるが、レーザの電極に付着
させるはんだ用としては徹細なパターンは必要がないの
で、十分実用に耐えうる. 次にポリイミド膜12を用いたこの発明の半導体レーザ
の他の実施例とその製造方法を第4図.第5図について
説明する。
るので、レジスト13に対しては過剰露光となり、細か
いバターニングには不利であるが、レーザの電極に付着
させるはんだ用としては徹細なパターンは必要がないの
で、十分実用に耐えうる. 次にポリイミド膜12を用いたこの発明の半導体レーザ
の他の実施例とその製造方法を第4図.第5図について
説明する。
第4図はこの発明の他の実施例を示す半導体レーザの構
造断面図である。この実施例と上記第1図の実施例と異
なる点は、はんだ材8がn側電極7の上だけでなくポリ
イミド膜12の上にも形成されていることと、ポリイミ
ド膜12の膜厚が5μm以上と通常よりも厚いことであ
る。
造断面図である。この実施例と上記第1図の実施例と異
なる点は、はんだ材8がn側電極7の上だけでなくポリ
イミド膜12の上にも形成されていることと、ポリイミ
ド膜12の膜厚が5μm以上と通常よりも厚いことであ
る。
第5図(a)〜(e)にその製造フローを示す。まず、
ウェハ(第5図(a))に5μm以上のポリイミド膜1
2を塗布する(第5図(b))。次に露光,現像を行い
ベーキングしてポリイミド膜12を安定化させる(第5
図(C))。次にはんだ材8を全面に約2μm蒸着する
(第5図(d)).そして臂開.コーティング.チップ
分離を行い、ヒートシンク10にはんだ材9を用いて組
立を行う(第5図(e))。
ウェハ(第5図(a))に5μm以上のポリイミド膜1
2を塗布する(第5図(b))。次に露光,現像を行い
ベーキングしてポリイミド膜12を安定化させる(第5
図(C))。次にはんだ材8を全面に約2μm蒸着する
(第5図(d)).そして臂開.コーティング.チップ
分離を行い、ヒートシンク10にはんだ材9を用いて組
立を行う(第5図(e))。
この製造方法ではレジストを用いず、しかも、リフトオ
フ工程がないので従来よりも工程数が減る.さらに、リ
フトオフせずにはんだ材8が全面に蒸着された状態で組
立ててもかまわないのは、ポリイミド膜12の膜厚が厚
いからである。ボリイミド11112が薄いと臂開時に
ポリイミド膜12上に形成されていたはんだ材8がチッ
プ端面に付着することがある。チップ端面はこの状態で
はまだコーティングされていないのでpn接合にはんだ
材が付着するとリーク電流路が形成される。ポリイミド
8i12が厚ければ上記のような不良は生じない。とこ
ろで、ポリイミド11!12の膜厚が5μm以上と厚い
と細かいパターニングには不利であるが、レーザの電極
に付着させるはんだ用としては微細なパターンは必要が
ないので、十分に実用に耐えつる。
フ工程がないので従来よりも工程数が減る.さらに、リ
フトオフせずにはんだ材8が全面に蒸着された状態で組
立ててもかまわないのは、ポリイミド膜12の膜厚が厚
いからである。ボリイミド11112が薄いと臂開時に
ポリイミド膜12上に形成されていたはんだ材8がチッ
プ端面に付着することがある。チップ端面はこの状態で
はまだコーティングされていないのでpn接合にはんだ
材が付着するとリーク電流路が形成される。ポリイミド
8i12が厚ければ上記のような不良は生じない。とこ
ろで、ポリイミド11!12の膜厚が5μm以上と厚い
と細かいパターニングには不利であるが、レーザの電極
に付着させるはんだ用としては微細なパターンは必要が
ないので、十分に実用に耐えつる。
(発明の効果)
以上説明したように、この発明の請求項 (1)に記載
の発明は、各チップに分割するために形成された分離メ
サ部に露出したpn接合を保護するための保護膜を分離
メサ部に形成したので、簡単な工程の増加のみで組立時
のはんだ材付着によるリーク電湾を防止することができ
る。
の発明は、各チップに分割するために形成された分離メ
サ部に露出したpn接合を保護するための保護膜を分離
メサ部に形成したので、簡単な工程の増加のみで組立時
のはんだ材付着によるリーク電湾を防止することができ
る。
また、この発明の請求項 (′2)に記載の発明は、半
導体基板上に活性層および上.下クラッッド層が形成さ
れ、分離メサがはいっているウェハ状態のレーザチップ
に、感光性ポリイミド膜を塗布する工程,露光.現像を
行い電極表面を露出する工程.少なくとも電極表面には
んだ材を蒸着する工程を含むので、バターニング工程が
容易となる効果が得られる。
導体基板上に活性層および上.下クラッッド層が形成さ
れ、分離メサがはいっているウェハ状態のレーザチップ
に、感光性ポリイミド膜を塗布する工程,露光.現像を
行い電極表面を露出する工程.少なくとも電極表面には
んだ材を蒸着する工程を含むので、バターニング工程が
容易となる効果が得られる。
第1図はこの発明の一実施例による半導体レーザな示す
断面図、第2図および第3図はこの発明の半導体レーザ
を得るための製造方法を示す工程断面図、第4図はこの
発明の他の実施例を示す半導体レーザの断面図、第5図
は、第4図の半導体レーザな得るための製造方法を示す
工程断面図、第6図は従来の半導体レーザを示す断面図
、第7図は従来生じやすかった不良形態を示す断面図、
第8図は従来の半導体レーザを得るための製造方法を示
す工程断面図である。 図において、1はp側電極、2はp−GaAs基板、3
は上クラッド層、4は活性層、5は下クラッド層、6は
コンタクト層、7はn側電極、8.9ははんだ材、10
はヒートシンク、11は分離メサ、12はポリイミド膜
、13はレジストである。 なお、各図中の同一符号は同一または相当部分を示す。 第1図
断面図、第2図および第3図はこの発明の半導体レーザ
を得るための製造方法を示す工程断面図、第4図はこの
発明の他の実施例を示す半導体レーザの断面図、第5図
は、第4図の半導体レーザな得るための製造方法を示す
工程断面図、第6図は従来の半導体レーザを示す断面図
、第7図は従来生じやすかった不良形態を示す断面図、
第8図は従来の半導体レーザを得るための製造方法を示
す工程断面図である。 図において、1はp側電極、2はp−GaAs基板、3
は上クラッド層、4は活性層、5は下クラッド層、6は
コンタクト層、7はn側電極、8.9ははんだ材、10
はヒートシンク、11は分離メサ、12はポリイミド膜
、13はレジストである。 なお、各図中の同一符号は同一または相当部分を示す。 第1図
Claims (2)
- (1)半導体基板上に活性層および上、下クラッド層を
備えた半導体レーザにおいて、各チップに分割するため
に形成された分離メサ部に露出したpn接合を保護する
ための保護膜を前記分離メサ部に形成したことを特徴と
する半導体レーザ。 - (2)半導体基板上に活性層、上、下クラッッド層およ
び電極が形成され、分離メサ部が形成されているウェハ
状態のレーザチップの上記分離メサ部と電極上の全面に
感光性ポリイミド膜を塗布する工程、この感光性ポリイ
ミド膜の露光、現像を行い電極表面を露出する工程、少
なくとも前記電極表面にはんだ材を蒸着する工程を含む
ことを特徴とする半導体レーザの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5223489A JPH02231783A (ja) | 1989-03-03 | 1989-03-03 | 半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5223489A JPH02231783A (ja) | 1989-03-03 | 1989-03-03 | 半導体レーザおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02231783A true JPH02231783A (ja) | 1990-09-13 |
Family
ID=12909036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5223489A Pending JPH02231783A (ja) | 1989-03-03 | 1989-03-03 | 半導体レーザおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02231783A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198686A (en) * | 1990-11-13 | 1993-03-30 | Kabushiki Kaisha Toshiba | Double hetero-type semiconductor laser device |
KR100361593B1 (ko) * | 2000-11-23 | 2002-11-22 | 주식회사일진 | 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈 |
KR100396742B1 (ko) * | 2000-11-23 | 2003-09-02 | 주식회사일진 | 광학집적회로 소자 및 그 제조방법, 그리고 그 광학집적회로 소자를 이용하여 제조한 광통신용 송수신 장치의 모듈 |
JP2010074195A (ja) * | 2002-03-28 | 2010-04-02 | Osram Opto Semiconductors Gmbh | 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 |
WO2012029847A1 (ja) * | 2010-08-31 | 2012-03-08 | 三洋電機株式会社 | 太陽電池セルの製造方法および太陽電池モジュールの製造方法 |
-
1989
- 1989-03-03 JP JP5223489A patent/JPH02231783A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198686A (en) * | 1990-11-13 | 1993-03-30 | Kabushiki Kaisha Toshiba | Double hetero-type semiconductor laser device |
KR100361593B1 (ko) * | 2000-11-23 | 2002-11-22 | 주식회사일진 | 볼록 요철을 갖는 광학집적회로 소자, 그 제조방법, 그광학집적 회로 소자를 이용하여 제조한 광통신용 송수신장치의 모듈 |
KR100396742B1 (ko) * | 2000-11-23 | 2003-09-02 | 주식회사일진 | 광학집적회로 소자 및 그 제조방법, 그리고 그 광학집적회로 소자를 이용하여 제조한 광통신용 송수신 장치의 모듈 |
JP2010074195A (ja) * | 2002-03-28 | 2010-04-02 | Osram Opto Semiconductors Gmbh | 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 |
WO2012029847A1 (ja) * | 2010-08-31 | 2012-03-08 | 三洋電機株式会社 | 太陽電池セルの製造方法および太陽電池モジュールの製造方法 |
JP5958765B2 (ja) * | 2010-08-31 | 2016-08-02 | パナソニックIpマネジメント株式会社 | 太陽電池セルの製造方法および太陽電池モジュールの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02231783A (ja) | 半導体レーザおよびその製造方法 | |
JP2965668B2 (ja) | 半導体レーザ素子及びその製造方法 | |
US20010051421A1 (en) | Method of manufacturing a semiconductor device | |
JPH1093191A (ja) | レーザダイオードの製造方法 | |
JP4832764B2 (ja) | 半導体装置およびその製造方法 | |
JP2622029B2 (ja) | 半導体発光装置 | |
JPS63122187A (ja) | 半導体レ−ザ | |
JPH0312933A (ja) | 半導体装置の製造方法 | |
JPH05283412A (ja) | 半導体装置,およびその製造方法 | |
JPH0610707Y2 (ja) | 発光ダイオ−ド | |
JP2000252284A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPS62122290A (ja) | 発光素子 | |
JPH11251679A (ja) | 半導体レーザ | |
JPH09232321A (ja) | バンプ電極及びその製造方法 | |
JPH02253690A (ja) | 半導体装置の製造方法 | |
JPH05218212A (ja) | 半導体装置の製造方法 | |
JP4816993B2 (ja) | 半導体レーザの製造方法 | |
JPS5929486A (ja) | 半導体レ−ザ素子の製造方法 | |
JPS6370461A (ja) | 半導体装置 | |
JP2656860B2 (ja) | 半導体発光素子およびその製造方法 | |
JPH03106093A (ja) | 半導体発光装置及びその製造方法 | |
JPS58147188A (ja) | 半導体レ−ザ装置 | |
JPS62279684A (ja) | 面発光ダイオ−ド | |
JP2004200206A (ja) | 半導体レーザおよびその製造方法 | |
JPS6224683A (ja) | 半導体レ−ザの製造方法 |