JP4738562B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4738562B2
JP4738562B2 JP2000072298A JP2000072298A JP4738562B2 JP 4738562 B2 JP4738562 B2 JP 4738562B2 JP 2000072298 A JP2000072298 A JP 2000072298A JP 2000072298 A JP2000072298 A JP 2000072298A JP 4738562 B2 JP4738562 B2 JP 4738562B2
Authority
JP
Japan
Prior art keywords
type
region
forming
layer
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000072298A
Other languages
English (en)
Other versions
JP2001267570A (ja
Inventor
博司 杉本
昌之 今泉
陽一郎 樽井
健一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000072298A priority Critical patent/JP4738562B2/ja
Publication of JP2001267570A publication Critical patent/JP2001267570A/ja
Application granted granted Critical
Publication of JP4738562B2 publication Critical patent/JP4738562B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、トレンチゲート型のＳｉＣ（炭化珪素）半導体を用いたＭＯＳ電界効果パワートランジスタとして用いる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
トレンチゲート型のＳｉＣ半導体を用いた従来のＭＯＳ電界効果パワートランジスタは、例えば、電子情報通信学会論文誌Ｃ−ＩＩ Vol．Ｊ８１−Ｃ−ＩＩ、Ｎｏ．１の１３５ページの図２に示されるような構造であり、トレンチ側壁に設けたＭＯＳ構造のゲート部分で電流を制御し、高電圧のスイッチングを行う。
【０００３】
図６は、従来のこのようなトレンチゲート型のＳｉＣ半導体を用いたＭＯＳ電界効果パワートランジスタ半導体装置の概念図である。図において、１０１はｎ型のＳｉＣ基板、１０２はエピ成長で形成した低不純物のｎ型の導電性を持つＳｉＣのドリフト領域、１０３はエピ成長もしくはイオン注入により形成したｐ型導電性ベース領域、１０４はエピ成長もしくはイオン注入により形成したｎ型導電性のｎコンタクト領域、１０５はエピ成長もしくはイオン注入により形成したｐ型導電性のｐコンタクト領域、１０６はエッチングにより形成したトレンチ部、１０７はゲート酸化膜、１０８はゲート酸化膜１０７上に形成されたゲート電極、１０９はゲート電極１０８に印加した電圧で形成されるチャネル部、１１０はソース電極、１１１はドレイン電極を示している。
【０００４】
動作について説明する。ソース電極１１０とドレイン電極１１１間に高電圧を印加した状態で、ゲート電極１０８に電圧を印加することにより、ｐ型導電性ベース領域１０３のチャネル部１０９にｎ型反転層が形成され、ｎ型導電性コンタクト領域１０４とドリフト領域１０２間に電流が導通し、ドリフト領域１０２を経てドレイン電極１１１に電流が流れる。ゲート電極１０８に電圧が印加されないオフ状態では、チャネル部１０９にｎ型反転層が形成されないので、この時、ソース電極１１０とドレイン電極１１１間に印加された高電圧は、ドリフト領域１０２並びにｐベース領域１０３に延びた空乏層で遮断される。
【０００５】
次に、製造方法について説明する。従来のトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタは、次のようにして作製する。ＳｉＣ基板１０１上に、エピ成長により、ドリフト領域１０２のための低不純物ｎ型層を成長させ、次に、ｐ型導電性のベース領域１０３のためのｐ型層を成長させ、次に、ｎコンタクト領域１０４のため高不純物のｎ型層を順次成長させる。次に例えばマスキングを行ってエッチングを行い、トレンチ部６を形成する。次に、別のマスキングを行い、ｐコンタクト領域１０５部に、選択的に、表面にｐコンタクト用にイオン注入を行って、その後、注入された不純物を電気的に活性化し、アクセプタとして活性化させるため、例えば、Ａｒ雰囲気中で、１５００°Ｃで１時間程度のアニールを行って、ｐコンタクト領域１０５を形成する。次に、水蒸気分圧を含んだ、酸素雰囲気でＳｉＣ表面の熱酸化を行い、ゲート酸化膜７を形成した後、ゲート電極８、ソース電極１０、ドレイン電極１１を形成する。
【０００６】
なお、ここでは、ｐコンタクト領域１０５をイオン注入により形成する例について説明したが、その場合に限らず、逆に例えば、ｐコンタクト領域１０５に相当する層をエピ成長で形成し、領域１０５以外の領域に窒素のイオン注入を行い、その後に、注入された不純物を電気的に活性化し、ドナーとして活性化させるため、例えば、Ａｒ雰囲気中で、１５００°Ｃで１時間程度のアニールを行って、ｎコンタクト領域１０４を形成するようにしてもよい。
【０００７】
図７は、例えば、電子情報通信学会論文誌Ｃ-ＩＩ，Vol.J81-Ｃ-ＩＩ，No.1の１３５ページに示されるような構造であり、従来型のウエハー表面にＭＯＳチャネルを持つ構造のＳｉＣ半導体を用いたＭＯＳ電界効果パワートランジスタ半導体装置の概念図である。２０１はｎ型のＳｉＣ基板、２０２はエピ成長で形成した低不純物のｎ型の導電性を持つＳｉＣのドリフト領域、２０３はイオン注入により形成したｐ型導電性ベース領域、２０４はイオン注入により形成したｎ型導電性のｎコンタクト領域、２０７はゲート酸化膜、２０８はゲート電極、２０９はゲート電極に印加した電圧で形成されるチャネル部、２１０はソース電極、２１１はドレイン電極を示している。図６と同様にゲート電極２０８に電圧を印加することにより、ｐ型導電性ベース領域２０３の表面のチャネル部２０９にｎ型反転層が形成され、ｎ型導電性コンタクト領域２０４とドリフト領域２０２間に電流が導通し、ドリフト領域２０２を経てドレイン電極２１１に電流が流れる。
【０００８】
【発明が解決しようとする課題】
ＳｉＣはＳｉに比較し絶縁破壊電界強度が１０倍大きい。この特長を利用して、素子特性の向上を図る様に素子の構造を最適化すると、ＳｉＣ中にはＳｉの絶縁破壊電界強度の十倍に近い電界が存在する。このため、上述したような図６の従来のトレンチゲート型のＳｉＣ半導体を用いたＭＯＳ電界効果パワートランジスタでは、絶縁破壊電界強度に近い電界が発生するＳｉＣ部分に接したゲート酸化膜中においても、両者の誘電率比によって定まる電界が発生し、その強度は酸化膜の絶縁破壊電界強度を越えることから、酸化膜中で絶縁破壊が生じる。またトレンチゲート構造では、特にトレンチ下部の角部分で電界集中が起こり、酸化膜中の電界強度が大きくなり、上記理由と相まって、ゲート酸化膜に絶縁破壊が生じ易い。このような結果、従来のトレンチゲート型のＳｉＣ半導体を用いたＭＯＳ電界効果パワートランジスタでは、ＳｉＣの材料特性から期待される素子耐圧が得られないという問題点があった。
【０００９】
一方、図７に示した、従来の基板表面にＭＯＳチャネルを持つ構造のＭＯＳパワートランジスタでは、不純物を注入後、不純物を電気的に活性化させる工程で、例えば、Ａｒ雰囲気中で、１５００°Ｃで１時間のアニールを行う必要がある。この時、表面のＳｉが選択的に離脱したり、表面で部分的に不均一に成長やエッチングが生じることにより、ＳｉＣの表面に荒れが生じたり、階段状のステップ構造が形成される問題があった。基板表面にＭＯＳチャネルを持つ構造のＭＯＳパワートランジスタでは、この荒れもしくはステップの生じた面が、ＭＯＳチャネルの界面となる構造のため、ＭＯＳ界面の劣化により、十分なチャネル特性が得られない問題があった。
【００１０】
また、基板表面にＭＯＳチャネルを持つ構造では、チャネル移動度が大きい１１２バー０面を、ＭＯＳチャネルの界面として用いるためには、入手が困難な１１２バー０面ウエハーを作製し、さらにそれに伴い従来基板面のプロセスとは異なった、エピ成長、注入、電極等の作製条件が必要であるという問題点があった。
【００１１】
本発明は、かかる問題点を解決するために成されたもので、ＳｉＣ中の電界分布の強い箇所がゲート酸化膜から離れた所になるような構造を備え、ゲート酸化膜が破壊されない特長をもち、ＳｉＣの材料特性に対応した素子耐圧を持つ半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明は、炭化珪素半導体からなる基板上に、低不純物のｎ型の導電性を有する炭化珪素半導体からなるｎ型層を形成する工程と、上記ｎ型層上に、ｐ型の導電性を有する炭化珪素半導体からなるｐ型ベース層を形成する工程と、上記ｐ型ベース層上に、高不純物のｎ型の導電性を有する炭化珪素半導体からなるｎ型コンタクト層を形成する工程と、上記ｐ型ベース層上の上記ｎ型コンタクト層が設けられていない領域に炭化珪素半導体からなるｐ型コンタクト領域を形成する工程と、マスクを用いイオン注入を行うことにより、上記ｎ型層内に、高電圧遮断時の上記ｎ型層からのゲート酸化膜への電界の侵入をシールドさせるための溝下部電界シールド手段をｐ型領域によって形成する工程と、上記溝下部電界シールド手段を形成した後に活性化アニールを行なう活性化アニール工程と、上記活性化アニール工程後に、上記マスクを用いエッチングを行うことにより、上記ｎ型コンタクト層及び上記ｐ型ベース層を貫通して上記ｎ型層内の上記溝下部電界シールド手段に達する深さを有する溝を形成する工程と、上記溝の底面及び側壁上にゲート酸化膜を形成する工程と、上記ゲート酸化膜を介在させて上記溝の側壁上にゲート電極を形成する工程と、上記ｎ型コンタクト層及び上記ｐ型コンタクト領域に接触させてソース電極を形成する工程と、上記基板の下面にドレイン電極を形成する工程とを備えた半導体装置の製造方法である。
【００２６】
【発明の実施の形態】
実施の形態１．
図１は本発明の一実施の形態を示すもので、トレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。１はｎ型のＳｉＣ基板、２は低不純物のｎ型の導電性を有するドリフト領域、３はドレイン電流制御用のＭＯＳチャネルを形成するためのｐ型導電性のベース領域、４はｎ型導電性のｎコンタクト領域、５はｐ型導電性のｐコンタクト領域、６はエッチングにより形成したトレンチ部、７はトレンチ部６の底面および側壁に設けられたゲート酸化膜、８はゲート電極、９はゲート電極に印加した電圧で形成されるチャネル部、１０はソース電極、１１はドレイン電極、１２はゲート酸化膜７部の電界強度を緩和するために、トレンチ部６の下部にエピ成長もしくはイオン注入により形成した、ｐ型導電性のトレンチ下部電界シールド領域、１３はｐ型のベース領域３下部にエピ成長もしくはイオン注入により形成した、ｐ型導電性のベース領域下部電界シールド領域である。
【００２７】
動作について説明する。ゲート電極８に電圧を印加することにより、チャネル部９にｎ型反転層が形成され、ｎ型導電性のｎコンタクト領域４とドリフト領域２間に電流が導通し、ドリフト領域２を経てドレイン電極１１に電流が流れる。ゲート電極８に電圧が印加されないオフ状態では、チャネル部９にｎ型反転層が形成されない。この時ソース電極１０とドレイン電極１１間に印加された高電圧は、ドリフト領域２、トレンチ下部電界シールド領域１２、ベース領域下部電界シールド領域１３に延びた空乏層で遮断される。ここで、本実施の形態においては、トレンチ部６の下部にトレンチ下部電界シールド１２を備えているので、それによって電界侵入が阻まれ、ゲート酸化膜７部分、特に、電界集中が起こるトレンチ部６下部の角部分の電界強度が緩和され、ゲート酸化膜７の絶縁破壊が生じない。また、ｐベース領域３下にもベース領域下部電界シールド領域１３が備えられているため、ｐベース領域下からの電界の浸入がシールドされるため、ゲート酸化膜７の電界強度が緩和される。このような構造により、逆高電圧遮断時の電界強度の最強な箇所は、シールド領域１３の下端になり、電界強度の強い部分とゲート酸化膜７に接する部分が接触せずに分離されることにより、酸化膜の絶縁破壊が生じない。
【００２８】
次に、製造方法について説明する。本実施の形態に示したトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタは例えば、次のように作製できる。ＳｉＣ基板１上に、ＣＶＤエピ成長により、ドリフト領域２のための低不純物ｎ型層を成長させ、次に、ｐ型導電性のベース領域３のためのｐ型層を成長させ、次に、ｎコンタクト領域４のため高不純物のｎ型層を順次成長させる。次に、マスキングを行い、ｐコンタクト領域５部に、選択的に、表面にｐコンタクト用に高濃度のＡｌのイオン注入を行って、ｐコンタクト領域５を形成し、次に、例えば、同じマスクを用い、トレンチ部６の下部（底面）の深さより深い領域まで垂直方向に（すなわち、深さ方向に）Ａｌのイオン注入を行い、ベース領域下部電界シールド領域１３を形成する。また、次に例えば別のマスキングを行いトレンチ部６に選択的に、トレンチ部６下部（底面）の深さより深い領域にＡｌ（アクセプタ）のイオン注入を行い、トレンチ下部電界シールド領域１２を形成する。このとき、トレンチ下部電界シールド領域１２の厚さが、ドリフト領域２からの酸化ゲート膜７への電界の侵入を妨げるに十分な所定の厚さになるようにする。次に例えば同じマスクを用い、エッチングを行いトレンチ部６を形成する。次に例えば、水蒸気分圧を含んだ、酸素雰囲気でＳｉＣ表面の熱酸化を行い、ゲート酸化膜７を形成した後、ゲート電極８、ソース電極１０、ドレイン電極１１を形成する。
【００２９】
この例では、ｎコンタクト領域４のための高不純物のエピ成長したｎ型層にイオン注入により、ｐコンタクト領域５を形成する例を示したが、逆に、ｐコンタクト領域５のためのｐ層を成長により形成し、そこに窒素のイオン注入により、ｎコンタクト領域４を形成しても作製可能である。また、ここでは、ｐベース領域３のためのｐ型層を、エピ成長で形成する例を示したが、イオン注入によっても可能である。
【００３０】
以上のように、本実施の形態が示す半導体装置では、トレンチ部６の下部にトレンチ下部電界シールド領域１２があるため、ゲート酸化膜７の電界強度が緩和される。また、ｐベース領域３下にもベース領域下部電界シールド領域１３が備えられているため、ｐベース領域下からの電界の浸入がシールドされるため、ゲート酸化膜７の電界強度が緩和される。このような構造により、逆高電圧遮断時の電界強度の最強な箇所は、ｐシールド領域の下端になり、電界強度の強い部分と、ゲート酸化膜７に接する部分が接触せずに分離されることにより、酸化膜の絶縁破壊が生じない。この結果、高電圧遮断時の、ゲート酸化膜７の電界強度を低減し、ゲート酸化膜７の絶縁破壊が防がれ、ＳｉＣ材料の絶縁特性に対応した、素子耐圧を得ることができる。
【００３１】
また、本実施の形態が示す製造方法に於いては、トレンチ部６を形成する前の工程で、イオン注入と活性化アニールを行い、その後に、トレンチ部６を形成し、その側壁をチャネルとして用いるので、チャネルが形成されるトレンチ部６の側壁に生じる注入の損傷、及び、アニールによる表面の荒れを低減することができ、高移動度で信頼性の高いチャネルを形成することができる効果があり、素子特性を向上できる。
【００３２】
実施の形態２．
図２は本発明の別の一実施の形態を示すもので、トレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。１はｎ型のＳｉＣ基板、２はドリフト領域、３はベース領域、４はｎコンタクト領域、５はｐコンタクト領域、６はトレンチ部、７はゲート酸化膜、８はゲート電極、９はチャネル部、１０はソース電極、１１はドレイン電極、１２はトレンチ下部電界シールド領域、１３はｐ型導電性のベース領域下部電界シールド領域、１４はトレンチ下部電界シールド領域１２とベース領域下部電界シールド領域１３を電気的に結合する、電界シールド結合領域をしめしている。ゲート電極８への電圧の印加による、高電圧の遮断、導通の切り替えの原理及び電界シールド領域による、酸化膜における電界緩和の原理は実施の形態１と同様である。
【００３３】
次に製造方法について説明する。本実施の形態に示したトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタは、例えば、次のように作製できる。ＳｉＣ基板１上に、ドリフト領域２のための低不純物ｎ型層を、ｐベース領域３のためのｐ型層を、ｎコンタクト領域４のため高不純物のｎ型層を順次成長する。次にマスキングを行いｐコンタクト領域５部に選択的に、表面にコンタクト用に高濃度のＡｌのイオン注入を行い、次に例えば同じマスクを用い、トレンチ下部の深さより深い領域までＡｌのイオン注入を行い、ベース領域下部電界シールド領域１３を形成する。また次に例えば別のマスキングを行いトレンチ部６と電界シールド結合領域１４に選択的に、トレンチ下部の深さより深い領域にＡｌのイオン注入を行い、トレンチ下部電界シールド領域１２と電界シールド結合領域１４を形成する。次に例えば別のマスクを用い、エッチングを行いトレンチ部６を形成する。次ゲート酸化膜７を形成した後、ゲート電極８、ソース電極１０、ドレイン電極１１を形成する。
【００３４】
この例では、ドリフト領域にイオン注入により、トレンチ下部電界シールド領域１２、ベース領域下部電界シールド領域１３並びに電界シールド結合領域１４を形成する作製方法を示したが、逆に例えば上記３領域に相当する層をエピ成長で形成し、３領域以外の領域に窒素のイオン注入を行いｎ型導電領域を作製することも可能である。
【００３５】
以上のように、本実施の形態における半導体装置において、トレンチ下部電界シールド領域１２とベース領域下部電界シールド領域１３によりゲート酸化膜７部の電界強度が緩和され酸化膜の絶縁破壊が軽減される原理は実施の形態１と同様である。さらに本実施の形態では、ｐベース領域とｐシールド領域を電気的に結合する構造を備えているので、電位的に浮遊した領域が生じず、電荷の蓄積の片寄も生じないため、より安定なスイッチング動作と酸化膜の高い信頼性が得られる。
【００３６】
また、本実施の形態における製造方法においても、上述の実施の形態１と同様に、トレンチ部６を形成する前の工程で、イオン注入と、活性化アニールを行うことができるので、チャネルが形成されるトレンチ部６の側壁に生じる注入の損傷、アニールによる表面の荒れを低減することができ、高移動度で信頼性の高いチャネルを形成することができる効果があり、素子特性を向上できる。
【００３７】
実施の形態３．
図３は本発明の別の一実施の形態を示すもので、トレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。１はｎ型のＳｉＣ基板、２はドリフト領域、３はベース領域、４はｎコンタクト領域、５はｐコンタクト領域、６はトレンチ部、７はゲート酸化膜、８はゲート電極、９はチャネル部、１０はソース電極、１１はドレイン電極、１２はトレンチ下部電界シールド領域、１３はベース領域下部電界シールド領域、１４は電界シールド結合領域、１５は導通時の抵抗を低減するためにｐベース領域の下部に設けた、ドリフト領域２より導電性の高い（すなわち、キャリア濃度の高い）ｎ型の電流拡散層である。ゲート電極８への電圧を印加による、高電圧の遮断、導通の切り替え、及び電界シールド領域の効果による、酸化膜における電界緩和の原理は実施の形態１及び２と同様である。
【００３８】
次に製造方法について説明する。本実施の形態に示したトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタは例えば、次のように作製できる。ＳｉＣ基板１上に、ドリフト領域２のための低不純物ｎ型層を、次に電流拡散層１５のための、ドリフト領域２より導電率の高いｎ型層を、次にｐベース領域３のためのｐ型層を、次にｎコンタクト領域４のための高不純物のｎ型層を順次成長する。実施の形態２と同様に選択的に、ｐコンタクト領域５、ベース領域下部電界シールド領域１３、トレンチ下部電界シールド領域１２並びに電界シールド結合領域１４をＡｌのイオン注入により形成する。また次に例えば別のマスキングによるドナーのイオン注入によりｎコンタクト領域４を形成する。次に例えば別のマスクを用い、エッチングを行いトレンチ部６を形成する。次にゲート酸化膜７を形成した後、ゲート電極８、ソース電極１０、ドレイン電極１１を形成する。この例では、エピ成長により電流拡散層を形成する作製例を示したが、ドナーのイオン注入により電流拡散層を形成する作製例も可能である。
【００３９】
以上のように、本実施の形態に示した半導体装置は、上述の実施の形態１及び２と同様の効果が得られるとともに、さらに、ｐベース領域３の下部に、ドリフト領域２より導電性の高いｎ型の電流拡散層１５そなえているので、導通時には、電流経路は、ゲート電圧印加により反転して形成されたチャネル９近傍からのみではなく、ｎ型の電流拡散層１５全体から、ｎ型ドリフト領域２を経て流れるので、その抵抗は、電流拡散層１５がないときに比べ低減される効果がある。
【００４０】
また、本実施の形態における製造方法においても、上述の実施の形態１と同様に、トレンチ部６を形成する前の工程で、イオン注入と、活性化アニールを行うことができるので、チャネルが形成されるトレンチ部６の側壁に生じる注入の損傷、アニールによる表面の荒れを低減することができ、高移動度で信頼性の高いチャネルを形成することができる効果があり、素子特性を向上できる。
【００４１】
実施の形態４．
図４は本発明の別の一実施の形態を示すもので、トレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。１はｎ型のＳｉＣ基板、２はドリフト領域、３はベース領域、４はｎコンタクト領域、５はｐコンタクト領域、６はトレンチ部、７はゲート酸化膜、８はゲート電極、９はチャネル部、１０はソース電極、１１はドレイン電極、１２Ａはトレンチ部６の幅より広い幅を持ち、トレンチ部６のない領域まで横に延びた構造を有したトレンチ下部電界シールド領域、１３はベース領域下部電界シールド領域、１５は電流拡散層である。ゲート電極８への電圧を印加による、高電圧の遮断と導通の切り替え、及び、電界シールド領域１２、１３の効果による、ゲート酸化膜７における電界緩和、電流拡散層１５による抵抗の低減の原理は実施の形態１から３と同様である。
【００４２】
次に製造方法について説明する。本実施の形態に示したトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタは例えば、次のように作製できる。ＳｉＣ基板１上に、ドリフト領域２のための低不純物ｎ型層を、次に電流拡散層１５のためのｎ型層を、次にｐベース領域３のためのｐ型層を、次にｎコンタクト領域４のための高不純物のｎ型層を順次成長する。実施の形態３と同様に選択的に、ｐコンタクト領域５、ベース領域下部電界シールド領域１３、トレンチ下部電界シールド領域１２並びに電界シールド結合領域１４をＡｌのイオン注入により形成する。この時、トレンチ下部電界シールド領域１２注入のためのマスクパターンを、トレンチ部６の幅より広くすることにより上部にトレンチ部６のない横の領域まで延びた注入領域を形成できる。また次にドナーのイオン注入によりｎコンタクト領域４を形成する。次トレンチ部６を形成し、ゲート酸化膜７を形成した後、ゲート電極８、ソース電極１０、ドレイン電極１１を形成する。この例では、エピ成長により電流拡散層を形成する作製例を示したが、ドナーのイオン注入により電流拡散層を形成する作製例も可能である。
【００４３】
以上のように、本実施の形態に示した半導体装置は、上述の実施の形態１〜３と同様の効果が得られるとともに、さらに、トレンチ下部シールド領域１２の幅が、溝の幅より広く、上部のトレンチ部６のない領域まで延びた構造であり、特にトレンチ下部の角の部分と電界強度の大きい箇所とが、平面位置的にも分離されるので、特にトレンチ下部の角の酸化膜に印加される電界強度の緩和効果が大きく、酸化膜の絶縁破壊が生じない特長がある。
【００４４】
また、本実施の形態における製造方法においても、上述の実施の形態１と同様に、トレンチ部６を形成する前の工程で、イオン注入と、活性化アニールを行うことができるので、チャネルが形成されるトレンチ部６の側壁に生じる注入の損傷、アニールによる表面の荒れを低減することができ、高移動度で信頼性の高いチャネルを形成することができる効果があり、素子特性を向上できる。
【００４５】
なお、図５は同じく実施の形態４の他の構成を示すもので、トレンチ下部電界シールド領域１２の幅が広く、ベース領域下部電界シールド領域１３がない例をしめす。図４と同様に作製でき、また、同様な酸化膜の絶縁破壊を抑制する効果がある。
【００４６】
実施の形態５．
つぎに、本発明の別の一実施の形態を示す。本実施の形態に示す半導体装置は、素子構造、作製方法は、上記実施の形態１から４と同様であり、電界シールド効果により、ゲート酸化膜７の絶縁破壊を抑制する効果をもっている。本実施の形態では、チャネル９は、エッチングにより形成したＳｉＣ結晶の１、１、２バー、０面のトレンチ部６の側壁に形成されている。チャネル移動度の結晶方位依存性より、基板表面に形成されたチャネルより大きな移動度が得られ、チャネル抵抗を低減できる。また同時に、電界シールドのためのｐ領域を備えているので、酸化膜の絶縁破壊が起こりにくい。
【００４７】
【発明の効果】
この発明は、炭化珪素半導体からなる基板上に、低不純物のｎ型の導電性を有する炭化珪素半導体からなるｎ型層を形成する工程と、上記ｎ型層上に、ｐ型の導電性を有する炭化珪素半導体からなるｐ型ベース層を形成する工程と、上記ｐ型ベース層上に、高不純物のｎ型の導電性を有する炭化珪素半導体からなるｎ型コンタクト層を形成する工程と、上記ｐ型ベース層上の上記ｎ型コンタクト層が設けられていない領域に炭化珪素半導体からなるｐ型コンタクト領域を形成する工程と、マスクを用いイオン注入を行うことにより、上記ｎ型層内に、高電圧遮断時の上記ｎ型層からのゲート酸化膜への電界の侵入をシールドさせるための溝下部電界シールド手段をｐ型領域によって形成する工程と、上記溝下部電界シールド手段を形成した後に活性化アニールを行なう活性化アニール工程と、上記活性化アニール工程後に、上記マスクを用いエッチングを行うことにより、上記ｎ型コンタクト層及び上記ｐ型ベース層を貫通して上記ｎ型層内の上記溝下部電界シールド手段に達する深さを有する溝を形成する工程と、上記溝の底面及び側壁上にゲート酸化膜を形成する工程と、上記ゲート酸化膜を介在させて上記溝の側壁上にゲート電極を形成する工程と、上記ｎ型コンタクト層及び上記ｐ型コンタクト領域に接触させてソース電極を形成する工程と、上記基板の下面にドレイン電極を形成する工程とを備えた半導体装置の製造方法であり、溝の下部に電界シールドのためのｐ型領域を備えているので、ゲート酸化膜部、特に、電界集中の起こりやすい溝下部の角のゲート酸化膜の電界強度が緩和されるため、ゲート酸化膜の絶縁破壊が生じないので、ＳｉＣ材料の絶縁特性に対応した、素子耐圧を得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１によるトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。
【図２】 本発明の実施の形態２によるトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。
【図３】 本発明の実施の形態３によるトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。
【図４】 本発明の実施の形態４によるトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。
【図５】 本発明の実施の形態４による他のトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。
【図６】 従来のトレンチゲート型のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。
【図７】 従来のウエハー表面にＭＯＳチャネルを持つ構造のＳｉＣ半導体ＭＯＳ電界効果パワートランジスタ半導体装置の断面図である。
【符号の説明】
１ ｎ型のＳｉＣ基板、２ ドリフト領域、３ ベース領域、４ ｎコンタクト領域、５ ｐコンタクト領域、６ トレンチ部、７ ゲート酸化膜、８ ゲート電極、９ チャネル部、１０ ソース電極、１１ ドレイン電極、１２ トレンチ下部電界シールド領域、１３ ベース領域下部電界シールド領域、１４ 電界シールド結合領域、１５ 電流拡散層。

Claims (1)

  1. 炭化珪素半導体からなる基板上に、低不純物のｎ型の導電性を有する炭化珪素半導体からなるｎ型層を形成する工程と、
    上記ｎ型層上に、ｐ型の導電性を有する炭化珪素半導体からなるｐ型ベース層を形成する工程と、
    上記ｐ型ベース層上に、高不純物のｎ型の導電性を有する炭化珪素半導体からなるｎ型コンタクト層を形成する工程と、
    上記ｐ型ベース層上の上記ｎ型コンタクト層が設けられていない領域に炭化珪素半導体からなるｐ型コンタクト領域を形成する工程と、
    マスクを用いイオン注入を行うことにより、上記ｎ型層内に、高電圧遮断時の上記ｎ型層からのゲート酸化膜への電界の侵入をシールドさせるための溝下部電界シールド手段をｐ型領域によって形成する工程と、
    上記溝下部電界シールド手段を形成した後に活性化アニールを行なう活性化アニール工程と、
    上記活性化アニール工程後に、上記マスクを用いエッチングを行うことにより、上記ｎ型コンタクト層及び上記ｐ型ベース層を貫通して上記ｎ型層内の上記溝下部電界シールド手段に達する深さを有する溝を形成する工程と、
    上記溝の底面及び側壁上にゲート酸化膜を形成する工程と、
    上記ゲート酸化膜を介在させて上記溝の側壁上にゲート電極を形成する工程と、
    上記ｎ型コンタクト層及び上記ｐ型コンタクト領域に接触させてソース電極を形成する工程と、
    上記基板の下面にドレイン電極を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2000072298A 2000-03-15 2000-03-15 半導体装置の製造方法 Expired - Lifetime JP4738562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000072298A JP4738562B2 (ja) 2000-03-15 2000-03-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000072298A JP4738562B2 (ja) 2000-03-15 2000-03-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001267570A JP2001267570A (ja) 2001-09-28
JP4738562B2 true JP4738562B2 (ja) 2011-08-03

Family

ID=18590734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000072298A Expired - Lifetime JP4738562B2 (ja) 2000-03-15 2000-03-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4738562B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164021B2 (en) 2017-05-26 2018-12-25 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
US10468509B2 (en) 2017-06-07 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11205719B2 (en) 2019-03-22 2021-12-21 Fuji Electric Co., Ltd. Insulated-gate semiconductor device

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3434278B2 (ja) * 2000-04-06 2003-08-04 松下電器産業株式会社 電界効果トランジスタおよびその製造方法
US6853033B2 (en) * 2001-06-05 2005-02-08 National University Of Singapore Power MOSFET having enhanced breakdown voltage
KR100479426B1 (ko) * 2002-08-27 2005-03-30 학교법인 한양학원 고전압 소자의 구조 및 그 제조 방법
EP1557888A4 (en) 2002-10-04 2009-11-04 Shindengen Electric Mfg SEMICONDUCTOR ELEMENT AND PROCESS FOR ITS MANUFACTURE
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
KR100767078B1 (ko) 2003-10-08 2007-10-15 도요다 지도샤 가부시끼가이샤 절연 게이트형 반도체 장치 및 그 제조 방법
JP3689419B1 (ja) * 2004-03-29 2005-08-31 新電元工業株式会社 半導体装置、半導体装置の製造方法
JP2008071896A (ja) * 2006-09-13 2008-03-27 Nippon Steel Corp 金属−絶縁膜−炭化珪素半導体構造
JP5261907B2 (ja) * 2006-09-19 2013-08-14 富士電機株式会社 トレンチゲート型炭化珪素半導体装置
JP5037103B2 (ja) * 2006-12-06 2012-09-26 三菱電機株式会社 炭化珪素半導体装置
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5444608B2 (ja) * 2007-11-07 2014-03-19 富士電機株式会社 半導体装置
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP4577355B2 (ja) 2007-12-26 2010-11-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4793390B2 (ja) * 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP5721308B2 (ja) 2008-03-26 2015-05-20 ローム株式会社 半導体装置
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5353190B2 (ja) * 2008-11-04 2013-11-27 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP5613995B2 (ja) * 2009-04-28 2014-10-29 富士電機株式会社 炭化珪素半導体装置およびその製造方法
JP5531787B2 (ja) * 2010-05-31 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5110153B2 (ja) * 2010-11-08 2012-12-26 住友電気工業株式会社 半導体装置およびその製造方法
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
EP2602829A1 (en) * 2011-12-07 2013-06-12 Nxp B.V. Trench-gate resurf semiconductor device and manufacturing method
CN104106142B (zh) 2012-02-10 2016-03-09 松下知识产权经营株式会社 半导体装置及其制造方法
JP5884617B2 (ja) 2012-04-19 2016-03-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9306061B2 (en) * 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
JP5834179B2 (ja) * 2013-04-16 2015-12-16 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置の製造方法
JP2014241368A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 炭化珪素半導体装置
JP6135364B2 (ja) 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE112014003489T5 (de) 2013-08-01 2016-04-14 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP6215647B2 (ja) * 2013-10-22 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6199755B2 (ja) * 2014-01-27 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6336055B2 (ja) * 2014-05-23 2018-06-06 株式会社日立製作所 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両
US9954054B2 (en) * 2014-06-30 2018-04-24 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
WO2016116998A1 (ja) * 2015-01-19 2016-07-28 株式会社日立製作所 半導体装置及びその製造方法、電力変換装置、３相モータシステム、自動車、並びに鉄道車両
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
CN107431091B (zh) 2015-03-30 2020-05-19 三菱电机株式会社 碳化硅半导体装置及其制造方法
DE112016003510B4 (de) * 2015-10-16 2023-11-16 Fuji Electric Co., Ltd. HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
JP6485382B2 (ja) * 2016-02-23 2019-03-20 株式会社デンソー 化合物半導体装置の製造方法および化合物半導体装置
JP6531691B2 (ja) 2016-03-24 2019-06-19 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP6520785B2 (ja) 2016-03-24 2019-05-29 豊田合成株式会社 半導体装置の製造方法
JP6693020B2 (ja) 2017-03-28 2020-05-13 豊田合成株式会社 半導体装置の製造方法
JP6809330B2 (ja) 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法
JP2019016668A (ja) 2017-07-05 2019-01-31 三菱電機株式会社 炭化珪素半導体装置並びにその製造方法及び電力変換装置
JP6847007B2 (ja) * 2017-09-13 2021-03-24 株式会社日立製作所 半導体装置およびその製造方法
JP7006280B2 (ja) 2018-01-09 2022-01-24 富士電機株式会社 半導体装置
JP7076222B2 (ja) 2018-02-21 2022-05-27 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
JP7151363B2 (ja) * 2018-10-16 2022-10-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10903322B2 (en) * 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
JP7242467B2 (ja) 2019-08-02 2023-03-20 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7337469B1 (ja) 2022-03-03 2023-09-04 三菱電機株式会社 半導体装置および電力変換装置
CN116469923B (zh) * 2023-04-25 2023-10-20 南京第三代半导体技术创新中心有限公司 高可靠性沟槽型碳化硅mosfet器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05506335A (ja) * 1991-01-31 1993-09-16 シリコニックス・インコーポレイテッド 電力用ｍｏｓ電界効果トランジスタ
JPH06224437A (ja) * 1992-07-24 1994-08-12 Siliconix Inc 電界効果トランジスタ及びその製造方法
JPH07131016A (ja) * 1993-09-10 1995-05-19 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JPH1098188A (ja) * 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
JPH10209432A (ja) * 1997-01-21 1998-08-07 Mitel Semiconductor Ltd 半導体デバイスの改良
WO1998035390A1 (en) * 1997-02-07 1998-08-13 Cooper James Albert Jr Structure for increasing the maximum voltage of silicon carbide power transistors
JPH10308512A (ja) * 1997-03-05 1998-11-17 Denso Corp 炭化珪素半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658267A (en) * 1979-10-17 1981-05-21 Nippon Telegr & Teleph Corp <Ntt> Insulated gate type field-effect transistor
JP3288218B2 (ja) * 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3409244B2 (ja) * 1998-02-26 2003-05-26 株式会社豊田中央研究所 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05506335A (ja) * 1991-01-31 1993-09-16 シリコニックス・インコーポレイテッド 電力用ｍｏｓ電界効果トランジスタ
JPH06224437A (ja) * 1992-07-24 1994-08-12 Siliconix Inc 電界効果トランジスタ及びその製造方法
JPH07131016A (ja) * 1993-09-10 1995-05-19 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JPH1098188A (ja) * 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
JPH10209432A (ja) * 1997-01-21 1998-08-07 Mitel Semiconductor Ltd 半導体デバイスの改良
WO1998035390A1 (en) * 1997-02-07 1998-08-13 Cooper James Albert Jr Structure for increasing the maximum voltage of silicon carbide power transistors
JPH10308512A (ja) * 1997-03-05 1998-11-17 Denso Corp 炭化珪素半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164021B2 (en) 2017-05-26 2018-12-25 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
US10468509B2 (en) 2017-06-07 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11205719B2 (en) 2019-03-22 2021-12-21 Fuji Electric Co., Ltd. Insulated-gate semiconductor device

Also Published As

Publication number Publication date
JP2001267570A (ja) 2001-09-28

Similar Documents

Publication Publication Date Title
JP4738562B2 (ja) 半導体装置の製造方法
JP4744958B2 (ja) 半導体素子及びその製造方法
US8748977B2 (en) Semiconductor device and method for producing same
US9490338B2 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
KR100859701B1 (ko) 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR101613930B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP4192281B2 (ja) 炭化珪素半導体装置
KR910000929B1 (ko) 금속 산화물 반도체 전계 효과 트랜지스터
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
TWI358835B (en) Schottky device and method of forming
CN102770960A (zh) 半导体器件及其制造方法
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
JP2000332239A (ja) 電界効果トランジスタ
WO2003003452A2 (en) Field-effect transistor and method of making the same
KR20230059176A (ko) 트렌치 하단 차폐 구조체들을 갖는 트렌치 반도체 디바이스들
JP2003224277A (ja) 炭化珪素半導体装置とその製造方法
CN114497201A (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
JP2001127285A (ja) 縦型電界効果トランジスタ
JP5037103B2 (ja) 炭化珪素半導体装置
JP3642768B2 (ja) 横型高耐圧半導体装置
JP2018206872A (ja) 半導体装置
JP3496509B2 (ja) 炭化珪素半導体装置の製造方法
TWI829085B (zh) 的碳化矽金屬氧化物半導體場效電晶體
JP2004200441A (ja) 半導体装置とその製造方法
US11769828B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110427

R150 Certificate of patent or registration of utility model

Ref document number: 4738562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term