JP2019016668A - 炭化珪素半導体装置並びにその製造方法及び電力変換装置 - Google Patents

炭化珪素半導体装置並びにその製造方法及び電力変換装置 Download PDF

Info

Publication number
JP2019016668A
JP2019016668A JP2017132019A JP2017132019A JP2019016668A JP 2019016668 A JP2019016668 A JP 2019016668A JP 2017132019 A JP2017132019 A JP 2017132019A JP 2017132019 A JP2017132019 A JP 2017132019A JP 2019016668 A JP2019016668 A JP 2019016668A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide semiconductor
trench
protective
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017132019A
Other languages
English (en)
Inventor
泰宏 香川
Yasuhiro Kagawa
泰宏 香川
敦司 楢崎
Atsushi Narasaki
敦司 楢崎
裕 福井
Yutaka Fukui
裕 福井
勝俊 菅原
Katsutoshi Sugawara
勝俊 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017132019A priority Critical patent/JP2019016668A/ja
Priority to US15/902,116 priority patent/US10431658B2/en
Priority to DE102018206965.4A priority patent/DE102018206965A1/de
Priority to CN201810722266.5A priority patent/CN109244133A/zh
Publication of JP2019016668A publication Critical patent/JP2019016668A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】信頼性の低下を防ぐことができる炭化珪素半導体装置並びにその製造方法及び電力変換装置を得る。
【解決手段】第１導電型の炭化珪素半導体層２の上面にゲートトレンチ６と保護トレンチ７が設けられている。第２導電型の保護拡散層１０が炭化珪素半導体層２においてゲート電極９よりも深い位置に設けられている。層間絶縁膜１１がゲート電極９の表面を覆い、セル開口１２を有する。ソース電極１５がセル開口１２を通じてソース領域５に電気的に接続され、保護トレンチ７を通じて保護拡散層１０に電気的に接続されている。めっき膜１７がソース電極１５の上に設けられている。保護トレンチ７の上方においてソース電極１５の上面に凹部１６が形成されている。凹部１６の垂直方向の深さは凹部１６の水平方向の幅の半分以下である。
【選択図】図２

Description

本発明は、トレンチゲート型の炭化珪素半導体装置並びにその製造方法及び電力変換装置に関する。
トレンチゲート型のシリコン半導体装置では、シリコン半導体層のアバランシェ電界強度がゲート絶縁膜の絶縁破壊電界強度よりも低いため、シリコン半導体層のアバランシェ電界強度によって半導体装置の耐圧が決定されていた。一方、炭化珪素のアバランシェ電界強度はシリコンの約１０倍となるので、炭化珪素半導体装置では炭化珪素半導体層のアバランシェ電界強度とゲート絶縁膜の絶縁破壊電界強度とが同等になる。そして、トレンチゲート型の半導体装置では、装置に電圧が印加されるとトレンチ下部の角部に電界集中が発生するため、トレンチ角部のゲート絶縁膜から先に絶縁破壊が生じる。このため、トレンチゲート型の炭化珪素半導体装置では、ゲート絶縁膜の電界強度によって耐圧が制限されていた。
そこで、従来のトレンチゲート型の炭化珪素半導体装置では、Ｎチャネル型の場合、トレンチ下部のドリフト層においてＰ型不純物が高濃度に注入された保護拡散層を設けることが提案されている（例えば、特許文献１参照）。また、保護拡散層を保護トレンチを通じてソース電極と接続することが提案されている（例えば、特許文献２参照）。これにより保護拡散層を接地することで、トレンチ下部の電界の集中を低減することができる。さらに、スイッチング動作時に印加されるドレイン電圧の変化（ｄＶ／ｄｔ）による変移電流によって引き起こされるゲート絶縁膜の破壊を防止することができる。
また、例えばＩＧＢＴ等の半導体基板の素子形成面である基板表面にアルミニウム電極にヒートシンク等をはんだ付けした半導体装置が使用されている。このような半導体装置にフリップチップ技術のバンプ電極が応用される。即ち、アルミニウム電極の上に保護膜を形成し、この保護膜に開口部を形成する。次に、この開口部から臨むアルミニウム電極の表面上に、はんだ付け用のめっき膜をめっき処理によって形成する。
特開２００１−２６７５７０号公報 特許第５７１０６４４号公報
表面電極はスパッタ装置で金属を堆積して形成されることが多い。セル領域の開口を埋め込むように金属を形成しても、幅が広い保護トレンチまでは完全には埋め込めず、保護トレンチの上方において表面電極の上面に凹部が残る。さらに、トレンチ底部よりも上部の方が金属粒子は堆積しやすい傾向があり、かつトレンチ角部では堆積が多くなるため、凹部の開口が狭くなる。
セル領域での層間絶縁膜の開口幅は表面電極のコンタクトと同一の大きさとなるため、開口のアスペクト比をコントロールすることができる。そして、タングステン等で埋め込み形成することで、平坦性を確保することができる。しかし、保護トレンチではトレンチ底部にコンタクトを形成する必要があるため、タングステン等で埋め込み形成することが可能な大きさに保護トレンチを縮小することが困難である。
めっき処理において表面電極に対して均一に成膜が進む。このため、上記形状の表面電極にめっき処理を行った場合、凹部の底部から成長しためっき膜が上部に到着する前に凹部の上部両側から成長しためっき膜が閉塞する。これにより空洞が空くことでめっき液残りが発生する。例えば、半導体装置を使用中にチップが高温になった場合、電極内に閉じ込められためっき液が膨張して気化すると、電極内に圧力がかかり、電極が欠損してしまう。このため、装置の信頼性が低下するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は信頼性の低下を防ぐことができる炭化珪素半導体装置並びにその製造方法及び電力変換装置を得るものである。
本発明に係る炭化珪素半導体装置は、上面に保護トレンチを有する第１導電型の炭化珪素半導体層と、前記炭化珪素半導体層の上部に設けられた第２導電型のベース領域と、前記ベース領域の上部に設けられた第１導電型のソース領域と、前記ベース領域及び前記ソース領域を貫通するゲートトレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、前記炭化珪素半導体層において前記ゲート電極よりも深い位置に設けられた第２導電型の保護拡散層と、前記ゲート電極の表面を覆い、セル開口を有する層間絶縁膜と、前記セル開口を通じて前記ソース領域に電気的に接続され、前記保護トレンチを通じて前記保護拡散層に電気的に接続されたソース電極と、前記ソース電極の上に設けられためっき膜とを備え、前記保護トレンチの上方において前記ソース電極の上面に凹部が形成され、前記凹部の垂直方向の深さは前記凹部の水平方向の幅の半分以下であることを特徴とする。
本発明では、ソース電極の上面に形成された凹部の垂直方向の深さが凹部の水平方向の幅の半分以下である。これにより、めっき膜に空隙が形成されるのを防ぐことができるため、めっき液残りによる信頼性の低下を防ぐことができる。
本発明の実施の形態１に係る炭化珪素半導体装置を示す断面図である。 本発明の実施の形態１に係る炭化珪素半導体装置を示す断面図である。 比較例に係る炭化珪素半導体装置を示す断面図である。 比較例に係る炭化珪素半導体装置を示す断面図である。 本発明の実施の形態２に係る炭化珪素半導体装置を示す断面図である。 本発明の実施の形態２に係る炭化珪素半導体装置を示す平面図である。 本発明の実施の形態１に係る炭化珪素半導体装置の電流の流れを示す断面図である。 本発明の実施の形態１に係る炭化珪素半導体装置の電流の流れを示す平面図である。 本発明の実施の形態３に係る炭化珪素半導体装置を示す断面図である。 本発明の実施の形態４に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
本発明の実施の形態に係る炭化珪素半導体装置並びにその製造方法及び電力変換装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１及び図２は、本発明の実施の形態１に係る炭化珪素半導体装置を示す断面図である。この炭化珪素半導体装置はトレンチゲート型ＳｉＣ−ＭＯＳＦＥＴである。図１はめっき形成前の状態、図２はめっき形成後の状態を示している。
Ｎ＋型の炭化珪素基板１の上にＮ−型の炭化珪素半導体層２がエピタキシャル成長されている。炭化珪素半導体層２の下部がドリフト層３であり、炭化珪素半導体層２の上部にＰ型のベース領域４が設けられている。ベース領域４の上部にＮ型のソース領域５が設けられている。
炭化珪素半導体層２の上面に、ゲートトレンチ６がベース領域４及びソース領域５を貫通するように設けられ、保護トレンチ７も設けられている。保護トレンチ７は平面視で矩形又は長方形状である。ゲートトレンチ６の底部はドリフト層３に達している。ゲートトレンチ６の底面及び内側面にゲート絶縁膜８が設けられている。ゲートトレンチ６の内部にゲート絶縁膜８を介してゲート電極９が設けられている。ゲート電極９は保護トレンチ７の外周部にも形成されている。
ゲート電極９は平面視で格子状に配設されている。格子状のゲート電極９で区切られたＭＯＳＦＥＴセルが炭化珪素半導体層２に複数形成されている。各セルはベース領域４、ソース領域５及びゲート電極９を有し、ＭＯＳＦＥＴとして機能する。このような複数のセルが設けられた領域がセル領域である。一方、保護トレンチ７が設けられた領域が保護コンタクト領域である。
Ｐ型の保護拡散層１０が、炭化珪素半導体層２においてゲートトレンチ６の底部と保護トレンチ７の底部に設けられ、Ｐ型の領域で互いに接続されている。保護拡散層１０もゲート電極９と同様に平面視で格子状に配設されている。従って、保護トレンチ７の底部の保護拡散層１０は、周囲のＭＯＳＦＥＴセルの全ての保護拡散層１０と接続されていることになる。
ＴＥＯＳからなる層間絶縁膜１１がゲート電極９の表面を覆っている。セル領域において層間絶縁膜１１にセル開口１２が設けられている。セル開口１２においてベース領域４の上部にＰ＋型のコンタクト領域１３が設けられている。層間絶縁膜１１は保護トレンチ７内にも設けられ、保護トレンチ７の底面で開口している。この開口において保護拡散層１０の上部にＰ＋型のコンタクト領域１４が設けられている。
ソース電極１５が層間絶縁膜１１の上に設けられている。ソース電極１５がセル開口１２を通じてソース領域５に電気的に接続されてコンタクトが構成されている。また、ソース電極１５が保護トレンチ７を通じて保護拡散層１０に電気的に接続されて保護コンタクトが構成されている。即ち、セル開口１２はソース電極１５とソース領域５を接続するためのコンタクトホールであり、保護トレンチ７はソース電極１５と保護拡散層１０を接続するためのコンタクトホールである。
保護トレンチ７はゲート電極９で区切られた区画のほぼ全体に形成されている。保護トレンチ７内において保護コンタクトであるソース電極１５とゲート電極９との間は層間絶縁膜１１によって絶縁されている。これにより、保護コンタクトの面積が最大限広くなるため、保護コンタクトの抵抗を小さくすることができる。
保護トレンチ７の上方においてソース電極１５の上面に凹部１６が形成されている。ソース電極１５の凹部１６の垂直方向の深さｄ１が凹部１６の上部の水平方向の幅ｗ１の半分以下（ｗ１≧２×ｄ１）となるように保護トレンチ７の幅を調整している。
めっき膜１７がソース電極１５の上に設けられている。めっき膜１７はソース電極１５の凹部１６に充填されている。このため、凹部１６内に他の金属材料を設ける必要はない。ドレイン電極１８が炭化珪素基板１の下面に設けられている。
続いて、本実施の形態に係る炭化珪素半導体装置の動作を簡単に説明する。ゲート電極９にしきい値電圧以上の正電圧が印加されると、ゲート電極９の側面のベース領域４に反転チャネル層が形成される。この反転チャネル層は、ソース領域５からドリフト層３にキャリアとしての電子が流れる経路となる。反転チャネル層を通ってソース領域５からドリフト層３へ流れ込んだ電子は、ドレイン電極１８の正電圧により生じた電界に従い、炭化珪素基板１を通過してドレイン電極１８に到達する。その結果、ＭＯＳＦＥＴは、ドレイン電極１８からソース電極１５へと電流を流すことができる。この状態がＭＯＳＦＥＴのオン状態である。また、ゲートトレンチ６の底部の保護拡散層１０は、ＭＯＳＦＥＴのオフ時にドリフト層３の空乏化を促進すると共に、ゲートトレンチ６の底部への電界集中を緩和してゲート絶縁膜８の破壊を防止する。
一方、ゲート電極９にしきい値電圧よりも低い電圧が印加されているときは、チャネル領域に反転チャネルが形成されないため、ドレイン電極１８とソース電極１５との間には電流が流れない。この状態がＭＯＳＦＥＴのオフ状態である。
上記したようにＭＯＳＦＥＴがターンオフする時、ドレイン電極１８の電圧が急激に上昇するため、保護拡散層１０とドリフト層３との間の寄生容量を介して、変位電流が保護拡散層１０に流れ込む。このとき保護拡散層１０とベース領域４との間の抵抗成分に電圧降下が生じ、これが大きくなるとゲート絶縁膜８の絶縁破壊が起こる。そこで、保護トレンチ７の幅をセル開口１２の幅よりも大きくしている。保護トレンチ７の幅が１つのセルの幅よりも大きいことが好ましい。具体的には保護トレンチ７の幅はセル開口１２の幅の２倍以上であり、かつ７μｍ以上である。このため、保護コンタクトの形成面積を大きくとることができ、保護コンタクトの抵抗値を小さくできる。よって、保護拡散層１０とベース領域４との間の抵抗値が小さくなり、変位電流に起因するゲート絶縁膜８の破壊を防止することができる。
続いて、本実施の形態に係る炭化珪素半導体装置の製造方法を説明する。まず、４Ｈのポリタイプを有するｎ型で低抵抗の炭化珪素基板１の上に炭化珪素半導体層２を化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法によりエピタキシャル成長させる。炭化珪素半導体層２の不純物濃度は１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３、厚さは５〜５０μｍである。
次に、炭化珪素半導体層２の表面にアルミニウム（Ａｌ）をイオン注入することによりベース領域４を形成する。Ａｌのイオン注入の深さは、炭化珪素半導体層２の厚さを超えない範囲で、０．５〜３μｍ程度とする。注入するＡｌの不純物濃度は炭化珪素半導体層２のｎ型不純物濃度より高くする。このＡｌの注入深さよりも深い炭化珪素半導体層２の領域がｎ型のドリフト層３として残る。なお、ベース領域４をエピタキシャル成長によって形成してもよい。その場合もベース領域４の不純物濃度及び厚さは、イオン注入によって形成する場合と同等とする。
次に、ベース領域４の表面に窒素（Ｎ）をイオン注入することによりソース領域５を形成する。ソース領域５は、この後形成されるゲート電極９のレイアウトに対応する格子状のパターンで形成される。これにより、ゲート電極９が形成された時にゲート電極９の両側にソース領域５が配設される。Ｎのイオン注入深さは、ベース領域４の厚さより浅くする。注入するＮの不純物濃度は、ベース領域４のｐ型不純物濃度よりも高くし、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３の範囲とする。
次に、炭化珪素半導体層２の上にシリコン酸化膜層を１〜２μｍ程度堆積し、その上にフォトリソグラフィ技術によりレジストパターンを形成する。このレジストパターンをマスクとする反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）によりシリコン酸化膜をパターニングする。このパターニングされたシリコン酸化膜層をマスクとするＲＩＥにより、炭化珪素半導体層２にソース領域５及びベース領域４を貫通するゲートトレンチ６を形成する。この際に保護コンタクト領域に保護トレンチ７も同時に形成する。ゲートトレンチ６及び保護トレンチ７の深さは、ベース領域４の深さ以上であり、０．５〜３μｍ程度とする。
次に、ゲートトレンチ６及び保護トレンチ７の部分を開口した注入マスクを形成し、それをマスクにしてＡｌをイオン注入することによりゲートトレンチ６及び保護トレンチ７の底部にｐ型の保護拡散層１０を形成する。なお、注入マスクの代わりに、トレンチ形成時にマスクとして用いたシリコン酸化膜を使用してもよい。これにより製造工程の簡略化およびコスト削減を図ることができる。この場合は、ゲートトレンチ６及び保護トレンチ７を形成した後にある程度の厚さが残るように、シリコン酸化膜層の厚さ及びエッチング条件を調整する必要がある。
注入マスクを除去した後、熱処理装置を用いて、上記の工程でイオン注入したＮ及びＡｌを活性化させるアニールを行う。このアニールは、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で、１３００〜１９００℃、３０秒〜１時間の条件で行う。
次に、ゲートトレンチ６及び保護トレンチ７の内を含む炭化珪素半導体層２の全面にシリコン酸化膜を形成した後、ポリシリコンを減圧ＣＶＤ法により堆積し、それらをパターニングまたはエッチバックすることにより、ゲートトレンチ６及び保護トレンチ７内にゲート絶縁膜８及びゲート電極９を形成する。ＭＯＳＦＥＴセル領域ではゲートトレンチ６の全体にゲート電極９を埋め込む。一方、保護コンタクト領域の保護トレンチ７では、中央部のゲート電極９を除去し、外周部のみにゲート電極９が残存するようにパターニング又はエッチバックする。なお、ゲート絶縁膜８となるシリコン酸化膜は、炭化珪素半導体層２の表面を熱酸化して形成してもよいし、炭化珪素半導体層２上に堆積させてもよい。
次に、減圧ＣＶＤ法により全面に層間絶縁膜１１を形成してゲート電極９を覆う。そして層間絶縁膜１１をパターニングすることでセル開口１２と、保護トレンチ５の底部の開口とを形成する。次に、Ａｌ合金等の電極材を堆積することで、層間絶縁膜１１の上とセル開口１２及び開口内にソース電極１５をスパッタにより形成する。
次に、ソース電極１５の上にめっき膜１７をめっき処理により形成する。図２の矢印はめっき膜１７の成長方向を示している。まず、めっき処理を開始するとめっき膜１７ａがソース電極１５の上面に対して均一に成長する。凹部１６の底部から成長しためっき膜１７ｂ，１７ｃが凹部１６を埋めるように成長する。さらに成長が進み、めっき膜１７ｄがソース電極１５の上部に到達する。その後はソース電極１５の凹部１６を埋めるようにめっき膜１７ｅの成長が進む。このように凹部１６の上部両側から成長しためっき膜１７が閉塞する前に凹部１６の底部から成長しためっき膜１７が上部に到着するため、めっき膜１７に空隙が形成されない。
最後に、炭化珪素基板１の下面にＡｌ合金等の電極材を堆積してドレイン電極１８を形成する。以上の工程により、本実施の形態に係る炭化珪素半導体装置が製造される。
続いて、本実施の形態の効果を比較例と比較して説明する。図３及び図４は、比較例に係る炭化珪素半導体装置を示す断面図である。図３はめっき形成前の状態、図４はめっき形成後の状態を示している。比較例では、ソース電極１５の凹部１６の幅に対して深さが深いため、めっき膜１７に空洞が空くことでめっき液残り１９が発生する。
これに対して、本実施の形態では、保護トレンチ７の上方においてソース電極１５の上面に形成された凹部１６の垂直方向の深さが凹部１６の水平方向の幅の半分以下である。このように凹部１６の寸法を調整することで、凹部１６の上部両側から成長しためっき膜１７が閉塞する前に凹部１６の底部から成長しためっき膜１７が上部に到着する。従って、めっき膜１７に空隙が形成されるのを防ぐことができるため、めっき液残りによる信頼性の低下を防ぐことができる。
なお、ゲートトレンチ６の底部の保護拡散層１０は、必ずしもゲートトレンチ６の底部に沿って設けられている必要はなく、ゲート電極９よりも深い位置に設けられていればよい。例えば、断面視において隣接するゲートトレンチ６の間に保護拡散層１０を設けてもよい。また、保護拡散層１０を、ゲートトレンチ６の底部の一端から他端までの全体に設けるのではなく、ゲートトレンチ６の底部の一部のみに設けてもよい。または、ゲートトレンチ６の底部からはみ出す構成としてもよい。即ち、保護拡散層１０は、炭化珪素半導体層内おいてゲート電極９よりも深い位置に設けられるとともに、少なくとも保護トレンチの底部にまで延在していればよい。これにより、ゲートトレンチ６の底部の電界緩和を実現することができ、かつ、保護トレンチを通じてソース電極７と接続することができる。
なお、保護トレンチ７の上方においてめっき膜１７の上面にも凹部が形成される。また、図面ではセル開口１２の上方においてめっき膜１７の上面は平坦になっているが、保護トレンチ７の上方と同様に平坦になっていなくてもよい。
実施の形態２．
図５は、本発明の実施の形態２に係る炭化珪素半導体装置を示す断面図である。図６は、本発明の実施の形態２に係る炭化珪素半導体装置を示す平面図である。本実施の形態では、保護トレンチ７に隣接するセル開口１２と保護トレンチ７との間にゲート電極９が無くなるように保護トレンチ７の幅を調整する。
例えば、セル領域のゲートトレンチ６の幅をｔ１、隣接するゲートトレンチ６のピッチをｐ１、ｎを１以上の整数とすると、保護トレンチ７の幅ｃ１はｃ１＝ｐ１×ｎ＋ｔ１である。従って、保護トレンチ７の幅ｃ１は１つのセルの幅の整数倍である。ただし、製造プロセス上の誤差を許容する。ここで、ｔ１は０．５〜２．０μｍ、ｐ１は３．０〜１０μｍ程度である。
続いて、本実施の形態の効果を実施の形態１と比較して説明する。図７は、本発明の実施の形態１に係る炭化珪素半導体装置の電流の流れを示す断面図である。図８は、本発明の実施の形態１に係る炭化珪素半導体装置の電流の流れを示す平面図である。四角の点線で囲った領域で保護トレンチ７とゲート電極９が隣り合っているが、両者の間隔が狭いため、セル開口１２を形成することが困難である。トランジスタのオン時に保護トレンチ７の側壁とそれに対向するゲート電極９の側壁にチャネルが形成され、このチャネルに流れる電流は図中の矢印を経路として流れる。電流の経路の長さに依存して、保護コンタクト領域周辺のソース抵抗が上昇し、電流量が制限される。従って、セル領域内で電流が不均一になり、温度分布が不均一になる不具合が発生する可能性がある。
これに対して、本実施の形態では、保護トレンチ７に隣接するセル開口１２と保護トレンチ７との間にゲート電極９が無い。従って、チャネルが形成される領域の近傍にセル開口１２が形成されている。このため、電流経路を均一にすることができ、セル領域における電流の不均一を解消することができる。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
図９は、本発明の実施の形態３に係る炭化珪素半導体装置を示す断面図である。本実施の形態では、保護トレンチ７の側壁に設けられた層間絶縁膜１１がテーパー形状である。層間絶縁膜１１の材料としてＢＰＳＧ等を用いることで、熱処理により形状を変化させてテーパー形状にすることができる。これにより、ソース電極１５を形成した際に保護トレンチ７の側壁の窪みを解消することができるため、ソース電極１５の凹部１６の上部の開口幅ｗ１を広くすることができる。従って、保護トレンチ７の幅を狭くすることができるため、チャネルとして機能しない保護コンタクト領域を小さくできる。この結果、電流経路を大きくしてオン抵抗を低減することができる。その他の構成及び効果は実施の形態１，２と同様である。
実施の形態４．
本実施の形態は、上述した実施の形態１〜３に係る炭化珪素半導体装置を電力変換装置に適用したものである。電力変換装置は、例えば、インバータ装置、コンバータ装置、サーボアンプ、電源ユニットなどである。本発明は特定の電力変換装置に限定されるものではないが、以下、三相のインバータに本発明を適用した場合について説明する。
図１０は、本発明の実施の形態４に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。この電力変換システムは、電源１００、電力変換装置２００、負荷３００を備える。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、交流系統に接続された整流回路又はＡＣ／ＤＣコンバータで構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベータ、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００を詳細に説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子と各還流ダイオードは、上述した実施の形態１〜３の何れかに相当する炭化珪素半導体装置２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は炭化珪素半導体装置２０２に内蔵されていてもよいし、炭化珪素半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、炭化珪素半導体装置２０２として実施の形態１〜３に係る炭化珪素半導体装置を適用するため、信頼性の高い電力変換装置を得ることができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベル又はマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、又は誘導加熱調理器もしくは非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システム又は蓄電システム等のパワーコンディショナーとして用いることも可能である。
２ 炭化珪素半導体層、４ ベース領域、５ ソース領域、６ ゲートトレンチ、７ 保護トレンチ、８ ゲート絶縁膜、９ ゲート電極、１０ 保護拡散層、１１ 層間絶縁膜、１２ セル開口、１５ ソース電極、１６ 凹部、１７ めっき膜、２００ 電力変換装置、２０１ 主変換回路、２０２ 炭化珪素半導体装置、２０３ 制御回路

Claims (9)

  1. 上面に保護トレンチを有する第１導電型の炭化珪素半導体層と、
    前記炭化珪素半導体層の上部に設けられた第２導電型のベース領域と、
    前記ベース領域の上部に設けられた第１導電型のソース領域と、
    前記ベース領域及び前記ソース領域を貫通するゲートトレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    前記炭化珪素半導体層において前記ゲート電極よりも深い位置に設けられた第２導電型の保護拡散層と、
    前記ゲート電極の表面を覆い、セル開口を有する層間絶縁膜と、
    前記セル開口を通じて前記ソース領域に電気的に接続され、前記保護トレンチを通じて前記保護拡散層に電気的に接続されたソース電極と、
    前記ソース電極の上に設けられためっき膜とを備え、
    前記保護トレンチの上方において前記ソース電極の上面に凹部が形成され、
    前記凹部の垂直方向の深さは前記凹部の水平方向の幅の半分以下であることを特徴とする炭化珪素半導体装置。
  2. 前記保護トレンチの幅は前記セル開口の幅よりも大きいことを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記ベース領域、前記ソース領域及び前記ゲート電極を有するセルが前記炭化珪素半導体層に複数形成され、
    前記保護トレンチの幅は１つの前記セルの幅よりも大きいことを特徴とする請求項２に記載の炭化珪素半導体装置。
  4. 前記めっき膜は前記ソース電極の前記凹部に充填されていることを特徴とする請求項１〜３の何れか１項に記載の炭化珪素半導体装置。
  5. 前記保護トレンチに隣接する前記セル開口と前記保護トレンチとの間に前記ゲート電極が無いことを特徴とする請求項１〜４の何れか１項に記載の炭化珪素半導体装置。
  6. 前記ベース領域、前記ソース領域及び前記ゲート電極を有するセルが前記炭化珪素半導体層に複数形成され、
    前記保護トレンチの幅は前記セルの幅の整数倍であることを特徴とする請求項５に記載の炭化珪素半導体装置。
  7. 前記保護トレンチの側壁に設けられた前記層間絶縁膜がテーパー形状であることを特徴とする請求項１〜６の何れか１項に記載の炭化珪素半導体装置。
  8. 第１導電型の炭化珪素半導体層の上部に第２導電型のベース領域を形成する工程と、
    前記ベース領域の上部に第１導電型のソース領域を形成する工程と、
    前記ベース領域及び前記ソース領域を貫通するゲートトレンチと、保護トレンチとを前記炭化珪素半導体層の上面に形成する工程と、
    前記ゲートトレンチの内部にゲート絶縁膜を介してゲート電極を形成する工程と、
    前記炭化珪素半導体層において前記ゲート電極よりも深い位置に第２導電型の保護拡散層を形成する工程と、
    前記ゲート電極の表面を覆う層間絶縁膜を形成し、前記層間絶縁膜にセル開口を形成する工程と、
    前記セル開口を通じて前記ソース領域に電気的に接続され、前記保護トレンチを通じて前記保護拡散層に電気的に接続されたソース電極を形成する工程と、
    前記ソース電極の上にめっき膜をめっき処理により形成する工程とを備え、
    前記保護トレンチの上方において前記ソース電極の上面に凹部が形成され、
    前記凹部の垂直方向の深さは前記凹部の水平方向の幅の半分以下であることを特徴とする炭化珪素半導体装置の製造方法。
  9. 請求項１〜７の何れか１項に記載の炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備えることを特徴とする電力変換装置。
JP2017132019A 2017-07-05 2017-07-05 炭化珪素半導体装置並びにその製造方法及び電力変換装置 Pending JP2019016668A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017132019A JP2019016668A (ja) 2017-07-05 2017-07-05 炭化珪素半導体装置並びにその製造方法及び電力変換装置
US15/902,116 US10431658B2 (en) 2017-07-05 2018-02-22 Silicon carbide semiconductor device, manufacturing method therefor and power conversion apparatus
DE102018206965.4A DE102018206965A1 (de) 2017-07-05 2018-05-04 Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung
CN201810722266.5A CN109244133A (zh) 2017-07-05 2018-06-29 碳化硅半导体装置及其制造方法以及电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017132019A JP2019016668A (ja) 2017-07-05 2017-07-05 炭化珪素半導体装置並びにその製造方法及び電力変換装置

Publications (1)

Publication Number Publication Date
JP2019016668A true JP2019016668A (ja) 2019-01-31

Family

ID=64666462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017132019A Pending JP2019016668A (ja) 2017-07-05 2017-07-05 炭化珪素半導体装置並びにその製造方法及び電力変換装置

Country Status (4)

Country Link
US (1) US10431658B2 (ja)
JP (1) JP2019016668A (ja)
CN (1) CN109244133A (ja)
DE (1) DE102018206965A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7471199B2 (ja) * 2020-11-12 2024-04-19 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
CN115207128B (zh) * 2022-09-09 2023-01-13 深圳芯能半导体技术有限公司 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法
CN115207130B (zh) * 2022-09-09 2023-01-13 深圳芯能半导体技术有限公司 一种侧壁栅双沟槽碳化硅mosfet及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541107A (en) 1978-09-13 1980-03-22 Nippon Telegraph & Telephone Method of connecting sheath to communication cable
JP4738562B2 (ja) 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
JP5314949B2 (ja) * 2007-07-27 2013-10-16 セイコーインスツル株式会社 半導体装置の製造方法
DE112011104322T5 (de) 2010-12-10 2013-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
KR102158962B1 (ko) * 2014-05-08 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9520798B2 (en) * 2014-08-26 2016-12-13 General Electric Company Multi-level DC-DC converter with galvanic isolation and adaptive conversion ratio
JP6627359B2 (ja) * 2015-09-17 2020-01-08 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017132019A (ja) 2016-01-29 2017-08-03 株式会社豊田自動織機 電極製造装置

Also Published As

Publication number Publication date
US20190013385A1 (en) 2019-01-10
DE102018206965A1 (de) 2019-01-10
CN109244133A (zh) 2019-01-18
US10431658B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
CN110709997B (zh) 半导体装置以及电力变换装置
US11158704B2 (en) Semiconductor device and power conversion device
JP7068916B2 (ja) 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
US11158511B2 (en) Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer
US11637184B2 (en) Silicon carbide semiconductor device, power converter, method of manufacturing silicon carbide semiconductor device, and method of manufacturing power converter
JPWO2018155566A1 (ja) 炭化珪素半導体装置および電力変換装置
WO2021014570A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP6874158B2 (ja) 炭化珪素半導体装置および電力変換装置
JPWO2018084020A1 (ja) 炭化珪素半導体装置および電力変換装置
US11355629B2 (en) Semiconductor device and power converter
US10431658B2 (en) Silicon carbide semiconductor device, manufacturing method therefor and power conversion apparatus
JP7275407B1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP6873273B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
JP6377309B1 (ja) 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP7370476B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置
JP6947338B1 (ja) 炭化珪素半導体装置および電力変換装置の製造方法
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
CN116325176A (zh) 碳化硅半导体装置以及电力变换装置
JP7062143B1 (ja) 半導体装置及び電力変換装置
JP7332812B2 (ja) 炭化珪素半導体装置および電力変換装置
WO2022190269A1 (ja) 炭化珪素半導体装置とその製造方法、および、電力変換装置