JP2014241368A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2014241368A
JP2014241368A JP2013123782A JP2013123782A JP2014241368A JP 2014241368 A JP2014241368 A JP 2014241368A JP 2013123782 A JP2013123782 A JP 2013123782A JP 2013123782 A JP2013123782 A JP 2013123782A JP 2014241368 A JP2014241368 A JP 2014241368A
Authority
JP
Japan
Prior art keywords
layer
region
silicon carbide
semiconductor device
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013123782A
Other languages
English (en)
Inventor
和田　圭司
Keiji Wada
圭司 和田
増田　健良
Takeyoshi Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013123782A priority Critical patent/JP2014241368A/ja
Priority to US14/895,900 priority patent/US20160126347A1/en
Priority to PCT/JP2014/062305 priority patent/WO2014199748A1/ja
Publication of JP2014241368A publication Critical patent/JP2014241368A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】大きな耐圧を有する炭化珪素半導体装置を提供する。【解決手段】トレンチＴＲは、第２の主面Ｐ２から、第１導電型の第３の層８３および第２導電型の第２の層８２を貫通して第１導電型の第１の層８１に至る。コンタクト領域８４は、第２の主面Ｐ２から第３の層８３および第２の層８２を貫通して第１の層８１および第２の層８２の界面よりも深い位置まで延在しており、埋込領域８５に接している。コンタクト領域８４の不純物濃度は第２の層８２の不純物濃度よりも高い。埋込領域８５は、厚さ方向においてコンタクト領域８４と第１の主面Ｐ１との間に挟まれている第１の部分８５ａと、第１の部分８５ａからトレンチＴＲに近づくように延びる第２の部分８５ｂとを有する。【選択図】図１

Description

この発明は、炭化珪素半導体装置に関するものであり、特に、トレンチ上にゲート絶縁膜を有する炭化珪素半導体装置に関するものである。
特許第３４６２５０６号公報（特許文献１）によれば、炭化珪素ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）において半導体のバルクでの破壊よりも前にゲートトレンチの角部での電界集中による酸化物の破壊が起きることでＭＯＳＦＥＴの耐圧が劣化し得ることが記載されている。このような電界集中を抑制するために、ｐ型エピタキシャル層を通ってｎ型エピタキシャル層中へと下方に延在するトレンチを有するＦＥＴにおいて、ｐ型領域を、ｎ型エピタキシャル層中にソースコンタクトの下に形成することが、一例として示されている。このｐ型領域は、ｐ型エピタキシャル層の中に存在するキャリア濃度よりも高いキャリア濃度を有し、ゲートトレンチに隣接して形成される。
特許第３４６２５０６号公報
上記技術によれば、ソースコンタクトとｐ型領域とがｐ型エピタキシャル層を介して互いに電気的に接続される。しかしながら、ｐ型エピタキシャル層のキャリア濃度が低いので、ソースコンタクトとの電気的接続によるｐ型領域の電位の安定化が不十分となりやすい。このため、電界集中をｐ型領域によって抑制する効果が十分でなく、その結果、所望の耐圧が得られないことがあった。
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、大きな耐圧を有する炭化珪素半導体装置を提供することである。
本発明の炭化珪素半導体装置は、炭化珪素層と、ゲート絶縁膜と、ゲート電極と、第１の電極と、第２の電極とを有する。
炭化珪素層は厚さ方向を有する。炭化珪素層は、第１の主面と、厚さ方向において第１の主面と対向する第２の主面とを有する。炭化珪素層は、第１の層と、第２の層と、第３の層と、コンタクト領域と、埋込領域とを有する。第１の層は第１の主面をなしている。第１の層は第１の導電型を有する。第２の層は、第１の層によって第１の主面から隔てられるように第１の層上に設けられている。第２の層は第２の導電型を有する。第３の層は、第２の層によって第１の層から隔てられるように第２の層上に設けられており、第２の主面をなしている。第３の層は第１の導電型を有する。炭化珪素層には、第２の主面から第３の層および第２の層を貫通して第１の層に至る側壁面を有するトレンチが設けられている。コンタクト領域は、第２の主面から第３の層および第２の層を貫通して第１および第２の層の界面よりも深い位置まで延在しており、第１の主面から離れている。コンタクト領域は、第２の導電型を有し、第２の層の不純物濃度よりも高い不純物濃度を有する。埋込領域は、第１の主面、第２の主面、第２の層、第３の層、およびトレンチの各々から離れており、コンタクト領域に接している。埋込領域は第２の導電型を有する。埋込領域は、厚さ方向においてコンタクト領域と第１の主面との間に挟まれている第１の部分と、第１の部分からトレンチに近づくように延びる第２の部分とを有する。
ゲート絶縁膜はトレンチ上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。第１の電極は炭化珪素層の第１の主面上に設けられている。第２の電極は、炭化珪素層の第２の主面上に設けられており、第３の層およびコンタクト領域の各々に接している。
この炭化珪素半導体装置によれば、電界緩和構造としての埋込領域と第２の電極とをつなぐコンタクト領域の不純物濃度は、第２の層の不純物濃度よりも高い。これにより埋込領域が第２の電極に低抵抗で接続される。よって電界緩和構造の電位が十分に安定化される。よって炭化珪素半導体装置の破壊原因となり得る電界集中がより抑制される。この結果、炭化珪素半導体装置の耐圧を大きくすることができる。
本発明の一実施の形態における炭化珪素半導体装置の構成を概略的に示す図であり、図２および図３の線Ｉ−Ｉに沿う部分断面図である。 図１の炭化珪素半導体装置が有する炭化珪素層の形状を概略的に示す部分斜視図である。 図１の炭化珪素半導体装置が有する炭化珪素層の形状を概略的に示す部分平面図である。 図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１０工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１１工程を概略的に示す部分断面図である。 図１の矢印Ｘにおける座標と、電界強度との関係の一例を示すグラフ図である。 炭化珪素半導体装置が有する炭化珪素層の表面の微細構造を概略的に示す部分断面図である。 ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。 図１７の線ＸＶＩＩＩ−ＸＶＩＩＩに沿う（１１−２０）面の結晶構造を示す図である。 図１６の複合面の表面近傍における結晶構造を（１１−２０）面内において示す図である。 図１６の複合面を（０１−１０）面から見た図である。 巨視的に見たチャネル面および（０００−１）面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。 チャネル方向および＜０−１１−２＞方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。 図１６の変形例を示す図である。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
（概要）
はじめに実施の形態の概要について、以下の(i)〜(ix)において説明する。
(i) 炭化珪素半導体装置２００は、炭化珪素層１００と、ゲート絶縁膜９１と、ゲート電極９２と、第１の電極９８と、第２の電極９４とを有する。
炭化珪素層１００は厚さ方向を有する。炭化珪素層１００は、第１の主面Ｐ１と、厚さ方向において第１の主面Ｐ１と対向する第２の主面Ｐ２とを有する。炭化珪素層１００は、第１の層８１と、第２の層８２と、第３の層８３と、コンタクト領域８４と、埋込領域８５とを有する。第１の層８１は第１の主面Ｐ１をなしている。第１の層８１は第１の導電型を有する。第２の層８２は、第１の層８１によって第１の主面Ｐ１から隔てられるように第１の層８１上に設けられている。第２の層８２は第２の導電型を有する。第３の層８３は、第２の層８２によって第１の層８１から隔てられるように第２の層８２上に設けられており、第２の主面Ｐ２をなしている。第３の層８３は第１の導電型を有する。炭化珪素層１００には、第２の主面Ｐ２から第３の層８３および第２の層８２を貫通して第１の層８１に至る側壁面ＳＷを有するトレンチＴＲが設けられている。コンタクト領域８４は、第２の主面Ｐ２から第３の層８３および第２の層８２を貫通して第１の層８１および第２の層８２の界面よりも深い位置まで延在しており、第１の主面Ｐ１から離れている。コンタクト領域８４は、第２の導電型を有し、第２の層８２の不純物濃度よりも高い不純物濃度を有する。埋込領域８５は、第１の主面Ｐ１、第２の主面Ｐ２、第２の層８２、第３の層８３、およびトレンチＴＲの各々から離れており、コンタクト領域８４に接している。埋込領域８５は第２の導電型を有する。埋込領域８５は、厚さ方向においてコンタクト領域８４と第１の主面Ｐ１との間に挟まれている第１の部分８５ａと、第１の部分８５ａからトレンチＴＲに近づくように延びる第２の部分８５ｂとを有する。
ゲート絶縁膜９１はトレンチＴＲ上に設けられている。ゲート電極９２はゲート絶縁膜９１上に設けられている。第１の電極９８は炭化珪素層１００の第１の主面Ｐ１上に設けられている。第２の電極９４は、炭化珪素層１００の第２の主面Ｐ２上に設けられており、第３の層８３およびコンタクト領域８４の各々に接している。
この炭化珪素半導体装置２００によれば、電界緩和構造としての埋込領域８５と第２の電極９４とをつなぐコンタクト領域８４は、第２の層８２の不純物濃度よりも高い不純物濃度を有する。これにより埋込領域８５が第２の電極９４に低抵抗で接続されるので、電界緩和構造の電位が十分に安定化される。よって炭化珪素半導体装置２００の破壊原因となり得る電界集中をより抑制することができる。よって炭化珪素半導体装置２００の耐圧を大きくすることができる。
(ii) 上記(i)において、第１の層８１は、第１の主面Ｐ１をなす第１の領域８１ａと、第１の領域８１ａと第２の層８２との間に設けられ第１の領域８１ａの不純物濃度よりも高い不純物濃度を有する第２の領域８１ｂとを含んでもよい。トレンチＴＲの側壁面ＳＷは第２の領域８１ｂを貫通して第１の領域８１ａに至っている。第２の領域８１ｂは厚さ方向において埋込領域８５の第２の部分８５ｂと第２の層８２との間に位置している。
これにより、第２の領域８１ｂの不純物濃度が高いことによりオン抵抗が抑制しつつ、第１の領域８１ａの不純物濃度が低いことにより耐圧を大きくすることができる。
(iii) 上記(i)または(ii)において、埋込領域８５の少なくとも一部は、第２の層８２の不純物濃度よりも高い不純物濃度を有してもよい。
これにより、埋込領域８５が完全に空乏化される電圧が高くなる。よってより高い電圧下においても電界集中が十分に抑制される。
(iv) 埋込領域はトレンチから１μｍ以上４μｍ以下離れていてもよい。
埋込領域とトレンチとの距離が１μｍ以上であることにより、オン抵抗が過度に高くなることを避けることができる。またこの距離が４μｍ以下であることにより、トレンチへの電界集中をより抑制することができる。
(v) 埋込領域の第２の部分は、トレンチに近づくように埋込領域の第１の部分から１μｍ以上延びていてもよい。
これにより、埋込領域の第１の部分を大きくすることなく、埋込領域とトレンチとの間の距離を小さくすることができる。よって炭化珪素半導体装置の大きさを抑えつつ、電界集中を抑制することができる。
(vi) 上記(i)〜(v)において、トレンチＴＲの側壁面ＳＷ上において第２の層８２には、面方位｛０−３３−８｝を有する第１の面Ｓ１を含む表面が設けられていてもよい。
これにより、炭化珪素半導体装置２００のオン抵抗のうち、第２の層８２によって構成される部分であるチャネル部分の抵抗を小さくすることができる。よって第１の層８１によって構成される部分であるドリフト層部分の抵抗がより大きくても許容される。よって第１の層８１の不純物濃度をより小さくすることができる。これにより耐圧をより大きくすることができる。
(vii) 上記(vi)において、表面は第１の面Ｓ１を微視的に含んでもよく、表面はさらに、面方位｛０−１１−１｝を有する第２の面Ｓ２を微視的に含んでもよい。
これによりチャネル部分の抵抗をより小さくすることができる。
(viii) 上記(vii)において、表面の第１の面Ｓ１および第２の面Ｓ２は、面方位｛０−１１−２｝を有する複合面ＳＲを構成していてもよい。
これによりチャネル部分の抵抗をより小さくすることができる。
(ix) 上記(viii)において、表面は｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有してもよい。
これによりチャネル部分の抵抗をより小さくすることができる。
（詳細）
次に実施の形態の詳細について、以下に説明する。
図１に示すように、本実施の形態のＭＯＳＦＥＴ２００（炭化珪素半導体装置）は、単結晶基板８０と、エピタキシャル層１００（炭化珪素層）と、ゲート酸化膜９１（ゲート絶縁膜）と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４（第２の電極）と、ソース配線層９５と、ドレイン電極９８（第１の電極）とを有する。単結晶基板８０は、炭化珪素からなり、ｎ型（第１の導電型）を有する。単結晶基板８０上には、エピタキシャル層１００が設けられている。
エピタキシャル層１００は、単結晶基板８０上にエピタキシャルに成長させられた炭化珪素層である。エピタキシャル層１００は、ポリタイプ４Ｈの六方晶の結晶構造を有する。エピタキシャル層１００は厚さ方向（図１の縦方向）を有する。エピタキシャル層１００は、単結晶基板８０に面する下面Ｐ１（第１の主面）と、厚さ方向において下面Ｐ１と対向する上面Ｐ２（第１の主面と反対の第２の主面）とを有する。エピタキシャル層１００は、ｎドリフト層８１（第１の層）と、ｐベース層８２（第２の層）と、ｎ層８３（第３の層）と、コンタクト領域８４と、埋込領域８５とを有する。
ｎドリフト層８１はエピタキシャル層１００の下面Ｐ１をなしている。ｎドリフト層８１はｎ型を有する。ｎドリフト層８１の不純物濃度は、単結晶基板８０の不純物濃度よりも低いことが好ましい。ｎドリフト層８１の不純物濃度は、好ましくは１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下である。
ｐベース層８２はｐ型（第１の導電型と異なる第２の導電型）を有する。ｐベース層８２は、ｎドリフト層８１によって下面Ｐ１から隔てられるようにｎドリフト層８１上に設けられている。ｐベース層８２の不純物濃度は、好ましくは５×１０15ｃｍ-3以上２×１０18ｃｍ-3以下であり、たとえば１×１０18ｃｍ-3程度である。
ｎ層８３はｎ型を有する。ｎ層８３は、ｐベース層８２によってｎドリフト層８１から隔てられるようにｐベース層８２上に設けられている。ｎ層８３はコンタクト領域８４と共に、エピタキシャル層１００の上面Ｐ２をなしている。
さらに図２および図３を参照して、エピタキシャル層１００にはトレンチＴＲが設けられている。トレンチＴＲは側壁面ＳＷおよび底面ＢＴを有する。トレンチＴＲの深さは、たとえば０．８〜１．８μｍ程度である。
側壁面ＳＷは、上面Ｐ２からｎ層８３およびｐベース層８２を貫通してｎドリフト層８１に至っている。側壁面ＳＷはｐベース層８２上においてＭＯＳＦＥＴ２００のチャネル面を含む。側壁面ＳＷはエピタキシャル層１００の上面Ｐ２に対して傾斜していることが好ましく、この場合、トレンチＴＲは底面ＢＴ向かってテーパ状に狭まっている。側壁面ＳＷの面方位は、｛０００１｝面に対して５０°以上６５°以下傾斜していることが好ましく、（０００−１）面に対して５０°以上６５°以下傾斜していることがより好ましい。好ましくは側壁面ＳＷは、特にｐベース層８２上の部分において、所定の結晶面（特殊面とも称する）を有する。特殊面の詳細については後述する。
底面ＢＴは、ｎドリフト層８１の上に位置しており、好ましくは、後述する下方領域８１ａ上に位置している。本実施の形態においては底面ＢＴは上面Ｐ２とほぼ平行な平坦な形状を有する。底面ＢＴと側壁面ＳＷとがつながる部分はトレンチＴＲの角部を構成している。本実施の形態においてはトレンチＴＲは、平面視（図３）において、ハニカム構造を有する網目を構成するように延びている。これによりエピタキシャル層１００は、トレンチＴＲによって囲まれた、六角形状を有する上面Ｐ２を有する。
コンタクト領域８４は、ｐ型を有し、ｐベース層８２の不純物濃度よりも高い不純物濃度を有する。コンタクト領域８４の不純物濃度は、好ましくは１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。コンタクト領域８４はｐベース層８２につながっている。コンタクト領域８４は、上面Ｐ２からｎ層８３およびｐベース層８２を貫通してｎドリフト層８１およびｐベース層８２の界面よりも深い位置まで延在しており、下面Ｐ１から離れている。
埋込領域８５はｐ型を有する。埋込領域８５が有する不純物は、たとえばアルミニウムである。好ましくは埋込領域８５の少なくとも一部は、ｐベース層８２の不純物濃度よりも高い不純物濃度を有している。言い換えれば、埋込領域８５の厚さ方向（図１の縦方向）における不純物濃度プロファイルの最大値は、ｐベース層８２の不純物濃度プロファイルの最大値よりも大きい。埋込領域８５の不純物濃度の最大値は、好ましくは１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下である。埋込領域８５の単位体積当たりの不純物濃度を厚さ方向（図１の縦方向）に積分した値は、埋込領域８５を形成するためのイオン注入のドース量に対応する。このドース量は、好ましくは１×１０12ｃｍ-2以上１×１０15ｃｍ-2以下であり、たとえば１×１０13ｃｍ-2である。
埋込領域８５は、下面Ｐ１、上面Ｐ２、ｐベース層８２、ｎ層８３、およびトレンチＴＲの各々から離れている。また埋込領域８５は、コンタクト領域８４に接している。
埋込領域８５は、図１に示すように、厚さ方向においてコンタクト領域８４と下面Ｐ１との間に挟まれている接続部分８５ａ（第１の部分）と、接続部分８５ａからトレンチＴＲの角部に近づくように延びる延在部分８５ｂ（第２の部分）とを有する。言い換えれば、埋込領域８５は、平面視（図３）においてコンタクト領域８４と重なる接続部分８５ａと、接続部分８５ａからトレンチＴＲに近づくように延びる延在部分８５ｂとを有する。埋込領域８５の延在部分８５ｂはトレンチＴＲに近づくように埋込領域８５の接続部分８５ａから１μｍ以上３μｍ以下延びていることが好ましい。
埋込領域８５とトレンチＴＲとの距離は、１μｍ以上が好ましく、２μｍ以上がより好ましい。またこの距離は、４μｍ以下が好ましく、３μｍ以下がより好ましい。
ｎドリフト層８１は、下面Ｐ１をなす下方領域８１ａ（第１の領域）と、下方領域８１ａとｐベース層８２との間に設けられ下方領域８１ａの不純物濃度よりも高い不純物濃度を有する上方領域８１ｂ（第２の領域）とを含むことが好ましい。トレンチＴＲの側壁面ＳＷは上方領域８１ｂを貫通して下方領域８１ａに至っている。上方領域８１ｂは厚さ方向において埋込領域８５の延在部分８５ｂとｐベース層８２との間に位置している。
ゲート酸化膜９１は、トレンチＴＲ上に設けられており、トレンチＴＲの側壁面ＳＷおよび底面ＢＴの各々を覆っている。ゲート電極９２はゲート酸化膜９１上に設けられている。ゲート酸化膜９１は、シリコン酸化膜であることが好ましい。
ソース電極９４は、エピタキシャル層１００の上面Ｐ２上に設けられており、ｎ層８３およびコンタクト領域８４の各々に接している。ソース配線層９５はソース電極９４に接している。ソース配線層９５は、たとえばアルミニウム層である。層間絶縁膜９３はゲート電極９２とソース配線層９５との間を絶縁している。ドレイン電極９８はエピタキシャル層１００の下面Ｐ１上に単結晶基板８０を介して設けられている。
次にＭＯＳＦＥＴ２００（図１）の製造方法について、以下に説明する。
図４に示すように、ドリフト層８１（図１）の一部となる下方領域８１ａが単結晶基板８０上に形成される。具体的には、単結晶基板８０上におけるエピタキシャル成長によって下方領域８１ａが形成される。このエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ（Chemical Vapor Deposition）法により行うことができる。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。
図５に示すように、下方領域８１ａの一部の上に埋込領域８５が形成される。具体的には、下方領域８１ａ上において、注入マスク（図示せず）を用いたイオン注入が行われる。
図６に示すように、埋込領域８５が設けられた下方領域８１ａ上に上方領域８１ｂが形成される。これにより埋込領域８５は、下方領域８１ａおよび上方領域８１ｂによって構成されるｎドリフト層８１に埋め込まれる。上方領域８１ｂは下方領域８１ａの形成方法と同様の方法によって形成され得る。
図７および図８に示すように、ｐベース層８２、ｎ層８３およびコンタクト領域８４が形成される。これらの形成は、たとえばｎドリフト層８１（図６）上へのイオン注入により行い得る。ｐベース層８２およびコンタクト領域８４を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの、ｐ型を付与するための不純物がイオン注入される。またｎ層８３を形成するためのイオン注入においては、たとえばリン（Ｐ）などの、ｎ型を付与するための不純物がイオン注入される。たとえば、ｐベース層８２は深さ０．７〜０．８μｍ程度でのイオン注入によって形成される。またｎ層８３は、ＭＯＳＦＥＴ２００のチャネル長が実質的に０．３〜０．６μｍ程度となるように、イオン注入によって形成される。
なおイオン注入の代わりに、不純物の添加をともなうにエピタキシャル成長が用いられてもよい。
次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
図９に示すように、ｎ層８３およびコンタクト領域８４からなる上面Ｐ２上に、開口部を有するマスク層４０が形成される。開口部はトレンチＴＲ（図１）の位置に対応して形成される。マスク層４０はシリコン酸化膜であることが好ましい。シリコン酸化膜は、上面Ｐ２を熱酸化することにより形成し得る。
図１０に示すように、単結晶基板８０上のエピタキシャル層の一部がマスク層４０の開口部においてエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング（ＲＩＥ）や誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、トレンチＴＲ（図１）が形成されるべき領域に、上面Ｐ２に対してほぼ垂直な側壁を有する凹部ＴＱが形成される。
次に、凹部ＴＱにおいて熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ2、ＢＣＬ3、ＳＦ6、またはＣＦ4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば約７０μｍ／時になる。また、この場合に、酸化珪素から作られたマスク層４０は、ＳｉＣに対する選択比が極めて大きいので、ＳｉＣのエッチング中に実質的にエッチングされない。
図１１に示すように、上記の熱エッチングにより、エピタキシャル層１００の上面Ｐ２上にトレンチＴＲが形成される。好ましくは、トレンチＴＲの形成時、側壁面ＳＷ上、特にｐベース層８２上において、後述する特殊面が自己形成される。次にマスク層４０がエッチングなど任意の方法により除去される。
図１２に示すように、トレンチＴＲの側壁面ＳＷおよび底面ＢＴの各々を覆うゲート酸化膜９１が形成される。ゲート酸化膜９１は、たとえば熱酸化により形成され得る。
ゲート酸化膜９１が形成された後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行われてもよい。温度プロファイルは、たとえば、温度１１００℃以上１３００℃以下、保持時間１時間程度の条件を有する。これにより、ゲート酸化膜９１とｐベース層８２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。
このＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート酸化膜９１の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート酸化膜９１とｐベース層８２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
図１３に示すように、ゲート酸化膜９１上にゲート電極９２が形成される。具体的には、トレンチＴＲの内部の領域をゲート酸化膜９１を介して埋めるように、ゲート酸化膜９１上にゲート電極９２が形成される。ゲート電極９２の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とＣＭＰ（Chemical Mechanical Polishing）またはＲＩＥとによって行い得る。
図１４を参照して、ゲート電極９２の露出面を覆うように、ゲート電極９２およびゲート酸化膜９１上に層間絶縁膜９３が形成される。層間絶縁膜９３およびゲート酸化膜９１に開口部が形成されるようにエッチングが行われる。この開口部により上面Ｐ２上においてｎ層８３およびコンタクト領域８４の各々が露出される。次に上面Ｐ２上においてｎ層８３およびｎコンタクト領域８４の各々に接するソース電極９４が形成される。ｎドリフト層８１からなる下面Ｐ１上に単結晶基板８０を介してドレイン電極９８が形成される。
再び図１を参照して、ソース配線層９５が形成される。これによりＭＯＳＦＥＴ２００が得られる。
図１５を参照して、コンタクト領域８４および埋込領域８５（図１）の効果を検証するために行ったシミュレーション結果について、以下に説明する。
比較例の場合、すなわちコンタクト領域８４および埋込領域８５が設けられない場合、図中破線で示すように、エピタキシャル層１００中のトレンチＴＲの角部に対応するＸ＝４．２５μｍの近傍での電界強度Ｅは２．６ＭＶ／ｃｍに及んだ。この場合、エピタキシャル層１００の材料である炭化珪素とゲート酸化膜９１の材料である酸化珪素との間の誘電率の比を考慮すれば、ゲート酸化膜９１には約９ＭＶ／ｃｍの電界が印加されることになる。この結果、ゲート酸化膜９１の絶縁破壊が高い確率で生じ得ると予測される。
これに対して本実施の形態のようにコンタクト領域８４および埋込領域８５（図１）が設けられる場合、図中実線で示すように、エピタキシャル層１００中のトレンチＴＲの角部に対応するＸ＝４．２５μｍの近傍での電界強度Ｅが１．７ＭＶ／ｃｍにまで抑制された。この場合、ゲート酸化膜９１に印加される電界は約５．５ＭＶ／ｃｍにまで抑制されることになる。この結果、ゲート酸化膜９１の絶縁破壊が防止されると予測される。
なおこのシミュレーションにおいては、ソース配線層９５に対するドレイン電極９８の電圧は１２００Ｖとされた。またセルピッチ（図１における構造の周期）は１０μｍとされた。ｎドリフト層８１の下方領域８１ａは、厚さ１１μｍ、不純物濃度４×１０15ｃｍ-3とされた。埋込領域８５の幅（図１における横方向の長さ）は３μｍとされた。埋込領域８５は、ドーズ量３×１０13ｃｍ-2でのアルミニウム添加により形成されるものとされた。ｎドリフト層８１の上方領域８１ｂは、厚さ１μｍ、不純物濃度７．５×１０15ｃｍ-3とされた。
本実施の形態によれば、電界緩和構造としての埋込領域８５とソース電極９４とをコンタクト領域８４がつないでいる。コンタクト領域８４の不純物濃度がｐベース層８２の不純物濃度よりも高いことにより、埋込領域８５がソース電極９４に低抵抗で接続される。これにより電界緩和構造の電位が十分に安定化される。よってＭＯＳＦＥＴ２００の破壊原因となり得る電界集中がより抑制される。この結果、ＭＯＳＦＥＴ２００の耐圧を大きくすることができる。
ｎドリフト層８１において、上方領域８１ｂの不純物濃度が高いことによりオン抵抗を抑制しつつ、下方領域８１ａの不純物濃度が低いことにより耐圧を大きくすることができる。
埋込領域８５の少なくとも一部は、ｐベース層８２の不純物濃度よりも高い不純物濃度を有することが好ましい。これにより、埋込領域８５が完全に空乏化される電圧が高くなる。よってより高い電圧下においても電界集中が十分に抑制される。
埋込領域は８５はトレンチＴＲから１μｍ以上４μｍ以下離れていることが好ましい。埋込領域８５とトレンチＴＲとの距離が１μｍ以上であることにより、オン抵抗が過度に高くなることを避けることができる。またこの距離が４μｍ以下であることにより、トレンチへの電界集中をより抑制することができる。
埋込領域８５の延在部分８５ｂはトレンチＴＲに近づくように埋込領域８５の接続部分８５ａから１μｍ以上延びていることが好ましい。これにより、平面視（図３）における埋込領域８５の接続部分８５ａを大きくすることなく、埋込領域８５とトレンチＴＲとの間の距離を小さくすることができる。よってＭＯＳＦＥＴ２００の大きさを抑えつつ、電界集中を抑制することができる。
（特殊面）
トレンチＴＲの側壁面ＳＷ（図１）上においてｐベース層８２には、表面として特殊面が設けられていることが好ましい。特殊面が設けられた側壁面ＳＷは、図１６に示すように、面方位｛０−３３−８｝を有する面Ｓ１（第１の面）を含む。言い換えれば、トレンチＴＲの側壁面ＳＷ上においてｐベース層８２には、面Ｓ１を含む表面が設けられている。面Ｓ１は好ましくは面方位（０−３３−８）を有する。
より好ましくは、側壁面ＳＷは面Ｓ１を微視的に含み、側壁面ＳＷはさらに、面方位｛０−１１−１｝を有する面Ｓ２（第２の面）を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscope）を用いることができる。面Ｓ２は好ましくは面方位（０−１１−１）を有する。
好ましくは、側壁面ＳＷの面Ｓ１および面Ｓ２は、面方位｛０−１１−２｝を有する複合面ＳＲを構成している。すなわち複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。この場合、複合面ＳＲは｛０００−１｝面に対して巨視的に６２°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。好ましくは複合面ＳＲは面方位（０−１１−２）を有する。この場合、複合面ＳＲは（０００−１）面に対して巨視的に６２°のオフ角を有する。
好ましくは、チャネル面上においてキャリアが流れる方向（すなわちＭＯＳＦＥＴの厚さ方向（図１などにおける縦方向））であるチャネル方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。
次に複合面ＳＲの詳細な構造について説明する。
一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、図１７に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
図１８に示すように、（１１−２０）面（図１７の線ＸＶＩＩＩ−ＸＶＩＩＩの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図１８においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図１９に示すように、複合面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面に対応する。
図２０に示すように、複合面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図１７においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図１７においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。ポリタイプは、たとえば６Ｈまたは１５Ｒであってもよい。
次に図２１を参照して、側壁面ＳＷの結晶面と、チャネル面の移動度ＭＢとの関係について説明する。図２１のグラフにおいて、横軸は、チャネル面を有する側壁面ＳＷの巨視的な面方位と（０００−１）面とのなす角度Ｄ１を示し、縦軸は移動度ＭＢを示す。プロット群ＣＭは側壁面ＳＷが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群ＭＣはそのような熱エッチングがなされない場合に対応する。
プロット群ＭＣにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−３３−８）のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が（０−３３−８）とされることによって、微視的な面方位（０−３３−８）、つまり原子レベルまで考慮した場合の面方位（０−３３−８）が形成される割合が確率的に高くなったためと考えられる。
一方、プロット群ＣＭにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−１１−２）のとき（矢印ＥＸ）に最大となった。この理由は、図１９および図２０に示すように、面方位（０−３３−８）を有する多数の面Ｓ１が面Ｓ２を介して規則正しく稠密に配置されることで、チャネル面の表面において微視的な面方位（０−３３−８）が占める割合が高くなったためと考えられる。
なお移動度ＭＢは複合面ＳＲ上において方位依存性を有する。図２２に示すグラフにおいて、横軸はチャネル方向と＜０−１１−２＞方向との間の角度Ｄ２を示し、縦軸はチャネル面の移動度ＭＢ（任意単位）を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度ＭＢを大きくするには、チャネル方向ＣＤ（図１６）が有する角度Ｄ２は、０°以上６０°以下であることが好ましく、ほぼ０°であることがより好ましいことがわかった。
図２３に示すように、側壁面ＳＷは複合面ＳＲに加えてさらに面Ｓ３（第３の面）を含んでもよい。より具体的には、面Ｓ３および複合面ＳＲが周期的に繰り返されることによって構成された複合面ＳＱを側壁面ＳＷが含んでもよい。この場合、側壁面ＳＷの｛０００−１｝面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０−３３−８}面となる表面がある。より好ましくは、側壁面ＳＷの（０００−１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０−３３−８）面となる表面がある。
このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭにより観察し得る。
上述した理由により、トレンチＴＲの側壁面ＳＷ（図１）上においてｐベース層８２には、面方位｛０−３３−８｝を有する面Ｓ１（図１６）を含む表面が設けられていることが好ましい。これにより、ＭＯＳＦＥＴ２００のオン抵抗のうち、ｐベース層８２によって構成される部分であるチャネル部分の抵抗を小さくすることができる。よってｎドリフト層８１の抵抗がより大きくても許容される。よってｎドリフト層８１の不純物濃度をより小さくすることができる。これにより耐圧をより大きくすることができる。
この表面は面Ｓ１を微視的に含んでもよく、表面はさらに、面方位｛０−１１−１｝を有する面Ｓ２（図１６）を微視的に含んでもよい。この表面の面Ｓ１およびＳ２は、面方位｛０−１１−２｝を有する複合面ＳＲ（図１６）を構成することが好ましい。またこの表面は｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有することがより好ましい。これによりチャネル部分の抵抗をより小さくすることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
４０ マスク層
８０ 単結晶基板
８１ ドリフト層（第１の層）
８１ａ 下方領域（第１の領域）
８１ｂ 上方領域（第２の領域）
８２ ベース層（第２の層）
８３ ｎ層（第３の層）
８４ コンタクト領域
８５ 埋込領域
８５ａ 接続部分（第１の部分）
８５ｂ 延在部分（第２の部分）
９１ ゲート酸化膜（ゲート絶縁膜）
９２ ゲート電極
９３ 層間絶縁膜
９４ ソース電極（第２の電極）
９５ ソース配線層
９８ ドレイン電極（第１の電極）
１００ エピタキシャル層（炭化珪素層）
２００ ＭＯＳＦＥＴ（炭化珪素半導体装置）
ＢＴ 底面
ＣＤ チャネル方向
Ｐ１ 下面（第１の主面）
Ｐ２ 上面（第２の主面）
Ｓ１ 面（第１の面）
Ｓ２ 面（第２の面）
ＳＱ，ＳＲ 複合面
ＳＷ 側壁面
ＴＱ 凹部
ＴＲ トレンチ

Claims (9)

  1. 炭化珪素半導体装置であって、
    厚さ方向を有し、第１の主面と、前記厚さ方向において前記第１の主面と対向する第２の主面とを有する炭化珪素層を備え、前記炭化珪素層は、
    前記第１の主面をなし、第１の導電型を有する第１の層と、
    前記第１の層によって前記第１の主面から隔てられるように前記第１の層上に設けられ、第２の導電型を有する第２の層と、
    前記第２の層によって前記第１の層から隔てられるように前記第２の層上に設けられ、前記第２の主面をなし、前記第１の導電型を有する第３の層とを含み、前記炭化珪素層には、前記第２の主面から前記第３の層および前記第２の層を貫通して前記第１の層に至る側壁面を有するトレンチが設けられており、前記炭化珪素層はさらに
    前記第２の主面から前記第３の層および前記第２の層を貫通して前記第１および第２の層の界面よりも深い位置まで延在し、前記第１の主面から離れ、前記第２の導電型を有し、前記第２の層の不純物濃度よりも高い不純物濃度を有するコンタクト領域を含み、前記炭化珪素層はさらに
    前記第１の主面、前記第２の主面、前記第２の層、前記第３の層、および前記トレンチの各々から離れ、前記コンタクト領域に接し、前記第２の導電型を有する埋込領域を含み、前記埋込領域は、前記厚さ方向において前記コンタクト領域と前記第１の主面との間に挟まれている第１の部分と、前記第１の部分から前記トレンチに近づくように延びる第２の部分とを有し、前記炭化珪素半導体装置はさらに
    前記トレンチ上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    前記炭化珪素層の前記第１の主面上に設けられた第１の電極と、
    前記炭化珪素層の前記第２の主面上に設けられ、前記第３の層および前記コンタクト領域の各々に接する第２の電極とを備える、炭化珪素半導体装置。
  2. 前記第１の層は、前記第１の主面をなす第１の領域と、前記第１の領域と前記第２の層との間に設けられ前記第１の領域の不純物濃度よりも高い不純物濃度を有する第２の領域とを含み、前記トレンチの前記側壁面は前記第２の領域を貫通して前記第１の領域に至っており、前記第２の領域は前記厚さ方向において前記埋込領域の前記第２の部分と前記第２の層との間に位置している、請求項１に記載の炭化珪素半導体装置。
  3. 前記埋込領域の少なくとも一部は、前記第２の層の不純物濃度よりも高い不純物濃度を有する、請求項１または２に記載の炭化珪素半導体装置。
  4. 前記埋込領域は前記トレンチから１μｍ以上４μｍ以下離れている、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記埋込領域の前記第２の部分は、前記トレンチに近づくように前記埋込領域の前記第１の部分から１μｍ以上延びている、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記トレンチの前記側壁面上において前記第２の層には、面方位｛０−３３−８｝を有する第１の面を含む表面が設けられている、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記表面は前記第１の面を微視的に含み、前記表面はさらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む、請求項６に記載の炭化珪素半導体装置。
  8. 前記表面の前記第１および第２の面は、面方位｛０−１１−２｝を有する複合面を構成している、請求項７に記載の炭化珪素半導体装置。
  9. 前記表面は｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する、請求項８に記載の炭化珪素半導体装置。
JP2013123782A 2013-06-12 2013-06-12 炭化珪素半導体装置 Pending JP2014241368A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013123782A JP2014241368A (ja) 2013-06-12 2013-06-12 炭化珪素半導体装置
US14/895,900 US20160126347A1 (en) 2013-06-12 2014-05-08 Silicon carbide semiconductor device
PCT/JP2014/062305 WO2014199748A1 (ja) 2013-06-12 2014-05-08 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013123782A JP2014241368A (ja) 2013-06-12 2013-06-12 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2014241368A true JP2014241368A (ja) 2014-12-25

Family

ID=52022050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013123782A Pending JP2014241368A (ja) 2013-06-12 2013-06-12 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US20160126347A1 (ja)
JP (1) JP2014241368A (ja)
WO (1) WO2014199748A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2548126B (en) * 2016-03-09 2021-03-17 Dynex Semiconductor Ltd A SiC trench transistor
JP6326547B1 (ja) * 2016-09-21 2018-05-16 新電元工業株式会社 半導体装置
US10861931B2 (en) 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
SE541290C2 (en) 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
US11081523B1 (en) * 2020-05-14 2021-08-03 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091108A (en) * 1997-11-13 2000-07-18 Abb Research Ltd. Semiconductor device of SiC having an insulated gate and buried grid region for high breakdown voltage
JP2001267570A (ja) * 2000-03-15 2001-09-28 Mitsubishi Electric Corp 半導体装置及び半導体装置製造方法
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2013008890A (ja) * 2011-06-27 2013-01-10 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP5763514B2 (ja) * 2011-12-13 2015-08-12 トヨタ自動車株式会社 スイッチング素子の製造方法
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9142668B2 (en) * 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
JP6077385B2 (ja) * 2013-05-17 2017-02-08 トヨタ自動車株式会社 半導体装置
JP6048317B2 (ja) * 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091108A (en) * 1997-11-13 2000-07-18 Abb Research Ltd. Semiconductor device of SiC having an insulated gate and buried grid region for high breakdown voltage
JP2001523895A (ja) * 1997-11-13 2001-11-27 エービービー リサーチ リミテッド 半導体デバイスおよびＳｉＣトランジスタ
JP2001267570A (ja) * 2000-03-15 2001-09-28 Mitsubishi Electric Corp 半導体装置及び半導体装置製造方法
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2013008890A (ja) * 2011-06-27 2013-01-10 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20160126347A1 (en) 2016-05-05
WO2014199748A1 (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
JP6111673B2 (ja) 炭化珪素半導体装置
WO2014199748A1 (ja) 炭化珪素半導体装置
US8952393B2 (en) Silicon carbide semiconductor device
JP6171678B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6098417B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2015156429A (ja) 炭化珪素半導体装置およびその製造方法
US20150279967A1 (en) Method for manufacturing silicon carbide semiconductor device
JP6135383B2 (ja) 炭化珪素半導体装置
JP6056292B2 (ja) 炭化珪素半導体装置の製造方法
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
WO2014027520A1 (ja) 炭化珪素半導体装置
WO2014002589A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2013172124A1 (ja) 炭化珪素半導体装置
US9679986B2 (en) Silicon carbide semiconductor device
US9793365B2 (en) Method for manufacturing silicon carbide semiconductor device having trench
JP6098474B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2013172125A1 (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110