JP7151363B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7151363B2 JP7151363B2 JP2018195460A JP2018195460A JP7151363B2 JP 7151363 B2 JP7151363 B2 JP 7151363B2 JP 2018195460 A JP2018195460 A JP 2018195460A JP 2018195460 A JP2018195460 A JP 2018195460A JP 7151363 B2 JP7151363 B2 JP 7151363B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- conductivity
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 254
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 106
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 104
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims description 124
- 238000005468 ion implantation Methods 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 64
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000003763 carbonization Methods 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 41
- 238000009792 diffusion process Methods 0.000 description 38
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000003892 spreading Methods 0.000 description 6
- 230000007480 spreading Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Description
実施の形態にかかる炭化珪素半導体装置の構造について説明する。図1は、実施の形態にかかる炭化珪素半導体装置の構造を示す斜視図である。図1には、n型電流拡散領域3の内部の構成を透過させて示す。また、図1には、隣り合うトレンチ7間(メサ領域)構成を最も右側のメサ領域のみ層間絶縁膜11を透過させて詳細に示すが、メサ領域の構成はすべてのメサ領域で同じである。図2は、図1の一部を半導体基板のおもて面側から見たレイアウトを示す平面図である。図2には、第1,2p+型領域21,22およびp+型連結部23をハッチングで示し、第2p+型領域22の凹部24を破線で示す。
次に、第2p+型領域22の凹部24の第1方向Xの幅w1(図2参照)について検証した。図16は、実施例1の各試料の一部を示す断面図である。第2p+型領域22の凹部24の第1方向Xの幅w1とは、第2p+型領域22の凹部24のp+型領域22b側の幅である。第2p+型領域22の凹部24の第1方向Xの幅w1が0μmである場合、第2p+型領域22の凹部24は、例えばドレイン側からソース側へ向かうほど幅の狭くなる略三角形状や楕円状、台形状の断面形状となる(実施例2においても同様)。
次に、第2p+型領域22の凹部24の個数について検証した。図18は、実施例2の各試料の一部を示す断面図である。図18に示すように、上述した実施の形態にかかる炭化珪素半導体装置40の構造を備えたMOSFETを、第2p+型領域22の、第1方向Xに隣り合うp+型連結部23との連結箇所間に配置される凹部24の個数を変えて7つ作製した(以下、実施例2の試料1~7とする)。図18には、実施例2の各試料1~7の第2p+型領域22の、第1方向Xに隣り合うp+型連結部23との連結箇所の中心間の部分を示す。
2 n-型ドリフト領域
3 n型電流拡散領域
3a,3b n型領域(n型電流拡散領域)
4 p型ベース領域
5 n+型ソース領域
6 p++型コンタクト領域
7 トレンチ
8 ゲート絶縁膜
9 ゲート電極
10 半導体基板
11 層間絶縁膜
11a コンタクトホール
12 ソース電極
13 ドレイン電極
21 トレンチ底部のp+型領域(第1p+型領域)
22 メサ領域のp+型領域(第2p+型領域)
22a,22b p+型領域(第2p+型領域)
23 p+型連結部
24 第2p+型領域の凹部
24a 第1イオン注入用マスクで覆われていることでp型不純物が導入されない部分
31 第1p+型領域の直下の第1部分
32 第2p+型領域の直下の第2部分
40 炭化珪素半導体装置
41 n+型出発基板
42 n-型炭化珪素層
42a n-型炭化珪素層の厚さを増した部分
43 p型炭化珪素層
50 第1イオン注入用マスク
51 第1p+型領域の形成領域
52 第2p+型領域の形成領域
53 p+型連結部の形成領域
54 第2p+型領域の凹部の形成領域
w1 第2p+型領域の凹部の第1方向の幅
w2 第2p+型領域の凹部の第2方向の幅
w2' 第2p+型領域の第2方向の幅
w3 第2p+型領域の凹部からp+型連結部の中心までの幅
w4 p+型連結部の第1方向の幅
w5 第1方向に隣り合うp+型連結部の中心間の幅
w6 第2p+型領域の凹部とp+型連結部との第1方向Xの距離
w11 第1イオン注入用マスクの、第2p+型領域の凹部の形成領域を覆う部分の第1方向の残し幅
w12 第1イオン注入用マスクの、第2p+型領域の凹部の形成領域を覆う部分の第2方向の残し幅
w13 第1イオン注入用マスクの、第2p+型領域の凹部から当該凹部に隣り合うp+型連結部の中心までの第1方向の開口幅
w14 第1イオン注入用マスクの、p+型連結部の形成領域を露出する開口部の第1方向の開口幅
w15 第1イオン注入用マスクの、第1方向に隣り合うp+型連結部の形成領域を露出する開口部の中心間の幅
X 半導体基板のおもて面に平行な方向にトレンチが延在する方向(第1方向)
Y 半導体基板のおもて面に平行でかつ第1方向と直交する方向(第2方向)
Z 厚さ方向
Claims (10)
- 炭化珪素からなる半導体基板と、
前記半導体基板の裏面を構成する第1半導体層と、
前記第1半導体層よりも前記半導体基板のおもて面側に、前記第1半導体層に接して設けられ、前記半導体基板を構成する第1導電型の第2半導体層と、
前記半導体基板の、前記第1半導体層および前記第2半導体層を除く部分であり、前記半導体基板のおもて面を構成する第2導電型の第3半導体層と、
前記第3半導体層の内部に選択的に設けられた第1導電型の第1半導体領域と、
前記第3半導体層の、前記第1半導体領域を除く部分である第2導電型の第2半導体領域と、
前記第1半導体領域および前記第2半導体領域を貫通して前記第2半導体層に達し、かつ前記半導体基板のおもて面に平行な第1方向に直線状に延在するトレンチと、
前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第2半導体層の内部において前記トレンチの底部に厚さ方向に対向し、前記第2半導体領域と離して選択的に設けられ、前記第1方向に直線状に延在する第1の第2導電型領域と、
前記第2半導体層の内部に、前記トレンチおよび前記第1の第2導電型領域と離して、かつ前記第2半導体領域に接して設けられ、前記第1方向に直線状に延在する第2の第2導電型領域と、
前記第2半導体層の内部において前記第1の第2導電型領域と前記第2の第2導電型領域との間に設けられ、前記第1方向に所定間隔で点在して前記第1の第2導電型領域と前記第2の第2導電型領域とを部分的に連結する第3の第2導電型領域と、
前記半導体基板のおもて面に設けられ、前記第1半導体領域および前記第2半導体領域に電気的に接続された第1電極と、
前記半導体基板の裏面に設けられ、前記第1半導体層に電気的に接続された第2電極と、
を備え、
前記第2の第2導電型領域は、前記第2電極側の表面の一部に前記第1電極側に凹んだ凹部を有し、
前記凹部は、前記第2の第2導電型領域の、前記第1方向に隣り合う前記第3の第2導電型領域との連結箇所間に1つ以上設けられていることを特徴とする炭化珪素半導体装置。 - 前記凹部は、前記第2の第2導電型領域の、前記第1方向に隣り合う前記第3の第2導電型領域とのすべての連結箇所間に同じ個数ずつ設けられていることを特徴とする請求項1に記載の炭化珪素半導体装置。
- 前記凹部は、前記第2の第2導電型領域の、前記第1方向に隣り合う前記第3の第2導電型領域との連結箇所間に等間隔に設けられていることを特徴とする請求項1または2に記載の炭化珪素半導体装置。
- 前記凹部は、前記第2の第2導電型領域の、前記第3の第2導電型領域との連結箇所から前記第1方向へ離して設けられていることを特徴とする請求項1~3のいずれか一つに記載の炭化珪素半導体装置。
- 前記凹部は、前記第2の第2導電型領域の、前記第3の第2導電型領域との連結箇所から前記第1方向に0.25μm以上離して設けられていることを特徴とする請求項4に記載の炭化珪素半導体装置。
- 前記凹部の前記第1方向の幅はすべての前記凹部で同じであることを特徴とする請求項1~5のいずれか一つに記載の炭化珪素半導体装置。
- 前記第2半導体層の、前記第3半導体層との界面側の表面層に、前記第2半導体層よりも不純物濃度の高い第1導電型の第3半導体領域をさらに備え、
前記トレンチの底部は前記第3半導体領域の内部で終端し、
前記第1の第2導電型領域、前記第2の第2導電型領域および前記第3の第2導電型領域は、前記第3半導体領域の内部に選択的に設けられていることを特徴とする請求項1~6のいずれか一つに記載の炭化珪素半導体装置。 - 炭化珪素からなる第1半導体層の表面に、炭化珪素からなる第2半導体層を堆積する第1工程と、
第1の第2導電型領域の形成領域に対応する第1開口部、第2の第2導電型領域の形成領域に対応する第2開口部および第3の第2導電型領域の形成領域に対応する第3開口部を有する第1イオン注入用マスクを前記第2半導体層の表面に形成する第2工程と、
前記第1イオン注入用マスクを用いて第2導電型不純物をイオン注入して、前記第2半導体層の表面層に、前記第1の第2導電型領域、第4の第2導電型領域および前記第3の第2導電型領域をそれぞれ選択的に形成する第3工程と、
前記第3工程の後、前記第1イオン注入用マスクを除去する第4工程と、
前記第4工程の後、前記第2半導体層の表面に第1導電型半導体層を堆積して、前記第2半導体層の厚さを厚くする第5工程と、
前記第5工程の後、前記第2の第2導電型領域の形成領域に対応する第4開口部を有する第2イオン注入用マスクを前記第2半導体層の表面に形成する第6工程と、
前記第2イオン注入用マスクを用いて第2導電型不純物をイオン注入して、前記第2半導体層の厚さを増した部分に、前記第4の第2導電型領域に達する深さで第5の第2導電型領域を選択的に形成して、前記第4の第2導電型領域および前記第4の第2導電型領域を厚さ方向に連結してなる前記第2の第2導電型領域を形成する第7工程と、
前記第7工程の後、前記第2イオン注入用マスクを除去する第8工程と、
前記第8工程の後、前記第2半導体層の表面に炭化珪素からなる第3半導体層を堆積することで、前記第1半導体層、前記第2半導体層および前記第3半導体層を有し、前記第1半導体層で裏面が構成され、前記第3半導体層でおもて面が構成された半導体基板を作製する第9工程と、
前記第3半導体層の内部に第1導電型の第1半導体領域を選択的に形成し、前記第3半導体層の、前記第1半導体領域を除く部分を第2導電型の第2半導体領域とする第10工程と、
前記第1半導体領域および前記第2半導体領域を貫通して前記第2半導体層に達して、底部が前記第1の第2導電型領域に深さ方向に対向し、かつ前記第2の第2導電型領域と離してトレンチを形成する第11工程と、
前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第12工程と、
前記半導体基板のおもて面に、前記第1半導体領域および前記第2半導体領域に電気的に接続された第1電極を形成する第13工程と、
前記半導体基板の裏面に、前記第1半導体層に電気的に接続された第2電極を形成する第14工程と、
を含み、
前記第11工程では、前記半導体基板のおもて面に平行な第1方向に直線状に延在する前記トレンチを形成し、
前記第2工程では、前記第1方向に直線状に延在する前記第1開口部と、前記第1開口部と離した位置において前記第1方向に所定間隔で点在する前記第2開口部と、前記第1開口部と前記第2開口部との間において、前記第1方向に所定間隔で点在して前記第1開口部と前記第2開口部とを連結する前記第3開口部と、を有し、かつ前記第1方向に隣り合う前記第3開口部の間の部分に、前記第1方向に隣り合う前記第2開口部に挟まれた部分を1つ以上連結させた前記第1イオン注入用マスクを形成し、
前記第6工程では、前記第1方向に直線状に延在し、前記第4の第2導電型領域と、前記第2半導体層の、隣り合う前記第4の第2導電型領域間の部分と、を露出する前記第4開口部を有する前記第2イオン注入用マスクを形成することを特徴とする炭化珪素半導体装置の製造方法。 - 前記第1イオン注入用マスクは、前記第1方向に0.4μm以上の間隔で点在する前記第2開口部を有することを特徴とする請求項8に記載の炭化珪素半導体装置の製造方法。
- 前記第1イオン注入用マスクは、前記第1方向に1.4μm以下の間隔で点在する前記第2開口部を有することを特徴とする請求項8または9に記載の炭化珪素半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018195460A JP7151363B2 (ja) | 2018-10-16 | 2018-10-16 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
US16/549,550 US11139376B2 (en) | 2018-10-16 | 2019-08-23 | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018195460A JP7151363B2 (ja) | 2018-10-16 | 2018-10-16 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020064950A JP2020064950A (ja) | 2020-04-23 |
JP7151363B2 true JP7151363B2 (ja) | 2022-10-12 |
Family
ID=70160669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018195460A Active JP7151363B2 (ja) | 2018-10-16 | 2018-10-16 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11139376B2 (ja) |
JP (1) | JP7151363B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11362209B2 (en) * | 2019-04-16 | 2022-06-14 | Semiconductor Components Industries, Llc | Gate polysilicon feed structures for trench devices |
JP2021153149A (ja) * | 2020-03-24 | 2021-09-30 | キオクシア株式会社 | 半導体装置 |
JP7443924B2 (ja) | 2020-05-14 | 2024-03-06 | 富士電機株式会社 | 半導体装置 |
CN115699330A (zh) * | 2020-12-24 | 2023-02-03 | 富士电机株式会社 | 绝缘栅型半导体装置 |
CN115714142B (zh) * | 2023-01-09 | 2023-05-02 | 中芯越州集成电路制造(绍兴)有限公司 | 沟槽栅晶体管及其制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267570A (ja) | 2000-03-15 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置及び半導体装置製造方法 |
JP2010114152A (ja) | 2008-11-04 | 2010-05-20 | Toyota Motor Corp | 半導体装置および半導体装置の製造方法 |
JP2012039082A (ja) | 2010-07-12 | 2012-02-23 | Denso Corp | 半導体装置およびその製造方法 |
JP2017112161A (ja) | 2015-12-15 | 2017-06-22 | 三菱電機株式会社 | 半導体装置 |
JP2017191918A (ja) | 2016-04-15 | 2017-10-19 | 富士電機株式会社 | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法 |
JP2018019046A (ja) | 2016-07-29 | 2018-02-01 | 富士電機株式会社 | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
JP2018019045A (ja) | 2016-07-29 | 2018-02-01 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7006280B2 (ja) * | 2018-01-09 | 2022-01-24 | 富士電機株式会社 | 半導体装置 |
-
2018
- 2018-10-16 JP JP2018195460A patent/JP7151363B2/ja active Active
-
2019
- 2019-08-23 US US16/549,550 patent/US11139376B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267570A (ja) | 2000-03-15 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置及び半導体装置製造方法 |
JP2010114152A (ja) | 2008-11-04 | 2010-05-20 | Toyota Motor Corp | 半導体装置および半導体装置の製造方法 |
JP2012039082A (ja) | 2010-07-12 | 2012-02-23 | Denso Corp | 半導体装置およびその製造方法 |
JP2017112161A (ja) | 2015-12-15 | 2017-06-22 | 三菱電機株式会社 | 半導体装置 |
JP2017191918A (ja) | 2016-04-15 | 2017-10-19 | 富士電機株式会社 | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法 |
JP2018019046A (ja) | 2016-07-29 | 2018-02-01 | 富士電機株式会社 | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
JP2018019045A (ja) | 2016-07-29 | 2018-02-01 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US11139376B2 (en) | 2021-10-05 |
JP2020064950A (ja) | 2020-04-23 |
US20200119147A1 (en) | 2020-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6874797B2 (ja) | 半導体装置 | |
JP7151363B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP7059556B2 (ja) | 半導体装置 | |
JP5867606B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7326725B2 (ja) | 半導体装置 | |
US10453917B2 (en) | Method of manufacturing semiconductor device | |
JP7017733B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7505217B2 (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
JP2023001343A (ja) | 半導体装置 | |
JP7293750B2 (ja) | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 | |
TWI741185B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP7155641B2 (ja) | 半導体装置 | |
JP2023114931A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP7279394B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2020107703A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP7106896B2 (ja) | 半導体装置 | |
US11569376B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US20210320171A1 (en) | Superjunction semiconductor device and method of manufacturing superjunction semiconductor device | |
US20240063269A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
WO2023112547A1 (ja) | 半導体装置 | |
JP7443853B2 (ja) | 炭化珪素半導体装置 | |
JP2023124694A (ja) | 炭化珪素半導体装置 | |
JP2022182509A (ja) | 半導体装置およびその製造方法 | |
JP2022191131A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210913 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7151363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |