JP4651563B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4651563B2
JP4651563B2 JP2006076643A JP2006076643A JP4651563B2 JP 4651563 B2 JP4651563 B2 JP 4651563B2 JP 2006076643 A JP2006076643 A JP 2006076643A JP 2006076643 A JP2006076643 A JP 2006076643A JP 4651563 B2 JP4651563 B2 JP 4651563B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
manufacturing
carrier tape
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006076643A
Other languages
English (en)
Other versions
JP2007258211A5 (ja
JP2007258211A (ja
Inventor
誠 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006076643A priority Critical patent/JP4651563B2/ja
Publication of JP2007258211A publication Critical patent/JP2007258211A/ja
Publication of JP2007258211A5 publication Critical patent/JP2007258211A5/ja
Application granted granted Critical
Publication of JP4651563B2 publication Critical patent/JP4651563B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造技術および半導体装置に関し、特に、半導体チップをリードフレームのダイパッド部上に搭載して樹脂封止した後、リードを切断して１個１個の半導体装置に個片化し、これをキャリアテープに収納して外観検査するまでの半導体装置の製造に適用して有効な技術に関するものである。
例えば被検査物の検査面に対して略垂直に配置される筒状拡散部と、筒状拡散部の筒外に配置され筒状拡散部に光を照射する照射手段であるリング状光源とを備えており、リング状光源から照射する光を筒状拡散部を介して拡散させ、その拡散光を筒状拡散部の筒内から被検査物へ当てて反射光を得るようにした外観検査用照明装置が特開平８−６１９２８号公報（特許文献１参照）に開示されている。
特開平８−６１９２８号公報（段落［００１５］〜［００１８］、図１）
リードフレームのリードの切断には、一般に金型の切断パンチが用いられる。切断パンチの先端のリードに接する面（以下、接触面と記す）はほぼ平坦であり、この接触面にはリードフレームの表面を覆うメッキ層が剥がれて付着するのを防止するための鏡面仕上げ処理が施されている。さらに鏡面仕上げされた面にはＤＬＣ（Diamond Like Coating）処理によって１０μｍ以下の厚さのダイアモンドと同じ硬度の被膜が形成されている。従って、鏡面仕上げ処理およびＤＬＣ処理が施された切断パンチの先端の接触面がリードの一部分に接し、切断パンチに力が加わることによってリードは切断される。
さらに、上記切断パンチを用いてリードフレームの本体から切り離された１個１個の半導体装置はキャリアテープに収納され、外観検査装置を用いて１個１個の半導体装置の外観検査が行われる。しかしながら、この外観検査においては以下に説明する種々の技術的課題が存在する。
半導体装置の外観検査では、キャリアテープに収納した半導体装置をＣＣＤ（Charge Coupled Devices）カメラにより撮像する。ところが、切断パンチの先端の接触面が接したリードの一部分が外観検査装置の撮像画像に黒く映り、背景の色（キャリアテープの色である黒）と判別できないためにリード形状が正しく認識できないという問題が生じた。
本発明の目的は、キャリアテープに収納された半導体装置の外観検査において、撮像画像における誤認識を低減することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の一つの実施の形態における半導体装置の製造方法は、以下の工程を含むことを特徴とする：（ａ）本体部と、表面、前記表面とは反対側の裏面、および前記表面及び前記裏面のそれぞれに形成されたメッキ層を有し、前記本体部と一体に形成され、かつ、半導体チップを封止する封止体から露出するリードと、を備えたリードフレームを準備する工程；（ｂ）前記（ａ）工程の後、前記リードの前記表面に形成された前記メッキ層における第１部分に切断パンチの接触面を接触させ、前記本体部から前記リードを分離し、前記リードフレームの前記本体部から切り離された半導体装置を取得する工程；（ｃ）前記（ｂ）工程の後、前記切り離された半導体装置をカメラで撮像し、取得した画像を用いて前記切り離された半導体装置の外観を検査する工程；ここで、前記（ｂ）工程で使用する前記切断パンチの前記接触面には、凹凸が形成されており、前記（ｂ）工程後の前記第１部分の粗さは、前記リードの前記表面に形成された前記メッキ層における、前記切断パンチの前記接触面が接しない第２部分の粗さよりも大きく、前記第１部分は、前記第２部分よりも前記封止体から遠い位置であり、前記（ｃ）工程では、前記リードの前記表面に光を照射する。
本発明の一つの実施の形態における半導体装置は、リードの表面を覆うメッキ層の一部分の粗さと、リードの表面を覆うメッキ層の他の部分の粗さとが互いに異なる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
キャリアテープに収納された半導体装置の外観検査において、撮像画像における誤認識を低減することができる。
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態において、リードフレーム、リードまたはダイパッド部の表面と言うときは、半導体チップを搭載する側の面を指すものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
まず、本発明の実施の形態による半導体装置の製造方法がより明確となると思われるため、本発明者によって見いだされた外観検査において生ずる撮像画像の誤認識の原因について簡単に説明する。
外観検査装置に備わるリング状照明の径は、例えば２５〜３０ｍｍであり、一般に半導体装置の長さよりも大きいことから、半導体装置に入射する光は半導体装置の表面の法線方向に対して一定の角度を有している。また、半導体チップを保護する封止樹脂の表面にレーザによってマークを彫る場合があるが、そのマークの溝の底部は湾曲することから、半導体装置の表面の法線方向から光りを入射させると、乱反射によってマークの真上に置かれたＣＣＤカメラに入る光の量が少なくなりマークが見えにくくなる。そのため、照明からの光を半導体装置の表面の法線方向に対して一定の角度を持たせて照射している。
通常、メッキ処理が施されたリードの表面は微細な凹凸のある粗地状態である。半導体装置の外観検査において、この状態のリードを備える半導体装置に光を照射すると、照射された光がリードを覆うメッキ層の表面で乱反射するので、乱反射した比較的多量の光を半導体装置の中心のほぼ真上に置かれたＣＣＤカメラで得ることができる。これにより、リードを覆うメッキ層は白またはキャリアテープの色と区別できる白に近い色彩となって外観検査装置の撮像画像に映し出される。従って、リードを覆うメッキ層の色はキャリアテープの色である黒と明らかに区別することができて、半導体装置に備わるリードの形状を外観検査装置の撮像画像によって正確に認識することができる。
しかし、リードを切断する際、鏡面仕上げおよびＤＬＣ処理が施された切断パンチの先端の接触面でリードを押さえると、その接触面と接したリードを覆うメッキ層の一部分の表面は鏡面状態となる。このため、半導体装置に照射された光のうち鏡面状態のリードを覆うメッキ層の一部分の表面で反射する光は全反射し、半導体装置の中心のほぼ真上に置かれたＣＣＤカメラに入る光の量がリードを覆うメッキ層の表面が粗地状態の他の部分と比べて少なくなる。これにより、リードの一部分が黒またはキャリアテープの色と区別できない黒に近い色彩となって外観検査装置の撮像画像に映し出される。従って、鏡面状態のリードの一部分の形状はキャリアテープと明確に区別することが難しくなり、半導体装置に備わるリードの形状を外観検査装置の撮像画像によって正確に認識することができなくなる。
なお、キャリアテープの素材は導電性ポリカーボネイトであり、炭素を含んでいるため、その色は黒となる。導電性を有する炭素をキャリアテープに混在させることにより、半導体装置の静電破壊を防止することができるので、キャリアテープに炭素を含む素材を用いることが望ましい。
次に、本発明の一実施の形態による半導体装置の製造方法を図１〜図１２を用いて説明する。図１は半導体装置の製造方法において、その工程フローの一例を示すフロー図、図２はリードフレームの表面図、図３はリードフレームの単位フレームに搭載された半導体装置の要部断面図、図４は切断装置およびその動作を説明する概略図、図５はリード切断された半導体装置のリードの拡大断面図、図６はリード切断された半導体装置のバリが生じたリードの拡大断面図、図７はリード切断された半導体装置の斜視図、図８はリード切断された半導体装置の上面図、図９は半導体装置を収納したキャリアテープの上面図、図１０は自動外観検査装置およびその動作を説明する概略図、図１１は光源から照射された光およびリードの表面で反射した光の進行を模式的に説明する半導体装置のリードの拡大断面図、図１２は出荷時における半導体装置を搭載したキャリアテープの概略図であり、（ａ）は側面図、（ｂ）は正面図である。
まず、図２に示すリードフレーム１を用意する。リードフレーム１は、例えば銅からなり、長手方向（ｘ軸方向）を列とし、これに直交する方向（ｙ軸方向）を行とすると、半導体装置が１つ形成される単位フレーム２が複数行２列に配置された構成となっている。各単位フレーム２は半導体チップが搭載されるダイパッド部（タブ、チップ搭載部）３を含んでおり、ダイパッド部３はリードフレーム１の本体とリード４ａによって繋がっている。さらに各単位フレーム２はダイパッド部３と対向するように設けられ、半導体チップの表面電極と接続されるリード４ｂを含んでいる。また、複数の単位フレーム２のうち、隣り合う単位フレーム２の間にはタイバー４ｃを含んでいる。このタイバー４ｃが設けられていることにより、後の切断工程において、半導体装置９がリードフレーム１から切り離されても、リードフレーム１が複数個に分離することはない。また、各単位フレーム２の周辺には複数の孔５が設けられているが、これはリードフレーム１の位置決めのため、あるいは樹脂封止に伴うリードフレーム１の歪みを緩和するためのものであり、またリードフレーム１を移動する際の送り機構としても用いられる。
次に、図３に示すように、各単位フレーム２のダイパッド部３の表面上に、半導体チップ６の裏面に形成された裏面電極を、例えば金−シリコン共晶または銀ペーストを用いて接合する。続いて、半導体チップ６の表面に形成された表面電極とリード４ｂとをボンディングワイヤ７、例えば金線を用いて接続する（図１の工程１００）。半導体チップ６にはダイオード、例えばＰＩＮ（Positive Intrinsic Negative）ダイオード、ｐｎダイオード（例えばスイッチングダイオードまたはツェナーダイオード）、あるいはショットキ・バリアダイオード等が形成されており、半導体チップ６の表面に形成された表面電極と、半導体チップ６の裏面に形成された裏面電極とから２つの端子を取り出すことができる。
次に、ダイパッド部３の裏面およびリード４ａ，４ｂの裏面を露出させて、半導体チップ６およびボンディングワイヤ７を樹脂８、例えばエポキシ系樹脂により封止して保護する。これにより、リードフレーム１の各単位フレーム２に半導体チップ６が搭載された半導体装置９が形成される（図１の工程１０１）。
その後、リードフレーム１に半導体装置９が形成された状態でメッキ処理することにより、樹脂封止されていないリードフレーム１の表面および裏面に厚さ１０μｍ以下、例えば７μｍの錫−銅系合金または、錫−鉛系合金からなるメッキ層を形成する。さらに、樹脂８の上面（リード４ａ，４ｂと接する面と反対の面）にレーザにより製品識別用のマークが彫られる（図１の工程１０２）。
次に、図４に示すように、切断装置１０を用いてメッキ処理されたリード４ａ，４ｂを切断し、リードフレーム１の本体から各半導体装置９を切り離す（図１の工程１０３）。この際、切断装置１０に備わる切断パンチ１１は、樹脂８の上面側からリードフレーム１に打ち下ろされる。従って、後の半導体装置９の外観検査において撮像されるメッキ処理されたリード４ａ，４ｂの表面に切断パンチ１１の先端が接することになる。切断パンチ１１の先端の幅（図４のＬ１）は、例えば０．０６ｍｍであり、切り離された半導体装置９の樹脂８から露出するリード４の長さ（図４のＬ２）は、例えば０．１ｍｍである。
リードフレーム１のメッキ処理されたリード４ａ，４ｂに接する切断パンチ１１の接触面１１ａは、ほぼ平面形状（図４に挿入した拡大図（ａ））または一辺が僅かに湾曲したほぼ平面形状（図４に挿入した拡大図（ｂ））を有しているが、接触面１１ａには微細な凹凸が形成されている。この微細な凹凸は、例えば粗さ♯２００（単位面積当たりの凸部の数が２００個程度）の砥石を押し当てて研磨することにより形成することができる。なお、砥石の粗さとしては、例えば♯１００から♯５００が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては♯２００から♯４００が考えられるが、さらに♯２００を中心値とする周辺範囲が最も好適と考えられる。
図５に、上記接触面１１ａを有する切断パンチ１１を用いてリードフレーム１の本体から切り離された半導体装置９のリード４の拡大図を示す。リード４の表面にはメッキ層１３が形成されており、通常、メッキ層１３の表面は微細な凹凸のある粗地状態である（図５、６および１１の拡大図では直線で記載）。さらに、リード４ａ，４ｂの切断時に微細な凹凸を付けた切断パンチ１１の接触面１１ａが接することから、切断パンチ１１の接触面１１ａが接したリード４を覆うメッキ層１３の表面は、切断パンチ１１の接触面１１ａが接しないリード４を覆うメッキ層１３の表面と同等あるいはそれ以上に粗い粗地状態となる。従って、後の半導体装置９の外観検査において、半導体装置９に光を照射した場合、その光はリード４を覆うメッキ層１３の表面の粗地によって乱反射させることができる。
なお、切断装置１０に備わる切断パンチ１１を、樹脂８の下面（リード４ａ，４ｂと接する面）側からリードフレーム１に打ち上げることにより、リード４ａ，４ｂを切断し、リードフレーム１１の本体から各半導体装置９を切り離すことは可能である。この場合は、後の半導体装置９の外観検査において撮像されるメッキ処理されたリード４ａ，４ｂの表面に切断パンチ１１の先端が接しないので、撮像画面には粗地状態のメッキ層１３に覆われたリード４の形状が映し出されて、常にリード４の形状を撮像画像によって正確に認識することができる。しかしながら、切断パンチ１１を樹脂８の下面側（リード４ａ，４ｂの裏面側）からリードフレーム１に打ち上げるこの手段では、打ち上げにより生じたメッキ層１３またはリードフレーム１を構成する金属のバリ、所謂リードダレ（リードバリ）１３ａがリード４の裏面側に突出てしまう。その結果、半導体装置９を実装基板に実装する際にリード４が浮いた状態となり、実装不良が生ずることがある。従って、切断パンチ１１は、樹脂８の上面側からリードフレーム１に打ち下ろす手段が好ましい。この場合も同様に、リードフレーム１の打ち下げによりリードダレ１３ａは生じるが、例えば図６に示すように、リード４の表面側に出るので実装時の不良原因とはならない。
前述した切断方法によりリードフレーム１の本体から切り離された半導体装置９の斜視図および上面図を図７および図８に示す。図中、符号４（１３）はメッキ層１３により覆われたリード４を示し、“ＢＯ”は樹脂８の上面にレーザを使用して彫られたマークの一例である。
次に、半導体装置９を選別した後、図９に示すように、キャリアテープ１４の窪み１４ａに半導体装置９を収納する（図１の工程１０４）。キャリアテープ１４は、長手方向（ｘ軸方向）を列とし、これに直交する方向（ｙ軸方向）を行とすると、半導体装置が１つ収納される窪み１４ａが複数行１列に配置された構成となっている。
次に、図１０に示すように、外観検査装置１５を用いてキャリアテープ１４の窪み１４ａに収納された各半導体装置９の外観検査を行う（図１の工程１０５）。外観検査装置１５は、半導体装置９へ光を照射するリング状光源１６、半導体装置９から反射した光を取り込むＣＣＤカメラ１７、およびその他、図示は省略するが画像処理装置等を備えている。また、キャリアテープ１４の窪み１４ａに収納された各半導体装置９の表面側にはカバーテープ１８が貼られている。カバーテープ１８を貼ることにより、キャリアテープ１４の窪み１４ａに収納された半導体装置９が外部に飛び出ないように保持することができる。
リード４の表面はメッキ層１３で覆われていること、さらに切断パンチ１１を使用してリードフレーム１から半導体装置９を切り離す際、微細な凹凸を付けた接触面１１ａをリード４ａ，４ｂを覆うメッキ層１３に当てて押していることから、ＣＣＤカメラ１７で撮像される半導体装置９のリード４の表面を覆うメッキ層１３の表面は全て粗地状態となっている。これにより、図１１に示すように、リング状光源１６から照射された光Ｒ１がリード４を覆うメッキ層１３の表面で乱反射してＣＣＤカメラ１７に到達する反射光Ｒ２の量が増える。その結果、リード４は白またはキャリアテープの黒と明らかに区別できる白に近い色彩となって撮像画像に映し出されて、リード４の形状を正しく認識することができる。
次に、外観検査において外観不良と判断された半導体装置９を取り除いた後、図１２に示すように、キャリアテープ１４をリール１９に巻き取り、防湿された袋にリード１９を収容した状態で、出荷する（図１の工程１０６）。
なお、前述した実施の形態では、切断パンチ１１の先端の接触面１１ａが接したリード４を覆うメッキ層１３の表面を、切断パンチ１１の先端の接触面１１ａが接しないリード４を覆うメッキ層１３の表面と同等あるいはそれ以上に粗い粗地状態としており、この粗地状態が本発明を実施する最良の形態であると考えられるが、これに限定されるものではない。
例えば切断パンチ１１の先端の接触面１１ａが接したリード４を覆うメッキ層１３の表面を、切断パンチ１１の先端の接触面１１ａが接しないリード４を覆うメッキ層１３の表面よりも粗くない粗地状態とすることも可能である。すなわち、このような場合であっても、切断パンチ１１の先端の接触面１１ａが接したリード４を覆うメッキ層１３の表面に、外観検査装置１５で得られる撮像画面でリード４の形状と認識することができる、ある一定の粗さがあれば良い。
また、例えば半導体装置９の静電破壊を防止する目的で、現在は導電性を有する炭素をキャリアテープ１４の材料に混在しており、このためキャリアテープ１４の色は黒となる。しかし、炭素に代えて他の導電性を有する元素をキャリアテープの材料に混在する、炭素に加えて他の導電性を有する元素をキャリアテープの材料に混在する、あるいは静電耐圧の高い半導体装置の場合は、その材料に炭素を混在しないキャリアテープを用いることによって、キャリアテープを黒以外の色としてもよい。これにより、外観検査装置１５で得られる撮像画像においてリード４の形状を表す色とキャリアテープの色とを区別して、リード４の形状を認識することも可能である。
また、例えば半導体装置９がリードフレーム１から切断された後でも、リードフレーム１が互いに分離しないように保持しておくためのタイバー４ｃは、１つの単位フレーム２おきに配置されていなくてもよく、複数個の単位フレーム群おきに設けてもよい。
このように、本実施の形態によれば、所定の光を照射して、その反射した光を取り込むことで得られる画像処理によって外観検査する場合、半導体装置のリードの形状とキャリアテープとの区別が明確にできるので、撮像画像におけるリードの形状の誤認識を低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、ダイオード製品に適用した場合について説明したが、切断パンチを用いてリードフレームから切断され、その後、所定の光を照射して、その反射した光を取り込むことで得られる画像処理により外観検査が行われるダイオード製品以外の半導体装置にも適用することができる。
本発明は、リードを有するディスクリート半導体装置（トランジスタ、ダイオード、コンデンサ、サイリスタなどの半導体装置）に利用することが可能である。
本発明の一実施の形態による半導体装置の製造方法において、その工程フローの一例を示すフロー図である。 本発明の一実施の形態によるリードフレームの表面図である。 本発明の一実施の形態によるリードフレームの単位フレームに搭載された半導体装置の要部断面図である。 本発明の一実施の形態による切断装置およびその動作を説明する概略図である。 本発明の一実施の形態によるリード切断された半導体装置のリードの拡大断面図である。 本発明の一実施の形態によるリード切断された半導体装置のバリが生じたリードの拡大断面図である。 本発明の一実施の形態によるリード切断された半導体装置の斜視図である。 本発明の一実施の形態によるリード切断された半導体装置の上面図である。 本発明の一実施の形態による半導体装置を収納したキャリアテープの上面図である。 本発明の一実施の形態による自動外観検査装置およびその動作を説明する概略図である。 本発明の一実施の形態によるリード切断された半導体装置のリードの拡大断面図である。 （ａ）および（ｂ）は、それぞれ本発明の一実施の形態による出荷時における半導体装置を搭載したキャリアテープの側面図および正面図である。
符号の説明
１ リードフレーム
２ 単位フレーム
３ ダイパッド部（タブ、チップ搭載部）
４，４ａ，４ｂ リード
４ｃ タイバー
５ 孔
６ 半導体チップ
７ ボンディングワイヤ
８ 樹脂
９ 半導体装置
１０ 切断装置
１１ 切断パンチ
１１ａ 接触面
１３ メッキ層
１３ａ リードダレ（リードバリ）
１４ キャリアテープ
１４ａ 窪み
１５ 外観検査装置
１６ リング状光源
１７ ＣＣＤカメラ
１８ カバーテープ
１９ リール
Ｒ１，Ｒ２ 光

Claims (10)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）本体部と、表面、前記表面とは反対側の裏面、および前記表面及び前記裏面のそれぞれに形成されたメッキ層を有し、前記本体部と一体に形成され、かつ、半導体チップを封止する封止体から露出するリードと、を備えたリードフレームを準備する工程；
    （ｂ）前記（ａ）工程の後、前記リードの前記表面に形成された前記メッキ層における第１部分に切断パンチの接触面を接触させ、前記本体部から前記リードを分離し、前記リードフレームの前記本体部から切り離された半導体装置を取得する工程；
    （ｃ）前記（ｂ）工程の後、前記切り離された半導体装置をカメラで撮像し、取得した画像を用いて前記切り離された半導体装置の外観を検査する工程；
    ここで、
    前記（ｂ）工程で使用する前記切断パンチの前記接触面には、凹凸が形成されており、
    前記（ｂ）工程後の前記第１部分の粗さは、前記リードの前記表面に形成された前記メッキ層における、前記切断パンチの前記接触面が接しない第２部分の粗さよりも大きく、
    前記第１部分は、前記第２部分よりも前記封止体から遠い位置であり、
    前記（ｃ）工程では、前記リードの前記表面に光を照射する。
  2. 請求項１において、
    前記リードの前記裏面は、実装基板に実装する際に、前記実装基板と対向する面であることを特徴とする半導体装置の製造方法。
  3. 請求項２において、
    前記（ｃ）工程では、前記切り離された半導体装置をキャリアテープの窪みに収納し、前記キャリアテープの上方から前記窪みに収納された、前記切り離された半導体装置に向かって、前記切り離された半導体装置の表面の法線方向とは異なる方向から前記切り離された半導体装置に前記光を照射し、前記カメラを用いて前記切り離された半導体装置の外観検査を行うことを特徴とする半導体装置の製造方法。
  4. 請求項３において、
    前記キャリアテープは炭素を含んでいることを特徴とする半導体装置の製造方法。
  5. 請求項３において、
    前記キャリアテープの色は黒であることを特徴とする半導体装置の製造方法。
  6. 請求項３において、
    前記キャリアテープに収納された前記半導体装置を覆うように、前記キャリアテープにカバーテープが貼られていることを特徴とする半導体装置の製造方法。
  7. 請求項３において、
    前記（ａ）工程の後、かつ前記（ｂ）工程の前に、前記封止体の前記上面にマークを形成することを特徴とする半導体装置の製造方法。
  8. 請求項４乃至７の何れかにおいて、
    前記切断パンチの接触面は、砥石で研磨されていることを特徴とする半導体装置の製造方法。
  9. 請求項８において、
    前記（ｂ）工程により、前記リードの前記表面側に突出するバリを前記リードの先端部に形成することを特徴とする半導体装置の製造方法。
  10. 請求項１において、
    前記切り離された半導体装置は、前記リードと、前記リードと一体に形成されたチップ搭載部と、前記チップ搭載部に搭載された前記半導体チップと、前記半導体チップと前記リードとを電気的に接続するワイヤとを有しており、
    前記リードの前記表面は、前記チップ搭載部において前記半導体チップが搭載される面と同じ側の面であることを特徴とする半導体装置の製造方法。
JP2006076643A 2006-03-20 2006-03-20 半導体装置の製造方法 Expired - Fee Related JP4651563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006076643A JP4651563B2 (ja) 2006-03-20 2006-03-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006076643A JP4651563B2 (ja) 2006-03-20 2006-03-20 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2007258211A JP2007258211A (ja) 2007-10-04
JP2007258211A5 JP2007258211A5 (ja) 2009-04-30
JP4651563B2 true JP4651563B2 (ja) 2011-03-16

Family

ID=38632181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006076643A Expired - Fee Related JP4651563B2 (ja) 2006-03-20 2006-03-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4651563B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0163661U (ja) * 1987-10-19 1989-04-24
JPH0338866A (ja) * 1989-07-05 1991-02-19 Mitsubishi Electric Corp 半導体装置用製造装置
JPH0656168A (ja) * 1992-04-30 1994-03-01 Minnesota Mining & Mfg Co <3M> 特有のポケットを有する電子部品輸送テープ
JPH10148517A (ja) * 1996-09-17 1998-06-02 Komatsu Ltd 被検査物の撮像装置および半導体パッケージの検査装置
JP2003007948A (ja) * 2001-06-26 2003-01-10 Shinko Electric Ind Co Ltd 金型、該金型を用いたリードフレームの製造方法及びリードフレーム
JP2003142641A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の樹脂封止後におけるタイバーの除去装置及び方法、並びに半導体装置の製造方法
JP2005223305A (ja) * 2004-01-09 2005-08-18 Denso Corp 樹脂封止型半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0163661U (ja) * 1987-10-19 1989-04-24
JPH0338866A (ja) * 1989-07-05 1991-02-19 Mitsubishi Electric Corp 半導体装置用製造装置
JPH0656168A (ja) * 1992-04-30 1994-03-01 Minnesota Mining & Mfg Co <3M> 特有のポケットを有する電子部品輸送テープ
JPH10148517A (ja) * 1996-09-17 1998-06-02 Komatsu Ltd 被検査物の撮像装置および半導体パッケージの検査装置
JP2003007948A (ja) * 2001-06-26 2003-01-10 Shinko Electric Ind Co Ltd 金型、該金型を用いたリードフレームの製造方法及びリードフレーム
JP2003142641A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の樹脂封止後におけるタイバーの除去装置及び方法、並びに半導体装置の製造方法
JP2005223305A (ja) * 2004-01-09 2005-08-18 Denso Corp 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2007258211A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
US6415977B1 (en) Method and apparatus for marking and identifying a defective die site
JP5315186B2 (ja) 半導体装置の製造方法
CN107665818B (zh) 半导体晶片以及制备半导体器件的方法
JP2008066452A (ja) 半導体装置の製造方法
KR20080014777A (ko) Ｌｅｄ를 포함하는 반도체 장치의 조립방법
US11322476B2 (en) Manufacturing method of producing shielded individual semiconductor packages
JP2004207719A (ja) 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置
JP2006147915A (ja) 光学デバイス
US6831354B2 (en) Semiconductor package and method of fabricating same
JP4651563B2 (ja) 半導体装置の製造方法
JP2006303215A (ja) 樹脂封止型半導体装置
JP2010161211A (ja) 半導体装置の製造方法および半導体装置の製造装置
US9368424B2 (en) Method of fabricating a semiconductor device used in a stacked-type semiconductor device
JP4025490B2 (ja) 半導体装置の製造方法
JP3970849B2 (ja) 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
JP5175610B2 (ja) 半導体装置の製造方法
JP2003179193A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法
JP3970833B2 (ja) 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
JP2008085252A (ja) 半導体集積回路装置の製造方法
KR100378093B1 (ko) 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법
JP6593152B2 (ja) 電子部品の検査方法
JP2005184033A (ja) Ｌｅｄランプ及びその製造方法
TW473954B (en) Image sensor package
US20230395522A1 (en) Semiconductor device and manufacturing method thereof
JP2019153766A (ja) 発光装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090317

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees