JP2008085252A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2008085252A
JP2008085252A JP2006266305A JP2006266305A JP2008085252A JP 2008085252 A JP2008085252 A JP 2008085252A JP 2006266305 A JP2006266305 A JP 2006266305A JP 2006266305 A JP2006266305 A JP 2006266305A JP 2008085252 A JP2008085252 A JP 2008085252A
Authority
JP
Japan
Prior art keywords
main surface
imaging
integrated circuit
semiconductor integrated
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006266305A
Other languages
English (en)
Inventor
Masayasu Akaiwa
正康 赤岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006266305A priority Critical patent/JP2008085252A/ja
Publication of JP2008085252A publication Critical patent/JP2008085252A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

【課題】半導体集積回路装置の信頼性を向上させることができる技術を提供する。
【解決手段】ウエハ段階で、バンプ面側に再配線層を形成する半導体集積回路装置であるWPP100の外観検査を行う工程で、同軸落射照明204から同軸落射方向に光を照射しながらカメラ202で撮像する工程と、拡散照明205から撮像方向と交差する方向に光を照射しながらカメラ202で撮像する工程とを順次切り替えて行い、得られた画像と予め撮像されたティーチング画像とをパターンマッチングを行うことにより欠陥の有無を判定する。
【選択図】図7

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、WPP(Wafer Process Package(ウエハプロセスパッケージ))の欠陥検査に適用して有効な技術に関するものである。
半導体集積回路装置が搭載される電子機器は高機能化、小型化が進められており、これに伴い半導体集積回路装置も小型化、高機能化が要求されている。このような小型で高機能な半導体集積回路装置として、BGA(Ball Grid Allay)型のCSP(Chip Size Package)がある。
BGA型のCSPでは、コア材となる基板に配線を形成した配線基板(以下、コア基板と記す)の一方の主面に半導体チップを接着し、反対側の主面に複数のはんだボールを形成する。この複数のはんだボールはそれぞれ配線基板の多層配線を介して半導体チップのチップ電極に電気的に接続されており、半田ボールがCSPの外部接続端子(以下バンプと記す)として機能する。バンプをBGA型(すなわち格子状)に配列することにより、パッケージ寸法を小型化することができる。
また、CSPよりも更に小型の半導体集積回路装置としてWPP(Wafer Process Package)がある。WPPは、はんだボールと半導体チップのチップ電極端子とを電気的に接続するためのコア基板を用いない。
WPPでは半導体チップに個片化される前のウエハの段階で、チップ電極となる端子が形成された第1主面に再配線パターンと前記再配線パターン同士の絶縁性を確保するための絶縁膜(以下、再配線パターンと絶縁膜を形成した層を再配線層と記す)を形成し、再配線層の前記第1主面と対向する面と反対側の面(以下バンプ面と記す)に複数のはんだボール(バンプ)を形成し、前記チップ電極となる端子と電気的に接続する。
このように、WPPはBGA型の半導体集積回路装置でありながら、コア基板を用いないため、CSPよりも更に小型化することができる。
例えば特開2000−196021号公報(特許文献1)には、複数の半導体チップ回路形成領域(回路領域)内に複数のチップ端子が形成されてなる半導体ウエハと、チップ端子をチップ端子形成位置から異なる位置に引き出すと共に外部接続端子が形成されてなる再配線と、外部接続端子が外部に露出するよう設けられると共に再配線を被覆する封止樹脂とを具備するウエハレベルパッケージ構造が開示されている。
特開2000−196021号公報
本発明者はWPPを製造する技術について検討を行い、以下の課題を見出した。なお、一般にCSPとは半導体チップと同程度、あるいはそれよりわずかに大きいサイズの半導体集積回路装置の総称であり、文献によってはWPPもCSPの一種として特段の区別されることなく用いられる場合があるが、本明細書では区別して用いる。
すなわち、本明細書ではコア基板を用いた半導体集積回路装置をCSPとし、コア基板を用いず、ウエハ段階で、バンプ面側に再配線層を形成する半導体集積回路装置をWPPとして記載する。
CSPやWPPなどBGA型の半導体集積回路装置は高い信頼性が要求されており、異物付着、チッピング(チップまたは再配線層などの割れや欠け)、絶縁膜の剥離など半導体集積回路装置の外観上の欠陥は、信頼性が低下する原因となる。特に、WPPはCSPと比較して再配線パターンやバンプの寸法が小さく、また配置ピッチも狭いので、僅かな欠陥であっても信頼性が著しく低下する原因となる場合がある。
また、WPPはバンプ面と反対側に位置する面(以下マーク面)に製品を識別するためのマークを形成しているが、このマーク面に欠陥が発生する場合がある。マーク面に発生する欠陥としては、異物付着(固着性異物、浮遊性異物)とチッピング(割れ、欠け)がある。
マーク面に付着した異物が固着性異物の場合、バンプ面に付着した固着性異物と比較して大きな問題とはならない。しかし、浮遊性異物が付着した場合、電子機器のプリント配線回路基板などに実装する際に落下して信頼性を低下させる原因となる。
このバンプ面およびマーク面の外観上の欠陥を検査する方法としては、個々のWPPについて実体顕微鏡を用いて目視で観察する方法が採用されている。しかし、目視で観察する方法では、半導体集積回路装置の製造工程が非効率になる。また、作業者の技量の程度や、長時間作業による集中力の低下により、欠陥を見落とす可能性がある。
また、実体顕微鏡をもちいた外観検査では、透明もしくは再配線パターンやバンプと同色の異物を見落とす可能性が高い。
また、WPPはCSPと比較して、小さいサイズの再配線パターンやバンプが狭い配置ピッチで配置されているため、バンプ面の検査において、バンプや再配線パターンに重なる部分の欠陥(異物付着やチッピング、絶縁膜剥離)は見落とす可能性が極めて高い。
マーク面については、マークと重なる部分の欠陥(特に浮遊異物の付着)は欠陥検査を自動化する場合、マークを異物として誤検出したり、逆に異物をマークと判定して見落としたりする可能性が高い。
本願発明の目的は、半導体集積回路装置の欠陥検査を自動化することができる技術を提供することにある。
また、本願発明の他の目的は、半導体集積回路装置の信頼性を向上させることができる技術を提供することにある。
また、本願発明の他の目的は、半導体集積回路装置の製造工程を効率化することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、ウエハ段階で、バンプ面側に再配線層を形成する半導体集積回路装置であるWPPの外観検査を行う工程で、同軸落射方向に光を照射しながら行う撮像と、撮像方向と交差する方向に光を照射しながら行う撮像とを順次切り替えて行い、撮像された画像を検査前に予め撮像した良品のティーチング画像とパターンマッチングによって比較することにより、欠陥の有無を判定するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、欠陥箇所の検出を容易に行うことができるので、半導体集積回路装置の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は原則として省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
本実施の形態1で説明する半導体集積回路装置はコア基板を用いず、ウエハ段階で、バンプ面側に再配線層を形成するWPPである。
図1は本実施の形態1のWPPのバンプが形成された面に異物が付着した状態を示す平面図、図2は図1に示すA−A線に沿った拡大断面図、図3は図1に示すB−B線に沿った拡大断面図である。
図2および図3に示すように本実施の形態1の半導体集積回路装置であるWPP100が備える半導体チップ(以下単にチップという)1は主面(第1主面)1aと主面1aの反対側に位置する主面(第2主面)1bを備えている。
チップ1には半導体集積回路が形成されており、主面1aにはチップ電極(第1電極)2が複数形成されている(図1参照)。チップ電極2は、いわゆるボンディングパッドであり、チップ1に形成された半導体集積回路に電気的に接続されている。また、主面1aはチップ電極2の一部を除き、パッシベーション膜3で被覆されている。
パッシベーション膜3の上面には、再配線4が例えば図1に示すような所望のパターンで形成されている。再配線4は、各々チップ電極2に電気的に接続されている。
また、再配線4の一部は図1に示すように例えば円形状に形成されており、再配線4の円形状に形成された箇所にはバンプ6が形成されている。バンプ6は、例えばはんだ等の接合材料を印刷技術により形成することができる。
図1に示すバンプ6の直径は、例えば185μm程度であり、配置ピッチ(隣り合うバンプ6の中心間距離)は例えば370μm程度である。一般的なBGA型のCSPのバンプの直径が、250μm〜300μm程度、配置ピッチは500μmから750μm程度であるので、WPPはCSPと比較して、バンプの直径も配置ピッチも極めて小さい。
また、再配線4およびパッシベーション膜3は、バンプ6が形成された箇所を除き、例えば、ポリイミドなどの絶縁性材料からなる封止層7により被覆されている。図1〜図3に示すWPP100は、封止層7の上面7aに、異物5が付着している。
また、図2および図3に示すように、封止層7の上面7aの表面形状は平坦ではなく、被覆するチップ電極2および再配線4の形状に沿って起伏のある面形状をなしている。すなわち、チップ電極2または再配線4が形成された箇所の上部はメサ状に***しており、その端部はテーパ状の斜面を有している。
次に、本実施の形態1のWPP100の製造方法について説明する。図4は、チップ領域に区画された半導体ウエハ(以下単にウエハという)の状態を示す平面図、図5は図4に示すウエハの断面図である。
(a)まず、図4および図5に示すようなウエハ11を用意する。ウエハ11は主面(第1主面)1aと、厚さ方向に沿って主面1aの反対側に位置する主面(第2主面)1bを有している。この主面1aおよび主面1bは、個片化された後、図2に示すチップ1の主面1aおよび主面1bとなる。
また、ウエハ11は図4および図5に示すダイシングライン12に沿って複数の(図4では34個)半導体チップ領域に区画されている。このダイシングライン12で区画されたチップ領域の1個が図2に示すチップ1となる。
なお、図4では、ウエハ11がチップ領域に区画された状態を解りやすくするため、1個のチップ領域を大きく示したため、1個のウエハ11が、34個のチップ領域に区画されているが、区画数はこれに限定されない。区画数はウエハ11の平面積と所望のチップ領域の1個の平面積により適宜決定される。
(b)次に、ウエハ11の区画された複数のチップ領域の各々に半導体集積回路を形成する。半導体集積回路は、最終的に個片化されたWPP100が所定の電気特性を示すように、形成される。
(c)次に複数のチップ領域の各々に、図2に示すような複数のチップ電極(第1電極)2を形成する。チップ電極2は前記半導体集積回路に電気的に接続される。
(d)次に複数のチップ領域の各々に図1に示すようなパターンで複数の再配線4を形成する。図2に示すように、再配線4はチップ電極2に電気的に接続される。
(e)次に、複数の再配線4をポリイミドなどの絶縁性材料で被覆し、封止層7を形成する。図2に示すように、封止層7は主面1aと対向する面7b、および面7bと反対側に位置する面7aを備えている。
封止層7の面7aに、複数の再配線4の露出した箇所にバンプ6を形成する。すなわち、バンプ6を再配線4に電気的に接続する。
(f)一方、ウエハ11の主面1b側は、機械的研磨、あるいは機械的化学的研磨により研磨する。また、主面1bに個々の製品の識別マークを形成する。この識別マークは例えばレーザ等により主面1bを削ることにより溝状の識別マークを形成する。
(g)次に、ウエハ11を例えばダイシングブレードなどにより個片化する。個片化することにより、ウエハ11の各チップ領域は、主面1a側がポリイミドなどの絶縁性材料で被覆されたパッケージであるWPP100となる。
次に個片化されたWPP100の検査を行う。検査を行う工程では、導通検査、特性検査、外観検査などがおこなわれるが、外観検査、すなわちWPP100の外観上の欠陥を検査する工程について説明する。図6は本実施の形態1のWPP100の外観検査装置の構成を示す図である。
WPP100の外観上の欠陥を大別すると、バンプ6のボール径不良、バンプ6の形成位置不良、バンプ6の頂点平坦性異常など寸法上の欠陥と異物付着、チッピング(割れ、または欠け)、封止層剥離などの欠陥に大別することができる。このうち、WPP100の信頼性低下に特に大きな影響を与える欠陥は図1〜図3に示すような封止層7上の異物付着である。
特に、導電性の異物がバンプ6などの導電性部材に付着していた場合、所望の特性が得られなくなる可能性がある。また、最悪の場合、回路が短絡してWPP100を破壊してしまう可能性もある。
図6において、WPP100の外観検査装置200はまず、パッケージローダ300、パッケージ反転手段400、寸法検査手段500、バンプ面検査手段600、パッケージ反転手段700、マーク面検査手段800、パッケージアンローダ900を備えている。
パッケージローダ300は、個片化されたWPP100を順次取出して、パッケージ反転手段400に搬送する。次にWPP100はパッケージ反転手段400により、図2に示す面(バンプ面)7aが上面となるように反転され、寸法検査手段500に搬送される。
寸法検査手段500では、バンプ6のバンプ径、バンプ形成位置、バンプ頂点の平坦性が測定され、欠陥の有無が判定され、良品と不良品に分別される。
次に、WPP100はバンプ面検査手段600に搬送され、バンプ面の欠陥(異物付着など)の有無が判定され、良品と不良品に分別される。このバンプ面検査手段600の詳細については後述する。
次に、パッケージ反転手段700により、図2に示す面(バンプ面)7aが下面となるように反転され、識別マークが形成された図2に示す主面1b(マーク面)が上面となりマーク面検査手段800に搬送される。
マーク面検査手段800ではマーク面の欠陥(異物付着など)の有無が判定され、良品と不良品に分別される。このマーク面検査手段800の詳細については実施の形態2で詳細に説明する。マーク面検査が終了した後、WPP100は最終的にパッケージアンローダ900により良品と不良品に分類して、トレーなどに戴置される。
次にバンプ面検査手段について詳しく説明する。既に説明したように、WPP100はバンプ6の直径も、配置ピッチも一般的なBGA型のCSPと比較して小さいので、一般的なCSPでは欠陥として扱われないようなサイズの異物であっても、バンプ面検査手段では欠陥として検出する必要がある。
(g1)まず、WPP100のバンプ6が形成された面、すなわち図2に示す面7aを撮像する。本実施の形態1のWPP100のバンプ面検査工程においては、図7に示すようなバンプ面検査手段600を用いて行う。図7は本実施の形態1のWPP100のバンプ面検査装置を示した断面図である。
図7において、バンプ面検査手段600は検査対象物であるWPP100を戴置するステージ201と、WPP100を撮像する撮像手段であるカメラ202を備えている。カメラ202の受光部には、レンズ203が取り付けられている。WPP100は図2に示す面7aが上面になるように戴置される。
レンズ203としては焦点深度の深いテレセントリックレンズを使用することが望ましい。焦点深度の深いレンズを用いることにより、特に大きさの小さい異物や封止層剥離などの欠陥であっても検出することが可能となる。
また、バンプ面検査手段600は、カメラ202がWPP100を撮像する方向に沿った同軸落射方向に光を照射する同軸落射照明204と、同軸落射方向に対して交差する方向に光を照射する拡散照明205とを備えている。
拡散照明205には例えばLED(Light Emitting Diode)などの発光素子がリング状に取り付けられている。このLEDはカメラ202からWPP100に向かう方向(撮像方向)と交差する方向に向けて取り付けられているので、これらのLEDを点灯すると、WPP100に、撮像方向と交差する方向の光を照射することができる。
ここで、カメラ202で撮像する場合に、同軸落射照明204を点灯させて行う場合と、拡散照明205を点灯させて行う場合とで、撮像される画像の色調が異なる。
図8は良品のWPP100を同軸落射照明を点灯させて撮像した画像を示す拡大平面図、図9は良品のWPP100の図8と同じ箇所を拡散照明を点灯させて撮像した状態を示す拡大平面図である。図10は図8および図9に示すバンプ6および再配線4の画像を拡大した状態を示す平面図である。
図10において上段はバンプを撮像した画像を、下段は再配線を撮像した画像を示す。また、図10が記載された紙面に対して左端の列はバンプおよび再配線の断面図、左端から2列目は同軸落射照明を点灯して撮像した画像、左端から3列目は拡散照明を点灯して撮像した画像、右端は同軸落射照明と拡散照明とを同時に点灯して撮像した画像を示す。
図8に示すように、WPP100を同軸落射照明204(図7参照)を点灯させて撮像した画像は、チップ電極(図示せず)、バンプ6および再配線4の輪郭が暗い画像として表示され、チップ電極もバンプ6も再配線4も形成されていない箇所は明るい画像として表示される。
また、図10に示すようにバンプ6の球面の頂点に該当する箇所と、再配線4の中央部は、明るい画像として表示され、バンプ6の球面の頂点部以外と再配線4の輪郭部(図10左端下図に示す封止層7がテーパ状になっている箇所の周辺)は暗い画像として表示される。
一方、図9に示すようにWPP100を拡散照明205(図7参照)を点灯させて撮像した画像は、バンプ6および再配線4の輪郭が明るい画像として表示され、バンプ6も再配線4も形成されていない箇所は暗い画像として表示される。
また、図10に示すようにバンプ6の球面の頂点に該当する箇所と、再配線4の中央部は、暗い画像として表示され、バンプ6の球面の頂点部以外と再配線4の輪郭部(図10左端下図に示す封止層7がテーパ状になっている箇所の周辺)は明るい画像として表示される。
次にバンプ面に異物が付着していた場合に撮像される画像について説明する。図11は異物が2箇所付着した欠陥品のWPP100を同軸落射照明を点灯させて撮像した画像を示す拡大平面図、図12は異物が2箇所付着した欠陥品のWPP100の図8と同じ箇所を拡散照明を点灯させて撮像した状態を示す拡大平面図である。
図11において、WPP100を同軸落射照明204(図7参照)を点灯させて撮像した画像は、異物5が暗い画像として表示される。一方、図12において、WPP100を拡散照明205(図7参照)を点灯させて撮像した画像においても異物5は暗い画像として表示される。
なお、異物5を撮像した画像は、例えば、図8に示すバンプ6の頂点部以外の暗さと同程度の暗さを持つ画像として表示されるが、図11および図12では、異物5の位置を見易くするために、ハッチングで示した。
次に、上記した明暗を有する画像が得られる理由について説明する。図13はWPP100に同軸落射照明を照射した時の光の方向を示す拡大断面図、図14はWPP100に拡散照明を照射した時の光の方向を示す拡大断面図である。
図7に示す同軸落射照明204からWPP100に照射される光は図13に示す矢印206の方向に照射される。図13に示すWPP100の面7aが図1に示す平面に沿って平坦であれば、反射光は、矢印206の反対方向、すなわち撮像方向に沿った方向に反射され、図7に示すカメラ202に多くの反射光が集まる。
図8に示すバンプ6および再配線4が形成されていない箇所では、図13に示す面7aの平坦度がチップ電極2、バンプ6および再配線4が形成された箇所よりも高いため、明るい画像として表示される。
しかし、図13に示すように、チップ電極2および再配線4が形成された箇所の封止層7はメサ状に***しており、その端部はテーパ状となっている。また、バンプ6の表面は球面形状となっている。
この場合、反射光は例えば、図13に矢印207で示すような、撮像方向と交差する方向に反射するので、図7に示すカメラ202には反射光は集まらない。このため、バンプ6の頂点部以外、および再配線4の輪郭部であって、封止層7がテーパ状に形成された箇所は暗い画像として表示される。
ところで、図11に示す異物5のような欠陥箇所の表面は、通常凹凸を有する複雑な表面構造をしている。このため、図7に示す同軸落射照明204を点灯して撮像しても、異物5からの反射光が図7に示すカメラ202に集まり難く、異物5は暗い画像として表示される。
一方、図7に示す拡散照明205からWPP100に照射される光は図14に示す矢印208の方向、すなわち、撮像方向に交差する方向に照射される。この場合、封止層7がメサ状に***し、端部がテーパ上となっているチップ電極2および再配線4が形成された箇所や、表面が球面上となっているバンプ6が形成された箇所では、反射光が図14に示す矢印209の方向、すなわち、撮像方向に沿った方向に反射し易い。
このため、図7に示すカメラ202に多くの反射光が集められ、チップ電極2、バンプ6および再配線4が形成された箇所を撮像した画像は、明るい画像として表示される。
反対に、封止層7の面7aが平坦な箇所、ずなわち、バンプ6の球面の頂点部や、再配線4の中央部、または、バンプ6や再配線4が形成されていない箇所は撮像方向に沿った方向に反射し難い。
このため図7に示すカメラ202に反射光が集まり難く、撮像した画像では暗く表示される。
また、図12に示す異物5のような欠陥箇所の表面は、上記の通り、通常凹凸を有する複雑な表面構造をしている。このため、図7に示す拡散照明205を点灯して撮像しても、異物5からの反射光が図7に示すカメラ202に集まり難く、異物5は暗い画像として表示される。
(g2)次に、撮像された画像と、検査前に予め撮像したティーチング画像とをパターンマッチングすることにより異物付着など欠陥の有無を判定する。この判定には、欠陥として認識すべき形状、寸法、などの閾値を予め入力されたコンピュータなどの判定手段を用いることができる。
図15は本実施の形態1の判定手段の構成を模式的に示す平面図である。図15の左端上段は図8に示した拡大平面図と同じ良品のWPPを撮像したティーチング画像、左端下段は図11に示した拡大平面図と同じ欠陥品のWPPを撮像した検査画像、中央の図はティーチング画像と検査画像の差画像を示す平面図、右端は判定を示す図である。
図15において、WPPを撮像した検査画像は、予め良品のWPP100を撮像したティーチング画像とパターンマッチングされる。パターンマッチングの方法は検査画像とティーチング画像の差画像を表示して行う。
差画像に何らかの暗い箇所が表示されている場合、その暗い箇所の形状、寸法などのデータが予め設定された閾値を超えるものであれば、欠陥として判定される。
既述の通り、WPP100に異物などの欠陥箇所が有る場合、図7に示す同軸落射照明204を点灯して撮像した場合でも、拡散照明205を点灯して撮像した場合でも暗く表示される。
このため、同軸落射照明204を点灯して撮像した場合、欠陥箇所が、チップ電極2、バンプ6または再配線4が形成されていない場所と重なる場合、図15に示すように、差画像に欠陥の画像が、鮮明に表示されるため容易に欠陥箇所を検出することができる。
しかし、欠陥箇所がチップ電極2、バンプ6または再配線4が形成された箇所と重なる場合、欠陥箇所も背景も同様に暗く表示されるので、図15に示すような差画像での欠陥箇所の検出が困難である。
一方、拡散照明205を点灯して撮像した場合は、欠陥箇所がチップ電極2、バンプ6または再配線4が形成された箇所と重なる場合、差画像に鮮明に表示されるため、容易に欠陥箇所を検出することができる。
しかし、欠陥箇所が、チップ電極2、バンプ6または再配線4が形成されていない場所と重なる場合、欠陥箇所が差画像に表示されない可能性があり、検出が困難である。
本実施の形態1の検査工程では、同軸落射照明204と拡散照明205とを順次切り替えながら点灯して複数回撮像を行う。すなわち、同軸落射方向に照射される光と、同軸落射方向に対して交差する方向に照射される光とを順次切り替えながら複数回撮像する。このため、欠陥の箇所によらず、全ての欠陥を検出することが可能となるので、WPP100の信頼性を向上させることが可能となる。
欠陥の大きさが、チップ電極2、バンプ6または再配線4が形成された領域から、これらが形成されていない領域に跨るような大きい寸法であれば、同軸落射照明204でも拡散照明205でも検出することができる可能性はある。
しかし、本実施の形態1の検査工程は、チップ電極2、バンプ6または再配線4の大きさよりも小さい寸法の欠陥であっても検出することができる。既に説明した通り、WPPはバンプ6の直径も、配置ピッチも一般的なBGA型のCSPと比較して小さい。また、再配線4が密集して配置されるような再配線パターンもある。
したがって、本実施の形態1の検査工程は、WPPの検査工程に適用することで、特に有効な欠陥検査を行うことが可能となる。
また、本実施の形態1の検査工程では、撮像した画像を用いて欠陥の有無を判定するので、例えば、コンピュータなどの欠陥判定手段に、欠陥として認識すべき形状、寸法などの閾値を予め入力しておくことにより、主面1aの欠陥検査を自動化することができる。
このため、実体顕微鏡を用いた外観検査を行う場合と比較して、WPP100の外観上の欠陥を短時間で確実に検出することが可能となるので、WPP100の製造工程を効率化することができる。
(実施の形態2)
前記実施の形態1では、WPPの製造工程における外観検査工程のうち、バンプが形成された面の外観検査について説明した。本実施の形態2では、WPPの外観検査工程のうち、識別マークが形成された面の外観検査工程について説明する。
なお、本実施の形態2のWPPは前記実施の形態1のWPPと同様の構造である。図16は本実施の形態2のWPPの識別マークが形成された状態を示す平面図である。すなわち、図16に示す平面図は図1に示すWPPの面の反対に位置する面の平面図であり、図2および図3に示す主面1bを示す平面図である。
図16において、チップ1の主面1b(図2参照)には、識別マーク9が形成されている。識別マーク9はチップ1の主面1bに溝状に形成されている。この溝状の識別マーク9はレーザによって形成されている。
また、主面1bは研磨(バックグラインドとも呼ぶ)されている。研磨後の主面1bには研磨痕があり、主面1b表面粗さは、前記溝状の識別マーク9における溝部の底面の表面粗さと近似している。ここで、表面粗さが近似しているとは、主面1bの外観検査工程において、欠陥を検出可能な程度に近似していれば良く、完全に表面粗さが同一である必要はない。
このように、識別マーク9の溝部の底面の表面粗さと主面1bの表面粗さを近似させることにより、主面1bの外観検査工程において、欠陥の検出信頼性を向上させることが可能となる。また、欠陥検出に要する時間を短縮することが可能となる。表面粗さが近似していることにより検出信頼性を向上させることができる理由は後述する。
次に、本実施の形態2のWPP100の製造方法について説明する。本実施の形態2のWPP100の製造方法は、前記実施の形態1で説明したWPP1の製造方法と(a)工程から(f)工程まで同一の工程で製造されるので、説明は省略する。
また、(g)工程についてもウエハ11を例えばダイシングブレードなどにより個片化する工程、および(g1)、(g2)工程は前記実施の形態1と同様である。
(g3)本実施の形態2のWPPの製造工程では、前記(g2)工程の後、WPP100の識別マーク9が形成された面、すなわち図2に示す主面1bを撮像する。この撮像工程では、図6に示したマーク面検査手段800を用いるが、図7に示すバンプ面検査手段600と同様の構造のものを使用することができるので図7を用いて説明する。
まず、WPP100を図7に示すマーク面検査手段800に図2に示す主面1bがカメラ202の方向を向くように戴置する。次に、図7に示す同軸落射照明204を点灯しながらカメラ202で撮像する。
ここで、図7に示す同軸落射照明204を点灯しながらカメラ202で撮像した時の照射光および反射光の方向について説明する。
図17は図2に示す主面1bの表面粗さの状態と照射光および反射光の方向を示す断面図、図18は図17に示す研磨痕の一部を拡大して示す拡大断面図、図19は図16に示す識別マーク9の溝の構造を示す断面図である。
図17において、主面1bには微細な溝部21が形成されている。この溝部21は主面1bを研磨する工程で、研磨材により削られた傷状の痕である。主面1bにはこの溝部21が複数形成されている。
図7に示す同軸落射照明204を点灯すると、図17に示す照射光22Aや照射光22Bが主面1bに照射される。溝部21が形成されていない平坦な箇所に照射される照射光22Aはほぼ全量が照射光22Aと反対方向である反射光23Aの方向に反射される。
一方、溝部21に照射される照射される照射光22Bは溝部21の斜面に照射され、一部が照射光22Bと反対方向である反射光23Bの方向に反射される。
ここで、溝部21に照射された照射光22Bの一部が反射光23Bの方向に反射するのは、照射光22Bの一部は、例えば図18に示す矢印24の経路のように、溝部21の斜面で複数回反射されるためである。
次に、図19において、識別マーク9の底面にも溝部25が複数形成されている。溝部25も主面1bを研磨する工程で研磨材により削られた傷状の研磨痕である。本実施の形態2では、主面1bを研磨した痕にレーザで識別マーク9を形成する。そして、識別マーク9の溝部の深さは、溝部21の溝深さよりも浅く形成される。このため、識別マーク9の底部にも溝部25が形成されている。
主面1bに研磨を行わない状態で、レーザを用いて識別マーク9を形成する場合、主面1bの表面が半導体酸化膜となっているため、識別マーク9の底面の表面粗さは、主面1bの表面粗さよりも複雑な凹凸が形成された状態となる。
しかし、本実施の形態2では、主面1bの研磨を行っているため、表面に酸化膜層が形成されておらず、識別マーク9をレーザで形成しても、図9に示すように主面1bの表面粗さと近似した表面粗さとなる。
このため、図7に示す同軸落射照明204を点灯すると、図19に示すように識別マーク9に照射光22Aおよび照射光22Bが照射され、識別マーク9の底面の平坦な部分では照射光22Aのほぼ全量が反射光23Aの方向に反射し、溝部25に照射される照射光22Bの一部は反射光23Bの方向に反射する。
上記した現象をマクロ的な視点でみるとWPP100に同軸落射照明204からの光を照射した場合、主面1bに照射された照射光も、識別マーク9に照射された照射光も同程度の反射光としてカメラ202に集まることとなる。
このため、WPP100に欠陥箇所が存在しない場合、カメラ202で撮像した画像は、識別マーク9が表示されていない状態となる。すなわち、主面1bの表面粗さと、溝状の識別マーク9における溝部の底面の表面粗さと近似させ、かつ、これを同軸落射方向に照射される光を照射しながら撮像することにより、欠陥の自動検出の妨げとなる識別マーク9を消去した画像を得ることができる。
(g4)次に、撮像された画像の濃淡によって欠陥の有無を判定する。この判定にも、前記(g2)工程同様、欠陥として認識すべき形状、画像の濃さ(明るさ)、などの閾値を予め入力されたコンピュータなどの判定手段を用いることができる。
このように判定手段としてコンピュータを用いることにより、主面1bの外観検査工程を自動化することができるので、WPP100の製造工程を効率化することができる。
ところで、マーク面検査工程においては、前記実施したようなパターンマッチングによる判定を行う必要はない。すなわち、図15で説明したティーチング画像と検査画像の差画像を表示しなくとも、検査画像の状態で識別マークを消去して表示することが可能となる。
図20はWPP100の識別マーク9が形成された面に異物が付着していた時の画像を示す平面図、図21はWPP100の識別マーク9が形成された面にチッピング(欠け)が発生していた時の画像を示す平面図、図22はWPP100の識別マーク9が形成された面にクラック(亀裂)が発生していた時の画像を示す平面図である。
本実施の形態2の方法によれば、識別マーク9を消去した画像として撮像することができるので、図2に示す主面1b側に、欠陥があった場合、欠陥箇所のみが暗い画像として表示することが可能となる。
例えば、図20に示すように異物13が付着している場合、異物13のみが暗い画像として表示される。また、チッピング14が発生している場合も、図21に示すように欠陥箇所のみが暗い画像で表示される。
また、クラック(亀裂)15が発生している場合、図22に示すようにクラック15を境に、画像の明暗が異なる画像となる。
このように、本実施の形態2のマーク面検査手段によれば、識別マーク9を消去した状態で欠陥箇所のみが暗く表示された画像を得ることができるので、欠陥箇所の検出を容易に行うことができる。よって、検査工程を自動化した場合あっても欠陥箇所の見落としを防止することができるので、半導体集積回路装置の信頼性を向上させることが可能となる。
(実施の形態3)
前記実施の形態1では、(g)工程で、同軸落射方向に光を照射しながら撮像する工程と、撮像方向と交差する方向に光を照射しながら撮像する工程とを順次切り替えながら行う方法について説明した。本実施の形態3では、これらを同時に照射しながら撮像する方法について説明する。
本実施の形態3のWPP100は前記実施の形態1および前記実施の形態2で説明したWPP100と同一であるので説明は省略する。また、WPP100の製造方法についても、前記実施の形態1で説明したWPP100の(a)工程から(f)工程までは同様であるのでこれも説明は省略する。
本実施の形態3では、前記実施の形態1で説明した(g1)工程において、同軸落射方向に照射される光と、前記同軸落射方向に対して交差する方向に照射される光とを順次切り替えながら撮像するよりも前に、前記同軸落射方向に照射される光と前記同軸落射方向に交差する方向に照射される光を同時に照射しながら撮像する点が相違する。
すなわち、図7に示すバンプ面検査手段600の同軸落射照明204と拡散照明205とを同時に点灯しながらカメラ202による撮像を行う工程を追加し、この撮像により得られた画像も欠陥の有無を判定する試料とする。
図23は良品のWPP100のバンプ6が形成された面に同軸落射照明および拡散照明を同時に点灯させた状態で撮像した画像を示す拡大平面図、図24は異物などの欠陥が2箇所付着したWPP100のバンプ6が形成された面に同軸落射照明および拡散照明を同時に点灯させた状態で撮像した画像を示す拡大平面図である。
図7に示すバンプ面検査手段600の同軸落射照明204と拡散照明205とを同時に点灯しながらWPP100の主面1aを撮像して得られる画像は、図23に示すように、再配線4およびバンプ6の各輪郭が暗く表示された画像となる。
これは、図8に示す同軸落射照明を点灯した画像の濃淡と、図9に示す拡散照明を点灯した画像の濃淡が打ち消し合った状態の画像となるためである。
このため、図11や図12に示すいずれか一方の照明を点灯しながら撮像した画像と図24に示す画像を比較すると、図24に示す画像では、異物5などの欠陥箇所の位置によらず、容易に欠陥検出することが可能となる。
ただし、欠陥の形状や透明度によっては、欠陥を撮像した画像が明るい画像として表示される場合があり、この場合、同時に点灯した画像では欠陥を見落とす可能性がある。
同軸落射照明と拡散照明を同時に点灯しながら撮像した画像で、WPP100に欠陥箇所が存在することが判明した場合、その時点で、このWPP100は欠陥品として排除することができる。このため、外観検査に要する時間を短縮することが可能となるので、WPP100の製造工程を効率化することが可能となる。
また、前記実施の形態1で説明した同軸落射照明と拡散照明を順次切り替えながら撮像する検査に加えて、さらに確実に欠陥箇所を検出することが可能となるので、WPP100の信頼性を向上させることが可能となる。
本実施の形態3の変形例として、同軸落射照明と、拡散照明を同時に点灯させた状態で撮像する検査のみをバンプ面検査手段として行うこともできる。
この場合、前記したように、異物などの欠陥箇所が明るく表示される場合、見落とす可能性がある。しかし、WPPの用途によっては、このような異物を欠陥として排除する必要がない場合もある。
また、この変形例によれば、バンプ面検査手段を大幅に簡略化することが可能となるので、WPP100の製造工程を効率化することが可能となる。
以上、本発明者によってなされた発明を発明に実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
本発明は、半導体集積回路装置の外観検査、特にウエハ段階で、バンプ面側に再配線層を形成する半導体集積回路装置であるWPPの外観検査工程に適用できる。
本発明の実施の形態1の半導体集積回路装置のバンプが形成された面を示す平面図である。 図1に示すA−A線に沿った拡大断面図である。 図1に示すB−B線に沿った拡大断面図である。 本発明の実施の形態1の半導体チップ領域に区画されたウエハの平面図である。 図4に示す半導体ウエハの断面図である。 本発明の実施の形態1のWPPの外観検査装置の構成を示す説明図である。 本発明の実施の形態1の半導体集積回路装置のバンプ面検査装置の断面図である。 本発明の実施の形態1の良品の半導体集積回路装置に同軸落射方向に光を照射しながら撮像した画像を示す拡大平面図である。 本発明の実施の形態1の良品の半導体集積回路装置に撮像方向と交差する方向に光を照射しながら撮像した画像を示す拡大平面図である。 図8および図9に示すバンプおよび再配線の画像を拡大した状態を示す平面図である。 図8の半導体集積回路装置に異物が2箇所付着した状態の画像を示す拡大平面図である。 図9の半導体集積回路装置に異物が2箇所付着した状態の画像を示す拡大平面図である。 本発明の実施の形態1の半導体集積回路装置に同軸落射方向に光を照射した時の光の方向を模式的に示した断面図である。 本発明の実施の形態1の半導体集積回路装置に撮像方向と交差する方向に光を照射した時の光の方向を模式的に示した断面図である。 本発明の実施の形態1の判定手段の構成を模式的に示す平面図である。 本発明の実施の形態2の半導体集積回路装置の識別マークが形成された面を示す平面図である。 図2に示す半導体集積回路装置の第2主面(識別マークが形成された面)の表面粗さの状態と照射光および反射光の方向を示す断面図である。 図17に示す研磨痕の一部を拡大して示す拡大断面図である。 図16に示す識別マークの溝部の構造を示す断面図である。 本発明の実施の形態2の半導体集積回路装置の識別マークが形成された面に異物が付着していた場合の撮像画像を示す平面図である。 本発明の実施の形態2の半導体集積回路装置の識別マークが形成された面にチッピングが発生していた場合の撮像画像を示す平面図である。 本発明の実施の形態2の半導体集積回路装置の識別マークが形成された面にクラックが発生していた場合の撮像画像を示す平面図である。 本発明の実施の形態3の良品の半導体集積回路装置に同軸落射方向、および撮像方向と交差する方向に同時に光を照射しながら撮像した画像を示す平面図である。 図23の半導体集積回路装置に異物が2箇所付着した状態の画像を示す拡大平面図である。
符号の説明
1 半導体チップ
1a 主面(第1主面)
1b 主面(第2主面)
2 チップ電極(第1電極)
3 パッシベーション膜
4 再配線
5 異物
6 バンプ
7 封止層
7a、7b 面
8 接着剤(接着剤層)
9 識別マーク
11 半導体ウエハ
12 ダイシングライン
13 異物
14 チッピング
15 クラック
21 溝部
22A、22B 照射光
23A、23B 反射光
24 矢印
25 溝部
100 WPP(半導体集積回路装置)
200 外観検査装置
300 パッケージローダ
400 パッケージ反転手段
500 寸法検査手段
600 バンプ面検査手段
700 パッケージ反転手段
800 マーク面検査手段
900 パッケージアンローダ
201 ステージ
202 カメラ(撮像手段)
203 レンズ
204 同軸落射照明
205 拡散照明
206、207、208、209 矢印

Claims (5)

  1. (a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する半導体ウエハを用意する工程、
    (b)前記半導体ウエハの区画された複数のチップ領域の各々に半導体集積回路を形成する工程、
    (c)前記複数のチップ領域の各々に、前記半導体集積回路に電気的に接続される複数の第1電極を形成する工程、
    (d)前記第1主面の複数のチップ領域の各々に前記複数の第1電極に電気的に接続される複数の再配線パターンを形成する工程、
    (e)前記複数の再配線パターンを絶縁性材料で被覆した封止層を形成し、前記封止層の前記第1主面と対向する面と反対側に位置する面に、前記複数の再配線パターンと電気的に接続された複数のバンプを形成する工程、
    (f)前記第2主面に識別マークを形成する工程、
    (g)前記半導体ウエハを個片化し、パッケージとした後、前記個片化されたパッケージの外観を検査する工程とを有し、
    前記パッケージの外観を検査する工程では、
    (g1)前記封止層のバンプが形成された面に対して光を照射しながら撮像手段により撮像する工程と、
    (g2)前記撮像された画像を検査前に予め撮像した良品のティーチング画像とパターンマッチングによって比較することにより、欠陥の有無を判定する工程を有し、
    前記(g1)工程では、前記撮像手段が撮像する方向に沿った、同軸落射方向に照射される光と、前記同軸落射方向に対して交差する方向に照射される光とを順次切り替えながら複数回撮像することを特徴とする半導体集積回路装置の製造方法。
  2. 請求項1に記載の半導体集積回路装置の製造方法において、
    前記識別マークはレーザで加工した溝状の識別マークであり、
    前記(f)工程では、
    前記第2主面を研磨する工程を有し、
    前記(g)工程では、前記(g1)工程および前記(g2)工程に加えて、
    (g3)前記第2主面に対して光を照射しながら撮像手段により撮像する工程と、
    (g4)前記撮像された画像の濃淡によって、欠陥の有無を判定する工程を有し、
    前記(g3)工程では、前記撮像手段が撮像する方向に沿った、同軸落射方向に照射される光を照射しながら撮像し、
    前記(g4)工程では、前記撮像された画像に前記識別マークが表示されない状態で欠陥の有無を判定することを特徴とする導体集積回路装置の製造方法。
  3. 請求項1または請求項2に記載の半導体集積回路装置において、
    前記(g1)工程では、前記撮像手段が撮像する方向に沿った、同軸落射方向に照射される光と、前記同軸落射方向に対して交差する方向に照射される光とを順次切り替えながら撮像するよりも前に、前記同軸落射方向に照射される光と前記同軸落射方向に対して交差する方向に照射される光とを同時に照射しながら撮像することを特徴とする半導体集積回路装置の製造方法。
  4. (a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する半導体ウエハを用意する工程、
    (b)前記半導体ウエハの区画された複数のチップ領域の各々に半導体集積回路を形成する工程、
    (c)前記複数のチップ領域の各々に、前記半導体集積回路に電気的に接続される複数の第1電極を形成する工程、
    (d)前記第1主面の複数のチップ領域の各々に前記複数の第1電極に電気的に接続される複数の再配線パターンを形成する工程、
    (e)前記複数の再配線パターンを絶縁性材料で被覆した封止層を形成し、前記封止層の前記第1主面と対向する面と反対側に位置する面に、前記複数の再配線パターンと電気的に接続された複数のバンプを形成する工程、
    (f)前記第2主面を研磨し、前記第2主面にレーザで加工した溝状の識別マークを形成する工程、
    (g)前記半導体ウエハを個片化し、半導体集積回路パッケージとした後、前記半導体集積回路パッケージの外観を検査する工程とを有し、
    前記半導体集積回路パッケージの外観を検査する工程では、
    (g3)前記第2主面に対して光を照射しながら撮像手段により撮像する工程と、
    (g4)前記撮像された画像の濃淡によって、欠陥の有無を判定する工程を有し、
    前記(g3)工程では、前記撮像手段が撮像する方向に沿った、同軸落射方向に照射される光を照射しながら撮像し、
    前記(g4)工程では、前記撮像された画像に前記識別マークが表示されない状態で欠陥の有無を判定することを特徴とする半導体集積回路装置の製造方法。
  5. (a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する半導体ウエハを用意する工程、
    (b)前記半導体ウエハの区画された複数のチップ領域の各々に半導体集積回路を形成する工程、
    (c)前記複数のチップ領域の各々に、前記半導体集積回路に電気的に接続される複数の第1電極を形成する工程、
    (d)前記第1主面の複数のチップ領域の各々に前記複数の第1電極に電気的に接続される複数の再配線パターンを形成する工程、
    (e)前記複数の再配線パターンを絶縁性材料で被覆した封止層を形成し、前記封止層の前記第1主面と対向する面と反対側に位置する面に、前記複数の再配線パターンと電気的に接続された複数のバンプを形成する工程、
    (f)前記第2主面に識別マークを形成する工程、
    (g)前記半導体ウエハを個片化し、パッケージとした後、前記個片化されたパッケージの外観を検査する工程とを有し、
    前記パッケージの外観を検査する工程では、
    (g1)前記封止層のバンプが形成された面に対して光を照射しながら撮像手段により撮像する工程と、
    (g2)前記撮像された画像を検査前に予め撮像した良品のティーチング画像とパターンマッチングによって比較することにより、欠陥の有無を判定する工程を有し、
    前記(g1)工程では、前記撮像手段が撮像する方向に沿った、同軸落射方向に照射される光と、前記同軸落射方向に対して交差する方向に照射される光とを同時に照射しながら複数回撮像することを特徴とする半導体集積回路装置の製造方法。
JP2006266305A 2006-09-29 2006-09-29 半導体集積回路装置の製造方法 Pending JP2008085252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006266305A JP2008085252A (ja) 2006-09-29 2006-09-29 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006266305A JP2008085252A (ja) 2006-09-29 2006-09-29 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008085252A true JP2008085252A (ja) 2008-04-10

Family

ID=39355743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006266305A Pending JP2008085252A (ja) 2006-09-29 2006-09-29 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008085252A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046998A1 (ja) * 2011-09-29 2013-04-04 株式会社 日立ハイテクノロジーズ 基板に形成された形状を計測するための装置
JP2018031709A (ja) * 2016-08-26 2018-03-01 富士機械製造株式会社 検査装置、および検査方法
WO2023286519A1 (ja) * 2021-07-13 2023-01-19 信越半導体株式会社 デブリ判定方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046998A1 (ja) * 2011-09-29 2013-04-04 株式会社 日立ハイテクノロジーズ 基板に形成された形状を計測するための装置
JP2018031709A (ja) * 2016-08-26 2018-03-01 富士機械製造株式会社 検査装置、および検査方法
WO2023286519A1 (ja) * 2021-07-13 2023-01-19 信越半導体株式会社 デブリ判定方法

Similar Documents

Publication Publication Date Title
JP6042402B2 (ja) 照明モジュール及びこれを用いる外観検査システム
KR101077080B1 (ko) 인쇄회로기판의 광학 검사 장치 및 그 방법
JPH04113259A (ja) 鏡面状の三次元形状を有する突出部の検査方法とその装置
TWI487898B (zh) 電路板之盲孔內缺陷的檢測設備、檢測系統及其檢測方法
JP4830772B2 (ja) 半導体チップの検査方法
US11280744B2 (en) Appearance inspection apparatus and appearance inspection method
KR100294128B1 (ko) 반도체 칩상의 본딩패드에 대한 테스트방법
JP4228778B2 (ja) パターン検査装置
JP2008085252A (ja) 半導体集積回路装置の製造方法
JP4403777B2 (ja) 配線パターン検査装置及び方法
JP2018195735A (ja) 半導体製造装置および半導体装置の製造方法
US6442234B1 (en) X-ray inspection of ball contacts and internal vias
US7129507B2 (en) Chip mis-position detection method
JP2018146531A (ja) 基板検査装置、基板研磨装置、基板検査方法、および基板研磨方法
JP2019070545A (ja) 表面検査装置および表面検査方法
JP2009283541A (ja) 多数個取り配線基板及び多数個取り配線基板へのマーキング方法
JP6202739B2 (ja) 基板の飛散半田ボール検査方法
JP2009122089A (ja) プリント回路基板の光学検査装置及びその方法
JP2007030118A (ja) ドレッサ検査装置、ドレッサの検査方法、cmp装置およびcmp装置の検査方法
JP2011196897A (ja) 検査装置
US6514777B2 (en) Built-in inspection template for a printed circuit
JP5018182B2 (ja) 半導体装置の製造方法
JP2009204311A (ja) 金属基板表面の検査方法及び検査装置
JP7409178B2 (ja) 電子装置の検査装置及び検査方法
US6496559B1 (en) Sample preparation for inspection of ball contacts and internal vias