JP2006303215A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP2006303215A
JP2006303215A JP2005123390A JP2005123390A JP2006303215A JP 2006303215 A JP2006303215 A JP 2006303215A JP 2005123390 A JP2005123390 A JP 2005123390A JP 2005123390 A JP2005123390 A JP 2005123390A JP 2006303215 A JP2006303215 A JP 2006303215A
Authority
JP
Japan
Prior art keywords
resin
lead frame
plating film
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005123390A
Other languages
English (en)
Inventor
Koji Mizutani
厚司 水谷
Yoshiharu Harada
嘉治 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005123390A priority Critical patent/JP2006303215A/ja
Publication of JP2006303215A publication Critical patent/JP2006303215A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 互いに電気的に接続された半導体素子とリードフレームとがモールド樹脂で封止されるとともに、リードフレームの表面が樹脂密着性を向上させるためのメッキ膜により構成されている樹脂封止型半導体装置において、リードフレームの樹脂密着性の確保とリード認識性の確保とを両立させる。
【解決手段】 リードフレーム30と半導体素子20とが互いに電気的に接続されており、これら半導体素子20およびリードフレーム30がモールド樹脂50で封止されており、リードフレーム30の一部がアウターリード32としてモールド樹脂50から突出しており、リードフレーム30の表面全体は、モールド樹脂50との密着性を向上させるためのメッキ膜33により形成されている樹脂封止型半導体装置において、リードフレーム30の全体にて、メッキ膜33の比表面積が1.05以上かつ1.3未満である。
【選択図】 図1

Description

本発明は、互いに電気的に接続された半導体素子とリードフレームとがモールド樹脂で封止されてなる樹脂封止型半導体装置に関し、特に、リードフレームの表面がモールド樹脂との密着性を向上させるための粗化されたメッキ膜となっている樹脂封止型半導体装置に関する。
この種の樹脂封止型半導体装置は、ワイヤなどによって互いに電気的に接続された半導体素子とリードフレームとがモールド樹脂で封止されてなるものである。このような樹脂封止型半導体装置において、リードフレームは、Sn−Pb、Sn−Biなどの外装メッキが施されているのが主流である。
ここで、近年では、組み付け工程の簡略化およびコストダウンのために、あらかじめリードフレーム表面に、プリント基板へのはんだなどによる実装において、はんだとの濡れ性を高めるような仕様のメッキ(たとえばNi/Pd/Au)を施しているリードフレーム(Pre Plated Frame、以下PPFと略記する)が採用されはじめている(たとえば、特許文献1参照)。
また、一方で、樹脂封止型半導体装置におけるリードフレームとモールド樹脂との密着性を向上させるために、リードフレームのメッキ表面を粗化する技術が提案されている(たとえば、特許文献2、特許文献3参照)。
このメッキ表面を粗化する技術は、リードフレームのメッキ表面を粗化することによって、(1)リードフレームにおけるモールド樹脂との接着面積が大きくなる、(2)モールド樹脂が粗化されたメッキ膜の凹凸に食いつきやすくなる、などの効果(つまり、アンカー効果)を期待するものである。
そのことにより、リードフレームのモールド樹脂への密着性、すなわち樹脂密着性が向上し、リードフレームとモールド樹脂との間の剥離を防止することが可能となり、樹脂封止型半導体装置の信頼性が向上する。
特開平4−115558号公報 特開平6−29439号公報 特開平10−27873号公報
しかしながら、上記PPFにメッキ表面の粗化技術を用いたリードフレーム(以下、「PPF+メッキ粗化」のリードフレームという)を採用した場合、以下のような弊害がでることが知られている。
ユーザは、プリント基板に、はんだあるいはPbフリーはんだを介して樹脂封止型半導体装置を実装するわけであるが、実装後にリード曲がり等の外観検査を行って出荷している。
この外観検査は、一般にレーザ照射装置によって自動で行なっている。具体的には、アウターリードとプリント基板のソルダレジストとの双方にレーザを照射して、その反射光量の違いで両者を識別している。
ここで、PPFの場合、外装メッキ工程が無いので、アウターリードのメッキが粗化されたままの状態でユーザに納入される。つまり、メッキ膜が粗化されたアウターリードにレーザを照射しているわけであるが、メッキ膜を粗化することはリードフレーム表面の光沢度を下げることに等しい。
そして、リードフレーム表面の反射率が下がるため、メッキ表面が黒っぽくなり、その色調は、ソルダレジストに近いものになってしまい、両者を識別しにくくなる。つまり、「PPF+メッキ粗化」のリードフレームにおいては、自動外観検査によるリード曲がり不良等の異常を検知しにくくなるという問題が生じる。
プリント基板のソルダレジストの色をユーザに変更してもらうことは、プリント基板側の大幅な設計変更が必要になることなどから困難であるので、リードフレームのメッキの表面粗度を下げて光沢面にすれば上記問題は解決するが、そうすると、逆にパッケージ内部の樹脂密着性が低下し信頼性が低下してしまう。
このように、この種の樹脂封止型半導体装置において、リードフレーム表面をメッキすることによりリードフレームにおけるモールド樹脂との密着性を確保すること、すなわち樹脂密着性の確保と、プリント基板実装後の外観検査においてプリント基板のソルダレジストとアウターリードとの識別を容易に行えるようにすること、すなわちリード認識性の確保とは、両立が困難であった。
さらに、パッケージング工程や基板実装工程などにおける熱処理により、リードフレームを構成するCuがメッキ表面に拡散し、メッキ表面を銅酸化膜が覆ってしまうという現象が発生することがある。
この現象により、Au等からなるワイヤをリードフレームに接続する際にボンディング性が低下したり、リードフレームのアウターリードを介して樹脂封止型半導体装置を基板上にはんだ実装する際にはんだの濡れ性が低下するなど、パッケージの信頼性を低下させることになる。
本発明は、上記問題に鑑みてなされたものであり、互いに電気的に接続された半導体素子とリードフレームとがモールド樹脂で封止されるとともに、リードフレームの表面が樹脂密着性を向上させるためのメッキ膜により構成されている樹脂封止型半導体装置において、リードフレームの樹脂密着性の確保とリード認識性の確保とを両立させることを第1の目的とする。
また、上記第1の目的を達成しつつ、リードフレームを構成するCuのメッキ膜表面への拡散を防止することを、本発明の第2の目的とする。
上記目的を達成するため、請求項1に記載の発明では、リードフレーム(30)と半導体素子(20)とが互いに電気的に接続されており、これら半導体素子(20)およびリードフレーム(30)がモールド樹脂(50)で封止されており、リードフレーム(30)の一部がアウターリード(32)としてモールド樹脂(50)から突出しており、リードフレーム(30)の表面全体は、モールド樹脂(50)との密着性を向上させるためのメッキ膜(33)により形成されている樹脂封止型半導体装置において、リードフレーム(30)の全体にて、メッキ膜(33)の比表面積が1.05以上かつ1.3未満であることを特徴としている。
本発明は、リードフレーム(30)の表面すなわちメッキ膜(33)の比表面積と、樹脂剥離率およびリード認識性との関係について検討した結果、実験的に見出されたものである(図7、図8参照)。
つまり、本発明者の検討によれば、メッキ膜(33)の比表面積を1.05以上とすれば、リードフレーム(30)のうちのモールド樹脂(50)の封止部において、リードフレーム(30)とモールド樹脂(50)との密着強度が向上して樹脂剥離の発生を防止することができ、一方、当該比表面積を1.3未満とすれば、リードフレーム(30)のうちのモールド樹脂(50)から突出するアウターリード(32)において、リードフレーム(30)の反射光量を大きくしてリード認識性を確保できることが確認された。
また、本発明では、リードフレーム(30)の全体にて表面のメッキ膜(33)の比表面積が上記範囲となるようにすればよく、一般的なメッキ設備を用いてリードフレーム(30)の全面を一括してメッキ処理すればよいため、部分的に比表面積を変えるための部分的な加工や特殊な加工などを行う必要がなく、コストの維持が可能になる等のメリットがある。
このように、本発明によれば、互いに電気的に接続された半導体素子(20)とリードフレーム(30)とがモールド樹脂(50)で封止されるとともに、リードフレーム(30)の表面がモールド樹脂(40)との密着性を向上させるためのメッキ膜(33)となっている樹脂封止型半導体装置において、リードフレーム(30)の樹脂密着性の確保とリード認識性の確保とを、適切に両立させることができる。
つまり、本発明によれば、リードフレーム(30)表面をメッキすることによりリードフレーム(30)におけるモールド樹脂(50)との密着性を確保しつつ、プリント基板(200)実装後の外観検査においてプリント基板(200)のソルダレジスト(220)とアウターリード(32)との識別を容易に行うことができる。
また、モールド樹脂(50)は型成形などで形成されるが、この樹脂成形において、樹脂漏れを防止するための金型とリードフレーム(30)との間の隙間を伝って樹脂が染み出し、アウターリード(32)など、リードフレーム(30)のうちのモールド樹脂(50)で封止されない部位に薄い樹脂膜すなわち樹脂バリが付着する。
その樹脂バリは、はみ出る量によっては、アウターリード(32)における外観検査の検査面や実装時のはんだ付け面に付着して、リード認識性を阻害したり、はんだ付け不良の原因となる。
また、リードフレームのうちモールド樹脂で封止されずに露出する部位は、放熱を行うための放熱面として使用される場合がある。具体的には、リードフレーム(30)のアイランド部(10)や、ヒートシンク一体型のリードフレームにおいては当該ヒートシンクが、その放熱面を構成する部分となる。
ここにおいて、この放熱面に樹脂バリが付着すると、放熱性の低下を招く。そのため、リードフレーム(30)のうちのモールド樹脂(50)で封止されない部位にて、このような樹脂バリが発生した場合には、ウォータージェット等の手段を用いてリード表面を物理的に処理することにより除去することが行われる。このとき、リードフレーム(30)の樹脂密着性が大きすぎると、この樹脂バリを除去することは困難になる。
そこで、さらに検討を進め、リードフレーム(30)の表面すなわちメッキ膜(33)の比表面積を変えていったときに、どこまで樹脂バリの除去が可能かどうか、調査した。その結果、メッキ膜(33)の比表面積が1.25未満であれば、確実に樹脂バリの除去が可能であることがわかった(表1参照)。
このことから、請求項2に記載の発明では、請求項1に記載の樹脂封止型半導体装置において、リードフレーム(30)の全体にて、メッキ膜(33)の比表面積が1.05以上且つ1.25未満であることを特徴としている。
それによれば、上記請求項1に記載の樹脂封止型半導体装置と同様の作用効果を奏しつつ、容易に樹脂バリを除去可能であり、樹脂バリによる不良を防止できる樹脂封止型半導体装置を提供することができる。
ここで、請求項3に記載の発明のように、請求項1または請求項2に記載の樹脂封止型半導体装置におけるメッキ膜(33)としては、NiからなるNiメッキ膜(33a)を有するものにできる。ここにおいて、Niとは、純NiもしくはNiを50%以上含むNi合金のことである。
また、このようなNiからなるNiメッキ膜(33a)は、メッキ膜(33)の下地であるリードフレーム(30)の母材(30a)としてCuまたはCu合金を用いた場合、Cuがメッキ膜(33)表面へ拡散するのを、効率よく防止可能なものである。
そして、このNiメッキ膜(33a)について、どの程度の膜厚であれば、確実にCuの拡散を防止できるか、さらに検討を進め、調査を行った。
その結果、請求項4に記載の発明のように、Niメッキ膜(33a)の厚さが、0.6μm以上であれば、母材(30a)がCuを含む金属からなるリードフレーム(30)を用いた場合、Cuがその上のメッキ膜(33)表面に拡散するのを確実に防止できることが実験的にわかった。
つまり、請求項4に記載の発明によれば、樹脂封止型半導体装置において、リードフレーム(30)の樹脂密着性の確保とリード認識性の確保とを両立させるとともに、リードフレーム(30)を構成するCuのメッキ膜(33)表面への拡散を防止することができる。
さらに、モールド樹脂(50)から突出するリードフレーム(30)のアウターリード(32)は、実装形態に応じて通常、リード成形すなわち曲げ加工がなされるが、本発明者の検討によれば、Niメッキ膜(33a)が厚すぎると、その曲げ部においてメッキ膜(33)だけでなく、リードフレーム(30)の母材(30a)までもクラックが発生することがわかった(図9参照)。
そこで、この点についても、検討を進めた結果、請求項5に記載の発明のように、Niメッキ膜(33a)の厚さを、0.6μm以上であって且つ1.4μm以下とすれば、上記請求項4の発明の効果に加えて、リード成形時に生じるアウターリード(32)の曲げ部におけるメッキ膜(33)および母材(30a)へのクラックの発生を、防止することができることが実験的にわかった(図10参照)。
また、請求項6に記載の発明では、請求項1〜請求項5に記載の樹脂封止型半導体装置において、メッキ膜(33)の表面は、メッキ膜(33)の酸化を防止するための酸化防止膜(33b、33c)により形成されていることを特徴としている。
それによれば、メッキ膜(33)の表面が加熱工程時の熱などにより酸化するのを防止することができ、好ましい。
ここで、請求項7に記載の発明のように、請求項6に記載の樹脂封止型半導体装置における酸化防止膜(33b、33c)としては、金およびパラジウムから選択されたものを採用することが好ましい。
さらに、請求項8に記載の発明のように、請求項6に記載の樹脂封止型半導体装置における金やパラジウムからなる酸化防止膜(33b、33c)としては、下地側からパラジウムからなる膜厚0.005μm以上のPd膜(33b)、金からなる膜厚0.003μm以上のAu膜(33c)が順次積層されたものを採用することが好ましい。
メッキ膜(33)において酸化防止膜(33b、33c)の下地のメッキ膜をNiメッキ膜(33a)とした場合、Pd膜(33b)の膜厚を0.005μm以上とすることにより、Niの表面への拡散を防止しメッキ膜(33)の酸化防止が実現できる。また、Pd膜(33b)の上に膜厚0.003μm以上のAu膜(33c)を形成することにより、Pdの加熱工程によるメッキ表面への拡散を防止することができ、化学的に安定なAuをメッキ膜(33)の最表面とすることが可能となる。
さらに、請求項9に記載の発明のように、請求項8に記載の樹脂封止型半導体装置におけるPd膜(33b)の膜厚は、0.1μm以下であることが好ましい。つまり、本発明におけるPd膜(33b)の膜厚は、0.005μm以上であって且つ0.1μm以下である。
Pd膜(33b)の膜厚が0.1μm以下であれば、樹脂封止型半導体装置の基板(200)へのはんだ実装時に、Pdがはんだ中に十分拡散することを確認しており、はんだとの接合力を維持することができる。そして、はんだ接続の信頼性が向上する。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1は、本発明の実施形態に係る樹脂封止型半導体装置100の要部の概略断面構成を示す図であり、図2は、図1に示される樹脂封止型半導体装置をプリント基板200にはんだ210を介して実装した状態を示す概略平面図である。なお、図2においては、識別の容易化を図るために、便宜上、ハッチングを施してあるが、これらは断面を示すものではない。
[構成等]
図1に示されるように、半導体装置100は、アイランド部10に、半導体素子としての半導体チップ20を搭載し、リードフレーム30とボンディングワイヤ40を介して結線され電気的に接続されている。
ここで、半導体チップ20は、シリコン半導体基板に周知の半導体製造技術を用いてトランジスタ素子などを形成してなるものである。また、ボンディングワイヤ40は、ワイヤボンディングにより形成された金(Au)やアルミニウム(Al)などからなるワイヤである。
これら半導体チップ20、ボンディングワイヤ40、およびリードフレーム30におけるインナーリード31はモールド樹脂50により包み込まれるようにモールドされ封止されている。
このモールド樹脂50は、通常の樹脂封止型半導体装置に用いられるエポキシ系樹脂などのモールド材料を採用して、金型を用いたトランスファーモールド法などにより形成されるものである。そして、このモールド樹脂50が、半導体装置の本体すなわちパッケージボディを構成している。
ここで、リードフレーム30のうちアウターリード32は、モールド樹脂50から突出している。このアウターリード32は、図1に示されるように、曲がり形状を有しており、その先端部に位置する面32aが、外部基板であるプリント基板200に接続される面32aである。
このリードフレーム30は、たとえば銅(Cu)や42アロイ合金などの通常のリードフレーム材料を母材30aとしており、この母材30aの表面には、メッキ膜33により形成されている。
また、図1に示されるように、製造時においてリードフレーム30と一体化しているアイランド部10にも、その表面は、同じメッキ膜33により形成されている。なお、アイランド部10には、半導体チップ20が銀ペーストなどのダイボンド材を介して搭載固定されているが、図1では、このダイボンド材は省略してある。
つまり、本実施形態において、アイランド部10、インナーリード31、アウターリード32を含むリードフレーム30の全表面は、メッキ膜33により形成されている。図3は、このメッキ膜33の構成を示す模式的な断面図である。
このメッキ膜33は、はんだ濡れ性を高めるためであって且つリードフレーム30とモールド樹脂50との密着性を向上させるためのものであり、メッキ膜33の表面は粗化されている。つまり、本実施形態のリードフレーム30は「PPF+メッキ粗化」のものである。
具体的には、図3に示されるように、メッキ膜33は、その表面に凹凸を形成したものである。ここでは、メッキ膜33は、その下地である母材30a上に順に、NiメッキからなるNiメッキ膜33a、パラジウム(Pd)メッキからなるPd膜33b、金(Au)メッキからなるAu膜33cが設けられているものである。
これら3つの膜33a、33b、33cからなるメッキ膜33のうち、表層の2層、すなわちPd膜33bおよびAu膜33cは、当該メッキ膜33の表面酸化を防止するための酸化防止膜33b、33cとして構成されている。
このメッキ膜33は、リードフレームの素材板をエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、母材全体を一括してメッキ処理することで形成されるものである。
そして、図3に示される例では、リードフレーム30の全体において、Niメッキ膜33aの表面が粗化された形状となっている。それにより、このNiメッキ膜33aの粗化形状を承継して、リードフレーム30のメッキ膜33の最表面は、モールド樹脂50との密着性を向上させるために粗化された形状となっている。
ここで、リードフレーム30の母材30aは、Cu系もしくはFe系の材料であり、その板厚は0.1mm〜1mm程度である。本例では、母材30aはCuまたはCu合金からなる。
この母材30a上に設けられる表面が粗化されたNiメッキ膜33a(以下、粗化Niメッキ膜33aという)は、電気メッキ法もしくは無電解メッキ法によって形成されるものである。そして、その膜厚は0.5μm〜2.5μm程度、好ましくは、0.6μm以上1.4μm以下である。ここにおいて、Niとは、純NiもしくはNiを50%以上含むNi合金のことである。
この粗化メッキ膜33aの粗化方法は公知である。たとえば、Niメッキのメッキ成膜時にメッキ条件や薬液成分を調整するなどにより粗化を行ってもよいし、メッキ前のリード母材またはメッキ後にサンドブラスト等による機械的粗化または薬品による化学的粗化により行ってもよい。
この粗化Niメッキ膜33aの上に設けられる酸化防止膜としてのPd膜33bおよびAu膜33cは、電気メッキ法もしくは無電解メッキ法によって形成されるものである。Pd膜33b、Au膜33cの膜厚はともに、0.003μm〜0.02μm程度であるが、望ましくは、Pd膜33bの膜厚は0.005μm以上0.1μm以下であり、Au膜33cの膜厚は0.003μm以上である。
最終的に、リードフレーム30のメッキ膜33は、粗化Ni/Pd/Auの3層構造となるが、場合によっては、メッキ膜33は、最表層のAu膜33cの無い2層構造(粗化Ni/Pd)であってもよいし、Pd膜33b、Au膜33cの無い1層構造(粗化Ni)であってもよい。
具体的には、リードフレーム20がAuワイヤボンドを打つものである場合にはPd、Auは基本的に必要であるが、それ以外、たとえばAlワイヤボンドを打つものである場合にはPd、Auは無くてもよい、ということを意味する。
また、このようなメッキ膜33の最表面が粗化されたPPFとしてのリードフレーム30においては、メッキ膜33の最表面が粗化された形状であればよく、そのためには、Niメッキ膜33aを粗化する以外の方法を用いてもよい。
たとえば、リードフレーム30の母材30aの表面を、サンドブラストや研磨などの機械的粗化方法や、エッチングなどの化学的粗化方法により、粗化した後、その上に上記メッキ膜33を形成してもよい。その場合も、母材30a表面の粗化形状がメッキ膜33に承継されて、メッキ膜33の最表面が粗化された形状となる。
このような樹脂封止型半導体装置100において、本実施形態では、リードフレーム30の全体にて、メッキ膜33の比表面積が1.05以上かつ1.3未満となっている。また、望ましくは、リードフレーム30の全体にてメッキ膜33の比表面積が1.05以上且つ1.25未満となっている。
ここで、リードフレーム30の表面すなわちメッキ膜33の表面の比表面積は、原子間力顕微鏡(AFM)により測定することができる。図4は、上記した各種の方法で粗化されたリードフレーム30のメッキ膜33の表面形状を模式的に示す図であり、この図は走査型電子顕微鏡で観察した像を模式化したものである。
図4に示されるように、粗化されたメッキ膜33の表面は、鋭い三角錐の突起が上方に向かっている凹凸形状となっている。そして、比表面積は、この凹凸面の表面積を表面が平坦である場合のメッキ膜33の表面積で割った値である。
具体的には、比表面積は、図4中の長さaの辺と長さbの辺からなる四角形の面積(a×b)を用い、この四角形内の凹凸面の表面積を(a×b)で除した比率として表すことができる。このような比表面積は、原子間力顕微鏡の画像処理を行うことで求めることができ、本実施形態では、原子間力顕微鏡として、エスアイアイ・ナノテクノロジー株式会社製のNanopics1000または1200を用いて測定した。
そして、図2に示されるように、この半導体装置100は、プリント基板200上に搭載され、アウターリード32の先端部の面32aにおいて、はんだ210を介してプリント基板200上に接続されることで実装される。
上述したように、図2は、本樹脂封止型半導体装置100をプリント基板200にはんだ210で実装した状態を真上から見たものである。プリント基板200には、アウターリード32に対応してはんだ210が配設されており、はんだ210以外の部位はソルダレジスト220にて被覆されている。
ここで、はんだ210としては、たとえば、Pbを実質的に含まないPbフリーはんだである。これは、はんだリフローの温度が従来のPb含有はんだにおける235℃から245〜260℃へと高温化したものである。
具体的なPbフリーはんだとしては、たとえば、Sn−Ag(Ag3.5)系はんだ、Sn−Ag−Cu系はんだなどが挙げられる。さらに、前記Sn−Ag−Cu系はんだとしては、Ag1〜4、Cu0〜1で3Ag−0.5Cu、3.5Ag−0.7Cuなどが挙げられる。
また、ソルダレジスト220は、一般にはんだのレジスト材として工業的用いられているものであり、エポキシ樹脂やアクリル樹脂等からなり、印刷法等にて形成されるものである。
また、図2中の破線四角形にて示される領域100aは、リードフレーム30のアウターリード32のうちプリント基板200への実装後における自動外観検査が行われる検査面100aである。
図2に示されるように、自動外観検査でレーザを照射する部位は、アウターリード32の検査面100aであり、プリント基板200のソルダレジスト220における領域200aである。この領域200aをソルダレジスト220の検査面200aということにする。
そして、アウターリード32の検査面100a、ソルダレジスト220の検査面200aを、それぞれレーザ光にて走査し、その反射光量を測定する。この検査により、アウターリード32上の反射光量とソルダーレジスト220の反射光量との差が発生し、この差に基づいてアウターリード32の位置を認識し検出する。
[製造方法等]
次に、樹脂封止型半導体装置100の製造方法について、説明する。リードフレームの素材板をエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理することで、表面に上記メッキ膜33が形成されたリードフレーム30を用意する。
そして、リードフレーム30のアイランド部10にAgペーストなどのダイボンド材を介して半導体チップ20を搭載する。その後、リードフレーム30と半導体チップ20とをボンディングワイヤ40によって互いに電気的に接続し、これら半導体チップ20、ボンディングワイヤ40およびリードフレーム30をモールド樹脂50で封止する。
その後、リードフレーム30のうちモールド樹脂50から突出する部位であるアウターリード32を、プレス加工などにより切り離し、曲げ加工などのリード成形を行う。こうして、本実施形態の樹脂封止型半導体装置100ができあがる。
[効果等]
ところで、本実施形態によれば、リードフレーム30と半導体素子20とが互いに電気的に接続されており、これら半導体素子20およびリードフレーム30がモールド樹脂50で封止されており、リードフレーム30の一部がアウターリード32としてモールド樹脂50から突出しており、リードフレーム30の表面全体は、モールド樹脂50との密着性を向上させるためのメッキ膜33により形成されている樹脂封止型半導体装置において、リードフレーム30の全体にて、メッキ膜33の比表面積が1.05以上かつ1.3未満であることを特徴とする樹脂封止型半導体装置100が提供される。
上述したように、「PPF+メッキ粗化」のリードフレームにおいては、樹脂密着性の確保とリード認識性の確保とは相反するものであり、これらの両立は困難であった。そこで、本発明者は、リードフレームの表面すなわちメッキ膜の表面において、これらを両立可能な粗化状態すなわち比表面積を求めることとし、リードフレーム30のメッキ膜33の比表面積と、樹脂剥離率およびリード認識性との関係について検討した。
その結果、メッキ膜33の比表面積を1.05以上かつ1.3未満とすれば、信頼性試験における樹脂密着性の確保と、外観検査におけるリード認識性との両方を十分に確保できることが実験的にわかった。
図5は、本実施形態の樹脂封止型半導体装置におけるアウターリード32およびソルダーレジスト220についての反射光量を示す図である。
ここでは、メッキ膜33の比表面積を1.05以上かつ1.3未満とした本実施形態の樹脂封止型半導体装置100について、上記図2を参照して述べたように、自動外観検査を行い、アウターリード32およびソルダーレジスト220のそれぞれの検査面100a、200aについて、反射光量を測定した。その結果が図5に示されている。この図5では、横軸の反射光量は色調を任意単位(相対値)で表し、縦軸の頻度は回数を単位としている。
図5に示されるように、本実施形態では、識別に用いるアウターリード32およびソルダーレジスト220のそれぞれの検査面100aおよび200aの色調が重なることが無く、両者の頻度が明確に分離されている。
そのため、本実施形態によれば、ソルダレジスト220とアウターリード32との識別が容易に行われ、アウターリード32の位置を認識でき、リード曲がり等の不具合を現行のレーザ照射方式すなわち自動外観検査によって検知することが可能となる。
また、図6は、比較例の樹脂封止型半導体装置におけるアウターリードおよびソルダーレジストについての反射光量を示す図である。この比較例としては、表面が粗化されていないリードフレーム、具体的にはCuからなる母材にはんだからなるメッキ膜を施したリードフレームを用いた樹脂封止型半導体装置とした。
そして、この比較例としての樹脂封止型半導体装置について、上記同様に自動外観検査を行い、アウターリード32およびソルダーレジスト220のそれぞれの検査面100a、200aについて、反射光量を測定した。その結果が図6に示されている。この図6では、横軸の反射光量は色調を任意単位(相対値)で表し、縦軸の頻度は回数を単位としている。
図6に示される比較例としてのリードフレームは、リード認識性については特に問題がないもので、従来における一般的な外観検査設備によって検査が可能である。そして、この図6と上記図5とを比較して、大きな差がないことから、本実施形態では、従来の検査設備での対応が可能となり、基板実装工程を変更することなく、外観検査を行うことが可能となる。
ここで、リードフレーム30の表面すなわちメッキ膜33の比表面積を1.05以上かつ1.3未満とすることの実験的な根拠について、次に、説明する。
図7は、メッキ膜33の比表面積と反射光量との関係を示すグラフである。ここで、横軸に比表面積、縦軸に反射光量をとっており、また、反射光量は、上記図5、図6と同様に、色調を任意単位(相対値)で表したものであり、図7中にも示してあるように、平均光量に対するばらつきとして±4σをとっている。
また、ソルダーレジスト220の反射光量の上限は、たとえば上記図5、図6などから、ばらつきも含めると150程度であり、アウターリード32の反射光量がこれ以上ならば、アウターリード32の認識が可能になる。
図7に示されるように、アウターリード32の比表面積すなわちメッキ膜33の比表面積が1.3未満であれば、アウターリード32の反射光量は、そのばらつきも含めて、ソルダーレジスト反射光量の上限よりも大きくなり、上記自動外観検査によるアウターリード32の認識が可能になる。つまり、メッキ膜33の比表面積を1.3未満とすれば、ばらつきを考慮した良好なリード認識性の確保がなされる。
また、図8は、メッキ膜33の比表面積と樹脂剥離率との関係を示すグラフである。横軸に比表面積、縦軸に樹脂剥離率(単位%)をとっている。
樹脂剥離率については、メッキ膜33の比表面積を変えた装置100をサンプルとして作成し、各サンプルを、30℃、70%の湿度で264時間、吸湿させた後、リフロー相当温度である263℃にさらし、さらに−65℃と150℃との冷熱サイクルを500サイクル行った後、外観観察やSAT(超音波探傷装置)などを用いてモールド樹脂50の剥離の発生状態を調査した。
図8に示されるように、メッキ膜33の比表面積が1.04のものにおいて、樹脂剥離の発生はみられず、樹脂密着性を満足できることがわかった。この結果から、メッキ膜33の比表面積の下限を1.05とした。
このようにして、メッキ膜33の比表面積を1.05以上とすれば、リードフレーム30のうちのモールド樹脂50の封止部において、リードフレーム30とモールド樹脂50との密着強度が向上して樹脂剥離の発生を防止することができ、一方、当該比表面積を1.3未満とすれば、リードフレーム30のうちのモールド樹脂50から突出するアウターリード32において、リードフレーム30の反射光量を大きくしてリード認識性を確保できることが確認された。
また、本実施形態では、リードフレーム30の全体にて表面のメッキ膜33の比表面積が上記範囲となるようにすればよく、一般的なメッキ設備を用いてリードフレーム30の全面を一括してメッキ処理すればよい。そのため、部分的に比表面積を変えるための部分的な加工や特殊な加工などを行う必要がなく、コストの維持が可能になる等のメリットがある。
このように、本実施形態によれば、互いに電気的に接続された半導体素子としての半導体チップ20とリードフレーム30とがモールド樹脂50で封止されるとともに、リードフレーム30の表面がモールド樹脂40との密着性を向上させるためのメッキ膜33となっている樹脂封止型半導体装置100において、リードフレーム30の樹脂密着性の確保とリード認識性の確保とを、適切に両立させることができる。
つまり、本実施形態によれば、リードフレーム30表面をメッキすることによりリードフレーム30におけるモールド樹脂50との密着性を確保しつつ、プリント基板200実装後の外観検査においてプリント基板200のソルダレジスト220とアウターリード32との識別を、自動外観検査にて容易に行うことができる。
また、上述したが、本実施形態の樹脂封止型半導体装置100においては、望ましくは、リードフレーム30の全体にてメッキ膜33の比表面積が1.05以上且つ1.25未満であることが好ましいとしている。
上述したように、モールド樹脂50の成形において、樹脂漏れを防止するための金型とリードフレーム30との間の隙間を伝って樹脂が染み出し、アウターリード32などに樹脂バリが付着する。その樹脂バリは、リード認識性を阻害したり、はんだ付け不良の原因となったり、さらには、放熱性の低下などを招く。
そのため、このような樹脂バリには、ウォータージェット等の手段を用いてリード表面を物理的に処理することにより除去することが行われるが、リードフレーム30の樹脂密着性が大きすぎると、この樹脂バリを除去することは困難になる。
そこで、メッキ膜33の比表面積を変えていったときに、どこまで樹脂バリの除去が可能かどうか、調査した。その結果の一例を表1に示す。
Figure 2006303215
この表1中、樹脂バリ除去性は、モールド樹脂50によるモールドを行い、一般的なウォータージェットにより樹脂バリの除去工程を行った後に観察調査したものであり、アウターリード32の表面に樹脂バリが残っていれば「×」とし、樹脂バリが無ければ「○」とした。
この結果から、メッキ膜33の比表面積が1.25未満であれば、確実に樹脂バリの除去が可能であることがわかる。
つまり、本実施形態の樹脂封止型半導体装置100においては、リードフレーム30の全体にて、メッキ膜33の比表面積を1.05以上且つ1.25未満とすれば、リードフレーム30の樹脂密着性の確保とリード認識性の確保とを適切に両立させるとともに、さらに、容易に樹脂バリを除去可能であり、樹脂バリによる不良を防止できる。
また、本実施形態の樹脂封止型半導体装置100においては、メッキ膜33としては、NiからなるNiメッキ膜33aを有するものであることも特徴のひとつである。このようなNiからなるNiメッキ膜33aは、メッキ膜33の下地であるリードフレーム30の母材30aとしてCuまたはCu合金を用いた場合、母材30a中のCuがメッキ膜33表面へ拡散するのを、効率よく防止可能なものである。
さらに、上述したが、本実施形態の樹脂封止型半導体装置100においては、そのNiメッキ膜33aの厚さが0.6μm以上であることが、好ましいとしている。それによれば、リードフレーム30の母材30a中のCuがメッキ膜33表面に拡散するのを確実に防止できる。
このことは、オージェ電子分析によるメッキ膜33表面の元素マッピングに基づいて確認することができる。この分析によってCuが検出された場合、下地のCu母材30aが熱拡散によりメッキ膜33の表面に析出していることを意味する。
Niメッキ膜33aの厚さが0.6μm以上である場合には、上記分析によりCuは検出されず、母材30a中のCuの拡散をNiメッキ膜33aで抑えていることがわかる。一方、Niメッキ膜33aの厚さが0.6μmを下回る場合、Cuが検出され、メッキ膜33の表面はCuの酸化物が形成され、Au等のワイヤボンド強度が低下することがわかった。
このように、このNiメッキ膜33aによる作用効果は、その下地すなわちリードフレーム30の母材30aがCuまたはCuを含む材料からなるものである場合に、特に有効に発揮される。
また、本実施形態においては、上述したが、厚さ0.6μm以上のNiメッキ膜33aは、さらに、その厚さが1.4μm以下であることが好ましい。それによれば、リード形成の曲げ時に生じるメッキ膜33のクラックによって母材30aまで及ぶクラックの発生を防止することができる。
図9において、(a)は本樹脂封止型半導体装置100におけるアウターリード32の曲げ形状を示す図であり、(b)および(c)は、このアウターリード32の曲げ部32bを拡大して示す概略断面図である。
モールド樹脂50から突出するリードフレーム30のアウターリード32は、実装形態に応じてリード成形すなわち曲げ加工がなされるが、Niメッキ膜33aが厚すぎると、その曲げ部においてメッキ膜33だけでなく、リードフレーム30の母材30aまでもクラックが発生する。
図9(b)に示される例、図9(c)に示される例は、それぞれ、母材30aをCuとしてNiメッキ膜33aの厚さが0.8μmであるリードフレーム30を用いた場合、母材30aをCuとしてNiメッキ膜33aの厚さが1.7μmであるリードフレーム30を用いた場合について、曲げ部32bにおけるメッキ膜33のクラック発生状態を示したものである。
これら図9(b)、(c)に示されるように、Niメッキ膜33aが薄い場合には、母材30aにはクラックが発生せず、Niメッキ膜33aが厚くなると、メッキ膜33のクラックのみで収まらず、その下地の母材30aにまでクラックが入り、パッケージの実装信頼性を低下させてしまう。
図10は、Niメッキ膜33aの膜厚(単位:μm)を変えた場合のリードフレーム30の母材30aに入るクラック量を示すグラフである。ここで、母材30aはCuであり、上記クラック量は、図9(c)に示されるような母材30aのクラック幅Wである。ここでは、母材のクラック幅は任意単位であり、これが0である場合には、母材30aにはクラックが発生しないことを意味する。
図10からわかるように、Niメッキ膜33aの膜厚(Niメッキ膜厚)が1.5μm以下の場合においては、母材30aのクラック幅Wは0であり、母材30aにはクラックが入っていないことが確認できており、パッケージの実装信頼性を良好に保つことが可能である。
このように、Niメッキ膜33aの厚さを0.6μm以上1.4μm以下とすれば、母材30a中のCuのメッキ膜33表面への拡散防止、リード形成の曲げ時に生じるメッキ膜33のクラックによる母材30aのクラックの発生防止が可能になる。
また、本実施形態の樹脂封止型半導体装置100においては、メッキ膜33の表面が、当該メッキ膜33の酸化を防止するための酸化防止膜33b、33cにより形成されていることも特徴のひとつである。それによれば、メッキ膜33の表面が、モールドや実装工程など、加熱工程時の熱などにより酸化するのを防止することができる。
本例では、酸化防止膜33b、33cとしては、下地側からパラジウムからなる膜厚0.005μm以上のPd膜33b、金からなる膜厚0.003μm以上のAu膜33cが順次積層されたものを採用している。
メッキ膜33において酸化防止膜33b、33cの下地のメッキ膜をNiメッキ膜33aとした場合、Pd膜33bの膜厚を0.005μm以上とすることにより、Niが表面へ拡散するのを防止しメッキ膜33の酸化防止が実現できる。
また、Pd膜33bの上に膜厚0.003μm以上のAu膜33cを形成することにより、Pdの加熱工程によるメッキ表面への拡散を防止することができ、化学的に安定なAuをメッキ膜33の最表面とすることが可能となる。そのため、Pdの酸化によるワイヤボンディング性の劣化を防止できる効果がある。
さらに、本例の粗化Ni/Pd/Auの3層構造のメッキ膜33において、Pd膜33bの膜厚は0.1μm以下であることが好ましい。つまり、Pd膜33bの膜厚は、0.005μm以上であって且つ0.1μm以下であることが好ましい。
Pd膜33bの膜厚が0.1μm以下であれば、樹脂封止型半導体装置の基板200へのはんだ実装時に、Pdがはんだ中に十分拡散することを確認しており、はんだとの接合力を維持することができる。そのため、基板へのはんだ実装時のPd残りによるメッキクラックの改善が図れ、はんだ接続の信頼性が向上する。
ちなみに、上記したPd膜33bおよびAu膜33cにおける膜厚設定による効果は、本発明者は、実験的に確認している。このように、メッキ膜33の表層を構成する酸化防止膜33b、33cとしては、金およびパラジウムから選択されたものを採用することが好ましいが、メッキ膜33の表面の酸化を防止可能なものであれば、それ以外の膜であってもよい。
(他の実施形態)
なお、チップ搭載部としては、リードフレーム30のアイランド10でなくてもよい。たとえば、かしめや溶接などでヒートシンクが一体化されたヒートシンク付きのリードフレームを用いてもよく、この場合、チップ搭載部はヒートシンクとなる。
また、半導体素子とリードフレームとの接続は、ボンディングワイヤ以外の接続であってもよい。また、PPFとしてのリードフレームにおいて、メッキ膜は上記したNiメッキ、Pdメッキの積層構成に限定されない。
要するに、互いに電気的に接続された半導体素子とリードフレームとがモールド樹脂で封止されてなり、リードフレームが「PPF+メッキ粗化」である樹脂封止型半導体装置ならば、上記実施形態は適用可能である。
以上述べてきたように、上記実施形態は、モールド樹脂密着性を上げるためにメッキ表面を粗化したPPFを用いた樹脂封止型半導体装置に関するもので、リードフレームの樹脂密着性を確保しつつ、その半導体装置をプリント基板に実装した後のリード曲がり等の自動外観検査においてその認識性を向上させるために、一括して全体メッキされたリードフレームの比表面積を1.05以上かつ1.3未満としたことを要部とするものであり、その他の部分については適宜設計変更が可能である。
本発明の実施形態に係る樹脂封止型半導体装置の要部の概略断面図である。 図1に示される樹脂封止型半導体装置をプリント基板に実装した状態を示す概略平面図である。 リードフレームのメッキ膜の模式的な構成を示す断面図である。 粗化されたリードフレームのメッキ膜の表面形状を模式的に示す図である。 実施形態の樹脂封止型半導体装置におけるアウターリードおよびソルダーレジストについての反射光量を示す図である。 比較例の樹脂封止型半導体装置におけるアウターリードおよびソルダーレジストについての反射光量を示す図である。 メッキ膜の比表面積と反射光量(相対値)との関係を示すグラフである。 メッキ膜33の比表面積と樹脂剥離率との関係を示すグラフである。 (a)は実施形態の樹脂封止型半導体装置におけるアウターリードの曲げ形状を示す図であり、(b)および(c)は、このアウターリードの曲げ部の拡大概略断面図である。 Niメッキ膜厚と母材のクラック幅との関係を示すグラフである。
符号の説明
20…半導体素子、30…リードフレーム、32…アウターリード、
33…メッキ膜、33a…Niメッキ膜、33b…Pd膜、33c…Au膜、
50…モールド樹脂。

Claims (9)

  1. リードフレーム(30)と半導体素子(20)とが互いに電気的に接続されており、
    これら半導体素子(20)およびリードフレーム(30)がモールド樹脂(50)で封止されており、
    前記リードフレーム(30)の一部がアウターリード(32)として前記モールド樹脂(50)から突出しており、
    前記リードフレーム(30)の表面全体は、前記モールド樹脂(50)との密着性を向上させるためのメッキ膜(33)により形成されている樹脂封止型半導体装置において、
    前記リードフレーム(30)の全体にて、前記メッキ膜(33)の比表面積が1.05以上かつ1.3未満であることを特徴とする樹脂封止型半導体装置。
  2. 前記リードフレーム(30)の全体にて、前記メッキ膜(33)の比表面積が1.05以上且つ1.25未満であることを特徴とする請求項1に記載の樹脂封止型半導体装置。
  3. 前記メッキ膜(33)は、NiからなるNiメッキ膜(33a)を有するものであることを特徴とする請求項1または2に記載の樹脂封止型半導体装置。
  4. 前記Niメッキ膜(33a)の厚さは、0.6μm以上であることを特徴とする請求項3に記載の樹脂封止型半導体装置。
  5. 前記Niメッキ膜(33a)の厚さは、1.4μm以下であることを特徴とする請求項4に記載の樹脂封止型半導体装置。
  6. 前記メッキ膜(33)の表面は、前記メッキ膜(33)の酸化を防止するための酸化防止膜(33b、33c)により形成されていることを特徴とする請求項1ないし5のいずれか1つに記載の樹脂封止型半導体装置。
  7. 前記酸化防止膜(33b、33c)は、金およびパラジウムから選択されたものであることを特徴とする請求項6に記載の樹脂封止型半導体装置。
  8. 前記酸化防止膜(33b、33c)は、下地側からパラジウムからなる膜厚0.005μm以上のPd膜(33b)、金からなる膜厚0.003μm以上のAu膜(33c)が順次積層されたものであることを特徴とする請求項7に記載の樹脂封止型半導体装置。
  9. 前記Pd膜(33b)の膜厚は、0.1μm以下であることを特徴とする請求項8に記載の樹脂封止型半導体装置。
JP2005123390A 2005-04-21 2005-04-21 樹脂封止型半導体装置 Pending JP2006303215A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005123390A JP2006303215A (ja) 2005-04-21 2005-04-21 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005123390A JP2006303215A (ja) 2005-04-21 2005-04-21 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2006303215A true JP2006303215A (ja) 2006-11-02

Family

ID=37471144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123390A Pending JP2006303215A (ja) 2005-04-21 2005-04-21 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2006303215A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010111899A (ja) * 2008-11-05 2010-05-20 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2012094697A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 回路基板および電子装置
JP2012246518A (ja) * 2011-05-26 2012-12-13 Nissan Motor Co Ltd 導電性凹凸層
JP2015153845A (ja) * 2014-02-13 2015-08-24 株式会社豊田中央研究所 半導体モジュールとその製造方法
JP2017118059A (ja) * 2015-12-25 2017-06-29 株式会社三井ハイテック Led用リードフレーム及びその製造方法
WO2020049672A1 (ja) * 2018-09-06 2020-03-12 三菱電機株式会社 半導体装置
DE112021001570T5 (de) 2020-03-11 2022-12-22 Rohm Co., Ltd. Halbleiterbauteil

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010111899A (ja) * 2008-11-05 2010-05-20 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2012094697A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 回路基板および電子装置
JP2012246518A (ja) * 2011-05-26 2012-12-13 Nissan Motor Co Ltd 導電性凹凸層
JP2015153845A (ja) * 2014-02-13 2015-08-24 株式会社豊田中央研究所 半導体モジュールとその製造方法
JP2017118059A (ja) * 2015-12-25 2017-06-29 株式会社三井ハイテック Led用リードフレーム及びその製造方法
WO2020049672A1 (ja) * 2018-09-06 2020-03-12 三菱電機株式会社 半導体装置
JPWO2020049672A1 (ja) * 2018-09-06 2021-08-12 三菱電機株式会社 半導体装置
JP7090716B2 (ja) 2018-09-06 2022-06-24 三菱電機株式会社 半導体装置
DE112021001570T5 (de) 2020-03-11 2022-12-22 Rohm Co., Ltd. Halbleiterbauteil

Similar Documents

Publication Publication Date Title
KR100819800B1 (ko) 반도체 패키지용 리드 프레임
KR100720607B1 (ko) 반도체장치
JP2007287765A (ja) 樹脂封止型半導体装置
US6475646B2 (en) Lead frame and method of manufacturing the lead frame
US20020153596A1 (en) Lead frame and semiconductor package formed using it
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
TWI593072B (zh) Semiconductor element mounting lead frame, semiconductor device, and method of manufacturing the same
JP2004349497A (ja) パッケージ部品及び半導体パッケージ
JP2006303215A (ja) 樹脂封止型半導体装置
JP2007048981A (ja) 半導体装置の製造方法
TWI831944B (zh) 導線架
JP2006093559A (ja) リードフレームおよびその製造方法
JP2006140265A (ja) 半導体装置および半導体装置に用いるリードフレームの製造方法
JP2010080889A (ja) リードフレーム及びその製造方法
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JP4301068B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP6693642B2 (ja) リードフレーム
JP5387374B2 (ja) リードフレームの製造方法
JP2010287741A (ja) リードフレームとその製造方法、及び半導体装置
JPH03295262A (ja) リードフレームおよびその製造方法
KR100998042B1 (ko) 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
JP2005235926A (ja) リードフレーム
JP6418398B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2007266047A (ja) 樹脂封止型半導体装置およびその製造方法
JPH10313087A (ja) 電子部品用リード材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720