JP4636106B2 - Ｐｌｌ回路およびそのｉｃ - Google Patents

Description

この発明は、シンセサイザ方式の受信機に使用して好適なＰＬＬ回路およびそのＩＣに関する。

スーパーヘテロダイン方式の受信機をシンセサイザ方式に構成した場合、一般にその局部発振信号はＰＬＬ回路により形成される。図１２において、符号３０はそのようなＰＬＬ回路の一例を示すもので、ＶＣＯ３１の発振信号ＳVCOが可変分周回路３２に供給されて１／Ｎ（Ｎは正の整数）の周波数の信号に分周され、この分周信号が位相比較回路３３に供給される。また、基準周波数ｆREFの交番信号ＳREFが位相比較回路３３に供給される。

そして、位相比較回路３３の比較出力が、チャージポンプ回路３４を通じてループフィルタ３５に供給され、可変分周回路３２の出力信号の周波数と、基準周波数ｆREFとの位相差に対応してレベルの変化する直流電圧ＶCが取り出され、この直流電圧ＶCがＶＣＯ３１に発振周波数ｆVCOの制御電圧として供給される。

したがって、定常状態では、ＶＣＯ３１の発振周波数ｆVCOは、
ｆVCO＝Ｎ・ｆREF
となり、分周比Ｎを変更すれば、ＶＣＯ３１の発振周波数ｆVCOを変更することができる。したがって、ＶＣＯ３１の発振信号ＳVCO（あるいはその分周信号）を局部発振信号として使用して受信信号の周波数変換を行うとともに、分周比Ｎを変更すれば、受信周波数を変更することができる。すなわち、シンセサイザ方式の受信を行うことができる。

ところで、ＰＬＬ回路３０は、設定が同じ場合、発振周波数ｆVCOが最高周波数のときと最低周波数ときとで、ループ特性が大きく変わってしまう。そして、ループ特性が変化すると、フィードバックループ自体の安定度が変化するのはもちろんのこと、位相ノイズも変化してしまう。

この位相ノイズは、ＶＣＯ３１の発振周波数ｆVCOが、理想的には図１３に太線で示すように、値ｆVCOで一定であるべきであるのに、細線で示すように、変動してしまうものである。そして、この位相ノイズは、デジタル放送の受信時の重要な項目であり、放送波信号の受信に影響を与える。したがって、発振周波数ｆVCOが変化してもループ特性が変化しないようにする必要がある。

一方、ＰＬＬ回路３０のループ特性は、そのＰＬＬ回路３０がオープンループのときの伝達関数Ｇ(ｓ)で決まる。すなわち、図１２において、可変分周回路３２から位相比較回路３３に至る信号ラインをＸ点でカットしてＰＬＬ回路３０をオープンループとし、位相比較回路１３に入力端（基準信号ＳREFの入力端）から可変分周回路３２の出力端（分周信号の出力端）までの伝達関数Ｇ(ｓ)を求めると、図１１に示す(1)式となる。

したがって、発振周波数ｆVCOを変更するために、分周比Ｎを変更すると、伝達関数Ｇ(ｓ)が変化し、その結果、ＰＬＬ回路３０の安定度や位相ノイズが変化してしまう。しかも、テレビ受像機において、フロントエンド回路をＩＣ化するとともに、１つのＩＣで、各国のテレビ放送に対応できるようにした場合、そのオンチップ化したＰＬＬ回路の発振周波数ｆVCOの変化範囲はかなり広くなり、分周比Ｎの変化範囲がかなり広くなる。このため、ＰＬＬ回路３０の安定度や位相ノイズがより悪化しやすくなる。

そこで、第１の補償方法として、分周比Ｎを参照し、(1)式において、その参照した分周比Ｎに比例してチャージポンプ回路３４のチャージポンプ電流ＩCPを変更し、伝達関数Ｇ(ｓ)の変化を抑えることが考えられている（例えば、特許文献１および２）。

また、第２の補償方法として、ＶＣＯ３１の発振周波数ｆVCOが、ループフィルタ３５の出力電圧ＶC、すなわち、ＶＣＯ３１の制御電圧ＶCに依存するので、その制御電圧ＶCをモニタし、この制御電圧ＶCにしたがって、チャージポンプ電流ＩCPを制御する方法もある（例えば、特許文献３）。

さらに、第３の補償方法として、チャージポンプ電流ＩCPの算出時、ＰＬＬ回路３０をいったんオープンループとし、制御電圧ＶCに対するＶＣＯ３１の発振周波数ｆVCOを周波数カウンタにより計測して制御感度ＫVCOを実測し、この実測結果の制御感度ＫVCOからチャージポンプ電流ＩCPを求める方法も考えられている（例えば、非参考文献１）。

これらの方法によれば、(1)式において、分周比ＮあるいはＶＣＯ３１の発振周波数ｆVCOに対応してチャージポンプ電流ＩCPが変更されるので、伝達関数Ｇ(ｓ)を安定化することができ、その結果、ＰＬＬ回路３０のループ特性を安定化することができる。

なお、先行技術文献として例えば以下のものがある。
特許第２８４２８４７号明細書 特開２００１−１５６６２９号公報 特開平１１−３０８１０１号公報 "A Fully Integrated 0.13-um CMOS Digital Low-IF DBS Satellite Tuner Using a Ring Oscillator-Based Frequency Synthesizer", IEEE JSSC, pp.967-982, Vol.42, No.5, MAY 2007

上記の補償方法によれば、(1)式において、分周比ＮあるいはＶＣＯ３１の発振周波数ｆVCOに対応してチャージポンプ電流ＩCPが変更されるので、伝達関数Ｇ(ｓ)が安定化され、その結果、ＰＬＬ回路３０のループ特性が安定化されるはずである。

しかし、上記の第１および第２の補償方法においては、(1)式からも明らかなように、ＰＬＬ回路３０のループ特性を決定する要素のうち、分周比Ｎ、つまり、ＶＣＯ３１の発振周波数ｆVCOと、チャージポンプ電流ＩCPにのみ着目したものであり、ループ特性を決める他の要素であるＶＣＯ３１の制御感度ＫVCOおよびループフィルタ３５のインピーダンスＺPは一定と仮定している。

このため、ＶＣＯ３１やループフィルタ３５の構成素子のばらつき、温度変化、経年変化などにより、実際には、ＰＬＬ回路３０のループ特性が変化してしまう。

また、最近のように、ＶＣＯ３１をＩＣにオンチップ化する場合には、ＶＣＯ３１の可変容量ダイオード（いわゆるバリキャップ）もＩＣ化することが求められる。そして、テレビ受信用のフロントエンド回路などにおいては、可変容量ダイオードとして、容量（静電容量）の制御範囲の狭いＰＮ接合型ではなく、制御範囲の広いＭＯＳ型が用いられることが多い。

しかし、ＭＯＳ型可変容量ダイオードは、制御電圧と容量との関係が非線形なので、制御電圧によって制御感度ＫVCOが大きく変化してしまう。特に制御電圧を広い範囲で使用する場合には、その非線形性はループ特性に大きな影響を与えてしまう。つまり、このような場合には、従来の制御方法ではもはやループ特性を一定に保つことができない。

また、ＶＣＯ３１をオンチップ化した場合、ＭＯＳ型可変容量ダイオードを使用しても、必要な発振周波数範囲をカバーできないときには、キャパシタバンクの構成とする方法がある。すなわち、例えば図１４に示すように、本来の可変容量ダイオードＣDに対して、コンデンサＣ0〜Ｃnおよびスイッチ回路Ｓ0〜Ｓnの直列回路を並列接続して総合容量Ｃを構成する。そして、スイッチ回路Ｓ0〜Ｓnを選択的にオンオフ制御して総合容量Ｃを変更するとともに、可変容量ダイオードＣDの容量を変更して発振周波数ｆVCOを変更するものである。

この場合には、コンデンサＣ0〜Ｃnの容量が可変容量ダイオードＣDの制御電圧ＶCに関係しないので、コンデンサＣ0〜Ｃnの組み合わせにより制御感度ＫVCOが異なってしまい、この結果、制御感度ＫVCOを考慮することなくループ特性を一定に保つことは、より難しくなる。また、ＶＣＯ３１の制御電圧ＶC（可変容量ダイオードＣDの制御電圧）をモニタしても発振周波数ｆVCOを検出できないので、例え制御感度ＫVCOが一定であっても制御電圧ＶCだけでははチャージポンプ電流ＩCPの制御はできない。

その点、第３の補償方法の場合には、制御感度ＫVCOを実測してチャージポンプ電流ＩCPを設定するので、チャージポンプ電流ＩCPを適切に設定することができる。しかし、この方法の場合にも、周囲温度によるＶＣＯ３１の制御感度ＫVCOの変化に対応できない。また、制御感度ＫVCOを測定する場合には、ＰＬＬ回路３０をいったんオープンループにする必要があり、このとき、ＰＬＬ回路３０を使用できなくなるので、放送を連続して受信するフロントエンド回路や受信機などには、この第３の方法は許されない。

この発明は、以上のような問題点を解決しようとするものである。

本発明によれば、第１入力端子に印加された第１入力信号と第２入力端子に印加された第２入力信号との位相を比較して位相差信号を出力する位相比較回路と、上記位相比較回路から出力された上記位相差信号に基づいてチャージポンプ信号を出力するチャージポンプ回路と、上記チャージポンプ回路に接続され、上記チャージポンプ回路の出力信号を出力または非出力するためオン・オフ動作する第１のスイッチ回路と、入力された信号の直流分を取り出すループフィルタと、上記ループフィルタの出力電圧に応じた発振周波数の信号を生成する電圧制御型発振回路と、上記電圧制御型発振回路の発振出力信号を所定の分周比で分周し、当該分周した信号を上記位相比較回路の上記第２入力端子に印加する分周回路と、制御手段と、上記電圧制御型発振回路の上記発振出力信号の発振周波数を検出する周波数検出手段と、出力電圧を変化させることが可能な基準電圧発生手段と、上記基準電圧発生手段に接続され、上記基準電圧発生手段からの出力電圧を出力または非出力するためオン・オフ動作する第２のスイッチ回路と、上記電圧制御型発振回路に印加される制御電圧の大きさを測定する電圧測定回路と、を有するＰＬＬ回路であって、
上記ループフィルタは、入力端子が上記第１のスイッチ回路および上記第２のスイッチ回路に接続されており、出力端子が上記電圧制御型発振回路の入力端子に接続されており、
上記制御手段は、
当該ＰＬＬ回路の特性を測定するとき、
上記第１のスイッチ回路をオフ動作させ、
上記第２のスイッチ回路をオン動作させて当該第２のスイッチ回路を介して上記基準電圧発生手段から上記ループフィルタに基準の電圧値を変化させた制御信号を印加し、 上記基準の電圧値を変化させたことに対応して変化する上記電圧制御型発振回路の発振出力信号を上記周波数検出手段が検出した信号を入力する処理を上記基準の制御信号の電圧値を変化させて複数回行い、
上記周波数検出手段が検出した上記複数の信号の相互の差分を対応する上記基準の電圧値の制御信号の制御感度としてメモリに記憶し、
当該ＰＬＬ回路の動作のとき、
上記第２のスイッチ回路をオフ状態にし、
上記第１のスイッチ回路をオン状態にして当該第１のスイッチ回路を介して上記チャージポンプ回路から上記ループフィルタに上記チャージポンプ回路の出力信号を印加させ、
上記電圧測定回路で測定した電圧に対応する、上記メモリに記憶された上記電圧制御型発振回路に印加される電圧信号に対応した前記制御感度に上記分周回路の上記分周比を乗じた値として規定される上記チャージポンプ回路のチャージポンプの制御電流を上記チャージポンプ回路に印加して上記チャージポンプ回路から出力されるチャージポンプ出力信号を制御する、
ＰＬＬ回路が提供される。

この発明によれば、ＶＣＯの制御感度が製造プロセスによりばらついても、目的とするＰＬＬ特性を保持することができるとともに、そのとき、トリミングなどを行う必要がない。また、周囲温度が変化してもＰＬＬ回路の動作を停止させずにＰＬＬ回路のループ特性を規定値に制御・保持することができる。

さらに、定常動作をしているＰＬＬ回路に対して、外部から測定電圧などを印加しなくても、ＶＣＯの発振周波数や制御感度などを測定することができる。

〔１〕 テレビ受像機の回路例
まず、この発明を適用できるテレビ受像機の一例について説明する。この例におけるテレビ受像機は、各国のテレビ放送を、その放送形式にかかわらず受信できるようにした場合であり、フロントエンド回路と、ベースバンド回路とから構成されている。

そして、そのフロントエンド回路は、この例においては、それぞれの国のテレビ放送で使用されている周波数を、
(A) 46〜147ＭHz（ＶLバンド）
(B) 147〜401ＭHz（ＶHバンド）
(C) 401〜887ＭHz（Ｕバンド）
の３バンドに分割し、それぞれの受信バンドにおいて、周波数を目的とするチャンネルに対応して変更できるようにした場合である。

〔１−１〕 フロントエンド回路の例
図１において、鎖線で囲った部分１０が、そのフロントエンド回路を示し、これは１チップＩＣにＩＣ化されている。また、このＩＣ（フロントエンド回路）１０は、外部接続用の端子ピンＴ11〜Ｔ18を有する。

そして、テレビ放送の放送波信号がアンテナANTにより受信され、その受信信号が、端子ピンＴ11からスイッチ回路１１を通じてアンテナ同調回路１２Ａ〜１２Ｃに選択的に供給される。この場合、アンテナ同調回路１２Ａ〜１２Ｃは、上記(A)〜(C)項の受信バンドにそれぞれ対応するものであり、複数の同調用コンデンサをデジタルデータにしたがって選択的に接続して同調周波数を変更し、この結果、目的とする周波数（チャンネル）の受信信号に同調するように構成されている。

そして、これら同調回路１２Ａ〜１２Ｃから出力される受信信号が、高周波アンプ１３Ａ〜１３Ｃを通じ、さらに、段間同調回路１４Ａ〜１４Ｃを通じてスイッチ回路１５に供給される。この場合、同調回路１４Ａ〜１４Ｃも同調回路１２Ａ〜１２Ｃと同様に構成されているものであるが、同調回路１２Ａ〜１２Ｃ、１４Ａ〜１４Ｃの同調用コンデンサはＩＣ１０に内蔵され、同調用コイルはＩＣ１０に外付けとされている。さらに、スイッチ回路１５は、スイッチ回路１１と連動して切り換えられるものであり、したがって、スイッチ回路１５からは目的とする受信バンドの受信信号ＳRXが取り出される。そして、この取り出された受信信号ＳRXがミキサ回路１２Ｉ、１２Ｑに供給される。

また、外部から端子ピンＴ15を通じて信号形成回路３６に安定した周波数のクロック（周波数は１〜２ＭHz程度）が供給されて基準周波数ｆREFの信号ＳREFが形成され、この信号ＳREFがＰＬＬ回路３０に基準信号として供給される。

このＰＬＬ回路３０の詳細は後述するが、定常時には図１２により説明したように動作するものである。そして、上記(A)〜(C)項に示した広い範囲の受信周波数に対応するため、ＶＣＯ３１およびその周辺回路が例えば図３に示すように構成されている。

すなわち、ＶＣＯ３１として、発振周波数帯域が互いに異なるＶＣＯ３１Ａ〜３１Ｃが設けられ、ループフィルタ３５の出力電圧ＶCがＶＣＯ３１Ａ〜３１Ｃにそれらの発振周波数の制御電圧として供給される。そして、ＶＣＯ３１Ａ〜３１Ｃの発振信号がスイッチ回路３１Ｓにより受信周波数に対応して選択的に取り出され、この取り出された発振信号が、ＶＣＯ３１の発振信号ＳVCOとして可変分周回路３２に供給される。

したがって、スイッチ回路３１ＳによりＶＣＯ３１Ａ〜３１Ｃが選択的に有効になるので、ＶＣＯ３１としての見掛けの発振周波数範囲が拡大されたことになり、上記(A)〜(C)項に示した受信周波数に対応することができる。

なお、以後の説明においては、簡単のため、特に断らない限り、ＶＣＯ３１Ａ〜３１Ｃおよびスイッチ回路３１ＳをＶＣＯ３１で代表して示す。

そして、この場合、ＶＣＯ３１の発振周波数ｆVCOは、上述のように、
ｆVCO＝Ｎ・ｆREF ・・・ (11)
となるので、システム制御用のマイクロコンピュータ（図示せず）により分周比Ｎを制御すれば、ＶＣＯ３１の発振周波数ｆVCOを変更することができる。例えば、発振周波数ｆVCOは、受信バンドおよび受信周波数（受信チャンネル）に対応して1.8〜3.6ＧHzとされる。

そこで、スイッチ回路３１Ｓから取り出された信号ＳVCOが可変分周回路３７に供給されて１／Ｍ（例えば、Ｍ＝２、４、８、16、32）の周波数に分周され、この分周信号が分周回路３８に供給されて1/2の周波数で、かつ、位相が互いに直交する分周信号ＳLOI、ＳLOQに分周され、これら信号ＳLOI、ＳLOQがミキサ回路２１Ｉ、２１Ｑに局部発振信号として供給される。

ここで、
ｆLO：局部発振信号ＳLOI、ＳLOQの周波数
とすれば、
ｆLO＝ｆVCO／（２Ｍ）
＝Ｎ・ｆREF／（２Ｍ）
＝ｆREF・Ｎ／（２Ｍ） ・・・ (12)
となる。したがって、分周比Ｍ、Ｎを変更することにより、局部発振周波数ｆLOを、所定の周波数ステップで広い範囲にわたって変更することができる。例えば、上記(A)〜(C)項に対応して、ｆLO＝28.125〜900ＭHとされる。

また、
ＳRX：受信を希望する受信信号
ＳUD：イメージ妨害信号
とし、簡単のため、
ＳRX＝ＥRX・sinωRXｔ
ＥRX：受信信号ＳRXの振幅
ωRX＝２πｆRX
ｆRX：受信信号ＳRXの中心周波数
ＳUD＝ＥUD・sinωUDｔ
ＥUD：イメージ妨害信号ＳUDの振幅
ωUD＝２πｆUD
ｆUD：イメージ妨害信号ＳUDの中心周波数
とする。

さらに、局部発振信号ＳLOI、ＳLOQについて、
ＳLOI＝ＥLO・sinωLOｔ
ＳLOQ＝ＥLO・cosωLOｔ
ＥLO：信号ＳLOI、ＳLOQの振幅
ωLO＝２πｆLO
とする。

ただし、このとき、
ωIF＝２πｆIF
ｆIF：中間周波数。例えば、４〜5.5ＭHz（放送方式により変更する）
とすれば、アッパーヘテロダイン方式の場合には、
ｆRX＝ｆLO−ｆIF
ｆUD＝ｆLO＋ｆIF
である。

したがって、ミキサ回路２１Ｉ、２１Ｑからは、次のような信号ＳIFI、ＳIFQが出力される。すなわち、
ＳIFI＝（ＳRX＋ＳUD）×ＳLOI
＝ＥRX・sinωRXｔ×ＥLO・sinωLOｔ
＋ＥUD・sinωUDｔ×ＥLO・sinωLOｔ
＝α｛cos（ωRX−ωLO）ｔ−cos（ωRX＋ωLO）ｔ｝
＋β｛cos（ωUD−ωLO）ｔ−cos（ωUD＋ωLO）ｔ｝
ＳIFQ＝（ＳRX＋ＳUD）×ＳLOQ
＝ＥRX・sinωRXｔ×ＥLO・cosωLOｔ
＋ＥUD・sinωUDｔ×ＥLO・cosωLOｔ
＝α｛sin（ωRX＋ωLO）ｔ＋sin（ωRX−ωLO）ｔ｝
＋β｛sin（ωUD＋ωLO）ｔ＋sin（ωUD−ωLO）ｔ｝
α＝ＥRX・ＥLO／２
β＝ＥUD・ＥLO／２
の信号ＳIFI、ＳIFQが取り出される。

そして、これら信号ＳIFI、ＳIFQが、映像中間周波信号および音声中間周波信号の占有帯域幅（例えば、６〜８ＭHz）に比べて広帯域のローパスフィルタ２２に供給され、この結果、ローパスフィルタ２２において、和の角周波数（ωRX＋ωLO）、（ωUD＋ωLO）の信号成分（および局部発振信号ＳLOI、ＳLOQ）が除去され、ローパスフィルタ２２からは、
ＳIFI＝α・cos（ωRX−ωLO）ｔ＋β・cos（ωUD−ωLO）ｔ
＝α・cosωIFｔ＋β・cosωIFｔ ・・・ (13)
ＳIFQ＝α・sin（ωRX−ωLO）ｔ＋β・sin（ωUD−ωLO）ｔ
＝−α・sinωIFｔ＋β・sinωIFｔ ・・・ (14)
が取り出される。

そして、これら信号ＳIFI、ＳIFQが、後述する振幅位相補正回路２３を通じて複素バンドパスフィルタ（ポリフェイズ・バンドパスフィルタ）２４に供給される。この複素バンドパスフィルタ２４は、
(a) バンドパスフィルタの周波数特性を有する。
(b) 信号ＳIFIと信号ＳIFQとの間に、90°の位相差を与える。
(c) 周波数軸上において、零周波数に対して対称の周波数ｆ0と周波数−ｆ0とを中心周波数とする２つのバンドパス特性を有するものであり、入力信号の相対位相によりこれを選択することができる。
の特性を有するものである。

したがって、複素バンドパスフィルタ２４において、上記(b)、(c)項により信号ＳIFQが信号ＳIFIに対して90°遅相され、
ＳIFI＝α・cosωIFｔ＋β・cosωIFｔ ・・・ (15)
ＳIFQ＝−α・sin（ωIFｔ−90°）＋β・sin（ωIFｔ−90°）
＝α・cosωIFｔ−β・cocωIFｔ ・・・ (16)
とされる。つまり、信号ＳIFIと、信号ＳIFQとの間では、信号成分α・cosωIFｔは互いに同相であり、信号成分β・cocωIFｔは互いに逆相である。

そして、この信号ＳIFI、ＳIFQがレベル補正用のアンプ２５に供給されて信号ＳIFIと信号ＳIFQとが加算され、レベル補正アンプ２５からは以下のような信号ＳIFが取り出される。

すなわち、
ＳIF＝ＳIFI＋ＳIFQ
＝２α・cosωIFｔ
＝ＥRX・ＥLO・cosωIFｔ ・・・ (17)
が取り出される。

この取り出された信号ＳIFは、信号ＳRXをアッパーヘテロダイン方式で受信したときの中間周波信号にほかならない。そして、この中間周波信号ＳIFには、イメージ妨害信号ＳUDは含まれていない。なお、振幅位相補正回路２３は、この(17)式が十分に成立するように、すなわち、イメージ妨害信号ＳUDが最小となるように、信号SIFI、ＳIFQの振幅および位相を補正するためのものである。

さらに、このとき、レベル補正用のアンプ２５において、放送方式の違いにより信号ＳIFI、ＳIFQのレベルが異なっても、後述するＡＧＣ特性（特に、ＡＧＣの開始レベル）などが変化しないように、信号ＳIFのレベルが補正される。

そして、この中間周波信号ＳIFが、ＡＧＣ用の可変利得アンプ２６を通じ、さらに、直流分のカット用およびエリアジング用のバンドパスフィルタ２７を通じて端子ピンＴ12に出力される。

したがって、分周比Ｍ、Ｎを変更すれば、(12)式にしたがって目的とする周波数（チャンネル）を選択することができ、端子ピンＴ12に出力された中間周波信号ＳIFを放送方式に対応して復調すれば、目的とする放送を視聴することができることになる。

こうして、このフロントエンド回路１０のよれば、(A)〜(C)項における46〜887ＭHzという広い周波数範囲に対して、１チップＩＣで対応できる。また、広い周波数範囲に対して妨害特性を低下させることなく、より少ない部品点数で、フロントエンド回路１０を実現できる。さらに、デジタル放送およびアナログ放送の放送方式の違いや、世界的な地域による放送方式の違いに対して、１つのフロントエンド回路１０で対応することができる。

また、クロック信号の高調波などによる受信妨害が少なくなり、結果として受信感度が上昇する。さらに、ＰＬＬ回路３０は、ループフィルタ３５の素子Ｃ11、Ｃ12、Ｒ11を除き、すべてのオンチップ化ができるので、外乱に強く、妨害発生の少ないＰＬＬ回路とすることができる。また、高周波アンプ１３Ａ〜１３Ｃには、同調回路１４Ａ〜１４Ｃがそれぞれ接続されるだけなので、負荷が軽く、高周波アンプ１３Ａ〜１３Ｃを低歪みとすることができる。

〔１−１−１〕 ＡＧＣの例
図２に示すベースバンド処理回路（詳細は後述する）において、ＡＧＣ電圧ＶAGCが形成され、このＡＧＣ電圧ＶAGCが端子ピンＴ14を通じてＡＧＣ用の可変利得アンプ２６にその利得の制御信号として供給される。したがって、これにより中間周波段のＡＧＣが行われる。

また、例えば、目的とする受信信号ＳRXのレベルが大きすぎたり、受信信号ＳRXに大きなレベルの妨害波信号が混在している場合には、上記の中間周波段のＡＧＣでは対応しきれなくなる。そこで、ローパスフィルタ２２から出力される信号ＳIFI、ＳIFQがレベル検出回路４１に供給され、ＡＧＣ用の可変利得アンプ２６においてＡＧＣを行う以前の信号ＳIFI、ＳIFQのレベルが所定値を越えたか否かが検出される。

そして、この検出信号と、端子ピンＴ14のＡＧＣ電圧ＶAGCとが加算回路４２に供給され、その加算出力が形成回路４３に供給されて遅延ＡＧＣ電圧ＶDAGCが形成され、この遅延ＡＧＣ電圧ＶDAGCが高周波アンプ１３Ａ〜１３Ｃに利得の制御信号として供給され、遅延ＡＧＣが行われる。

したがって、希望する受信信号の強さと、受信を希望しない多くの信号の強さとのＤ／Ｕから最適なＡＧＣ動作ができるので、デジタル放送とアナログ放送、あるいはそれらが混在していても、希望する放送を良好に受信することができる。

〔１−１−２〕 テスト用・調整用電圧の例
ローパスフィルタ２２から出力される信号ＳIFI、ＳIFQがリニア検波回路４４に供給され、検波および平滑されることにより信号ＳIFI、ＳIFQのレベルを示す直流電圧Ｖ44とされ、この電圧Ｖ44が端子ピンＴ13に出力される。

この端子ピンＴ13に出力された直流電圧Ｖ44は、フロントエンド回路１０のテスト時や調整時などに使用される。例えば、入力信号（受信信号）のレベルを広い周波数範囲にわたってチェックするときに使用することができ、すなわち、狭帯域の中間周波フィルタを通した出力と違い、アンテナ端子ピンＴ11からミキサ回路２１Ｉ、２１Ｑまでの信号ラインについて広帯域の減衰特性を直接チェックすることができる。

また、アンテナ同調回路１２Ａ〜１２Ｃおよび段間同調回路１４Ａ〜１４Ｃを調整する場合には、入力テスト信号をアンテナ端子ピンＴ11に加え、端子ピンＴ14に供給されるＡＧＣ電圧ＶAGCを所定値に固定すれば、直流電圧Ｖ44の変化からトラッキング調整を行うことができる。さらに、フロントエンド回路１０の各機能の調整や特性の測定を行うためのデータは、端子ピンＴ16を通じて不揮発性メモリ５１に保存しておき、必要なときにそれぞれの回路に供給することができる。

〔１−１−３〕 初期設定
上述の複素バンドパスフィルタ２４の中心周波数および通過帯域幅、振幅位相補正回路２３の補正量、レベル補正用アンプ２５の利得は、受信するテレビ放送の放送方式に対応する必要があるので、可変とされるとともに、外部から設定できるようにされている。例えば、複素バンドパスフィルタ２４の中心周波数は3.8〜5.5ＭHz、通過帯域は5.7〜８ＭHzの範囲で可変とされている。

そして、組み立て時や工場出荷時などに、これら回路２３〜２５の設定値が、端子ピンＴ16から不揮発性メモリ５１に書き込まれる。また、同調回路１２Ａ〜１２Ｃ、１４Ａ〜１４Ｃのトラッキング用のデータ（同調周波数を微調整するデータ）や定電圧回路５３の出力電圧を微調整するデータも、同様に端子ピンＴ16から不揮発性メモリ５１に書き込まれる。したがって、それぞれの回路の特性を、受信するテレビ放送の放送方式に対応したものに設定することができる。

なお、分周回路３８からミキサ回路２１Ｉ、２１Ｑに供給される信号ＳLOI、ＳLOQを上述とは逆にすると、(17)式は
ＳIF＝ＳIFI＋ＳIFQ
＝−２β・cosωIFｔ
＝ＥUD・ＥLO・cosωIFｔ
となるので、端子ピンＴ13にはイメージ妨害信号ＳUDが取り出されることになる。したがって、このときのイメージ妨害信号ＳUDが最小となるように、振幅位相補正回路２３を調整し、その調整データを不揮発性メモリ５１に書き込んでおくことになる。

〔１−１−４〕 使用時の動作
このＩＣ１０を使用した受信機の電源が投入されたときも、不揮発性メモリ５１の設定値がバッファメモリ５２にコピーされ、このコピーされた設定値が回路１２Ａ〜１２Ｃ、１４Ａ〜１４Ｃ、２３〜２５、５３のそれぞれにデフォルト値として供給される。

そして、ユーザがチャンネルを選択したときには、そのためのデータが、システム制御用のマイクロコンピュータ（図示せず）から端子ピンＴ17を通じてバッファメモリ５２に供給されていったん保存され、この保存されたデータがスイッチ回路１１、１５、同調回路１２Ａ〜１２Ｃ、１４Ａ〜１４Ｃ、ＰＬＬ回路３０に供給され、目的とするチャンネル（周波数）を含む受信バンドが選択されるとともに、その選択された受信バンドにおいて、目的とするチャンネルが選択される。

〔１−１−５〕 まとめ
図１に示すフロントエンド回路１０によれば、(A)〜(C)項に示すように、46〜887ＭHzの周波数帯におけるテレビ放送を受信することができる。そして、そのとき、複素バンドパスフィルタ２４の中心周波数および通過帯域幅が可変とされているの、国内の地上デジタルテレビ放送や地上アナログテレビ放送だけでなく、国外のデジタルテレビ放送やアナログテレビ放送にも対応できる。

〔１−２〕 ベースバンド処理回路の例
図２は、ベースバンド処理回路の一例を示し、これはフロントエンド回路１０から出力される中間周波信号ＳIFを処理してカラー映像信号および音声信号を出力するものである。すなわち、図２において、鎖線で囲った部分６０が、そのベースバンド処理回路を示し、これは１チップＩＣにＩＣ化されている。また、このＩＣ（ベースバンド処理回路）６０は、外部接続用の端子ピンＴ61〜Ｔ67を有する。

そして、フロントエンド回路１０の端子ピンＴ12から出力された中間周波信号ＳIFが、端子ピンＴ61を通じてＡ／Ｄコンバータ回路６１に供給されてデジタル中間周波信号にＡ／Ｄ変換され、このデジタル中間周波信号ＳIFがフィルタ６２に供給されて不要な周波数成分を除去される。

そして、デジタルテレビ放送の受信時には、フィルタ６２からのデジタル中間周波信号ＳIFが復調回路６３に供給されてベースバンドのデジタル信号が復調されて取り出され、この復調出力がエラー訂正回路６４に供給されてエラー訂正されたデータストリームとされ、このデータストリームが端子ピンＴ62に出力される。したがって、この端子ピンＴ62の信号を、その放送方式にしたがってデコードすれば、もとのカラー映像信号および音声信号を得ることができる。

また、アナログテレビ放送の受信時には、フィルタ６２からのデジタル中間周波信号ＳIFが映像中間周波フィルタ７１に供給されてデジタル映像中間周波信号が取り出され、この信号がゴースト除去回路７２においてゴースト成分が除去されてから復調回路７３に供給されてデジタルカラー映像信号が復調される。そして、このデジタ信号がＤ／Ａコンバータ回路７４に供給されてアナログカラー映像信号にＤ／Ａ変換され、このカラー映像信号が端子ピンＴ63に出力される。

さらに、アナログテレビ放送の受信時には、フィルタ６２からのデジタル中間周波信号ＳIFが音声中間周波フィルタ８１に供給されてデジタル音声中間周波信号が取り出され、この信号が復調回路８２に供給されてデジタル音声信号が復調される。そして、このデジタ音声信号がＤ／Ａコンバータ回路８４に供給されて左および右チャンネルの音声信号にＤ／Ａ変換され、これら音声信号が端子ピンＴ64、Ｔ65に出力される。

また、ＡＧＣ電圧形成回路９１においてＡＧＣ電圧ＶAGCが形成され、このＡＧＣ電圧ＶAGCが端子ピンＴ67に出力されてフロントエンド回路１０の端子ピンＴ14に供給され、上記のように中間周波段のＡＧＣおよび高周波段の遅延ＡＧＣが行われる。

さらに、クロック形成回路９２において、所定の周波数のクロックが形成され、このクロックがベースバンド処理回路６０の各部に供給されるとともに、端子ピンＴ66を通じて、さらに、フロントエンド回路１０の端子ピンＴ15を通じて信号形成回路３４に供給される。

したがって、クロックの高調波などによる受信妨害が少なくなり、結果として受信感度が上昇する。

〔２〕 この発明に使用できるＶＣＯ３１について
〔２−１〕 ＶＣＯ３１の発振周波数ｆVCOおよび制御感度ＫVCOの温度特性について
図４Ａは、ＶＣＯ３１の制御電圧ＶCと発振周波数ｆVCOとの特性の測定結果の一例を示し、図４Ｂは、制御電圧ＶCと制御感度ＫVCO（＝ΔｆVCO／ΔＶC）との特性の測定結果の一例を示す。なお、どちらも、周囲温度Ｔをパラメータとし、太線がＴ＝25℃のときの特性、細線がＴ＝90℃のときの特性である。

そして、図４Ａにおいて、Ｔ＝25℃の場合に、ｆVCO＝3200ＭHzにロックさせたとき、ＶC≒1.06Ｖである。そして、周囲温度がＴ＝90℃に上昇すると、ＶC≒1.15Ｖに変化する。しかし、図４Ｂによれば、周囲温度Ｔに変化があっても、制御感度ＫVCOはあまり変化することがなく、極大値付近でも、ＶC＝1.06ＶのときＫVCO≒206ＭHz／Ｖ、ＶC＝1.15ＶのときＫVCO≒220ＭHzである。

つまり、周囲温度Ｔに対する制御感度ＫVCOを補正するとき、その周囲温度Ｔにかかわらず、制御感度ＫVCOの補正特性は同一のもので代用しても、その補正誤差は十分に小さく、実用上問題ない。したがって、例えばＴ＝25℃における制御感度ＫVCOの特性を取得して保持しておき、周囲温度Ｔが変化したとき、その保持しておいた制御感度ＫVCOから制御感度ＫVCOの補正をすればよいことになる。

ただし、図４Ｂによれば、制御感度ＫVCOは制御電圧ＶCに依存して大きく変化し、ＶC＝1.0〜1.5Ｖにおいて、制御感度ＫVCOが極大となっている。したがって、例えば、ＶC＝1.0〜1.5Ｖのときの制御感度ＫVCOを想定し、この制御感度ＫVCOからチャージポンプ電流ＩCPを設定すると、ＶC＝1.0〜1.5Ｖ以外のときには、制御感度ＫVCOが低く、ループゲインが減少してしまい、所望の特性を得ることができなくなる。

以上のことから、周囲温度Ｔに変化があった場合には、制御電圧ＶCを測定して制御感度ＫVCOに変換し、この制御感度ＫVCOからチャージポンプ電流ＩCPを計算して再設定すれば、ループ特性を一定に保つことができることになる。

つまり、制御電圧ＶCを変数とする制御感度ＫVCOのデータテーブル、すなわち、図４Ｂと相補の特性のデータテーブルを用意しておき、このデータテーブルを参照して周囲温度Ｔの変化に対応してチャージポンプ電流ＩCPを補正すればよいことになる。このようにすれば、ＰＬＬ回路３０の動作を停止させなくても、チャージポンプ電流ＩCPを補正して周囲温度Ｔに対する制御感度ＫVCOを補正することができる。

このとき、ＰＬＬ回路３０の動作を停止させる必要がないので、放送を連続して受信することができる。また、周囲温度Ｔの変化を検出する機能がない場合には、定期的に制御電圧ＶＣを測定してチャージポンプ電流ＩCPを計算・設定すればよい。

なお、ＶＣＯ３１に可変容量ダイオード（いわゆるバリキャップ）に代えてＭＯＳ型可変容量ダイオードを使用した場合も発振周波数ｆVCOは同様に変化するので、同様の補正方法とすることができる。

〔２−２〕 制御感度ＫVCOの温度変化の小さいことについての考察
ここでは、図４Ｂに示すように、制御感度ＫVCOの温度変化が小さいことについて考察する。ＬＣ型発振回路における発振周波数ｆVCOは、周知のように、
ｆVCO＝１／（２π√(ＬＣ)）
Ｌ：共振回路のインダクタンス
Ｃ：共振回路の静電容量
で示される。

したがって、ＶＣＯ３１を広帯域のＬＣ型発振回路により構成した場合、その共振用の静電容量は、図１４における総合容量Ｃとなる。

そして、発振周波数ｆVCOの温度依存性は、主に容量Ｃの変化によるものと考えられる。さらに、容量Ｃは、可変容量ダイオードＣDおよびコンデンサＣ0〜Ｃn（図１４）と、配線などの寄生容量とを含むが、静電容量Ｃの温度変化は、可変容量ダイオードＣDおよびコンデンサＣ0〜Ｃnの寄生容量（ＰＮ接合容量）の変化が主であると考えられる。

しかし、可変容量ダイオードＣDおよびコンデンサＣ0〜Ｃnの寄生容量は、もともと制御電圧ＶCに対して感度を持たない。したがって、図４Ｂに示すように、制御感度ＫVCOの特性も周囲温度Ｔによってあまり変化することがない。

以上は、ＬＣ型発振回路について説明したが、同様なことはリングオシレータについても言える。したがって、ＶＣＯ３１はＬＣ型に制約されないことになる。

〔２−３〕 ＶＣＯ３１の構成例
上述を考慮して、ＶＣＯ３１（ＶＣＯ３１Ａ〜３１Ｃ）は、例えば図４に示すようにＬＣ型に構成されるとともに、その共振回路の共振容量Ｃは、図１４と同様、可変容量ダイオードＣDと、４つの（ｎ＝３）コンデンサＣ0〜Ｃ3およびスイッチ回路Ｓ0〜Ｓ3の直列回路とが並列接続されて構成される。なお、このとき、
Ｃ0＝基準値
Ｃ1＝２・Ｃ0
Ｃ2＝４・Ｃ0
Ｃ3＝８・Ｃ0
とされる。

したがって、スイッチ回路Ｓ0〜Ｓ3のオンオフの組み合わせにより、共振容量Ｃは、
Ｃ＝ＣD（最小値）
Ｃ＝ＣD＋Ｃ0
Ｃ＝ＣD＋２・Ｃ0
・・・
Ｃ＝ＣD＋15・Ｃ0（最大値）
のように、最小値から最大値まで、容量Ｃ0を変化単位として16ステップに変化することになる。また、それぞれのステップにおいて、可変容量ダイオードＣDの容量ＣDを制御電圧ＶCにより制御できることになる。

この結果、スイッチ回路Ｓ0〜Ｓ3のオンオフの組み合わせと、制御電圧ＶCの変更とにより、ＶＣＯ３１Ａ〜３１Ｃのそれぞれにおいて、必要な発振周波数ｆVCOを得ることができることになる。

図８は、制御電圧ＶCと、発振周波数ｆVCOとの関係の測定例を示し、コンデンサＣ0〜Ｃ3の接続の組み合わせ（スイッチ回路Ｓ0〜Ｓ3のオンオフ）をパラメータとした場合である。また、この場合、上方の16本の曲線（実線図示）がＶＣＯ３１Ａの特性を示し、
中方の16本の曲線（破線図示）がＶＣＯ３１Ｂの特性を示し、下方の16本の曲線（実線図示）がＶＣＯ３１Ｃの特性を示す。

この図８からも明らかなように、ＶＣＯ３１Ａ〜３１Ｃの切り換えと、コンデンサＣ0〜Ｃ3の組み合わせおよび可変容量ダイオードＣDの容量制御とにより、ＶＣＯ３１として必要な発振周波数ｆVCO（＝1800〜3600ＭHz）を得ることができることがわかる。

また、制御電圧ＶCに対する発振周波数ｆVCOは、図４Ａにおける特性と同様の傾向を持つことも分かる。つまり、図８の特性曲線の傾きは制御感度ＫVCOを示すが、どの特性曲線においても、制御感度ＫVCOは、図４Ｂと同様、制御電圧ＶCの中央で極大となる。

〔３−１〕 ＰＬＬ回路３０の構成（その１）
図７は、この発明によるＰＬＬ回路３０の一例を示す。このＰＬＬ回路３０は、上述の〔２−１〕〜〔２−３〕に基づくものであり、ＶＣＯ３１がＶＣＯ３１Ａ〜３１Ｃから構成されるとともに、ｎ＝３の場合である。

そして、バッファメモリ５２から可変分周回路３２に、その分周比Ｎが供給されて設定される。また、制御回路３００が設けられ、バッファメモリ５２から制御回路３００に、上記(A)〜(C)の受信バンドを設定するバンド信号ＳBと、分周比Ｎが供給される。そして、制御回路３００からＶＣＯ３１に、(A)〜(C)項の受信バンドに対応してＶＣＯ３１Ａ〜３１Ｃを切り換える制御信号が供給される。

また、制御回路３００からチャージポンプ回路３４に、制御感度ＫVCOを制御する制御信号が供給され、チャージポンプ回路３４のチャージポンプ電流ＩCPが後述のように制御される。また、制御回路３００には、例えば図４Ｂに示す制御感度ＫVCOの特性のデータを保存するメモリ３０１が接続される。

なお、符号３０２はＤ／Ａコンバータ回路、符号３０３は、ＶＣＯ３１の発振周波数ｆVCOを検出（カウント）する周波数カウンタ、符号３０４はＡ／Ｄコンバータ回路である。また、スイッチ回路３１１、３１２が制御回路３００により制御される。

このような構成において、例えば、受信機の電源をオンにしたとき、ＶＣＯ３１の制御感度ＫVCOが測定される。すなわち、制御回路３００によりスイッチ回路３１１がオフとされるとともに、スイッチ回路３１２がオンとされる。また、制御回路３００により、ＶＣＯ３１は、例えばＶＣＯ３１Ａが選択される。

次に、制御回路３００からＤ／Ａコンバータ回路３０２に所定の制御データが供給されるとともに、そのＤ／Ａ変換出力がループフィルタ３５に供給され、ループフィルタ３５からは制御電圧ＶCが出力される。この制御電圧ＶCは、図４Ｂの制御感度特性を得るためのものであり、その最低電圧から最高電圧まで変化する。図４Ｂの場合であれば、その横軸に示すように、制御電圧ＶCは、０Ｖから2.5Ｖまで変化する。

そして、この制御電圧ＶCの変化につれてＶＣＯ３１の発振周波数ｆVCOが変化するので、その発振周波数ｆVCOが周波数カウンタ３０３により測定され、その測定された発振周波数ｆVCOを示すデータが制御回路３００に供給される。

こうして、制御回路３００により、制御電圧ＶCと、ＶＣＯ３１の発振周波数ｆVCOとの関係を示す特性（例えば図４Ａの特性）を得ることができるが、これから制御電圧ＶCと制御感度ＫVCOとの関係を示す特性（例えば、図４Ｂの特性）が算出され、この特性を示すデータがメモリ３０１に保存される。

具体的には、制御電圧ＶCとして、第ｉ番目（ｉ＝1〜max）の制御電圧ＶC(i)をＶＣＯ３１に供給するとともに、この制御電圧ＶC(i)におけるＶＣＯ３１の発振周波数ｆVCO(i)を測定する。次に、第（ｉ＋１）番目の制御電圧ＶC(i+1)をＶＣＯ３１に供給するとともに、この制御電圧ＶC(i+1)におけるＶＣＯ３１の発振周波数ｆVCO(i+1)を測定する。

ただし、
ΔＶC＝ＶC(i+1)−ＶC(i) ・・・ (31)
ＶC(i+1)＞ＶC(i)
とする。

以下同様の測定を繰り返すとともに、その測定ごとに
ＫVCO(i)＝ｆVCO(i)−ｆVCO(i+1)
で示される差分ＫVCO(i)を求める。このようにすれば、その差分ＫVCO(i)を制御電圧ＶC(i)における制御感度ＫVCOとすることができる。

したがって、この制御電圧ＶC(i)と制御感度ＫVCO(i)との１組をメモリ３０１にデータテーブルとして記憶しておけば、ＶＣＯ３１について、任意の制御電圧ＶCに対する制御感度ＫVCOを知ることができる。なお、この場合、そのデータテーブルに該当する制御電圧ＶCがないときには、最も近い前後の２点の制御感度ＫVCO(i)、ＫVCO(i+1)から内挿により制御感度ＫVCOを求めることができる。

そして、以上の処理は、ＶＣＯ３１Ａ〜ＶＣＯ３１Ｃのうち、実際の受信地（仕向地）で使用される局部発振周波数を形成するためのＶＣＯについて実行される。なお、受信地が変更になったなどの理由により、使用される局部発振周波数を他のＶＣＯにより形成する必要を生じた場合には、そのＶＣＯについて、同様の処理が再度実行される。

したがって、ＶＣＯ３１Ａ〜３１Ｃのうち、放送の受信に必要なＶＣＯについて、制御電圧ＶCと、制御感度ＫVCOとの関係を示す特性のデータが得られ、それらのデータがメモリ３０１にそれぞれ保存されることになる。

そして、制御感度ＫVCOの測定が終わると、スイッチ回路３１１がオンとされ、スイッチ回路３１２がオフとされて通常のＰＬＬ回路３０の構成とされ、ＰＬＬ動作が開始される。そして、ＰＬＬ回路３０がロックすると、Ａ／Ｄコンバータ回路３０４により、このときの制御電圧ＶCの大きさが測定され、これがメモリ３０１に作成されている上述のデータテーブルにより制御感度ＫVCOに変換される。

そして、この変換結果の制御感度ＫVCOと、このときの発振周波数ｆVCOに対応する分周比Ｎとから、
ＩCP・ＫVCO／Ｎ＝κ ・・・ (32)
κ：所定の一定値
となるように、チャージポンプ電流ＩCPが制御される。

この値κはＰＬＬ回路３０のループの帯域幅を決める定数であり、そのループの設計時あるいは事前の評価で決められているものであるが、不揮発性メモリ５１（図１）にデフォルト値として保持しておき、必要に応じて変更できるようにしておくこともできる。

したがって、ＰＬＬ回路３０の伝達関数Ｇ(ｓ)が分周比Ｎにかかわらず一定となるので、ＶＣＯ３１の発振周波数ｆVCO、言い換えれば、受信周波数にかかわらずＰＬＬ回路３０のループ特性が安定化される。

さらに、この受信時、周囲温度Ｔが変化すると、ＶＣＯ３１の発振周波数ｆVCOが変化するが、このとき、例えば図４ＡのＴ＝25℃やＴ＝90℃の特性曲線から明らかなように、その周波数変化をキャンセルするようにＶＣＯ３１の制御電圧ＶCが変化する。すると、その結果、例えば図４Ｂに示すように、制御感度ＫVCOが変化し、ＰＬＬ回路３０のループ特性が不安定になる。

しかし、図７のＰＬＬ回路３０においては、制御回路３００により、メモリ３０１に保存されている制御感度ＫVCOを示すデータ（例えば図４Ｂ）のうち、このときの制御電圧ＶCに対応するデータが取り出され、このデータがチャージポンプ回路３４にチャージポンプ電流ＩCPの制御信号として供給され、(1)式に示すオープンループの伝達関数Ｇ(ｓ)が制御感度ＫVCOにかかわらず一定となるように、(32)式にしたがって、チャージポンプ電流ＩCPの大きさが制御される。

したがって、ＰＬＬ回路３０の伝達関数Ｇ(ｓ)が周囲温度Ｔにかかわらず一定となるので、周囲温度ＴにかかわらずＰＬＬ回路３０のループ特性が安定になる。

こうして、図７に示すＰＬＬ回路３０によれば、受信周波数を変更するためにＶＣＯ３１の発振周波数ｆVCOを変更しても、すなわち、可変分周回路３２の分周比Ｎが変化しても、あるいはＶＣＯ３１の制御電圧ＶCが変化しても、チャージポンプ電流ＩCPが、(32)式にしたがって変化するので、ＰＬＬ回路３０がオープンループのときの伝達関数Ｇ(ｓ)は一定のままとなり、したがって、ＰＬＬ回路３０の安定度が変化することがない。

また、周囲温度Ｔが変化したときには、ＶＣＯ３１の発振周波数ｆVCOが変化するが、このときのＶＣＯ３１の制御電圧ＶCに対応して制御感度ＫVCOが変化し、この変化に対応してチャージポンプ電流ＩCPが(32)式にしたがって変化するので、結果として、ＰＬＬ回路３０の安定度が変化することがない。

図８は、図７に示すＰＬＬ回路３０の位相ノイズの分布特性の測定結果を示し、図８Ａは、ＶＣＯ３１の発振周波数ｆVCOだけに基づいてチャージポンプ電流ＩCPを変化させた場合、図８Ｂは、この発明によりＶＣＯ３１の制御感度ＫVCOも考慮してチャージポンプ電流ＩCPを変化させた場合である。

これらの図によれば、ＶＣＯ３１の制御感度ＫVCOも考慮してチャージポンプ電流ＩCPを変化させた場合（図８Ｂ）には、制御感度ＫVCOを考慮しない場合（図８Ａ）よりも、高域（破線で囲った部分）における位相ノイズが減少していることがわかる。すなわち、位相ノイズ特性が改善されている。したがって、これらの周波数領域も使用できることになる。

〔３−２〕 ＰＬＬ回路３０の構成（その２）
図９に示す例においては、ＰＬＬ回路３０が、基本的には図８のＰＬＬ回路３０と同様に構成される。そして、ＶＣＯ３１の発振信号ＳVCOが分周回路３０５に供給されて１／ｍ（ｍは正の整数）の周波数に分周され、この分周信号が周波数カウンタ３０３にカウント入力として供給される。また、図示はしないが、カウンタ３０３は、１ＭHzのパルスを１／ｍの周波数に分周した分周信号により、カウントのスタートおよびストップが制御される。つまり、カウンタ３０３は、周波数が１ＭHzのパルスの１サイクル期間におけるＶＣＯ３１の発振信号ＳVCOのサイクル数をカウントすることになる。

したがって、この場合には、カウンタ３０３のカウント値は、ＶＣＯ３１の発振周波数ｆVCOを、ＭHzを単位としてカウントした周波数となるので、カウンタ３０３のカウント値を周波数に変換する処理あるいは回路が不要となる。また、カウンタ３０３として高速のものを使用する必要もなくなる。

〔３−３〕 ＰＬＬ回路３０の構成（その３）
図１０に示す例においては、ＰＬＬ回路３０の可変分周回路３２として、マルチ・モジュラス型分周回路、例えばデュアル・モジュラス・プリスケーラを用いてパルス・スワロー型に構成した場合である。

すなわち、ＶＣＯ３１の発振信号ＳVCOが、プリスケーラ３２１に供給されて周波数が１／Ｑあるいは１／（１＋Ｑ）の信号に分周され、その分周信号が分周比Ｐのパルスカウンタ３２２および分周比Ｓのスワローカウンタ３２３に供給される。ただし、値Ｑ、Ｐ、Ｓは正の整数で、Ｓ＜Ｐである。

そして、スワローカウンタ３２３の出力が、スイッチ回路３１３を通じてプリスケーラに、その分周比Ｑ、（１＋Ｑ）の切り換え信号（モジュラス制御信号）として供給され、カウンタ３２３の出力が“０”のときには分周比は値Ｑ、“１”のときには分周比は値（１＋Ｑ）とされる。

また、パルスカウンタ３２２の出力が位相比較回路３３に比較入力として供給されるとともに、スワローカウンタ３２３にリセット信号として供給される。さらに、スイッチ回路３１３およびカウンタ３０３が制御回路３００により制御される。

このような構成において、定常時には、スワローカウンタ３２３の出力がスイッチ回路３１３を通じてプリスケーラ３２１に供給されているとする。また、スワローカウンタ３２３の出力は、あらかじめ設定された値Ｓまで入力をカウントしている期間は、“１”であり、値Ｓまでカウントすると、“０”となるとともに、カウント動作を停止する。そして、スワローカウンタ３２３は、パルスカウンタ３２２の出力によりリセットされるまで、その出力が“０”の状態を継続し、リセットされると、カウントを再開する。

そして、パルスカウンタ３２２はあらかじめ設定された値Ｐまでカウントすると、上記のリセットパルスを出力するとともに、自身にリセットをかけ、再び最初からカウントを始める。

また、Ｓ＜Ｐであるから、結果として、パルスカウンタ３２２は、スワローカウンタ３２３がカウント中のときは、プリスケーラ３２１の（１＋Ｑ）分周出力をカウントし、スワローカウンタ３２３がカウント停止中のときは、プリスケーラ３２１のＱ分周出力をカウントすることになる。

そして、定常時には、パルスカウンタ３２２から出力されるリセットパルスが可変分周回路３２としての分周出力（分周比Ｎ）となるので、定常時におけるトータルの分周比Ｎは、
Ｎ＝（Ｑ＋１）Ｓ＋Ｑ（Ｐ−Ｓ）
＝ＱＰ＋Ｓ
となる。したがって、値Ｐ、Ｓを選択することにより、分周比Ｎを「１」ずつ変更することができる。

図１０に示す例においては、プリスケーラ３２１に供給される分周比の制御信号が、スイッチ回路３１３により“０”とされ、プリスケーラ３２１の分周比は値Ｑとされている。したがって、周波数カウント中はパルススワローカウンタ３２の動作に関係なく、プリスケーラ３２１からは、振信号ＳVCOが１／Ｑに分周された信号が出力され、この分周信号がパルスカウンタ３２２に入力される。

このように、可変分周回路３２をパルス・スワロー型に構成した場合には、周波数カウント用のＱ分周回路を別個に必要とせず、プリスケーラ３２１の分周比を周波数測定時には固定値Ｑとして使用することにより兼用することができる。このように兼用することにより、ＶＣＯ３１の出力負荷が増加しない効果があり、回路規模の増加を抑えることもできる。なお、必要であれば、さらに固定の分周回路を後段に追加すればよい。

〔４〕 まとめ
上述のＰＬＬ回路３０によれば、ＶＣＯ３１の制御感度ＫVCOが、ＩＣ１０の製造プロセスによりばらついても、目的とするＰＬＬ特性を保持することができるとともに、そのとき、トリミングなどを行う必要がない。

また、周囲温度Ｔが変化してもＶＣＯ３１の発振周波数ｆVCOが変化しないように、その制御電圧ＶCが変化し、その結果、制御感度ＫVCOが変化しても、ＰＬＬ回路３０の動作を停止させずいＰＬＬ回路３０のループ特性を規定値に制御・保持することができる。

さらに、定常動作をしているＰＬＬ回路３０に対して、外部から測定電圧などを印加しなくても、ＶＣＯ３１の発振周波数ｆVCO、制御電圧ＶCおよび制御感度ＫVCOを測定できるので、ＰＬＬ回路３０に不具合を生じたとき、その解析が容易となる。

〔５〕 その他
上述において、ＶＣＯ３１の制御電圧ＶCと制御感度ＫVCOとのデータテーブルを作成する場合、Ｄ／Ａコンバータ回路３０２およびＡ／Ｄコンバータ回路３０４の分解能や信号レベル（アナログ値）を等しくすれば、上記データテーブルの作成を容易化できる。例えば、Ａ／Ｄコンバータ回路３０４を、Ｄ／Ａコンバータ回路３０２により基準電圧を発生させてＡ／Ｄ変換を行う順次比較型Ａ／Ｄコンバータ回路とすることができる。

また、制御感度ＫVCOの測定は、ＶＣＯ３１におけるコンデンサＣ0〜Ｃ3（図５の場合の組み合わせを変更するごとに行うこともできる。さらに、制御回路３００は、システム制御回路を構成するマイクロコンピュータなどが実行するソフトウェアにより実現することもできる。

さらに、制御電圧ＶCに対する制御感度ＫVCOのデータテーブルの作成時、スイッチ回路３１１をオフにする代わりに、チャージポンプ回路３４の出力インピーダンスを高インピーダンスとすることもできる。

〔略語の一覧〕
Ａ／Ｄ：Analog to Digital
ＡＧＣ：Automatic Gain Control
Ｄ／Ａ：Digital to Analog
Ｄ／Ｕ：Desire to Undesire ratio
ＩＣ ：Integrated Circuit
ＭＯＳ：Metal Oxide Semiconductor
ＰＬＬ：Phase Locked Loop
ＰＮ ：Positive-Negative
ＶＣＯ：Voltage Controlled Oscillator

この発明を適用できるフロントエンド回路の一形態を示す系統図である。 ベースバンド処理回路の一形態を示す系統図である。 図１の回路の一部を説明するための系統図である。 ＶＣＯの特性の測定例を示す特性図である。 図１の回路の一部を説明するための接続図である。 図１の回路の一部を説明するための特性図である。 この発明の一形態を示す系統図である。 図７の回路の特性の測定例を示す特性図である。 この発明の他の形態を示す系統図である。 この発明の他の形態を示す系統図である。 ＰＬＬの特性を説明するための数式を示す図である。 ＰＬＬを説明するための系統図である。 ＰＬＬの特性を説明するための周波数スペクトル図である。 ＰＬＬの特性を説明するための周波数スペクトル図である。

符号の説明

１０…フロントエンド回路（ＩＣ）、１２Ａ〜１２Ｃ…アンテナ同調回路、１４Ａ〜１４Ｃ…段間同調回路、２１Ａおよび２１Ｂ…ミキサ回路、２２…ローパスフィルタ、２３…振幅位相補正回路、２４…複素バンドパスフィルタ、２５…レベル補正アンプ、２６…可変利得アンプ、２７…バンドパスフィルタ、３０…ＰＬＬ、３１…ＶＣＯ、３２…可変分周回路、３３…位相比較回路、３４…チャージポンプ回路、３５…ループフィルタ、６０…ベースバンド処理回路（ＩＣ）、３００…制御回路、３０１…メモリ、３０２…Ｄ／Ａコンバータ回路、３０３…周波数カウンタ、３０４…Ａ／Ｄコンバータ回路

Claims (6)

1. 第１入力端子に印加された第１入力信号と第２入力端子に印加された第２入力信号との位相を比較して位相差信号を出力する位相比較回路と、
   上記位相比較回路から出力された上記位相差信号に基づいてチャージポンプ信号を出力するチャージポンプ回路と、
   上記チャージポンプ回路に接続され、上記チャージポンプ回路の出力信号を出力または非出力するためオン・オフ動作する第１のスイッチ回路と、
   入力された信号の直流分を取り出すループフィルタと、
   上記ループフィルタの出力電圧に応じた発振周波数の信号を生成する電圧制御型発振回路と、
   上記電圧制御型発振回路の発振出力信号を所定の分周比で分周し、当該分周した信号を上記位相比較回路の上記第２入力端子に印加する分周回路と、
   制御手段と、
   上記電圧制御型発振回路の上記発振出力信号の発振周波数を検出する周波数検出手段と、
   出力電圧を変化させることが可能な基準電圧発生手段と、
   上記基準電圧発生手段に接続され、上記基準電圧発生手段からの出力電圧を出力または非出力するためオン・オフ動作する第２のスイッチ回路と、
   上記電圧制御型発振回路に印加される制御電圧の大きさを測定する電圧測定回路と、
   を有するＰＬＬ回路であって、
   上記ループフィルタは、入力端子が上記第１のスイッチ回路および上記第２のスイッチ回路に接続されており、出力端子が上記電圧制御型発振回路の入力端子に接続されており、
   上記制御手段は、
   当該ＰＬＬ回路の特性を測定するとき、
   上記第１のスイッチ回路をオフ動作させ、
   上記第２のスイッチ回路をオン動作させて当該第２のスイッチ回路を介して上記基準電圧発生手段から上記ループフィルタに基準の電圧値を変化させた制御信号を印加し、 上記基準の電圧値を変化させたことに対応して変化する上記電圧制御型発振回路の発振出力信号を上記周波数検出手段が検出した信号を入力する処理を上記基準の制御信号の電圧値を変化させて複数回行い、
   上記周波数検出手段が検出した上記複数の信号の相互の差分を対応する上記基準の電圧値の制御信号の制御感度としてメモリに記憶し、
   当該ＰＬＬ回路の動作のとき、
   上記第２のスイッチ回路をオフ状態にし、
   上記第１のスイッチ回路をオン状態にして当該第１のスイッチ回路を介して上記チャージポンプ回路から上記ループフィルタに上記チャージポンプ回路の出力信号を印加させ、
   上記電圧測定回路で測定した電圧に対応する、上記メモリに記憶された上記電圧制御型発振回路に印加される電圧信号に対応した前記制御感度に上記分周回路の上記分周比を乗じた値として規定される上記チャージポンプ回路のチャージポンプの制御電流を上記チャージポンプ回路に印加して上記チャージポンプ回路から出力されるチャージポンプ出力信号を制御する、
   ＰＬＬ回路。
2. 請求項１に記載のＰＬＬ回路において、
   上記基準電圧発生手段が、
   Ｄ／Ａコンバータ回路と、
   このＤ／Ａコンバータ回路に、上記測定時の基準の制御電圧にＤ／Ａ変換されるデジタルデータを供給する上記制御手段と
   により構成され、
   上記電圧測定回路が、上記ＰＬＬ回路の動作のときの制御電圧をＡ／Ｄ変換して上記制御手段に供給するＡ／Ｄコンバータ回路により構成された、
   ＰＬＬ回路。
3. 請求項１あるいは請求項２に記載のＰＬＬ回路において、
   上記電圧制御型発振回路の発振信号を、１／ｍ（ｍは正の整数）の周波数に分周し、その分周信号を上記周波数測定手段にその測定入力として供給するカウンタを有し、
   上記周波数測定手段は、１ＭHzのパルスを１／ｍの周波数に分周した分周信号により、周波数測定のスタートおよびストップが制御される
   ようにした、ＰＬＬ回路。
4. 請求項１、請求項２あるいは請求項３に記載のＰＬＬ回路において、
   上記分周回路が、パルス・スワロー型に構成された、
   ＰＬＬ回路。
5. 請求項１〜請求項４のいずれかの請求項に記載のＰＬＬ回路において、
   上記電圧制御型発振回路の発振信号から周波数変換用の局部発振信号を形成する、
   ＰＬＬ回路。
6. 第１入力端子に印加された第１入力信号と第２入力端子に印加された第２入力信号との位相を比較して位相差信号を出力する位相比較回路と、上記位相比較回路から出力された上記位相差信号に基づいてチャージポンプ信号を出力するチャージポンプ回路と、上記チャージポンプ回路に接続され、上記チャージポンプ回路の出力信号を出力または非出力するためオン・オフ動作する第１のスイッチ回路と、入力された信号の直流分を取り出すループフィルタと、上記ループフィルタの出力電圧に応じた発振周波数の信号を生成する電圧制御型発振回路と、上記電圧制御型発振回路の発振出力信号を所定の分周比で分周し、当該分周した信号を上記位相比較回路の上記第２入力端子に印加する分周回路と、制御回路と、上記電圧制御型発振回路の上記発振出力信号の発振周波数を検出する周波数検出回路と、出力電圧を変化させることが可能な基準電圧発生回路と、上記基準電圧発生回路に接続され、上記基準電圧発生回路からの出力電圧を出力または非出力するためオン・オフ動作する第２のスイッチ回路と、上記電圧制御型発振回路に印加される制御電圧の大きさを測定する電圧測定回路とを有し、上記ループフィルタは、入力端子が上記第１のスイッチ回路および上記第２のスイッチ回路に接続されており、出力端子が上記電圧制御型発振回路の入力端子に接続されている、ＰＬＬ回路を１チップに構成されたＰＬＬ用ＩＣであって、
   前記制御回路は、
   当該ＰＬＬ回路の特性を測定するとき、
   上記第１のスイッチ回路をオフ動作させ、
   上記第２のスイッチ回路をオン動作させて当該第２のスイッチ回路を介して上記基準電圧発生回路から上記ループフィルタに基準の電圧値を変化させた制御信号を印加し、 上記基準の電圧値を変化させたことに対応して変化する上記電圧制御型発振回路の発振出力信号を上記周波数検出回路が検出した信号を入力する処理を上記基準の制御信号の電圧値を変化させて複数回行い、
   上記周波数検出回路が検出した上記複数の信号の相互の差分を対応する上記基準の電圧値の制御信号の制御感度としてメモリに記憶し、
   当該ＰＬＬ回路の動作のとき、
   上記第２のスイッチ回路をオフ状態にし、
   上記第１のスイッチ回路をオン状態にして当該第１のスイッチ回路を介して上記チャージポンプ回路から上記ループフィルタに上記チャージポンプ回路の出力信号を印加させ、
   上記電圧測定回路で測定した電圧に対応する、上記メモリに記憶された上記電圧制御型発振回路に印加される電圧信号に対応した前記制御感度に上記分周回路の上記分周比を乗じた値として規定される上記チャージポンプ回路のチャージポンプの制御電流を上記チャージポンプ回路に印加して上記チャージポンプ回路から出力されるチャージポンプ出力信号を制御する、
   ＰＬＬ用ＩＣ。

Images