JP2007507985A - フェーズロックループ帯域幅校正回路及びその方法 - Google Patents
フェーズロックループ帯域幅校正回路及びその方法 Download PDFInfo
- Publication number
- JP2007507985A JP2007507985A JP2006534140A JP2006534140A JP2007507985A JP 2007507985 A JP2007507985 A JP 2007507985A JP 2006534140 A JP2006534140 A JP 2006534140A JP 2006534140 A JP2006534140 A JP 2006534140A JP 2007507985 A JP2007507985 A JP 2007507985A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- locked loop
- charge pump
- circuit
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000005259 measurement Methods 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000004044 response Effects 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 description 13
- 238000004891 communication Methods 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000002194 synthesizing effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0071—Control of loops
- H04L2027/0079—Switching between loops
- H04L2027/0081—Switching between loops between loops of different bandwidths
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
である。パラメータKvco、Kφ、Z(s)、及びNは、それぞれ電圧制御発振器ゲイン、位相周波数検出器ゲイン、ループフィルタ入力インピーダンス、及びフェーズロックループ除算器の値である。
によって与えられる。ここで、T1=R2*C1*C2/(C1+C2)及びT2=R2*C2である。
によって与えられる。ここで、kc=C2/(C1+C2)である。したがって、上記で与えられたフェーズロックループGOLは、キャパシタ比kcとR2の値との関数である。チャージポンプゲイン定数は、一般に電圧リファレンス及び抵抗器を使用して設定される。
上記の式で、niはプログラム可能な(バイナリ)値であり、RsetはR2と同様になれることができる。比R2/Rset=krであると、Golは、
まで減少する。上記の式は、フェーズロックループ帯域幅の極端に重要な局面を明らかにしている。適切に設計されたフェーズロックループでは、帯域幅はループフィルタのR及びCの値からは独立しており、電圧制御発振器のゲインKvco、電圧リファレンスVref、及びよく制御された又は決定的なパラメータni、kr、及びkcのみに依存する。
1:Kvcoにおける変動。これは、+/−50%で最大の誤差源であると期待される。しかし、この誤差源は校正され、測定誤差及び補償回路のみが重要である。
2:極及び零点位置;すなわちRC時定数における変動。これは、閉ループ応答におけるマイナー極のみを振舞うことが期待される。なぜなら、Rにおけるあらゆる変化がチャージポンプでトラックアウトされ、RC時定数は校正回路を使用して校正されるからである。加えて、フェーズロックループ帯域幅は、極及び零点位置には特に敏感ではない。
3:以下に分解できるチャージポンプ変動:
i:バンドギャップリファレンス電圧変動(Vref)
ii:チャージポンプとフェーズロックループフィルタとの間の抵抗器のミスマッチ
iii:電流源のミスマッチ及びチャージポンプミスマッチ。
である。
である。
ここで、kref=Vref/Vref_nomである。
である。
である。
となる。
Claims (39)
- プログラマブルチャージポンプと、
前記プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、
前記フェーズロックループフィルタに動作的に接続されて、前記フェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、
前記フェーズロックループフィルタ及び前記プログラマブルチャージポンプに動作的に接続された制御ループと、
を備え、
前記制御ループは、前記プログラマブルチャージポンプを制御して、前記発振器の測定されたゲインに基づいてその出力電流レベルを調節する、フェーズロックループ帯域幅校正回路。 - 前記制御ループが、
前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから出力された電圧を測定する電圧測定回路と、
前記電圧測定回路に動作的に接続されて、前記測定された電圧をデジタル信号に変換するアナログ・デジタル変換器と、
前記プログラマブルチャージポンプに、前記アナログ・デジタル変換器から取得されたデジタル信号に基づいてその出力電流レベルを調節させるコントローラと、
を含む、請求項1に記載のフェーズロックループ帯域幅校正回路。 - 前記制御ループが、前記プログラマブルチャージポンプを制御して、その出力電流レベルを、前記測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項1に記載のフェーズロックループ帯域幅校正回路。
- 前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに動作可能に接続されて、バンドギャップ電圧における変化に基づいて、前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに同じリファレンス電圧を生成して且つ印加する電圧リファレンス回路をさらに備える、請求項2に記載のフェーズロックループ帯域幅校正回路。
- 前記発振器の出力に動作的に接続された整数N除算器と、
前記整数N除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
をさらに備える、請求項1に記載のフェーズロックループ帯域幅校正回路。 - 前記制御ループが前記プログラマブルチャージ回路を制御して、その出力電流レベルを、前記測定されたゲインと平均N値によって除算されたチャージポンプ電流レベルとの積が一定に保たれるように調節し、前記N値が前記整数N除算器によって提供される、請求項5に記載のフェーズロックループ帯域幅校正回路。
- 前記発振器の出力に動作的に接続された整数N除算器と、
前記整数N除算器に動作的に接続されたシグマ・デルタ変調器と、
前記整数N除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
をさらに備える、請求項1に記載のフェーズロックループ帯域幅校正回路。 - 前記制御ループが前記プログラマブルチャージポンプを制御して、その出力電流を、前記測定されたゲインと平均N値によって除算されたチャージポンプ電流レベルとの積が一定に保たれるように調節し、前記N値が前記整数N除算器によって提供される、請求項7に記載のフェーズロックループ帯域幅校正回路。
- 校正信号から信号を取得するプログラマブルゲイン増幅器と、
前記プログラマブルゲイン増幅器からの出力の電圧を、前記発振器における所定の周波数シフトを生成するために必要とされる電圧と比較して、ゲイン信号を生成する比較器と、
前記比較器によって生成された前記ゲイン信号に応答して、前記プログラマブルゲイン増幅器のゲインを制御するゲインコントローラと、
をさらに備える、請求項1に記載のフェーズロックループ帯域幅校正回路。 - 前記ゲインコントローラがカウンタと複数の抵抗器とを含み、前記複数の抵抗器が、前記プログラマブルゲイン増幅器の出力と前記プログラマブルゲイン増幅器の入力との間に接続された回路内に又は回路外にスイッチ可能である、請求項9に記載のフェーズロックループ帯域幅校正回路。
- 前記ゲインコントローラが、前記プログラマブルゲイン増幅器のゲインを、前記プログラマブルゲイン増幅器へのフルスケール入力が前記発振器における前記所定の周波数シフトを生成するように制御する、請求項9に記載のフェーズロックループ帯域幅校正回路。
- 前記フェーズロックループフィルタが、キャパシタと、前記キャパシタを前記フェーズロックループフィルタの電圧までプリチャージする充電回路と、前記キャパシタを前記フェーズロックループフィルタ回路内にスイッチしてフェーズロックループ帯域幅を有効にするスイッチと、を含む、請求項1に記載のフェーズロックループ帯域幅校正回路。
- 前記フェーズロックループフィルタが積分器パスとリードラグパスとを有する二重パスを含む、請求項1に記載のフェーズロックループ帯域幅校正回路。
- 前記プログラマブルチャージポンプが、前記積分器パスに第1の電流出力レベルを且つ前記リードラグパスに第2の電流出力レベルを提供する、請求項13に記載のフェーズロックループ帯域幅校正回路。
- プログラマブルチャージポンプと、
前記プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、
前記フェーズロックループフィルタに動作的に接続されて、前記フェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、
を備えており、
前記プログラマブルチャージポンプは抵抗値を有し、
前記フェーズロックループフィルタは抵抗値を有し、
前記プログラマブルチャージポンプの前記抵抗値は前記フェーズロックループフィルタの前記抵抗値に合致されている、フェーズロックループ回路。 - 前記フェーズロックループフィルタ及び前記プログラマブルチャージポンプに動作的に接続された制御ループをさらに備え、
前記制御ループは、前記プログラマブルチャージポンプを制御して、前記発振器の測定されたゲインに基づいてその出力電流レベルを調節する、請求項15に記載のフェーズロックループ回路。 - 前記制御ループが、
前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから出力された電圧を測定する電圧測定回路と、
前記電圧測定回路に動作的に接続されて、前記測定された電圧をデジタル信号に変換するアナログ・デジタル変換器と、
前記プログラマブルチャージポンプに、前記アナログ・デジタル変換器から取得されたデジタル信号に基づいてその出力電流レベルを調節させるコントローラと、
を含む、請求項16に記載のフェーズロックループ回路。 - 前記制御ループが、前記プログラマブルチャージポンプを制御して、その出力電流レベルを、前記測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項16に記載のフェーズロックループ回路。
- 前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに動作可能に接続されて、バンドギャップ電圧における変化に基づいて、前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに同じリファレンス電圧を生成して且つ印加する電圧リファレンス回路をさらに備える、請求項17に記載のフェーズロックループ回路。
- 前記発振器の出力に動作的に接続された整数N除算器と、
前記整数N除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
をさらに備える、請求項16に記載のフェーズロックループ回路。 - 前記制御ループが前記プログラマブルチャージ回路を制御して、その出力電流レベルを、測定されたゲインと平均N値によって除算されたチャージポンプ電流レベルとの積が一定に保たれるように調節し、前記N値が前記整数N除算器によって提供される、請求項20に記載のフェーズロックループ回路。
- 校正信号から信号を取得するプログラマブルゲイン増幅器と、
前記プログラマブルゲイン増幅器からの出力の電圧を、前記発振器における所定の周波数シフトを生成するために必要とされる電圧と比較して、ゲイン信号を生成する比較器と、
前記比較器によって生成された前記ゲイン信号に応答して、前記プログラマブルゲイン増幅器のゲインを制御するゲインコントローラと、
をさらに備える、請求項16に記載のフェーズロックループ回路。 - 前記ゲインコントローラがカウンタと複数の抵抗器とを含み、前記複数の抵抗器が、前記プログラマブルゲイン増幅器の出力と前記プログラマブルゲイン増幅器の入力との間に接続された回路内に又は回路外にスイッチ可能である、請求項22に記載のフェーズロックループ回路。
- 前記ゲインコントローラが、前記プログラマブルゲイン増幅器のゲインを、前記プログラマブルゲイン増幅器へのフルスケール入力が前記発振器における前記所定の周波数シフトを生成するように制御する、請求項22に記載のフェーズロックループ回路。
- 前記フェーズロックループフィルタが、キャパシタと、前記キャパシタを前記フェーズロックループフィルタの電圧までプリチャージする充電回路と、前記キャパシタを前記フェーズロックループフィルタ回路内にスイッチしてフェーズロックループ帯域幅を有効にするスイッチと、を含む、請求項16に記載のフェーズロックループ回路。
- 前記フェーズロックループフィルタが積分器パスとリードラグパスとを有する二重パスを含む、請求項16に記載のフェーズロックループ回路。
- (a)フェーズロックループを局部発振器オフセットに設定するステップと、
(b)前記フェーズロックループを定在させるステップと、
(c)前記フェーズロックループに位置する電圧制御発振器の第1のゲインを測定するステップと、
(d)前記フェーズロックループをチャンネル中心周波数に設定するステップと、
(e)前記フェーズロックループを定在させるステップと、
(f)前記電圧制御発振器の第2のゲインを測定するステップと、
(g)前記第1及び第2のゲイン測定値の間の差を決定するステップと、
(h)前記フェーズロックループに位置するプログラマブルチャージ回路を制御し、前記決定されたゲイン差に基づいてその出力電流レベルを調節するステップと、
を包含する、フェーズロックループ帯域幅を校正する方法。 - 前記プログラマブルチャージ回路が、その出力電流レベルを、測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項27に記載の方法。
- 受信された無線周波数信号を処理するシステムであって、
前記無線周波数信号を受信する受信機と、
前記受信された無線周波数信号をベースバンドにミックスダウンする混合ユニットと、
前記受信された無線周波数信号をベースバンドにミックスダウンする際に前記混合ユニットによって使用される信号を生成する周波数シンセサイザと、
前記ベースバンド無線周波数信号をローパスフィルタリングするフィルタリングユニットと、
前記フィルタリングユニットのR及びC値を決定して前記フィルタリングユニットの極及び零点周波数を校正するRC校正ユニットと、
を備え、
前記周波数シンセサイザは、プログラマブルチャージポンプと、前記プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、を含むフェーズロックループ回路を含み、
前記RC校正ユニットは、前記決定されたR及びC値を使用して前記フェーズロックループフィルタの極及び零点周波数を校正する、システム。 - 前記フェーズロックループフィルタ及び前記プログラマブルチャージポンプに動作的に接続された制御ループをさらに備え、前記制御ループは、前記プログラマブルチャージポンプを制御して、その出力電流レベルを前記発振器の測定されたゲインに基づいて調節する、請求項29に記載のシステム。
- 前記制御ループが、
前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから出力された電圧を測定する電圧測定回路と、
前記電圧測定回路に動作的に接続されて、前記測定された電圧をデジタル信号に変換するアナログ・デジタル変換器と、
前記プログラマブルチャージポンプに、前記アナログ・デジタル変換器から取得されたデジタル信号に基づいてその出力電流レベルを調節させるコントローラと、
を含む、請求項30に記載のシステム。 - 前記制御ループが、前記プログラマブルチャージポンプを制御して、その出力電流レベルを、前記測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項30に記載のシステム。
- 前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに動作可能に接続されて、バンドギャップ電圧における変化に基づいて、前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに同じリファレンス電圧を生成して且つ印加する電圧リファレンス回路をさらに備える、請求項31に記載のシステム。
- 前記発振器の出力に動作的に接続された整数N除算器と、
前記整数N除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
をさらに備える、請求項30に記載のシステム。 - 校正信号から信号を取得するプログラマブルゲイン増幅器と、
前記プログラマブルゲイン増幅器からの出力の電圧を、前記発振器における所定の周波数シフトを生成するために必要とされる電圧と比較して、ゲイン信号を生成する比較器と、
前記比較器によって生成された前記ゲイン信号に応答して、前記プログラマブルゲイン増幅器のゲインを制御するゲインコントローラと、
をさらに備える、請求項30に記載のシステム。 - 前記フェーズロックループフィルタが、キャパシタと、前記キャパシタを前記フェーズロックループフィルタの電圧までプリチャージする充電回路と、前記キャパシタを前記フェーズロックループフィルタ回路内にスイッチしてフェーズロックループ帯域幅を有効にするスイッチと、を含む、請求項30に記載のシステム。
- 前記フェーズロックループフィルタが積分器パスとリードラグパスとを有する二重パスを含む、請求項30に記載のシステム。
- 前記プログラマブルチャージポンプは抵抗値を有し、前記フェーズロックループフィルタは抵抗値を有し、前記プログラマブルチャージポンプの前記抵抗値は前記フェーズロックループフィルタの前記抵抗値に合致されている、請求項29に記載のシステム。
- 前記プログラマブルチャージポンプは抵抗値を有し、前記フェーズロックループフィルタは抵抗値を有し、前記プログラマブルチャージポンプの前記抵抗値は前記フェーズロックループフィルタの前記抵抗値に合致されている、請求項30に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/679,023 | 2003-10-03 | ||
US10/679,023 US7352249B2 (en) | 2003-10-03 | 2003-10-03 | Phase-locked loop bandwidth calibration circuit and method thereof |
PCT/US2004/032350 WO2005034356A2 (en) | 2003-10-03 | 2004-10-01 | Phase-locked loop bandwidth calibration circuit and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007507985A true JP2007507985A (ja) | 2007-03-29 |
JP4691035B2 JP4691035B2 (ja) | 2011-06-01 |
Family
ID=34394076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006534140A Active JP4691035B2 (ja) | 2003-10-03 | 2004-10-01 | フェーズロックループ帯域幅校正回路及びその方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7352249B2 (ja) |
EP (1) | EP1671422B1 (ja) |
JP (1) | JP4691035B2 (ja) |
CN (1) | CN1879304B (ja) |
WO (1) | WO2005034356A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246605A (ja) * | 2008-03-31 | 2009-10-22 | Sony Corp | Pll回路およびそのic |
US7884676B1 (en) | 2009-08-03 | 2011-02-08 | Panasonic Corporation | PLL/FLL circuit with gain control |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10393732B4 (de) * | 2002-11-26 | 2011-02-24 | Infineon Technologies Ag | Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises |
US20050118980A1 (en) * | 2003-12-01 | 2005-06-02 | Hung-Chuan Pai | Variable rate RC calibration circuit with filter cut-off frequency programmability |
TWI226150B (en) * | 2004-03-17 | 2005-01-01 | Mediatek Inc | Phase-locked loop with VCO tuning sensitivity compensation |
WO2006125473A1 (en) | 2005-05-26 | 2006-11-30 | Freescale Semiconductor, Inc | Frequency generation in a wireless communication unit |
US7580495B2 (en) * | 2005-06-30 | 2009-08-25 | Slt Logic Llc | Mixer-based phase control |
TWI307221B (en) * | 2005-12-12 | 2009-03-01 | Novatek Microelectronics Corp | Apparatus and method for generating spread spectrum clock signal with constant spread ratio |
KR100719693B1 (ko) * | 2006-02-15 | 2007-05-17 | 주식회사 하이닉스반도체 | Pvt 변화에 둔감하게 안정적으로 동작하는 pll 및 그동작 방법 |
US8090335B1 (en) * | 2006-07-11 | 2012-01-03 | Xilinx, Inc. | Method and apparatus for an adaptive step frequency calibration |
US7519750B2 (en) * | 2006-07-18 | 2009-04-14 | Cortina Systems, Inc. | Linear burst mode synchronizer for passive optical networks |
US7375595B2 (en) * | 2006-09-29 | 2008-05-20 | Broadcom Corporation | Method and apparatus for calibrating a phase locked loop in open-loop |
US7869541B2 (en) * | 2006-11-17 | 2011-01-11 | Broadcom Corporation | Method and system for direct and polar modulation using a two input PLL |
US8483985B2 (en) * | 2007-01-05 | 2013-07-09 | Qualcomm, Incorporated | PLL loop bandwidth calibration |
JP4593669B2 (ja) * | 2007-01-09 | 2010-12-08 | 富士通株式会社 | バラツキ補正方法、pll回路及び半導体集積回路 |
US7737739B1 (en) * | 2007-12-12 | 2010-06-15 | Integrated Device Technology, Inc. | Phase step clock generator |
US20090189699A1 (en) * | 2008-01-29 | 2009-07-30 | Broadcom Corporation | Fixed bandwidth lo-gen |
GB0804340D0 (en) * | 2008-03-07 | 2008-04-16 | Cambridge Silicon Radio Ltd | Charge pump for a phase-locked loop |
GB0804342D0 (en) * | 2008-03-07 | 2008-04-16 | Cambridge Silicon Radio Ltd | Charge transfer in a phase-locked loop |
JP2010035098A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | 位相同期回路並びに記録再生装置および電子機器 |
US8049540B2 (en) * | 2008-09-19 | 2011-11-01 | Analog Devices, Inc. | Calibration system and method for phase-locked loops |
DE602008004158D1 (de) * | 2008-10-03 | 2011-02-03 | Swatch Group Res & Dev Ltd | Selbstkalibrierverfahren eines Frequenzgenerators mit Zweipunkt-FSK-Modulation |
EP2451080A4 (en) * | 2009-06-29 | 2014-08-20 | Fujitsu Ltd | VIBRATION CIRCUIT AND CURRENT ADJUSTMENT PROCEDURE |
TWI419474B (zh) * | 2009-10-30 | 2013-12-11 | Mstar Semiconductor Inc | 鎖相迴路與其相關方法 |
CN102055467B (zh) * | 2009-11-05 | 2013-02-06 | 晨星软件研发(深圳)有限公司 | 锁相回路与其相关方法 |
US8503597B2 (en) * | 2010-12-30 | 2013-08-06 | Advanced Micro Devices, Inc. | Method to decrease locktime in a phase locked loop |
FR2978000B1 (fr) * | 2011-07-13 | 2013-08-02 | St Microelectronics Grenoble 2 | Modulateur deux points a etalonnage de gain precis et rapide |
US8536912B2 (en) * | 2011-07-26 | 2013-09-17 | Texas Instruments Incorporated | Phase locked loop |
CN102611495B (zh) * | 2011-12-22 | 2014-11-05 | 中国航天科工集团第二研究院二〇三所 | 一种用于宽带通信信号分析仪光带宽校准装置 |
US8432204B1 (en) | 2012-01-06 | 2013-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Current-controlled oscillator (CCO) based PLL |
US9099960B2 (en) * | 2012-02-21 | 2015-08-04 | Hughes Network Systems, Llc | Apparatus and method for phase locked loop bandwidth expansion |
US8698567B2 (en) * | 2012-04-02 | 2014-04-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Phase-locked loop calibration system and method |
FR2992073B1 (fr) | 2012-06-19 | 2014-07-11 | Commissariat Energie Atomique | Dispositif d'alimentation d'un circuit electronique |
CN102751964B (zh) * | 2012-07-30 | 2015-02-11 | 无锡中科微电子工业技术研究院有限责任公司 | 一种可变阶数全集成环路滤波器 |
US9083356B1 (en) | 2013-03-14 | 2015-07-14 | Gsi Technology, Inc. | Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features |
TWI533614B (zh) | 2013-12-04 | 2016-05-11 | 瑞昱半導體股份有限公司 | 具有迴路頻寬校正功能的鎖相迴路裝置及其方法 |
FI126019B (en) | 2014-02-12 | 2016-05-31 | Murata Manufacturing Co | Drive circuit for a MEMS resonator |
FI125611B (en) * | 2014-02-12 | 2015-12-15 | Murata Manufacturing Co | Drive circuit for starting a MEMS resonator |
US9784770B2 (en) * | 2014-05-27 | 2017-10-10 | Intel Corporation | Devices and methods of measuring gain of a voltage-controlled oscillator |
CN104158541A (zh) * | 2014-08-08 | 2014-11-19 | 上海凌阳科技有限公司 | 一种可调整环路带宽的数字锁相环及其调整方法 |
GB2533556A (en) * | 2014-12-16 | 2016-06-29 | Nordic Semiconductor Asa | Oscillator calibration |
US9356609B1 (en) * | 2014-12-19 | 2016-05-31 | Telefonaktiebolaget L M Ericsson (Publ) | Phase switching PLL and calibration method |
CN104852776B (zh) * | 2015-04-23 | 2017-09-22 | 中国电子科技集团公司第四十一研究所 | 一种基于虚拟通道的射频信号校准方法 |
CN105577180A (zh) * | 2015-12-11 | 2016-05-11 | 中国航空工业集团公司西安航空计算技术研究所 | 一种锁相环快速锁定和带宽校准的***和方法 |
US9991896B2 (en) * | 2016-08-09 | 2018-06-05 | Synopsys, Inc. | Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction |
CN106788404B (zh) * | 2016-11-15 | 2020-04-28 | 中国电子科技集团公司第四十一研究所 | 一种锁相环路频率合成器自动校准电路及方法 |
US10891076B1 (en) | 2016-12-06 | 2021-01-12 | Gsi Technology, Inc. | Results processing circuits and methods associated with computational memory cells |
US10770133B1 (en) | 2016-12-06 | 2020-09-08 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits |
US10943648B1 (en) | 2016-12-06 | 2021-03-09 | Gsi Technology, Inc. | Ultra low VDD memory cell with ratioless write port |
US10860318B2 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Computational memory cell and processing array device using memory cells |
US10854284B1 (en) | 2016-12-06 | 2020-12-01 | Gsi Technology, Inc. | Computational memory cell and processing array device with ratioless write port |
US11227653B1 (en) | 2016-12-06 | 2022-01-18 | Gsi Technology, Inc. | Storage array circuits and methods for computational memory cells |
US10777262B1 (en) | 2016-12-06 | 2020-09-15 | Gsi Technology, Inc. | Read data processing circuits and methods associated memory cells |
US10860320B1 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Orthogonal data transposition system and method during data transfers to/from a processing array |
US10249362B2 (en) | 2016-12-06 | 2019-04-02 | Gsi Technology, Inc. | Computational memory cell and processing array device using the memory cells for XOR and XNOR computations |
US10847213B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Write data processing circuits and methods associated with computational memory cells |
US10847212B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers |
CN107979369A (zh) * | 2017-11-27 | 2018-05-01 | 深圳市芯华国创半导体股份有限公司 | 保持锁相环电路环路带宽的方法及锁相环电路调试方法 |
CN107846218B (zh) * | 2017-12-08 | 2023-07-11 | 广东电网有限责任公司电力科学研究院 | 一种基于梳状滤波器的锁相环 |
US10833631B2 (en) * | 2018-01-26 | 2020-11-10 | Mediatek Inc. | Amplifier bandwidth calibration of continuous time circuit |
CN110190846B (zh) * | 2019-04-15 | 2023-05-23 | 合肥酷芯微电子有限公司 | 锁相环防频率过冲电路 |
US10877731B1 (en) | 2019-06-18 | 2020-12-29 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
US10930341B1 (en) | 2019-06-18 | 2021-02-23 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
US10958272B2 (en) | 2019-06-18 | 2021-03-23 | Gsi Technology, Inc. | Computational memory cell and processing array device using complementary exclusive or memory cells |
CN112448718A (zh) * | 2019-08-27 | 2021-03-05 | 华东师范大学 | 一种基于芯片adf4110的通用锁相环调频电路及调频方法 |
CN110445491B (zh) * | 2019-09-02 | 2020-12-08 | 北京理工大学 | 一种基于预设频率及动态环路带宽的锁相环 |
US11133920B2 (en) | 2019-09-03 | 2021-09-28 | Samsung Electronics Co., Ltd. | Clock and data recovery circuit and a display apparatus having the same |
CN111917422B (zh) * | 2020-08-14 | 2022-04-12 | 浙江三维通信科技有限公司 | 射频压控振荡器的控制方法以及电路 |
US20230318607A1 (en) * | 2020-10-09 | 2023-10-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Digitally Augmented Analog Phase Locked Loop with Accurate Bandwidth |
US11418204B2 (en) * | 2020-12-22 | 2022-08-16 | Stmicroelectronics International N.V. | Phase lock loop (PLL) with operating parameter calibration circuit and method |
CN112953515B (zh) * | 2021-01-26 | 2024-05-10 | 北京金迈捷科技有限公司 | 一种分数锁相环 |
CN113037280B (zh) * | 2021-04-08 | 2024-05-31 | 上海磐启微电子有限公司 | 一种基于锁相环的带宽校准方法及电路 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4931822B1 (ja) * | 1969-03-12 | 1974-08-24 | ||
JPH0236215U (ja) * | 1988-09-02 | 1990-03-08 | ||
JPH03186910A (ja) * | 1989-11-17 | 1991-08-14 | Samsung Semiconductor Inc | Cmosバンドギャップ電圧基準回路 |
JPH06315040A (ja) * | 1993-04-28 | 1994-11-08 | Toshiba Corp | デジタル伝送受信装置 |
JPH10154934A (ja) * | 1996-11-21 | 1998-06-09 | Fujitsu Ltd | 高安定化されたpll周波数シンセサイザ回路 |
JPH11251902A (ja) * | 1998-02-27 | 1999-09-17 | Nec Yamagata Ltd | Pll回路 |
JPH11308101A (ja) * | 1998-04-23 | 1999-11-05 | Sharp Corp | チューナ装置 |
JP2001111418A (ja) * | 1999-10-12 | 2001-04-20 | Sony Corp | Pll回路およびこれを用いた無線通信装置 |
JP2001160752A (ja) * | 1999-12-01 | 2001-06-12 | Nec Corp | 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置 |
JP2001512912A (ja) * | 1997-07-31 | 2001-08-28 | エリクソン インコーポレイテッド | 周波数変調無線送信機および偏移制御方法 |
JP2001517013A (ja) * | 1997-09-16 | 2001-10-02 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 位相ロックループ変調器制御用のポストフィルタδς |
JP2002152044A (ja) * | 2000-11-16 | 2002-05-24 | Matsushita Electric Ind Co Ltd | デルタ・シグマ変調回路 |
JP2003092513A (ja) * | 2001-09-19 | 2003-03-28 | Oki Electric Ind Co Ltd | 変調度偏移補正機能を有する変調装置 |
JP2003198365A (ja) * | 2001-12-28 | 2003-07-11 | Mitsumi Electric Co Ltd | 発振回路、pll回路及びこれらを用いた受信機 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5986512A (en) * | 1997-12-12 | 1999-11-16 | Telefonaktiebolaget L M Ericsson (Publ) | Σ-Δ modulator-controlled phase-locked-loop circuit |
US6476681B1 (en) * | 1998-08-11 | 2002-11-05 | Denso International America, Inc. | Adjustable bandwidth phase locked loop with fast settling time |
US6163184A (en) | 1998-12-09 | 2000-12-19 | Lucent Technologies, Inc. | Phase locked loop (PLL) circuit |
GB2354649A (en) * | 1999-09-22 | 2001-03-28 | Cadence Design Systems Inc | Method and apparatus for generating a modulated radio frequency output signal |
US6680653B2 (en) | 2000-09-29 | 2004-01-20 | Skyworks Solutions, Inc. | VCO tuning curve compensated charge pump current synthesizer |
US6538519B2 (en) * | 2000-10-12 | 2003-03-25 | The Hong Kong University Of Science And Technology | Phase-locked loop circuit |
US6441660B1 (en) * | 2001-02-02 | 2002-08-27 | Broadcom Corporation | High speed, wide bandwidth phase locked loop |
DE10132799A1 (de) | 2001-07-06 | 2002-10-02 | Infineon Technologies Ag | Phasenregelschleife |
DE10242364A1 (de) | 2002-09-12 | 2004-03-25 | Infineon Technologies Ag | Phasenregelkreis |
-
2003
- 2003-10-03 US US10/679,023 patent/US7352249B2/en not_active Expired - Lifetime
-
2004
- 2004-10-01 WO PCT/US2004/032350 patent/WO2005034356A2/en active Application Filing
- 2004-10-01 CN CN2004800333729A patent/CN1879304B/zh active Active
- 2004-10-01 JP JP2006534140A patent/JP4691035B2/ja active Active
- 2004-10-01 EP EP04793967.3A patent/EP1671422B1/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4931822B1 (ja) * | 1969-03-12 | 1974-08-24 | ||
JPH0236215U (ja) * | 1988-09-02 | 1990-03-08 | ||
JPH03186910A (ja) * | 1989-11-17 | 1991-08-14 | Samsung Semiconductor Inc | Cmosバンドギャップ電圧基準回路 |
JPH06315040A (ja) * | 1993-04-28 | 1994-11-08 | Toshiba Corp | デジタル伝送受信装置 |
JPH10154934A (ja) * | 1996-11-21 | 1998-06-09 | Fujitsu Ltd | 高安定化されたpll周波数シンセサイザ回路 |
JP2001512912A (ja) * | 1997-07-31 | 2001-08-28 | エリクソン インコーポレイテッド | 周波数変調無線送信機および偏移制御方法 |
JP2001517013A (ja) * | 1997-09-16 | 2001-10-02 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 位相ロックループ変調器制御用のポストフィルタδς |
JPH11251902A (ja) * | 1998-02-27 | 1999-09-17 | Nec Yamagata Ltd | Pll回路 |
JPH11308101A (ja) * | 1998-04-23 | 1999-11-05 | Sharp Corp | チューナ装置 |
JP2001111418A (ja) * | 1999-10-12 | 2001-04-20 | Sony Corp | Pll回路およびこれを用いた無線通信装置 |
JP2001160752A (ja) * | 1999-12-01 | 2001-06-12 | Nec Corp | 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置 |
JP2002152044A (ja) * | 2000-11-16 | 2002-05-24 | Matsushita Electric Ind Co Ltd | デルタ・シグマ変調回路 |
JP2003092513A (ja) * | 2001-09-19 | 2003-03-28 | Oki Electric Ind Co Ltd | 変調度偏移補正機能を有する変調装置 |
JP2003198365A (ja) * | 2001-12-28 | 2003-07-11 | Mitsumi Electric Co Ltd | 発振回路、pll回路及びこれらを用いた受信機 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246605A (ja) * | 2008-03-31 | 2009-10-22 | Sony Corp | Pll回路およびそのic |
JP4636106B2 (ja) * | 2008-03-31 | 2011-02-23 | ソニー株式会社 | Pll回路およびそのic |
US7965144B2 (en) | 2008-03-31 | 2011-06-21 | Sony Corporation | Phase locked loop circuit and integrated circuit for the same |
US7884676B1 (en) | 2009-08-03 | 2011-02-08 | Panasonic Corporation | PLL/FLL circuit with gain control |
Also Published As
Publication number | Publication date |
---|---|
US7352249B2 (en) | 2008-04-01 |
WO2005034356A3 (en) | 2005-06-02 |
WO2005034356A2 (en) | 2005-04-14 |
EP1671422A2 (en) | 2006-06-21 |
CN1879304B (zh) | 2013-06-05 |
EP1671422B1 (en) | 2017-04-12 |
CN1879304A (zh) | 2006-12-13 |
US20050073369A1 (en) | 2005-04-07 |
JP4691035B2 (ja) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4691035B2 (ja) | フェーズロックループ帯域幅校正回路及びその方法 | |
US9300307B2 (en) | Arbitrary phase trajectory frequency synthesizer | |
US6670861B1 (en) | Method of modulation gain calibration and system thereof | |
US6844763B1 (en) | Wideband modulation summing network and method thereof | |
US6834183B2 (en) | VCO gain tracking for modulation gain setting calibration | |
JP4808882B2 (ja) | Pllとデルタシグマ変調器とを有する無線送信器機構 | |
US7538623B2 (en) | Phase locked loop modulator calibration techniques | |
US7324789B2 (en) | PLL frequency synthesizer architecture for low phase noise and reference spurs | |
US8674771B2 (en) | Fixed bandwidth LO-GEN | |
US8836434B2 (en) | Method and system for calibrating a frequency synthesizer | |
US7002417B2 (en) | RC and SC filter compensation in a radio transceiver | |
US7375595B2 (en) | Method and apparatus for calibrating a phase locked loop in open-loop | |
US7289782B2 (en) | Linearized fractional-N synthesizer having a gated offset | |
US7313379B2 (en) | Generation of a self-correcting local oscillation | |
US7171183B2 (en) | Linearized fractional-N synthesizer having a current offset charge pump | |
US7095992B2 (en) | Phase locked loop calibration | |
US20090189699A1 (en) | Fixed bandwidth lo-gen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090521 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100622 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100629 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100723 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100730 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100823 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4691035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |