JPH11308101A - チューナ装置 - Google Patents
チューナ装置Info
- Publication number
- JPH11308101A JPH11308101A JP10113299A JP11329998A JPH11308101A JP H11308101 A JPH11308101 A JP H11308101A JP 10113299 A JP10113299 A JP 10113299A JP 11329998 A JP11329998 A JP 11329998A JP H11308101 A JPH11308101 A JP H11308101A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- frequency
- signal
- local oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 受信周波数帯域が広いPLLシンセサイザー
チューナにおいて、受信周波数の偏差による位相雑音特
性の変動を抑制する。 【解決手段】 電圧制御型発振器で構成した局部発振器
6の制御電圧信号Vをアナログデジタル変換器23でデ
ジタル信号に変換してチャージポンプ電流制御データC
0,C0・・Cnを作り、この制御データでPLL回路
の位相比較器17の出力に基づきチャージポンプ回路1
80より導出するチャージポンプ電流Pを最適化しこの
最適化したチャージポンプ電流Pをループフィルタ19
で平滑して上記制御電圧信号Vを得るPLL回路を備え
たチューナ。
チューナにおいて、受信周波数の偏差による位相雑音特
性の変動を抑制する。 【解決手段】 電圧制御型発振器で構成した局部発振器
6の制御電圧信号Vをアナログデジタル変換器23でデ
ジタル信号に変換してチャージポンプ電流制御データC
0,C0・・Cnを作り、この制御データでPLL回路
の位相比較器17の出力に基づきチャージポンプ回路1
80より導出するチャージポンプ電流Pを最適化しこの
最適化したチャージポンプ電流Pをループフィルタ19
で平滑して上記制御電圧信号Vを得るPLL回路を備え
たチューナ。
Description
【0001】
【発明の属する技術分野】本発明は、PLL(Phas
e Locked Loop)シンセサイザ回路を用い
たチューナ装置であり、特にデジタル対応CATV用の
チューナ装置に関するものである。
e Locked Loop)シンセサイザ回路を用い
たチューナ装置であり、特にデジタル対応CATV用の
チューナ装置に関するものである。
【0002】
【従来の技術】従来のチューナ装置の構成を図8及び図
9に示す。図8は、従来のダブルコンバージョンチュー
ナの全体の構成を示すものである。受信した高周波RF
(Radio Frequency)信号を、2回の周
波数変換処理によって、中間周波数IF(Interm
ediate Frequency)信号を出力する。
9に示す。図8は、従来のダブルコンバージョンチュー
ナの全体の構成を示すものである。受信した高周波RF
(Radio Frequency)信号を、2回の周
波数変換処理によって、中間周波数IF(Interm
ediate Frequency)信号を出力する。
【0003】図8において、1はRF入力端子、2は受
信帯域内のRF信号のみを通過させるバンドパスフィル
タ、3はAGC(Automatic Gain Co
ntrol)増幅回路、4はRF増幅回路、5は第1の
周波数変換器、6は第1の局部発振器、7はPLL回
路、8はバンドパスフィルタ、9は第1のIF増幅回
路、10はバンドパスフィルタ、11は第2の周波数変
換器、12は第2の局部発振器、13はバンドパスフィ
ルタ、14は第2のIF増幅回路、15はこのチューナ
のIF信号出力端子である。
信帯域内のRF信号のみを通過させるバンドパスフィル
タ、3はAGC(Automatic Gain Co
ntrol)増幅回路、4はRF増幅回路、5は第1の
周波数変換器、6は第1の局部発振器、7はPLL回
路、8はバンドパスフィルタ、9は第1のIF増幅回
路、10はバンドパスフィルタ、11は第2の周波数変
換器、12は第2の局部発振器、13はバンドパスフィ
ルタ、14は第2のIF増幅回路、15はこのチューナ
のIF信号出力端子である。
【0004】RF入力端子1より入力されたRF信号
は、バンドパスフィルタ2により、受信周波数帯に対応
したフィルタリング処理が施され、AGC増幅回路3
で、RF信号レベルに応じたAGC電圧により、所定の
レベル範囲に制限された後、RF増幅回路4により増幅
されて、第1の周波数変換器5に供給される。第1の周
波数変換器5は、第1の局部発振器6から出力される第
1の局部発振信号に基づいて、入力されたRF信号を第
1のIF信号に周波数変換している。この場合、第1の
局部発振器6は、PLL回路7により、受信チャンネル
に合わせてその発振周波数が制御されるとともに周波数
の安定化が図られる。
は、バンドパスフィルタ2により、受信周波数帯に対応
したフィルタリング処理が施され、AGC増幅回路3
で、RF信号レベルに応じたAGC電圧により、所定の
レベル範囲に制限された後、RF増幅回路4により増幅
されて、第1の周波数変換器5に供給される。第1の周
波数変換器5は、第1の局部発振器6から出力される第
1の局部発振信号に基づいて、入力されたRF信号を第
1のIF信号に周波数変換している。この場合、第1の
局部発振器6は、PLL回路7により、受信チャンネル
に合わせてその発振周波数が制御されるとともに周波数
の安定化が図られる。
【0005】ここで、上記第1の周波数変換器5から出
力された第1のIF信号は、バンドパスフィルタ8によ
り、第1中間周波数帯に対応した帯域フィルタリング処
理が施され、第1のIF増幅回路9で増幅された後、バ
ンドパスフィルタ10により、再度第1中間周波数帯に
対応した帯域フィルタリング処理が施され、第2の周波
数変換器11に供給される。第2の周波数変換器11
は、第2の局部発振器12から出力される第2の局部発
振信号に基づいて、入力された第1のIF信号を第2の
IF信号に周波数変換している。
力された第1のIF信号は、バンドパスフィルタ8によ
り、第1中間周波数帯に対応した帯域フィルタリング処
理が施され、第1のIF増幅回路9で増幅された後、バ
ンドパスフィルタ10により、再度第1中間周波数帯に
対応した帯域フィルタリング処理が施され、第2の周波
数変換器11に供給される。第2の周波数変換器11
は、第2の局部発振器12から出力される第2の局部発
振信号に基づいて、入力された第1のIF信号を第2の
IF信号に周波数変換している。
【0006】そして、上記第2の周波数変換器11から
出力された第2のIF信号は、バンドパスフィルタ13
により、第2中間周波数帯に対応した帯域フィルタリン
グ処理が施され、第2のIF増幅回路14で増幅された
後、IF信号出力端子15より出力される。
出力された第2のIF信号は、バンドパスフィルタ13
により、第2中間周波数帯に対応した帯域フィルタリン
グ処理が施され、第2のIF増幅回路14で増幅された
後、IF信号出力端子15より出力される。
【0007】図9は、図8におけるPLL回路7の詳細
図である。図9において、図8と同一部分には同一符号
を付して示すと、5は第1の周波数変換器、6は第1の
局部発振器、7はPLL回路である。このPLL回路7
において、16は水晶発振器、17は位相比較器、18
はチャージポンプ回路、19は抵抗R1、R2、コンデ
ンサC及び増幅器21より成るループフィルタ、20は
プログラマブル分周器である。
図である。図9において、図8と同一部分には同一符号
を付して示すと、5は第1の周波数変換器、6は第1の
局部発振器、7はPLL回路である。このPLL回路7
において、16は水晶発振器、17は位相比較器、18
はチャージポンプ回路、19は抵抗R1、R2、コンデ
ンサC及び増幅器21より成るループフィルタ、20は
プログラマブル分周器である。
【0008】位相比較器17は、水晶発振器16からの
基準周波数frと第1の局部発振器6の発振周波数fv
coをN分周した(後述)周波数fvco/Nとの位相
を比較し、位相の進み遅れに対応した位相比較信号Q
1、Q2をチャージポンプ回路18に出力する。チャー
ジポンプ回路18は、位相比較信号Q1、Q2に基づ
き、正又は負の直流電流信号Pを生成し、増幅器21、
抵抗R1、R2及びコンデンサCより成るループフィル
タ19に供給する。
基準周波数frと第1の局部発振器6の発振周波数fv
coをN分周した(後述)周波数fvco/Nとの位相
を比較し、位相の進み遅れに対応した位相比較信号Q
1、Q2をチャージポンプ回路18に出力する。チャー
ジポンプ回路18は、位相比較信号Q1、Q2に基づ
き、正又は負の直流電流信号Pを生成し、増幅器21、
抵抗R1、R2及びコンデンサCより成るループフィル
タ19に供給する。
【0009】ループフィルタ19は、チャージポンプ信
号Pをフィルタリング処理(積分処理)して、平滑した
制御電圧信号Vを出力し、第1の局部発振器6に供給す
る。第1の局部発振器6は、制御電圧信号Vに基づく発
振周波数fvcoで発振して、出力信号を第1の周波数
変換器5に出力するとともに、プログラマブル分周器2
0に出力する。プログラマブル分周器20は、第1の局
部発振器6からの出力信号をN分周し、周波数fvco
/Nを、位相比較器17に供給する。
号Pをフィルタリング処理(積分処理)して、平滑した
制御電圧信号Vを出力し、第1の局部発振器6に供給す
る。第1の局部発振器6は、制御電圧信号Vに基づく発
振周波数fvcoで発振して、出力信号を第1の周波数
変換器5に出力するとともに、プログラマブル分周器2
0に出力する。プログラマブル分周器20は、第1の局
部発振器6からの出力信号をN分周し、周波数fvco
/Nを、位相比較器17に供給する。
【0010】このような回路は、水晶発振器16より成
る基準発振器の出力周波数frに位相同期してN倍する
PLLを構成しており、プログラマブル分周器20の出
力する分周比は、ユーザが選局したチャネルに対応して
変化される。これによって、第1の局部発振器6の出力
周波数fvcoは、第1の周波数変換器5に送られ、受
信したRF信号をIF周波数に変換する。
る基準発振器の出力周波数frに位相同期してN倍する
PLLを構成しており、プログラマブル分周器20の出
力する分周比は、ユーザが選局したチャネルに対応して
変化される。これによって、第1の局部発振器6の出力
周波数fvcoは、第1の周波数変換器5に送られ、受
信したRF信号をIF周波数に変換する。
【0011】ここで図9に示す抵抗器R1、R2とコン
デンサCで決定されるPLLループフィルタ(低域通過
フィルタ)の時定数及び利得は選局チャネルに対して固
定値である。図9に示すPLL回路7において、第1の
局部発振器6の出力周波数fvcoは、 fvco=N・fr ・・・ (1) で表され、選局は、マイクロコンピュータ等で構成した
プログラマブル分周器20の分周比Nを変えることによ
って行われる。
デンサCで決定されるPLLループフィルタ(低域通過
フィルタ)の時定数及び利得は選局チャネルに対して固
定値である。図9に示すPLL回路7において、第1の
局部発振器6の出力周波数fvcoは、 fvco=N・fr ・・・ (1) で表され、選局は、マイクロコンピュータ等で構成した
プログラマブル分周器20の分周比Nを変えることによ
って行われる。
【0012】このような従来のチューナ装置におけるP
LLシンセサイザの位相雑音特性を決定づける位相伝達
関数H(s)は、次式で与えられる。
LLシンセサイザの位相雑音特性を決定づける位相伝達
関数H(s)は、次式で与えられる。
【0013】
【数1】
【0014】上式においてフィルタ時定数τ1、τ2は、
τ1=R1・C、τ2=R2・Cで与えられ、自然周波数
ωnとダンピングファクタζはそれぞれωn=(K/
τ1)1/2、ζ=τ2/2・(K/τ1)1/2で与えられ、
又ループゲインKは、K=Kφ・Kvco/Nである。
但し、Kφは位相比較器17の感度、Kvcoは、第1
の局部発振器6の感度であり、Sはラプラス演算子であ
る。
τ1=R1・C、τ2=R2・Cで与えられ、自然周波数
ωnとダンピングファクタζはそれぞれωn=(K/
τ1)1/2、ζ=τ2/2・(K/τ1)1/2で与えられ、
又ループゲインKは、K=Kφ・Kvco/Nである。
但し、Kφは位相比較器17の感度、Kvcoは、第1
の局部発振器6の感度であり、Sはラプラス演算子であ
る。
【0015】ここで、チャネル選局にて上記の式(1)
における分周比Nが変化すると、上に示した関係から明
らかなようにループゲインKが変化し、自然周波数ωn
及びダンピングファクタζが変化して、位相伝達関数H
(S)の周波数応答特性が変化する。PLLシンセサイ
ザの位相雑音特性は、この位相伝達関数H(S)の周波
数応答特性に近似的に比例するため、受信チャネルが変
わり、分周比Nが変化すれば、位相雑音特性が変わるこ
とになる。このように自然周波数ωnは、PLL回路の
ロックアップ後の位相雑音特性に影響し、ダンピングフ
ァクタζは、PLL回路のロックアップタイムに影響す
る。
における分周比Nが変化すると、上に示した関係から明
らかなようにループゲインKが変化し、自然周波数ωn
及びダンピングファクタζが変化して、位相伝達関数H
(S)の周波数応答特性が変化する。PLLシンセサイ
ザの位相雑音特性は、この位相伝達関数H(S)の周波
数応答特性に近似的に比例するため、受信チャネルが変
わり、分周比Nが変化すれば、位相雑音特性が変わるこ
とになる。このように自然周波数ωnは、PLL回路の
ロックアップ後の位相雑音特性に影響し、ダンピングフ
ァクタζは、PLL回路のロックアップタイムに影響す
る。
【0016】このような問題を解決するため特開平9−
93125号のPLLシンセサイザ回路には、選局時の
分周比設定データに基づき、チャージポンプ回路の出力
電流値を可変制御して、周波数範囲の広いPLLシンセ
サイザ回路における高周波数帯域と低周波数帯域の各周
波数間のロックアップタイム及びノイズ特性の変動を制
御する技術が開示されている。
93125号のPLLシンセサイザ回路には、選局時の
分周比設定データに基づき、チャージポンプ回路の出力
電流値を可変制御して、周波数範囲の広いPLLシンセ
サイザ回路における高周波数帯域と低周波数帯域の各周
波数間のロックアップタイム及びノイズ特性の変動を制
御する技術が開示されている。
【0017】
【発明が解決しようとする課題】上記従来技術のダブル
コンバージョンチューナを受信帯域が広い地上波デジタ
ルテレビジョン放送受信用チューナとして使用した場
合、次のような問題を有している。地上波デジタルテレ
ビ放送受信用チューナにおいては、受信帯域が50MH
z〜806MHz(米国使用)と非常に広帯域であるの
で、受信周波数によって位相雑音特性のチャネル間偏差
が大きく、位相雑音特性が大きく変動し、チューナの性
能に大きく影響する。
コンバージョンチューナを受信帯域が広い地上波デジタ
ルテレビジョン放送受信用チューナとして使用した場
合、次のような問題を有している。地上波デジタルテレ
ビ放送受信用チューナにおいては、受信帯域が50MH
z〜806MHz(米国使用)と非常に広帯域であるの
で、受信周波数によって位相雑音特性のチャネル間偏差
が大きく、位相雑音特性が大きく変動し、チューナの性
能に大きく影響する。
【0018】又、特開平9−93125号のPLLシン
セサイザ回路では、デジタル信号であるPLL分周比デ
ータでチャージポンプ回路のチャージポンプ電流を制御
しているので受信周波数を複数ゾーンに分割して制御す
る場合に各ゾーン間の境界値をアナログ的に任意の最適
値に選択することができないという問題があった。本発
明は、上記の問題に鑑み、簡単な構成で広帯域の周波数
を受信する場合の選局チャネルによる位相雑音特性の偏
差を抑制したチューナを提供することを目的とする。
セサイザ回路では、デジタル信号であるPLL分周比デ
ータでチャージポンプ回路のチャージポンプ電流を制御
しているので受信周波数を複数ゾーンに分割して制御す
る場合に各ゾーン間の境界値をアナログ的に任意の最適
値に選択することができないという問題があった。本発
明は、上記の問題に鑑み、簡単な構成で広帯域の周波数
を受信する場合の選局チャネルによる位相雑音特性の偏
差を抑制したチューナを提供することを目的とする。
【0019】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のチューナ装置は請求項1では、入力される
電圧に応じて出力周波数を変化させる電圧制御型発振器
で構成された局部発振器と;外部からの指令に応じて分
周比を可変でき、かつこの分周比に応じて前記局部発振
器の出力を分周した分周信号を導出する分周器と;基準
周波数信号を発生する基準周波数発振器と;この基準周
波数信号と上記分周信号の間の位相を比較する位相比較
器と;この位相比較器の出力に基づき前記局部発振器の
発振周波数を制御するためのチャージポンプ電流を生成
するチャージポンプ回路と;前記チャージポンプ電流を
平滑して、前記局部発振器の発振周波数を制御するため
の制御電圧を導出するループフィルタと;この制御電圧
に基づき、前記チャージポンプ回路から導出されるチャ
ージポンプ電流の電流値を前記ループフィルタの時定数
の変化が少なくなる予め定めた最適値に設定するチャー
ジポンプ電流制御手段とで構成したPLLシンセサイザ
ー回路を備えたことを特徴とする。
め、本発明のチューナ装置は請求項1では、入力される
電圧に応じて出力周波数を変化させる電圧制御型発振器
で構成された局部発振器と;外部からの指令に応じて分
周比を可変でき、かつこの分周比に応じて前記局部発振
器の出力を分周した分周信号を導出する分周器と;基準
周波数信号を発生する基準周波数発振器と;この基準周
波数信号と上記分周信号の間の位相を比較する位相比較
器と;この位相比較器の出力に基づき前記局部発振器の
発振周波数を制御するためのチャージポンプ電流を生成
するチャージポンプ回路と;前記チャージポンプ電流を
平滑して、前記局部発振器の発振周波数を制御するため
の制御電圧を導出するループフィルタと;この制御電圧
に基づき、前記チャージポンプ回路から導出されるチャ
ージポンプ電流の電流値を前記ループフィルタの時定数
の変化が少なくなる予め定めた最適値に設定するチャー
ジポンプ電流制御手段とで構成したPLLシンセサイザ
ー回路を備えたことを特徴とする。
【0020】又、請求項2では、請求項1記載のチュー
ナ装置において、前記局部発振器の発振周波数を制御す
るアナログ信号の制御電圧を前記チャージポンプ回路の
チャージポンプ電流を制御するデジタルの制御信号に変
換するアナログデジタル変換手段を備えたことを特徴と
する。
ナ装置において、前記局部発振器の発振周波数を制御す
るアナログ信号の制御電圧を前記チャージポンプ回路の
チャージポンプ電流を制御するデジタルの制御信号に変
換するアナログデジタル変換手段を備えたことを特徴と
する。
【0021】又、請求項3では、請求項2記載のチュー
ナ装置において、前記アナログデジタル変換手段を、任
意の複数のコンパレータ回路で構成したことを特徴とす
る。
ナ装置において、前記アナログデジタル変換手段を、任
意の複数のコンパレータ回路で構成したことを特徴とす
る。
【0022】
【作用】プログラマブル分周器は、第1の局部発振器か
らの発振周波数fvcoを選局チャネルに応じて1/N
に分周し、この分周した周波数fvco/Nを位相比較
器で水晶発振器からの基準周波数frと位相比較して位
相の進み遅れに応じた位相比較信号Q1、Q2をチャー
ジポンプ回路に出力する。チャージポンプ回路は、上記
の位相比較信号Q1、Q2に基づき、正又は負の直流電
流信号Pを作りループフィルで平滑して、上記第1の局
部発振器に選局チャネルに応じた制御電圧信号Vを供給
する。
らの発振周波数fvcoを選局チャネルに応じて1/N
に分周し、この分周した周波数fvco/Nを位相比較
器で水晶発振器からの基準周波数frと位相比較して位
相の進み遅れに応じた位相比較信号Q1、Q2をチャー
ジポンプ回路に出力する。チャージポンプ回路は、上記
の位相比較信号Q1、Q2に基づき、正又は負の直流電
流信号Pを作りループフィルで平滑して、上記第1の局
部発振器に選局チャネルに応じた制御電圧信号Vを供給
する。
【0023】一方、上記ループフィルタより出力される
制御電圧信号Vは、A/D変換器で、チャージポンプ回
路のチャージポンプ電流制御データCn、Cn-1、……C
oに変換される。このチャージポンプ電流制御データC
n、Cn-1、……Coは、選局チャネルによる周波数に応
じたデジタル信号でループフィルタの時定数が周波数に
より偏移するのを抑制するチャージポンプ回路からの正
又は負の直流電流信号Pを導出できるように予め設定さ
れている。
制御電圧信号Vは、A/D変換器で、チャージポンプ回
路のチャージポンプ電流制御データCn、Cn-1、……C
oに変換される。このチャージポンプ電流制御データC
n、Cn-1、……Coは、選局チャネルによる周波数に応
じたデジタル信号でループフィルタの時定数が周波数に
より偏移するのを抑制するチャージポンプ回路からの正
又は負の直流電流信号Pを導出できるように予め設定さ
れている。
【0024】A/D変換器より導出された上記チャージ
ポンプ電流制御データCn、Cn-1、……Coはチャージ
ポンプ電流制御回路を介し、チャージポンプ回路に供給
され、チャージポンプ回路で直流電流信号Pを作りルー
プフィルタに供給する。従ってループフィルタは選局周
波数が大きく変化した場合でも時定数の偏差が抑制され
ておりPLLシンセサイザ回路の位相雑音特性が悪化す
るのを防止している。上記のようにして導出した第1の
局部発振回路の出力周波数fvcoは第1の周波数変換
器で入力RF信号と混合されIF信号に変換される。
ポンプ電流制御データCn、Cn-1、……Coはチャージ
ポンプ電流制御回路を介し、チャージポンプ回路に供給
され、チャージポンプ回路で直流電流信号Pを作りルー
プフィルタに供給する。従ってループフィルタは選局周
波数が大きく変化した場合でも時定数の偏差が抑制され
ておりPLLシンセサイザ回路の位相雑音特性が悪化す
るのを防止している。上記のようにして導出した第1の
局部発振回路の出力周波数fvcoは第1の周波数変換
器で入力RF信号と混合されIF信号に変換される。
【0025】
【発明の実施の形態】以下、この発明の一実施形態を図
1から図7を参照して詳細に説明する。本発明のチュー
ナ装置の全体の構成は、PLL回路を除いて従来の技術
で説明した図8と全く同一であるため、説明を省略す
る。図1は、図8及び図9に示す従来技術のPLL回路
7に対応した本発明に用いるPLL回路70の構成を示
すブロック図である。
1から図7を参照して詳細に説明する。本発明のチュー
ナ装置の全体の構成は、PLL回路を除いて従来の技術
で説明した図8と全く同一であるため、説明を省略す
る。図1は、図8及び図9に示す従来技術のPLL回路
7に対応した本発明に用いるPLL回路70の構成を示
すブロック図である。
【0026】図1において、従来の図9に対応する部分
には同一符号を付して示すと、5は第1の周波数変換
器、6は第1の局部発振器、70は本発明に用いるPL
L回路である。このPLL回路70において、16は水
晶発振器、17は位相比較器、180はチャージポンプ
回路、19はループフィルタ、20はプログラマブル分
周器、22はチャージポンプ電流制御回路、23はアナ
ログデジタル変換器である。図9に示す従来技術と比較
して、チャージポンプ電流制御回路22とアナログデジ
タル変換器23が追加になった点が異なっている。
には同一符号を付して示すと、5は第1の周波数変換
器、6は第1の局部発振器、70は本発明に用いるPL
L回路である。このPLL回路70において、16は水
晶発振器、17は位相比較器、180はチャージポンプ
回路、19はループフィルタ、20はプログラマブル分
周器、22はチャージポンプ電流制御回路、23はアナ
ログデジタル変換器である。図9に示す従来技術と比較
して、チャージポンプ電流制御回路22とアナログデジ
タル変換器23が追加になった点が異なっている。
【0027】位相比較器17は、水晶発振器16からの
基準周波数frと第1の局部発振器6の発振周波数fv
coをN分周した(後述)周波数fvco/Nとの位相
を比較し、位相の進み遅れに対応した位相比較信号Q
1、Q2をチャージポンプ回路180に出力する。チャ
ージポンプ回路180は、位相比較信号Q1、Q2に基
づき、正又は負の直流電流信号Pを生成し、ループフィ
ルタ19に供給する。
基準周波数frと第1の局部発振器6の発振周波数fv
coをN分周した(後述)周波数fvco/Nとの位相
を比較し、位相の進み遅れに対応した位相比較信号Q
1、Q2をチャージポンプ回路180に出力する。チャ
ージポンプ回路180は、位相比較信号Q1、Q2に基
づき、正又は負の直流電流信号Pを生成し、ループフィ
ルタ19に供給する。
【0028】ループフィルタ19は、チャージポンプ信
号Pをフィルタリング処理(積分処理)して、制御電圧
信号Vを出力する。第1の局部発振器6は、制御電圧信
号Vに基づく発振周波数fvcoで発振して、出力信号
を第1の周波数変換器5に出力するとともに、プログラ
マブル分周器20に出力する。プログラマブル分周器2
0は、第1の局部発振器6からの出力信号をN分周し、
周波数fvco/Nを位相比較器17に供給する。
号Pをフィルタリング処理(積分処理)して、制御電圧
信号Vを出力する。第1の局部発振器6は、制御電圧信
号Vに基づく発振周波数fvcoで発振して、出力信号
を第1の周波数変換器5に出力するとともに、プログラ
マブル分周器20に出力する。プログラマブル分周器2
0は、第1の局部発振器6からの出力信号をN分周し、
周波数fvco/Nを位相比較器17に供給する。
【0029】水晶発振器16からの基準周波数frと第
1の局部発振器6の発振周波数fvcoとの関係は、 fvco=N・fr…(1)式 であり、選局はプログラマブル分周器20の分周比Nを
変えることにより行われる。
1の局部発振器6の発振周波数fvcoとの関係は、 fvco=N・fr…(1)式 であり、選局はプログラマブル分周器20の分周比Nを
変えることにより行われる。
【0030】上記の制御電圧信号Vは、第1の局部発振
器6とは別に、アナログデジタル変換器23に供給され
る。アナログデジタル変換器23は、制御電圧信号V
(アナログ信号)をチャージポンプ回路180のチャー
ジポンプ電流制御データCn、Cn-1、……Co(デジタ
ル信号のパラレルデータ)に変換する。チャージポンプ
電流制御回路22は、上記チャージポンプ電流制御デー
タCn、Cn-1、……Coに基づき、チャージポンプ回路
180のチャージポンプ電流を制御する。ここで、チャ
ージポンプ電流制御データ(Cn、Cn-1、……Co)
は、任意に設定可能である。
器6とは別に、アナログデジタル変換器23に供給され
る。アナログデジタル変換器23は、制御電圧信号V
(アナログ信号)をチャージポンプ回路180のチャー
ジポンプ電流制御データCn、Cn-1、……Co(デジタ
ル信号のパラレルデータ)に変換する。チャージポンプ
電流制御回路22は、上記チャージポンプ電流制御デー
タCn、Cn-1、……Coに基づき、チャージポンプ回路
180のチャージポンプ電流を制御する。ここで、チャ
ージポンプ電流制御データ(Cn、Cn-1、……Co)
は、任意に設定可能である。
【0031】図2は、図1におけるチャージポンプ回路
180とループフィルタ19及びチャージポンプ電流制
御回路22の詳細図である。図2において、図1と同一
部分には同一符号を付して示すと、17は位相比較器、
180はチャージポンプ回路、19はループフィルタ、
22はチャージポンプ電流制御回路、23はアナログデ
ジタル変換器である。
180とループフィルタ19及びチャージポンプ電流制
御回路22の詳細図である。図2において、図1と同一
部分には同一符号を付して示すと、17は位相比較器、
180はチャージポンプ回路、19はループフィルタ、
22はチャージポンプ電流制御回路、23はアナログデ
ジタル変換器である。
【0032】チャージポンプ回路180は、PNPバイ
ポーラトランジスタQ20、Q24、Q26、NPNバ
イポーラトランジスタQ23、Q25、PMOSトラン
ジスタQ21、NMOSトランジスタQ22から構成さ
れる。バイポーラトランジスタQ20、Q24、Q26
は各々のエミッタが電源(+B)に共通に接続され、バ
イポーラトランジスタQ20、Q24は、バイポーラト
ランジスタQ26に対し、カレントミラー接続され、バ
イポーラトランジスタQ20のコレクタが、PMOSト
ランジスタQ21のソースに接続される。従って、バイ
ポーラトランジスタQ20のコレクタ電流である供給電
流Iaは、バイポーラトランジスタQ26のコレクタを
流れる制御電流Icに比例した電流量となる。
ポーラトランジスタQ20、Q24、Q26、NPNバ
イポーラトランジスタQ23、Q25、PMOSトラン
ジスタQ21、NMOSトランジスタQ22から構成さ
れる。バイポーラトランジスタQ20、Q24、Q26
は各々のエミッタが電源(+B)に共通に接続され、バ
イポーラトランジスタQ20、Q24は、バイポーラト
ランジスタQ26に対し、カレントミラー接続され、バ
イポーラトランジスタQ20のコレクタが、PMOSト
ランジスタQ21のソースに接続される。従って、バイ
ポーラトランジスタQ20のコレクタ電流である供給電
流Iaは、バイポーラトランジスタQ26のコレクタを
流れる制御電流Icに比例した電流量となる。
【0033】バイポーラトランジスタQ23、Q25は
各々のエミッタが接地されるとともに、カレントミラー
接続されている。そして、バイポーラトランジスタQ2
5のコレクタ及びベースが、バイポーラトランジスタQ
24のコレクタに接続され、バイポーラトランジスタQ
23のコレクタがNMOSトランジスタQ22のソース
に接続される。従って、バイポーラトランジスタQ23
のコレクタ電流である供給電流Ibも、バイポーラトラ
ンジスタQ26のコレクタを流れる制御電流Icに比例
した電流量となる。
各々のエミッタが接地されるとともに、カレントミラー
接続されている。そして、バイポーラトランジスタQ2
5のコレクタ及びベースが、バイポーラトランジスタQ
24のコレクタに接続され、バイポーラトランジスタQ
23のコレクタがNMOSトランジスタQ22のソース
に接続される。従って、バイポーラトランジスタQ23
のコレクタ電流である供給電流Ibも、バイポーラトラ
ンジスタQ26のコレクタを流れる制御電流Icに比例
した電流量となる。
【0034】チャージポンプ電流制御回路22はスイッ
チング機能付き定電流源RIn…RIoより構成され
る。定電流源RIn…RIoの片方は、上記チャージポ
ンプ回路180のバイポーラトランジスタQ26のコレ
クタに共通に接続され、もう片方は、共通に接地され
る。定電流源RIn…RIoの供給電流量は、Icn…
Icoである。定電流源RIn…RIoは、アナログデ
ジタル変換器23から出力されるチャージポンプ電流制
御データCn…Coによりオン/オフ制御される。即
ち、上記チャージポンプ電流制御回路22から出力され
る制御電流Icは、オン状態となる定電流源RIn…R
Ioの電流Icn…Icoの和に比例した電流量となる
ことから、制御電流Icは、チャージポンプ電流制御デ
ータCn…Coにて制御可能となる。
チング機能付き定電流源RIn…RIoより構成され
る。定電流源RIn…RIoの片方は、上記チャージポ
ンプ回路180のバイポーラトランジスタQ26のコレ
クタに共通に接続され、もう片方は、共通に接地され
る。定電流源RIn…RIoの供給電流量は、Icn…
Icoである。定電流源RIn…RIoは、アナログデ
ジタル変換器23から出力されるチャージポンプ電流制
御データCn…Coによりオン/オフ制御される。即
ち、上記チャージポンプ電流制御回路22から出力され
る制御電流Icは、オン状態となる定電流源RIn…R
Ioの電流Icn…Icoの和に比例した電流量となる
ことから、制御電流Icは、チャージポンプ電流制御デ
ータCn…Coにて制御可能となる。
【0035】前記の説明で、チャージポンプ電流制御デ
ータCn…Coのデータビット数は、任意に設定可能で
ある。また、それに伴い、チャージポンプ電流制御回路
15のスイッチング機能付き定電流源RIn…RIoの
個数も、任意に設定可能である。
ータCn…Coのデータビット数は、任意に設定可能で
ある。また、それに伴い、チャージポンプ電流制御回路
15のスイッチング機能付き定電流源RIn…RIoの
個数も、任意に設定可能である。
【0036】このような構成において、チャージポンプ
回路180は、位相比較器17からの位相比較信号Q
1、Q2がそれぞれPMOSトランジスタQ21とNM
OSトランジスタQ22のゲートに入力される。位相比
較信号Q1が「L」の時、PMOSトランジスタQ21
がオンし、供給電流Iaがソースされ、位相比較信号Q
2が「H」時、NMOSトランジスタQ22がオンし、
供給電流Ibがシンクされる。
回路180は、位相比較器17からの位相比較信号Q
1、Q2がそれぞれPMOSトランジスタQ21とNM
OSトランジスタQ22のゲートに入力される。位相比
較信号Q1が「L」の時、PMOSトランジスタQ21
がオンし、供給電流Iaがソースされ、位相比較信号Q
2が「H」時、NMOSトランジスタQ22がオンし、
供給電流Ibがシンクされる。
【0037】そして、PMOSトランジスタQ21のド
レインとNMOSトランジスタQ22のドレインとの間
から、チャージポンプ信号(電流)Pが得られ、このチ
ャージポンプ信号Pは、ループフィルタ19に供給され
る。ループフィルター19は、増幅器21と抵抗R1、
R2、コンデンサCから構成される。このループフィル
タ19に供給されるチャージポンプ信号P(ソース電流
Ia、シンク電流Ib)を変えることにより、ループフ
ィルタ19の時定数を変えている。
レインとNMOSトランジスタQ22のドレインとの間
から、チャージポンプ信号(電流)Pが得られ、このチ
ャージポンプ信号Pは、ループフィルタ19に供給され
る。ループフィルター19は、増幅器21と抵抗R1、
R2、コンデンサCから構成される。このループフィル
タ19に供給されるチャージポンプ信号P(ソース電流
Ia、シンク電流Ib)を変えることにより、ループフ
ィルタ19の時定数を変えている。
【0038】図3は、図1におけるアナログデジタル変
換器23の詳細図である。アナログデジタル変換器23
は、n+1個のコンパレータAo〜Anと抵抗RAo、
RBo、RCo、RDo〜RAn、RBn、RCn、R
Dnから構成される。コンパレータAnの基準電圧Vr
nは、抵抗RAn、RBnにて設定される。チャージポ
ンプ電流制御電圧信号Vが、コンパレータAnの基準電
圧Vrnより、高い場合は、コンパレータAnの出力
は、「H」レベルに、電流制御電圧信号Vが、コンパレ
ータAnの基準電圧Vrnより、低い場合は、コンパレ
ータAnの出力は、「L」レベルとなる。
換器23の詳細図である。アナログデジタル変換器23
は、n+1個のコンパレータAo〜Anと抵抗RAo、
RBo、RCo、RDo〜RAn、RBn、RCn、R
Dnから構成される。コンパレータAnの基準電圧Vr
nは、抵抗RAn、RBnにて設定される。チャージポ
ンプ電流制御電圧信号Vが、コンパレータAnの基準電
圧Vrnより、高い場合は、コンパレータAnの出力
は、「H」レベルに、電流制御電圧信号Vが、コンパレ
ータAnの基準電圧Vrnより、低い場合は、コンパレ
ータAnの出力は、「L」レベルとなる。
【0039】なお、電流制御電圧信号Vが、コンパレー
タAnの基準電圧Vrnの近傍で微少変動した場合は、
コンパレータAnの出力は、「H」レベル、「L」レベ
ルを繰り返してしまうので、これを防ぐために抵抗RC
n,RDnでコンパレータAnにヒステリシス特性を持
たせている。なお、コンパレータAnの入力インピーダ
ンスは、非常に高いためにPLLループに影響を与える
ことはない。
タAnの基準電圧Vrnの近傍で微少変動した場合は、
コンパレータAnの出力は、「H」レベル、「L」レベ
ルを繰り返してしまうので、これを防ぐために抵抗RC
n,RDnでコンパレータAnにヒステリシス特性を持
たせている。なお、コンパレータAnの入力インピーダ
ンスは、非常に高いためにPLLループに影響を与える
ことはない。
【0040】次に、前記の説明で、第1の局部発振器6
の制御電圧信号(=チャージポンプ電流制御電圧信号)
Vを、低いほうから順に、Z01,Z12,Z23,Z
34の4つのゾーンに分けた場合について、さらに詳細
に説明する。ここでは、4つのゾーンに分けたが、これ
に限ったことはなく任意の分けかたが可能である。
の制御電圧信号(=チャージポンプ電流制御電圧信号)
Vを、低いほうから順に、Z01,Z12,Z23,Z
34の4つのゾーンに分けた場合について、さらに詳細
に説明する。ここでは、4つのゾーンに分けたが、これ
に限ったことはなく任意の分けかたが可能である。
【0041】図4は、第1の局部発振器6の制御電圧信
号(=チャージポンプ電流制御電圧信号)Vに対する、
第1の局部発振器6の発振周波数fvcoの関係を示し
ている。第1の局部発振器6の制御電圧信号(=チャー
ジポンプ電流制御電圧信号)Vを、低い方から順に、Z
01,Z12,Z23,Z34の4つのゾーンに分け、
それぞれのゾーンの境界値を、低い方から順にV0,V
1,V2,V3,V4とすると、第1の局部発振器6の
発振周波数fvcoは、制御電圧信号(=チャージポン
プ電流制御電圧信号)Vに、比例して増加する。制御電
圧信号(=チャージポンプ電流制御電圧信号)Vが、低
い方から順にV0,V1,V2,V3,V4と増加する
と、発振周波数fvcoは、低い方から順にf0,f
1,f2,f3,f4と増加する。
号(=チャージポンプ電流制御電圧信号)Vに対する、
第1の局部発振器6の発振周波数fvcoの関係を示し
ている。第1の局部発振器6の制御電圧信号(=チャー
ジポンプ電流制御電圧信号)Vを、低い方から順に、Z
01,Z12,Z23,Z34の4つのゾーンに分け、
それぞれのゾーンの境界値を、低い方から順にV0,V
1,V2,V3,V4とすると、第1の局部発振器6の
発振周波数fvcoは、制御電圧信号(=チャージポン
プ電流制御電圧信号)Vに、比例して増加する。制御電
圧信号(=チャージポンプ電流制御電圧信号)Vが、低
い方から順にV0,V1,V2,V3,V4と増加する
と、発振周波数fvcoは、低い方から順にf0,f
1,f2,f3,f4と増加する。
【0042】図5は、制御電圧信号(=チャージポンプ
電流制御電圧信号)Vが、低い方から順にV0,V1,
V2,V3,V4と増加(発振周波数fvcoは、低い
方から順にf0,f1,f2,f3,f4と増加)した
場合、即ち、受信チャンネル周波数が低い方から高い方
へ変化した場合、自然周波数ωn54の変化に対するV
CO制御電圧入力レベル50、A/D変換器出力51、
チャージポンプ電流52、ループフィルタ時定数(τ1
=R1・C)53の変化をまとめたものである。
電流制御電圧信号)Vが、低い方から順にV0,V1,
V2,V3,V4と増加(発振周波数fvcoは、低い
方から順にf0,f1,f2,f3,f4と増加)した
場合、即ち、受信チャンネル周波数が低い方から高い方
へ変化した場合、自然周波数ωn54の変化に対するV
CO制御電圧入力レベル50、A/D変換器出力51、
チャージポンプ電流52、ループフィルタ時定数(τ1
=R1・C)53の変化をまとめたものである。
【0043】次に、VCO制御電圧入力レベル50とA
/D変換器出力51の関係を説明する。図3に示すアナ
ログデジタル変換器において、n=2とする。制御電圧
信号(チャージポンプ電流制御電圧信号)Vとコンパレ
ータAnの基準電圧Vrnを、V1=Vr0,V2=V
r1,V3=Vr2とする。
/D変換器出力51の関係を説明する。図3に示すアナ
ログデジタル変換器において、n=2とする。制御電圧
信号(チャージポンプ電流制御電圧信号)Vとコンパレ
ータAnの基準電圧Vrnを、V1=Vr0,V2=V
r1,V3=Vr2とする。
【0044】1)制御電圧信号(チャージポンプ電流制
御電圧信号)VがゾーンZ01にある場合制御電圧信号
(=チャージポンプ電流制御電圧信号)Vは、V1=V
r0より低いので、C2=L,C1=L,C0=Hとな
る。
御電圧信号)VがゾーンZ01にある場合制御電圧信号
(=チャージポンプ電流制御電圧信号)Vは、V1=V
r0より低いので、C2=L,C1=L,C0=Hとな
る。
【0045】2)制御電圧信号(=チャージポンプ電流
制御電圧信号)VがゾーンZ12にある場合制御電圧信
号(=チャージポンプ電流制御電圧信号)Vは、V1=
Vr0より高く、V2=Vr1より低いので、C2=
L,C1=L,C0=Hとなる。
制御電圧信号)VがゾーンZ12にある場合制御電圧信
号(=チャージポンプ電流制御電圧信号)Vは、V1=
Vr0より高く、V2=Vr1より低いので、C2=
L,C1=L,C0=Hとなる。
【0046】3)制御電圧信号(=チャージポンプ電流
制御電圧信号)VがゾーンZ23にある場合制御電圧信
号(=チャージポンプ電流制御電圧信号)Vは、V2=
Vr1より高く、V3=Vr2より低いので、C2=
L,C1=H,C0=Hとなる。
制御電圧信号)VがゾーンZ23にある場合制御電圧信
号(=チャージポンプ電流制御電圧信号)Vは、V2=
Vr1より高く、V3=Vr2より低いので、C2=
L,C1=H,C0=Hとなる。
【0047】4)制御電圧信号(=チャージポンプ電流
制御電圧信号)VがゾーンZ34にある場合、制御電圧
信号(=チャージポンプ電流制御電圧信号)Vは、V3
=Vr2より高いので、C2=H,C1=H,C0=H
となる。
制御電圧信号)VがゾーンZ34にある場合、制御電圧
信号(=チャージポンプ電流制御電圧信号)Vは、V3
=Vr2より高いので、C2=H,C1=H,C0=H
となる。
【0048】次に、A/D変換器出力51とチャージポ
ンプ電流52の関係を説明する。図2にチャージポンプ
回路180、チャージポンプ電流制御回路22で説明し
たように、チャージポンプ電流制御回路22でn=2と
すると、 1)制御電圧信号(=チャージポンプ電流制御電圧信
号)VがゾーンZ01にある場合C2=L,C1=L,
C0=Lとなり、チャージポンプ制御電流はゼロとな
る。 2)制御電圧信号(=チャージポンプ電流制御電圧信
号)VがゾーンZ12にある場合C2=L,C1=L,
C0=Hとなり、チャージポンプ制御電流はIc0とな
る。 3)制御電圧信号(=チャージポンプ電流制御電圧信
号)VがゾーンZ23にある場合C2=L,C1=H,
C0=Hとなり、チャージポンプ制御電流はIc0+I
c1となる。 4)制御電圧信号(=チャージポンプ電流制御電圧信
号)VがゾーンZ34にある場合、C2=H,C1=
H,C0=Hとなり、チャージポンプ制御電流はIc0
+Ic1+Ic2となる。
ンプ電流52の関係を説明する。図2にチャージポンプ
回路180、チャージポンプ電流制御回路22で説明し
たように、チャージポンプ電流制御回路22でn=2と
すると、 1)制御電圧信号(=チャージポンプ電流制御電圧信
号)VがゾーンZ01にある場合C2=L,C1=L,
C0=Lとなり、チャージポンプ制御電流はゼロとな
る。 2)制御電圧信号(=チャージポンプ電流制御電圧信
号)VがゾーンZ12にある場合C2=L,C1=L,
C0=Hとなり、チャージポンプ制御電流はIc0とな
る。 3)制御電圧信号(=チャージポンプ電流制御電圧信
号)VがゾーンZ23にある場合C2=L,C1=H,
C0=Hとなり、チャージポンプ制御電流はIc0+I
c1となる。 4)制御電圧信号(=チャージポンプ電流制御電圧信
号)VがゾーンZ34にある場合、C2=H,C1=
H,C0=Hとなり、チャージポンプ制御電流はIc0
+Ic1+Ic2となる。
【0049】図6は、前記の説明をグラフで示したもの
であり、第1の局部発振器6の発振周波数fvcoが高
くなると、チャージポンプ制御電流Icが比例して増加
する。チャージポンプ電流Pはチャージポンプ制御電流
Icに比例するのでチャージポンプ電流Pは、第1の局
部発振器6の発振周波数に比例して増加することにな
る。
であり、第1の局部発振器6の発振周波数fvcoが高
くなると、チャージポンプ制御電流Icが比例して増加
する。チャージポンプ電流Pはチャージポンプ制御電流
Icに比例するのでチャージポンプ電流Pは、第1の局
部発振器6の発振周波数に比例して増加することにな
る。
【0050】次に、チャージポンプ電流52とループフ
ィルタ時定数53の関係を説明する。図2のチャージポ
ンプ回路180とループフィルタ19において、ループ
フィルタ19に供給されるチャージポンプ信号P(ソー
ス電流Ia、シンク電流Ib)を変えることにより、ル
ープフィルタ13の時定数を変えている。即ちチャージ
ポンプ信号P(ソース電流Ia、シンク電流Ib)が大
きくなると、ループフィルタ19の時定数τ1=R1・
Cが小さくなる。つまり第1の局部発振器6の発振周波
数fvcoが大きくなるにつれて、ループフィルタ19
の時定数τ1=R1・Cが小さくなる。
ィルタ時定数53の関係を説明する。図2のチャージポ
ンプ回路180とループフィルタ19において、ループ
フィルタ19に供給されるチャージポンプ信号P(ソー
ス電流Ia、シンク電流Ib)を変えることにより、ル
ープフィルタ13の時定数を変えている。即ちチャージ
ポンプ信号P(ソース電流Ia、シンク電流Ib)が大
きくなると、ループフィルタ19の時定数τ1=R1・
Cが小さくなる。つまり第1の局部発振器6の発振周波
数fvcoが大きくなるにつれて、ループフィルタ19
の時定数τ1=R1・Cが小さくなる。
【0051】次に、ループフィルタ時定数53と自然周
波数ωn54の関係を説明する。前記の従来の技術の項
で詳細に説明されているように、自然周波数ωnとリー
プフィルタ時定数τ1=R1・Cとの関係は、 ωn=(K/τ1)1/2…(2)式 となる。
波数ωn54の関係を説明する。前記の従来の技術の項
で詳細に説明されているように、自然周波数ωnとリー
プフィルタ時定数τ1=R1・Cとの関係は、 ωn=(K/τ1)1/2…(2)式 となる。
【0052】(2)式より、第1の局部発振器6の発振
周波数fvcoが大きくなるにつれて、ループフィルタ
19の時定数τ1=R1・Cが小さくなり、自然周波数
ωnは大きくなる。
周波数fvcoが大きくなるにつれて、ループフィルタ
19の時定数τ1=R1・Cが小さくなり、自然周波数
ωnは大きくなる。
【0053】以上に説明したように、本発明では、受信
周波数が高くなる(第1の局部発振器6の発振周波数f
vcoが大きくなる)につれて、自然周波数ωnが、大
きくなるように制御される。
周波数が高くなる(第1の局部発振器6の発振周波数f
vcoが大きくなる)につれて、自然周波数ωnが、大
きくなるように制御される。
【0054】図7は、受信周波数(第1の局部発振器6
の発振周波数fvco)と自然周波数ωnの関係を従来
例と本発明で比較したものである。従来例を点線(イ)
で、本発明を実線(ロ)で示す。自然周波数ωnは、上
記(2)式で示すように、ωn=(K/τ1)1/2とな
り、各値は次のようになる: ωn:自然周波数、K:ループゲイン、τ1:フィルタ
時定数 K=Kφ・Kvco/N…(3)式 K:ループゲイン、Kφ:位相比較器の感度、Kvc
o:VCOの感度、N:分周比(N=fvco/fr)
の発振周波数fvco)と自然周波数ωnの関係を従来
例と本発明で比較したものである。従来例を点線(イ)
で、本発明を実線(ロ)で示す。自然周波数ωnは、上
記(2)式で示すように、ωn=(K/τ1)1/2とな
り、各値は次のようになる: ωn:自然周波数、K:ループゲイン、τ1:フィルタ
時定数 K=Kφ・Kvco/N…(3)式 K:ループゲイン、Kφ:位相比較器の感度、Kvc
o:VCOの感度、N:分周比(N=fvco/fr)
【0055】さらに、上記τ1はチャージポンプ電流を
変えることにより変化する。ここでωnとfvcoの関係
を考えると、Kφ、Kvco、frはfvcoに依存しない
ためτ1を一定値とすれば図10のような関係となる。
ここで、τ1をfvcoの値によって変化させる。例え
ば、次の例のようにfvcoの値によってτ1を4つの値
に切り換える。 f0〜f1 :τ1 1 f1〜f2 :τ1 2 f2〜f3 :τ1 3 f3〜f4 :τ1 4 ここで、f0<f1<f2<f3 τ1 1>τ1 2>τ1 3>τ1 4 とすれば、ωnとfvcoの関係は図11のようになる。
この図11は図7に対応する。
変えることにより変化する。ここでωnとfvcoの関係
を考えると、Kφ、Kvco、frはfvcoに依存しない
ためτ1を一定値とすれば図10のような関係となる。
ここで、τ1をfvcoの値によって変化させる。例え
ば、次の例のようにfvcoの値によってτ1を4つの値
に切り換える。 f0〜f1 :τ1 1 f1〜f2 :τ1 2 f2〜f3 :τ1 3 f3〜f4 :τ1 4 ここで、f0<f1<f2<f3 τ1 1>τ1 2>τ1 3>τ1 4 とすれば、ωnとfvcoの関係は図11のようになる。
この図11は図7に対応する。
【0056】従来は、受信周波数が高くなると、分周比
Nが大きくなり、(3)式よりループゲインKが小さく
なる。ループゲインKが小さくなると、(2)式より自
然周波数ωnが小さくなる。即ち、図7の受信周波数
(第1の局部発振器6の発振周波数fvco)と自然周
波数ωnの関係で、点線で示すように変化する。
Nが大きくなり、(3)式よりループゲインKが小さく
なる。ループゲインKが小さくなると、(2)式より自
然周波数ωnが小さくなる。即ち、図7の受信周波数
(第1の局部発振器6の発振周波数fvco)と自然周
波数ωnの関係で、点線で示すように変化する。
【0057】本発明では、チャージポンプ電流を制御す
ることにより、図5で説明したように、自然周波数ωn
を、従来と逆方向に制御にするため、図7の受信周波数
(第1の局部発振器6の発振周波数fvco)と自然周
波数ωnの関係で、実線のように補正される。
ることにより、図5で説明したように、自然周波数ωn
を、従来と逆方向に制御にするため、図7の受信周波数
(第1の局部発振器6の発振周波数fvco)と自然周
波数ωnの関係で、実線のように補正される。
【0058】図7に示すように、本発明により、自然周
波数ωnのチャンネル間偏差が、従来技術に比べて少な
くなるように改善されている。PLL回路の位相雑音特
性を決定づけるのは、既に説明したように位相伝達関数
H(s)である。位相伝達関数H(s)は、自然周波数
ωnの関数であり、自然周波数ωnが、変化すると位相
伝達関数H(s)も変化する。よって、本発明により、
自然周波数ωnのチャンネル間偏差を、従来と比べて少
なくすることにより、位相伝達関数H(s)のチャンネ
ル間偏差が小さくなる結果、PLL回路の位相雑音特性
のチャンネル間偏差を少なくすることができる。
波数ωnのチャンネル間偏差が、従来技術に比べて少な
くなるように改善されている。PLL回路の位相雑音特
性を決定づけるのは、既に説明したように位相伝達関数
H(s)である。位相伝達関数H(s)は、自然周波数
ωnの関数であり、自然周波数ωnが、変化すると位相
伝達関数H(s)も変化する。よって、本発明により、
自然周波数ωnのチャンネル間偏差を、従来と比べて少
なくすることにより、位相伝達関数H(s)のチャンネ
ル間偏差が小さくなる結果、PLL回路の位相雑音特性
のチャンネル間偏差を少なくすることができる。
【0059】また、従来例で挙げた特開平9−9312
5号に比し、次のような長所がある。ここで、例えば分
周比Nが1000から2000までの値をとるとする。
Nは分周器を動作させるため2進数で与えられるので、
仮に14bitの分周器とすると、 となる。
5号に比し、次のような長所がある。ここで、例えば分
周比Nが1000から2000までの値をとるとする。
Nは分周器を動作させるため2進数で与えられるので、
仮に14bitの分周器とすると、 となる。
【0060】特開平9−93125号では上位bitのデ
ータを見て切り換えるので、この例ではLSBより11
bit目のデータにて2つのバンドに切り換えるとする。
すると、その閾値は、0010000000000 と
なり、10進数では、1024となる。従って、11bi
t目にて判断すれば、 1000〜1023 1024〜2000 と固定のポイントでしか切り換えることができない。こ
のポイントが必ずしも最適な切り換え周波数となるとは
いえず、充分な特性(例えば位相雑音特性)が獲られな
い。これに対して、本発明の上記実施形態では、バンド
切り換えの閾値がアナログデータ(VCOの制御電圧)
であるためバンド切り換えの閾値が自由に設定できる。
従って、周波数の偏移に対し位相雑音特性の偏差を好適
に抑制できる。
ータを見て切り換えるので、この例ではLSBより11
bit目のデータにて2つのバンドに切り換えるとする。
すると、その閾値は、0010000000000 と
なり、10進数では、1024となる。従って、11bi
t目にて判断すれば、 1000〜1023 1024〜2000 と固定のポイントでしか切り換えることができない。こ
のポイントが必ずしも最適な切り換え周波数となるとは
いえず、充分な特性(例えば位相雑音特性)が獲られな
い。これに対して、本発明の上記実施形態では、バンド
切り換えの閾値がアナログデータ(VCOの制御電圧)
であるためバンド切り換えの閾値が自由に設定できる。
従って、周波数の偏移に対し位相雑音特性の偏差を好適
に抑制できる。
【0061】
【発明の効果】以上詳述したように、この発明によれ
ば、地上波デジタルテレビ放送受信用チューナのよう
な、受信帯域が50MHz〜806MHz(米国仕様)
と非常に広帯域で、かつ位相雑音特性がチューナの性能
に大きく影響するような場合でも、位相雑音特性の受信
チャンネル間偏差の少ない地上波デジタルテレビ放送受
信用チューナを提供することができる。
ば、地上波デジタルテレビ放送受信用チューナのよう
な、受信帯域が50MHz〜806MHz(米国仕様)
と非常に広帯域で、かつ位相雑音特性がチューナの性能
に大きく影響するような場合でも、位相雑音特性の受信
チャンネル間偏差の少ない地上波デジタルテレビ放送受
信用チューナを提供することができる。
【0062】また、アナログ電圧であるVCOの制御電
圧よりデジタル信号であるチャージポンプ電流制御デー
タを取り出すアナログデジタル変換回路は、任意の複数
のコンパレータ回路で構成されているのでPLL分周比
データ(デジタル信号)でチャージポンプ電流を制御す
るものに比べ、複数ゾーンに分割して制御する場合のゾ
ーン間の境界値を、アナログ的に任意の最適値に選択す
ることができ、選局する周波数の変位に対し、位相雑音
特性の偏差を効果的に抑制することができる。
圧よりデジタル信号であるチャージポンプ電流制御デー
タを取り出すアナログデジタル変換回路は、任意の複数
のコンパレータ回路で構成されているのでPLL分周比
データ(デジタル信号)でチャージポンプ電流を制御す
るものに比べ、複数ゾーンに分割して制御する場合のゾ
ーン間の境界値を、アナログ的に任意の最適値に選択す
ることができ、選局する周波数の変位に対し、位相雑音
特性の偏差を効果的に抑制することができる。
【図1】この発明の要部の一実施形態を示すブロック図
である。
である。
【図2】この発明の要部の一実施形態を示す回路図であ
る。
る。
【図3】この発明の要部の回路図である。
【図4】この発明の一実施形態の動作説明図である。
【図5】この発明の一実施形態の動作説明図である。
【図6】この発明の一実施形態の動作説明図である。
【図7】この発明の一実施形態の動作説明図である。
【図8】ダブルコンバージョンチューナの概要を示すブ
ロック構成図である。
ロック構成図である。
【図9】従来技術の要部ブロック図である。
【図10】図7を説明するための図である。
【図11】同じく図7を説明するための図である。
1 RF入力端子 2 バンドパスフィルタ 3 AGC(Automatic Gain Control)増幅回路 4 RF増幅回路 5 第1の周波数変換器 6 第1の局部発振器 7 PLL回路 8 バンドパスフィルタ 9 第1のIF増幅回路 10 第1のバンドパスフィルタ 11 第2の周波数変換器 12 第2の局部発振器 13 バンドパスフィルタ 14 第2のIF増幅回路 15 IF信号出力端子 16 水晶発振器 17 位相比較器 18 チャージポンプ回路 19 ループフィルタ 20 プログラマブル分周器 21 増幅器 22 チャージポンプ電流制御回路 23 アナログデジタル変換器 70 PLL回路 180 チャージポンプ回路
Claims (3)
- 【請求項1】 入力される電圧に応じて出力周波数を変
化させる電圧制御型発振器で構成された局部発振器と、 外部からの指令に応じて分周比を可変でき、かつこの分
周比に応じて前記局部発振器の出力を分周した分周信号
を導出する分周器と、 基準周波数信号を発生する基準周波数発振器と、 この基準周波数信号と上記分周信号の間の位相を比較す
る位相比較器と、 この位相比較器の出力に基づき、前記局部発振器の発振
周波数を制御するためのチャージポンプ電流を生成する
チャージポンプ回路と、 前記チャージポンプ電流を平滑して、前記局部発振器の
発振周波数を制御するための制御電圧を導出するループ
フィルタと、 この制御電圧に基づき、前記チャージポンプ回路から導
出されるチャージポンプ電流の電流値を前記ループフィ
ルタの時定数の変化が少なくなる予め定めた最適値に設
定するチャージポンプ電流制御手段、 とで構成したPLLシンセサイザー回路を備えたことを
特徴とするチューナ装置。 - 【請求項2】 前記局部発振器の発振周波数を制御する
アナログ信号の制御電圧を前記チャージポンプ回路のチ
ャージポンプ電流を制御するデジタルの制御信号に変換
するアナログデジタル変換手段を備えたことを特徴とす
る請求項1記載のチューナ装置。 - 【請求項3】 前記アナログデジタル変換手段を、任意
の複数のコンパレータ回路で構成したことを特徴とする
請求項2記載のチューナ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10113299A JPH11308101A (ja) | 1998-04-23 | 1998-04-23 | チューナ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10113299A JPH11308101A (ja) | 1998-04-23 | 1998-04-23 | チューナ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11308101A true JPH11308101A (ja) | 1999-11-05 |
Family
ID=14608701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10113299A Pending JPH11308101A (ja) | 1998-04-23 | 1998-04-23 | チューナ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11308101A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020069685A (ko) * | 2001-02-27 | 2002-09-05 | 엘지이노텍 주식회사 | 디지털 튜너용 전압제어발진기 |
JP2007507985A (ja) * | 2003-10-03 | 2007-03-29 | アナログ デバイスズ インコーポレイテッド | フェーズロックループ帯域幅校正回路及びその方法 |
JP2007228142A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | Pll回路及び半導体装置 |
US7965144B2 (en) | 2008-03-31 | 2011-06-21 | Sony Corporation | Phase locked loop circuit and integrated circuit for the same |
US8213560B2 (en) | 2008-03-31 | 2012-07-03 | Sony Corporation | PLL circuit |
-
1998
- 1998-04-23 JP JP10113299A patent/JPH11308101A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020069685A (ko) * | 2001-02-27 | 2002-09-05 | 엘지이노텍 주식회사 | 디지털 튜너용 전압제어발진기 |
JP2007507985A (ja) * | 2003-10-03 | 2007-03-29 | アナログ デバイスズ インコーポレイテッド | フェーズロックループ帯域幅校正回路及びその方法 |
JP2007228142A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | Pll回路及び半導体装置 |
JP4598691B2 (ja) * | 2006-02-22 | 2010-12-15 | 富士通セミコンダクター株式会社 | Pll回路及び半導体装置 |
US7965144B2 (en) | 2008-03-31 | 2011-06-21 | Sony Corporation | Phase locked loop circuit and integrated circuit for the same |
US8213560B2 (en) | 2008-03-31 | 2012-07-03 | Sony Corporation | PLL circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042253B2 (en) | Self-calibrating, fast-locking frequency synthesizer | |
US6639474B2 (en) | Adjustable oscillator | |
US7907022B2 (en) | Phase-locked loop and method for operating the same | |
US7263152B2 (en) | Phase-locked loop structures with enhanced signal stability | |
US6747519B2 (en) | Phase-locked loop with automatic frequency tuning | |
US6683509B2 (en) | Voltage controlled oscillators | |
US20100194483A1 (en) | Auto-calibration for ring oscillator vco | |
US20080048788A1 (en) | Frequency tuning method for voltage controlled oscillator and phase locked loop using the same | |
US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
EP1039640B1 (en) | PLL circuit | |
US5790942A (en) | Frequency modulation radio transmission device | |
US6778024B2 (en) | Dynamically trimmed voltage controlled oscillator | |
US5315623A (en) | Dual mode phase-locked loop | |
JP2842847B2 (ja) | Pllシンセサイザ回路 | |
JPH11308101A (ja) | チューナ装置 | |
US5203032A (en) | Station selecting apparatus | |
JPS6141458B2 (ja) | ||
JPH03224322A (ja) | 選局回路 | |
KR100220497B1 (ko) | 음성 합성기 튜너용 위상고정 루프 장치 및 디지탈형 위상 비교기 | |
US7456694B2 (en) | Self-calibrated constant-gain tunable oscillator | |
US20100117741A1 (en) | PLL Circuit | |
JP2005531188A (ja) | 同調システム | |
JP2001285060A (ja) | 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ | |
JP3326286B2 (ja) | Pll周波数シンセサイザ回路 | |
JP3833824B2 (ja) | 高周波発振器 |