JP2008028765A - キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法 - Google Patents
キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法 Download PDFInfo
- Publication number
- JP2008028765A JP2008028765A JP2006199956A JP2006199956A JP2008028765A JP 2008028765 A JP2008028765 A JP 2008028765A JP 2006199956 A JP2006199956 A JP 2006199956A JP 2006199956 A JP2006199956 A JP 2006199956A JP 2008028765 A JP2008028765 A JP 2008028765A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- calibration
- pll circuit
- unit
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】PLL回路に対して、予め定められたループ帯域を精度よく設定できるキャリブレーション装置を提供する。
【解決手段】PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を重畳する信号重畳部と、電圧制御発振器が出力する発振信号のカットオフ周波数の周波数成分を測定する測定部と、キャリブレーション信号のカットオフ周波数成分の強度と、測定部が測定した周波数成分の強度とを比較する演算部と、演算部における比較結果に基づいて、PLL回路に設けられたチャージポンプのゲインを調整する調整部とを備えるキャリブレーション装置を提供する。
【選択図】図1
【解決手段】PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を重畳する信号重畳部と、電圧制御発振器が出力する発振信号のカットオフ周波数の周波数成分を測定する測定部と、キャリブレーション信号のカットオフ周波数成分の強度と、測定部が測定した周波数成分の強度とを比較する演算部と、演算部における比較結果に基づいて、PLL回路に設けられたチャージポンプのゲインを調整する調整部とを備えるキャリブレーション装置を提供する。
【選択図】図1
Description
本発明は、PLL回路をキャリブレーションするキャリブレーション装置及び方法、キャリブレーション装置を備える試験装置、並びにPLL回路のループ帯域を測定する帯域測定装置及び方法に関する。特に本発明は、PLL回路に所定のループ帯域を設定するキャリブレーション装置及び方法に関する。
一般に、PLL回路のループ帯域は、チャージポンプ、ループフィルタ、分周器、及び電圧制御発振器の各特性により定まる。従来、PLL回路のループ帯域を設定する場合、設計値等から予め定められた設定テーブルに基づいて、PLL回路の各素子の特性を設定していた。関連する特許文献等は、現在認識していないので、その記載を省略する。
しかし、従来のキャリブレーション方法では、例えばVCOの感度が出力信号の周波数毎に大きく変動する場合には、目的のループ帯域とならない場合があった。また、ループ帯域が外的要因により変化した場合にも、目的のループ帯域とならない場合があった。
また、半導体回路等を試験する試験装置がPLL回路を備える場合、PLL回路を精度よくキャリブレーションすることができず、精度のよい試験を行うことができなかった。
このため、本発明は上記の課題を解決するキャリブレーション装置及び方法、試験装置、並びに帯域測定装置及び方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1形態においては、PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置であって、PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳部と、電圧制御発振器が出力する発振信号のカットオフ周波数の周波数成分を測定する測定部と、キャリブレーション信号のカットオフ周波数成分の強度と、測定部が測定した周波数成分の強度とを比較する演算部と、演算部における比較結果に基づいて、PLL回路に設けられたチャージポンプのゲインを調整する調整部とを備えるキャリブレーション装置を提供する。
演算部は、キャリブレーション信号のカットオフ周波数成分と、測定部が測定した周波数成分との強度の比を算出し、調整部は、強度の比が所定の値となるように、チャージポンプのゲインを調整してよい。
PLL回路に設けられたチャージポンプは、PLL回路に設けられる位相比較器の出力に応じた期間、設定される電流値で容量を充放電することにより制御電圧を生成する第1電流源と、与えられるデジタルデータに応じて第1電流源における電流値を設定する第1DAコンバータとを有し、調整部は、演算部における比較結果に基づいて、第1DAコンバータに与えるデジタルデータを変更してよい。
信号重畳部は、PLL回路の実動作時に、電圧制御発振器が出力する発振信号について規定されるジッタ振幅許容値より小さい振幅のキャリブレーション信号を、ループフィルタを介して制御電圧に重畳してよい。キャリブレーション装置は、演算部が算出する強度の比が所定の値となった場合における、チャージポンプに設定したデジタルデータを、カットオフ周波数に対応付けて格納するメモリを更に備えてよい。
信号重畳部は、チャージポンプが出力する電流に、キャリブレーション信号に応じた電流を重畳する第2電流源と、第2電流源における電流値を、キャリブレーション信号に応じて制御する第2DAコンバータとを有し、調整部は、第1電流源における電流値を所定の比率で変更した場合に、第2電流源における電流値を所定の比率で変更してよい。
本発明の第2の形態においては、PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置であって、PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳部と、電圧制御発振器が出力する発振信号のカットオフ周波数の周波数成分を測定する測定部と、キャリブレーション信号のカットオフ周波数成分の強度と、測定部が測定した周波数成分の強度とを比較する演算部と、演算部における比較結果に基づいて、PLL回路に設けられたループフィルタのゲインを調整する調整部とを備えるキャリブレーション装置を提供する。
本発明の第3の形態においては、PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置であって、PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数と周波数が略等しいキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳部と、ループフィルタが通過させた信号の、カットオフ周波数の成分の振幅を測定する測定部と、キャリブレーション信号の振幅、及び測定部が測定した信号の振幅を比較する演算部と、演算部における比較結果に基づいて、PLL回路に設けられたチャージポンプのゲインを調整する調整部とを備えるキャリブレーション装置を提供する。
本発明の第4の形態においては、PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置であって、PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数と周波数が略等しいキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳部と、ループフィルタが通過させた信号の、カットオフ周波数の成分の振幅を測定する測定部と、キャリブレーション信号の振幅、及び測定部が測定した信号の振幅を比較する演算部と、演算部における比較結果に基づいて、ループフィルタのゲインを調整する調整部とを備えるキャリブレーション装置を提供する。
本発明の第5の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに入力すべき試験信号のパターンを生成するパターン発生部と、パターン発生部が出力するパターンと、与えられるタイミング信号とに基づいて、試験信号を生成する波形成形部と、タイミング信号を生成し、波形成形部に入力するタイミング発生部と、被試験デバイスが出力する出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、タイミング発生部は、タイミング信号を生成するPLL回路と、PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置とを有し、キャリブレーション装置が、上述した第1から第4のいずれかの形態である試験装置を提供する。
本発明の第6の形態においては、PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション方法であって、PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、電圧制御発振器が出力する発振信号の前記カットオフ周波数の周波数成分を測定する測定段階と、キャリブレーション信号のカットオフ周波数成分の強度と、測定段階において測定した周波数成分の強度とを比較する演算段階と、演算段階における比較結果に基づいて、PLL回路に設けられたチャージポンプのゲインを調整する調整段階とを備えるキャリブレーション方法を提供する。
本発明の第7の形態においては、PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション方法であって、PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、電圧制御発振器が出力する発振信号のカットオフ周波数の周波数成分を測定する測定段階と、キャリブレーション信号のカットオフ周波数成分の強度と、測定段階において測定した周波数成分の強度とを比較する演算段階と、演算段階における比較結果に基づいて、PLL回路に設けられたループフィルタのゲインを調整する調整段階とを備えるキャリブレーション方法を提供する。
本発明の第8の形態においては、PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション方法であって、PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数と周波数が略等しいキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、ループフィルタが通過させた信号の、カットオフ周波数の成分の振幅を測定する測定段階と、キャリブレーション信号の振幅、及び測定段階において測定した信号の振幅を比較する演算段階と、演算段階における比較結果に基づいて、PLL回路に設けられたチャージポンプのゲインを調整する調整段階とを備えるキャリブレーション方法を提供する。
本発明の第9の形態においては、PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション方法であって、PLL回路の電圧制御発振器に入力される制御電圧に、ループ帯域のカットオフ周波数と周波数が略等しいキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、ループフィルタが通過させた信号の、カットオフ周波数の成分の振幅を測定する測定段階と、キャリブレーション信号の振幅、及び測定段階において測定した信号の振幅を比較する演算段階と、演算段階における比較結果に基づいて、ループフィルタのゲインを調整する調整段階とを備えるキャリブレーション方法を提供する。
本発明の第10の形態においては、PLL回路のループ帯域を測定する帯域測定装置であって、PLL回路の電圧制御発振器に入力される制御電圧に、周波数を順次変化させたキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳部と、電圧制御発振器が出力する発振信号のスペクトラムを測定する測定部と、発振信号のスペクトラムが、所定の強度となる周波数を、ループ帯域として算出する演算部とを備える帯域測定装置を提供する。
本発明の第11の形態においては、PLL回路のループ帯域を測定する帯域測定装置であって、PLL回路の電圧制御発振器に入力される制御電圧に、周波数を順次変化させたキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳部と、ループフィルタが通過させた信号のスペクトラムを測定する測定部と、測定部が測定したスペクトラムが、所定の強度となる周波数を、ループ帯域として算出する演算部とを備える帯域測定装置を提供する。
本発明の第12の形態においては、PLL回路のループ帯域を測定する帯域測定方法であって、PLL回路の電圧制御発振器に入力される制御電圧に、周波数を順次変化させたキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、電圧制御発振器が出力する発振信号のスペクトラムを測定する測定段階と、発振信号のスペクトラムが、所定の強度となる周波数を、ループ帯域として算出する演算段階とを備える帯域測定方法を提供する。
本発明の第13の形態においては、PLL回路のループ帯域を測定する帯域測定方法であって、PLL回路の電圧制御発振器に入力される制御電圧に、周波数を順次変化させたキャリブレーション信号を、制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、ループフィルタが通過させた信号のスペクトラムを測定する測定段階と、測定段階において測定したスペクトラムが、所定の強度となる周波数を、ループ帯域として算出する演算段階とを備える帯域測定方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係るキャリブレーション装置100の構成の一例を示す図である。キャリブレーション装置100は、PLL回路300に対して予め定められたループ帯域を設定する。また本例においては、PLL回路300として、位相比較器310、チャージポンプ320、ループフィルタ330、電圧制御発振器340、及び分周器350を備える回路を用いて説明する。但し、キャリブレーション装置100がキャリブレーションするPLL回路300は、当該構成を有するものに限られない。
まず、PLL回路300の概要を説明する。電圧制御発振器340は、与えられる制御電圧に応じた周波数の発振信号を生成する。分周器350は、発振信号を所定の分周比で分周した分周信号を生成する。位相比較器310は、与えられる基準信号と、分周信号との位相差を検出する。チャージポンプ320は、位相比較器310が検出した位相差に応じたレベルの制御電圧を生成する。例えばチャージポンプ320は、当該位相差に応じた期間、所定の電流で所定の容量を充放電することにより、当該制御電圧を生成する。ループフィルタ330は、制御電圧の所定の周波数成分を通過させ、電圧制御発振器340に供給する。このような構成により、PLL回路300は、基準信号に同期した発振信号を生成する。
また、電圧制御発振器340に与えられる制御電圧に、オフセット電圧を重畳することにより、発振信号の位相を制御することができる。例えば、図1に示すように、チャージポンプ320における充放電電流にオフセット電流を重畳することにより、制御電圧にオフセット電圧を重畳することができる。
キャリブレーション装置100は、信号重畳部10、測定部20、演算部30、メモリ40、及び調整部50を備える。信号重畳部10は、電圧制御発振器340に入力される制御電圧に、ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を重畳する。ここで、信号重畳部10は、チャージポンプ320の充放電電流に、キャリブレーション信号に応じた電流を重畳することにより、電圧制御発振器340に入力される制御電圧にキャリブレーション信号を重畳してよい。また信号重畳部10は、キャリブレーション信号に応じた電圧を、制御電圧に直接重畳してもよい。また、本例における信号重畳部10は、ループフィルタ330を介してキャリブレーション信号を制御電圧に重畳する。即ち、信号重畳部10は、ループフィルタ330の入力にキャリブレーション信号を重畳したが、他の例における信号重畳部10は、ループフィルタ330の出力にキャリブレーション信号を重畳してもよい。
信号重畳部10は、ダイレクトデジタルシンセサイザ16、第2DAコンバータ12、及び第2電流源14を有する。ダイレクトデジタルシンセサイザ16は、予め格納したデータに基づいて、所望の周波数のデジタル信号を生成する回路である。本例におけるダイレクトデジタルシンセサイザ16は、PLL回路300が有するべきループ帯域のカットオフ周波数の周波数成分を含むデジタル信号を生成する。
例えば、ダイレクトデジタルシンセサイザ16は、単一の周波数成分を有する信号のデータを格納し、与えられるクロックに応じて当該データを順次出力する回路である。ここで、クロックに応じて出力するデータのデータ間隔を制御することにより、所望の周波数成分のキャリブレーション信号を出力する。例えば、アドレス番号1、2、3、・・・に格納したデータを順次出力する場合と、アドレス番号1、3、5、・・・に格納したデータを順次出力する場合とでは、周波数が2倍異なる信号を生成することができる。また、ダイレクトデジタルシンセサイザ16は、複数の周波数成分を有する信号のデータを格納してよい。本例においてダイレクトデジタルシンセサイザ16は、単一の周波数成分のサイン波のデータを格納する。
第2DAコンバータ12は、ダイレクトデジタルシンセサイザ16が出力するデジタルデータを、アナログ信号に変換する。また第2DAコンバータ12は、当該アナログ信号のレベルに基づいて、第2電流源14が生成する電流を制御する。このような構成により、信号重畳部10は、所定のループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を、制御電圧に重畳する。また、信号重畳部10は、発振信号の位相をシフトすべくPLL回路300に設けられている電流源及びDAコンバータを、本例における第2電流源14及び第2DAコンバータ12として用いてもよい。
制御電圧にキャリブレーション信号が重畳された場合、電圧制御発振器340が出力する発振信号には、当該キャリブレーション信号に応じたジッタが生じる。測定部20は、電圧制御発振器340が出力する発振信号のカットオフ周波数の周波数成分を測定する。このとき、電圧制御発振器340が出力する発振信号の信号成分の周波数は、カットオフ周波数から十分離れていることが好ましい。これにより、キャリブレーション信号に応じたジッタ成分の、当該カットオフ周波数の周波数成分を測定することができる。測定部20は、例えばタイムインターバルアナライザ、スペクトラムアナライザ等の測定装置であってよい。
演算部30は、信号重畳部10が生成したキャリブレーション信号における、上述したカットオフ周波数成分の強度と、測定部20が測定した当該カットオフ周波数成分の強度とを比較する。信号重畳部10は、カットオフ周波数成分における強度が予め定められた強度のキャリブレーション信号を生成してよい。当該強度は、演算部30に予め通知されてよい。また演算部30は、キャリブレーション信号のカットオフ周波数成分と、測定部20が測定した周波数成分との強度の比を算出してよい。当該強度の比は、ループ帯域のカットオフ周波数における、PLL回路300のループゲインに対応する。即ち、PLL回路300のループ帯域が精度よく設定されていれば、カットオフ周波数におけるループゲインは、電力で1/2、信号振幅で1/(2^(1/2))となる。
調整部50は、演算部30における比較結果に基づいて、PLL回路300に設けられたチャージポンプ320のゲインを調整する。例えば調整部50は、演算部30が算出した強度の比が所定の値(例えば、1/(2^(1/2))となるように、チャージポンプ320のゲインを調整してよい。
また、PLL回路300が有するべきループ帯域のカットオフ周波数が、所定の周波数より大きい、又は小さければよい場合には、調整部50は、演算部30が算出した強度の比が当該所定の値より大きく、又は小さくなるように、チャージポンプ320のゲインを調整してよい。
また、調整部50は、チャージポンプ320のゲインを調整することに代えて、ループフィルタ330におけるゲインを調整してもよい。また調整部50は、チャージポンプ320及びループフィルタ330の双方のゲインを調整してもよい。以上のような構成及び動作により、PLL回路300のループ帯域のカットオフ周波数を所定の周波数に精度よく調整することができる。
また、メモリ40は、従来のキャリブレーション方法と同様に、PLL回路300が有するべきそれぞれのループ帯域に対して、チャージポンプ320又はループフィルタ330に設定すべき設定値を格納してよい。当該設定値は、PLL回路300の各素子の設計値から求めることができる。調整部50は、メモリ40が格納した設定値を、チャージポンプ320又はループフィルタ330に設定してよい。この場合、キャリブレーション装置100は、従来と同様のキャリブレーションを行うことができる。
またメモリ40は、演算部30が算出する強度の比が、上述した所定の値となった場合における、チャージポンプ320及びループフィルタ330に設定した設定値に対応するデジタルデータを、PLL回路300に設定したカットオフ周波数に対応付けて格納してよい。これにより、以前に設定したループ帯域と同一のループ帯域をPLL回路300に設定する場合に、容易に設定を行うことができる。
また、キャリブレーション装置100は、PLL回路300の実動作前に当該キャリブレーションを行ってよく、PLL回路300の実動作中に当該キャリブレーションを行ってもよい。PLL回路300の実動作中に当該キャリブレーションを行う場合、信号重畳部10は、電圧制御発振器340が出力する発振信号について規定されるジッタ振幅許容値より小さい振幅のキャリブレーション信号を制御電圧に重畳することが好ましい。当該ジッタ振幅許容値は、PLL回路300の仕様等に応じて、使用者からキャリブレーション装置100に予め与えられる値であってよい。PLL回路300の実動作中にキャリブレーションを行うことができるので、外的要因等により、PLL回路300の実動作中にループ帯域が変動した場合であっても、ループ帯域を所定の帯域に維持することができる。
また、キャリブレーション装置100は、PLL回路300のループ帯域を測定する帯域測定装置としても機能することができる。この場合、信号重畳部10は、PLL回路300の電圧制御発振器340に入力される制御電圧に、周波数を順次変化させたキャリブレーション信号を順次重畳する。
測定部20は、電圧制御発振器340が出力する信号のスペクトラムを順次測定する。演算部30は、測定部20が測定した発振信号のスペクトラムに基づいて、PLL回路300のループ帯域を算出する。例えば演算部30は、測定部20が測定するスペクトラムのうち、キャリブレーション信号に対応する成分が、所定の強度(例えば、キャリブレーション信号の強度の1/(2^(1/2)))となったときの、キャリブレーション信号の周波数を、当該ループ帯域のカットオフ周波数として算出してよい。測定部20が測定するスペクトラムのうち、キャリブレーション信号に対応する成分は、信号重畳部10が順次生成するキャリブレーション信号の周波数に応じて順次変化する。このため、測定部20が測定するスペクトラムのうち、発振信号の成分と、キャリブレーション信号の成分とは容易に分離することができる。
図2は、キャリブレーション装置100の動作の一例を示す図である。図2(a)は、キャリブレーション装置100がPLL回路300に設定すべきループ帯域を示し、図2(b)は、キャリブレーション装置100がPLL回路300に入力するキャリブレーション信号の一例を示す。
図2(a)に示すように、PLL回路300のループ帯域は、ゲインが所定の値(例えば−3dB)となる周波数(カットオフ周波数)により規定される。キャリブレーション装置100は、当該カットオフ周波数が所定の周波数となるように、PLL回路300を設定する。
キャリブレーション装置100は、設定すべきカットオフ周波数の周波数成分を有するキャリブレーション信号を、電圧制御発振器340の入力に重畳する。そして、当該キャリブレーション信号を重畳した状態で、PLL回路300が定常状態となった場合における、電圧制御発振器340の出力を測定する。このとき、カットオフ周波数における、キャリブレーション信号の強度SCALに対する、電圧制御発振器340の出力の強度SOSCのゲインを測定する。そして、当該ゲインが所定のゲイン(−3dB)となるように、チャージポンプ320又はループフィルタ330の設定を変更する。例えば、チャージポンプ320又はループフィルタ330の設定を順次変更して、当該ゲインが所定のゲインとなる設定を検出してよい。
図3は、チャージポンプ320の構成の一例を示す図である。本例において調整部50は、チャージポンプ320の設定を調整することにより、PLL回路300のループ帯域を所定の帯域に設定する。
チャージポンプ320は、トランジスタ322、トランジスタ324、第1DAコンバータ326、及び第1電流源328を有する。トランジスタ322のゲート端子には、位相比較器310の反転出力が入力される。またトランジスタ324のゲート端子には、位相比較器310の非反転出力が入力される。例えば位相比較器310は、基準信号と発振信号との位相差に応じた期間、H論理を示す信号を非反転出力として出力してよい。また、位相比較器310は、非反転出力の論理を反転した反転出力を出力してよい。
トランジスタ324のコレクタ端子は、ループフィルタ330に接続される。また、第1電流源328は、トランジスタ322及びトランジスタ324のエミッタ端子と接続され、第1DAコンバータ326により設定される電流を、オン状態となったトランジスタに供給する。つまり、トランジスタ324には、基準信号と発振信号との位相差に応じた期間、所定のコレクタ電流が流れる。トランジスタ324のコレクタ電流によって所定の容量を充放電することにより、基準信号と発振信号との位相差に応じたレベルの制御電圧を生成する。
本例におけるチャージポンプ320は、第1電流源328における電流値を調整することにより、チャージポンプ320のゲインを制御することができる。即ち、第1DAコンバータ326に与えるデジタルデータを変更することにより、チャージポンプ320のゲインを制御することができる。本例における調整部50は、演算部30における比較結果に基づいて、第1DAコンバータ326に与えるデジタルデータを変更する。
また、信号重畳部10の第2電流源14は、トランジスタ324のコレクタ端子とループフィルタ330との間の配線に接続されてよい。これにより、電圧制御発振器340に入力される制御電圧に所定のキャリブレーション信号を重畳する。
調整部50は、第1電流源328における電流値を所定の比率で変更した場合に、第2電流源14における電流値を当該所定の比率で変更することが好ましい。例えば、第1DAコンバータ326に設定するデジタル値を所定の比率で変更した場合、第2DAコンバータ12の入力値に対する出力レベルのゲインを、当該所定の比率で変更してよい。このような制御により、より精度よく測定を行うことができる。また、チャージポンプ320のゲインは、第1DAコンバータ326に与えるデジタル値により制御することができるので、PLL回路300のループ帯域を容易に設定することができる。
図4は、キャリブレーション装置100の構成の他の例を示す図である。本例におけるキャリブレーション装置100は、図1に関連して説明したキャリブレーション装置100の構成に対し、測定部20が測定する対象が異なる。他の構成要素については、図1において同一の符号を付した構成要素と同一であってよい。
本例における測定部20は、ループフィルタ330が通過させた信号を測定する。例えば測定部20は、当該信号のカットオフ周波数の成分の振幅を測定してよい。この場合においても、測定部20は、PLL回路300が定常状態となった場合における、当該信号のカットオフ周波数の成分の振幅を測定してよい。係る構成によっても、PLL回路300のループ帯域を、所望の帯域に設定することができる。またPLL回路300のループ帯域のカットオフ周波数を測定することができる。
図5は、本発明の実施形態に係る試験装置200の構成の一例を示す図である。試験装置200は、半導体回路等の被試験デバイス400を試験する装置であって、パターン発生部210、波形成形部220、タイミング発生部230、及び判定部240を備える。
パターン発生部210は、被試験デバイス400を試験する試験パターンを生成する。例えばパターン発生部210は、被試験デバイス400に入力すべき試験信号の論理パターンを含む試験パターンを生成する。
波形成形部220は、パターン発生部210から与えられる試験パターンに基づいて、試験信号を生成する。例えば波形成形部220は、試験パターンに含まれる、試験信号の論理パターンに応じた電圧を、与えられるタイミング信号に同期して出力することにより、試験信号を生成してよい。
タイミング発生器230は、波形成形部220に与えるタイミング信号を生成する。本例におけるタイミング発生器230は、PLL回路300と、キャリブレーション装置100とを有する。PLL回路300及びキャリブレーション装置100は、図1から図4において説明したPLL回路300及びキャリブレーション装置100と同一であってよい。PLL回路300は、所定の位相及び周期のタイミング信号を生成する。またキャリブレーション装置100は、PLL回路300のループ帯域を、所定のループ帯域に設定する。キャリブレーション装置100は、被試験デバイス400の試験中に、PLL回路300のキャリブレーションを行ってよい。また、キャリブレーション装置100は、被試験デバイス400を交換する毎に、PLL回路300のキャリブレーションを行ってもよく、また所定の期間毎にPLL回路300のキャリブレーションを行ってもよい。
判定部240は、試験信号に応じて被試験デバイス400が出力する出力信号に基づいて、被試験デバイス400の良否を判定する。例えば判定部240は、当該出力信号の論理パターンと、パターン発生部210から与えられる期待値パターンとを比較することにより、被試験デバイス400の良否を判定してよい。この場合、判定部240は、タイミング発生部230から与えられるストローブ信号に応じて、出力信号の論理値を検出してよい。
本例における試験装置200によれば、精度のよいタイミング信号を生成することができるので、被試験デバイス400の良否を精度よく判定することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、PLL回路のループ帯域を精度よく設定することができる。また、被試験デバイスを精度よく試験することができる。
10・・・信号重畳部、12・・・第2DAコンバータ、14・・・第2電流源、16・・・ダイレクトデジタルシンセサイザ、20・・・測定部、30・・・演算部、40・・・メモリ、50・・・調整部、100・・・キャリブレーション装置、200・・・試験装置、210・・・パターン発生部、220・・・波形成形部、230・・・タイミング発生部、240・・・判定部、300・・・PLL回路、310・・・位相比較器、320・・・チャージポンプ、322、324・・・トランジスタ、326・・・第1DAコンバータ、328・・・第1電流源、330・・・ループフィルタ、340・・・電圧制御発振器、350・・・分周器、400・・・被試験デバイス
Claims (18)
- PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、前記ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳部と、
前記電圧制御発振器が出力する発振信号の前記カットオフ周波数の周波数成分を測定する測定部と、
前記キャリブレーション信号の前記カットオフ周波数成分の強度と、前記測定部が測定した周波数成分の強度とを比較する演算部と、
前記演算部における比較結果に基づいて、前記PLL回路に設けられたチャージポンプのゲインを調整する調整部と
を備えるキャリブレーション装置。 - 前記演算部は、前記キャリブレーション信号の前記カットオフ周波数成分と、前記測定部が測定した周波数成分との強度の比を算出し、
前記調整部は、前記強度の比が所定の値となるように、前記チャージポンプのゲインを調整する
請求項1に記載のキャリブレーション装置。 - 前記PLL回路に設けられた前記チャージポンプは、前記PLL回路に設けられる位相比較器の出力に応じた期間、設定される電流値で容量を充放電することにより前記制御電圧を生成する第1電流源と、与えられるデジタルデータに応じて前記第1電流源における電流値を設定する第1DAコンバータとを有し、
前記調整部は、前記演算部における比較結果に基づいて、前記第1DAコンバータに与える前記デジタルデータを変更する
請求項2に記載のキャリブレーション装置。 - 前記信号重畳部は、前記PLL回路の実動作時に、前記電圧制御発振器が出力する発振信号について規定されるジッタ振幅許容値より小さい振幅の前記キャリブレーション信号を、前記ループフィルタを介して前記制御電圧に重畳する
請求項1に記載のキャリブレーション装置。 - 前記演算部が算出する強度の比が前記所定の値となった場合における、前記チャージポンプに設定した前記デジタルデータを、前記カットオフ周波数に対応付けて格納するメモリを更に備える
請求項3に記載のキャリブレーション装置。 - 前記信号重畳部は、
前記チャージポンプが出力する電流に、前記キャリブレーション信号に応じた電流を重畳する第2電流源と、
前記第2電流源における電流値を、前記キャリブレーション信号に応じて制御する第2DAコンバータと
を有し、
前記調整部は、前記第1電流源における電流値を所定の比率で変更した場合に、前記第2電流源における電流値を前記所定の比率で変更する
請求項3に記載のキャリブレーション装置。 - PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、前記ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳部と、
前記電圧制御発振器が出力する発振信号の前記カットオフ周波数の周波数成分を測定する測定部と、
前記キャリブレーション信号の前記カットオフ周波数成分の強度と、前記測定部が測定した周波数成分の強度とを比較する演算部と、
前記演算部における比較結果に基づいて、前記PLL回路に設けられたループフィルタのゲインを調整する調整部と
を備えるキャリブレーション装置。 - PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、前記ループ帯域のカットオフ周波数と周波数が略等しいキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳部と、
前記ループフィルタが通過させた信号の、前記カットオフ周波数の成分の振幅を測定する測定部と、
前記キャリブレーション信号の振幅、及び前記測定部が測定した信号の振幅を比較する演算部と、
前記演算部における比較結果に基づいて、前記PLL回路に設けられたチャージポンプのゲインを調整する調整部と
を備えるキャリブレーション装置。 - PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、前記ループ帯域のカットオフ周波数と周波数が略等しいキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳部と、
前記ループフィルタが通過させた信号の、前記カットオフ周波数の成分の振幅を測定する測定部と、
前記キャリブレーション信号の振幅、及び前記測定部が測定した信号の振幅を比較する演算部と、
前記演算部における比較結果に基づいて、前記ループフィルタのゲインを調整する調整部と
を備えるキャリブレーション装置。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに入力すべき試験信号のパターンを生成するパターン発生部と、
前記パターン発生部が出力するパターンと、与えられるタイミング信号とに基づいて、前記試験信号を生成する波形成形部と、
前記タイミング信号を生成し、前記波形成形部に入力するタイミング発生部と、
前記被試験デバイスが出力する出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記タイミング発生部は、
前記タイミング信号を生成するPLL回路と、
前記PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション装置と
を有し、
前記キャリブレーション装置が、請求項1から8のいずれかに記載した前記キャリブレーション装置である試験装置。 - PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション方法であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、前記ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、
前記電圧制御発振器が出力する発振信号の前記カットオフ周波数の周波数成分を測定する測定段階と、
前記キャリブレーション信号の前記カットオフ周波数成分の強度と、前記測定段階において測定した周波数成分の強度とを比較する演算段階と、
前記演算段階における比較結果に基づいて、前記PLL回路に設けられたチャージポンプのゲインを調整する調整段階と
を備えるキャリブレーション方法。 - PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション方法であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、前記ループ帯域のカットオフ周波数の周波数成分を含むキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、
前記電圧制御発振器が出力する発振信号の前記カットオフ周波数の周波数成分を測定する測定段階と、
前記キャリブレーション信号の前記カットオフ周波数成分の強度と、前記測定段階において測定した周波数成分の強度とを比較する演算段階と、
前記演算段階における比較結果に基づいて、前記PLL回路に設けられたループフィルタのゲインを調整する調整段階と
を備えるキャリブレーション方法。 - PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション方法であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、前記ループ帯域のカットオフ周波数と周波数が略等しいキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、
前記ループフィルタが通過させた信号の、前記カットオフ周波数の成分の振幅を測定する測定段階と、
前記キャリブレーション信号の振幅、及び前記測定段階において測定した信号の振幅を比較する演算段階と、
前記演算段階における比較結果に基づいて、前記PLL回路に設けられたチャージポンプのゲインを調整する調整段階と
を備えるキャリブレーション方法。 - PLL回路に対して、予め定められたループ帯域を設定するキャリブレーション方法であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、前記ループ帯域のカットオフ周波数と周波数が略等しいキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、
前記ループフィルタが通過させた信号の、前記カットオフ周波数の成分の振幅を測定する測定段階と、
前記キャリブレーション信号の振幅、及び前記測定段階において測定した信号の振幅を比較する演算段階と、
前記演算段階における比較結果に基づいて、前記ループフィルタのゲインを調整する調整段階と
を備えるキャリブレーション方法。 - PLL回路のループ帯域を測定する帯域測定装置であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、周波数を順次変化させたキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳部と、
前記電圧制御発振器が出力する発振信号のスペクトラムを測定する測定部と、
前記発振信号のスペクトラムが、所定の強度となる周波数を、前記ループ帯域として算出する演算部と
を備える帯域測定装置。 - PLL回路のループ帯域を測定する帯域測定装置であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、周波数を順次変化させたキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳部と、
前記ループフィルタが通過させた信号のスペクトラムを測定する測定部と、
前記測定部が測定したスペクトラムが、所定の強度となる周波数を、前記ループ帯域として算出する演算部と
を備える帯域測定装置。 - PLL回路のループ帯域を測定する帯域測定方法であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、周波数を順次変化させたキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、
前記電圧制御発振器が出力する発振信号のスペクトラムを測定する測定段階と、
前記発振信号のスペクトラムが、所定の強度となる周波数を、前記ループ帯域として算出する演算段階と
を備える帯域測定方法。 - PLL回路のループ帯域を測定する帯域測定方法であって、
前記PLL回路の電圧制御発振器に入力される制御電圧に、周波数を順次変化させたキャリブレーション信号を、前記制御電圧を出力するループフィルタを介して重畳する信号重畳段階と、
前記ループフィルタが通過させた信号のスペクトラムを測定する測定段階と、
前記測定段階において測定したスペクトラムが、所定の強度となる周波数を、前記ループ帯域として算出する演算段階と
を備える帯域測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006199956A JP2008028765A (ja) | 2006-07-21 | 2006-07-21 | キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006199956A JP2008028765A (ja) | 2006-07-21 | 2006-07-21 | キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008028765A true JP2008028765A (ja) | 2008-02-07 |
Family
ID=39118951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006199956A Withdrawn JP2008028765A (ja) | 2006-07-21 | 2006-07-21 | キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008028765A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246605A (ja) * | 2008-03-31 | 2009-10-22 | Sony Corp | Pll回路およびそのic |
JP2010103707A (ja) * | 2008-10-22 | 2010-05-06 | Canon Inc | チャージポンプ回路、及びクロック生成器 |
-
2006
- 2006-07-21 JP JP2006199956A patent/JP2008028765A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246605A (ja) * | 2008-03-31 | 2009-10-22 | Sony Corp | Pll回路およびそのic |
JP4636106B2 (ja) * | 2008-03-31 | 2011-02-23 | ソニー株式会社 | Pll回路およびそのic |
US7965144B2 (en) | 2008-03-31 | 2011-06-21 | Sony Corporation | Phase locked loop circuit and integrated circuit for the same |
JP2010103707A (ja) * | 2008-10-22 | 2010-05-06 | Canon Inc | チャージポンプ回路、及びクロック生成器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107896105B (zh) | 用于锁相回路的片上测量 | |
JP3869699B2 (ja) | タイミング発生器、半導体試験装置、及びタイミング発生方法 | |
JP2006227009A (ja) | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス | |
US10862487B2 (en) | Locked loop circuit with reference signal provided by un-trimmed oscillator | |
TW202247610A (zh) | 基於時脈循環時間測量的自適應頻率縮放 | |
US20060017429A1 (en) | Methods of generating internal clock signals from external clock signals and of measuring the frequency of external clock signals and related frequency measuring circuits and semiconductor memory devices | |
JP5047187B2 (ja) | キャリブレーション装置、キャリブレーション方法、及び試験装置 | |
TWI613890B (zh) | 數位控制振盪器的頻率校正方法及其頻率校正裝置 | |
JP2008028765A (ja) | キャリブレーション装置、試験装置、キャリブレーション方法、帯域測定装置、及び帯域測定方法 | |
US10483991B2 (en) | Semiconductor device and test method | |
JP5008661B2 (ja) | キャリブレーション装置、キャリブレーション方法、試験装置、及び試験方法 | |
JP5202324B2 (ja) | キャリブレーション装置、キャリブレーション方法、及び試験装置 | |
US7564897B2 (en) | Jitter measuring apparatus, jitter measuring method and PLL circuit | |
KR100830899B1 (ko) | 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기 | |
JPH10322200A (ja) | 位相ロック検出回路 | |
JP5201991B2 (ja) | タイミング発生器、試験装置、及びタイミング発生方法 | |
US8004332B2 (en) | Duty ratio control apparatus and duty ratio control method | |
JP2005049233A (ja) | ジッタ測定方法、ジッタ測定回路及びこれを備えた発振回路 | |
JP4543024B2 (ja) | タイミング発生器、試験装置、及びタイミング発生方法 | |
JP2004251854A (ja) | Pll回路を有する半導体集積装置 | |
JP2008011401A (ja) | 信号発生器、信号発生方法、試験装置および半導体チップ | |
JP2006343345A (ja) | 半導体集積回路とそのジッタ測定方法 | |
KR20050036336A (ko) | 테스트용 클럭신호 발생장치 | |
JP2001237696A (ja) | Pll回路の評価回路及びその評価方法 | |
JP2005326234A (ja) | 回路検査装置および集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091006 |