JP6329196B2 - 発振回路及び発振方法 - Google Patents
発振回路及び発振方法 Download PDFInfo
- Publication number
- JP6329196B2 JP6329196B2 JP2016056803A JP2016056803A JP6329196B2 JP 6329196 B2 JP6329196 B2 JP 6329196B2 JP 2016056803 A JP2016056803 A JP 2016056803A JP 2016056803 A JP2016056803 A JP 2016056803A JP 6329196 B2 JP6329196 B2 JP 6329196B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- signal
- frequency table
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims description 64
- 238000000034 method Methods 0.000 title claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 238000005259 measurement Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
fSub(Vt)=fMain(Vt)−fRef
12a テーブルメモリ(記憶手段)
20 サブPLL(第2の位相同期ループ回路)
21 電圧印加回路(電圧印加手段)
24 VCO(第2の電圧制御発振器)
30 メインPLL(第1の位相同期ループ回路)
32 PFD(電圧信号出力手段)
34 VCO(第1の電圧制御発振器)
35 ミキサ(混合手段)
Claims (3)
- 第1の入力電圧(V Main (V t ))に応じた第1の出力周波数(f Main (V t ))の信号を外部に出力する第1の電圧制御発振器(34)を有する第1の位相同期ループ回路(30)と、
第2の入力電圧(V t )に応じた第2の出力周波数(f Sub (V t ))の信号を前記第1の位相同期ループ回路に出力する第2の電圧制御発振器(24)を有する第2の位相同期ループ回路(20)と、
を備え、
前記第1の入力電圧と前記第1の出力周波数との関係を示す第1の電圧周波数テーブルを取得する第1の電圧周波数テーブル取得モードと、
前記第2の入力電圧と前記第2の出力周波数との関係を示す第2の電圧周波数テーブルを取得する第2の電圧周波数テーブル取得モードと、
設定された設定周波数の信号を前記第1の電圧制御発振器から前記外部に出力する通常モードと、
を有し、
前記第1の位相同期ループ回路は、
前記第1の出力周波数を分周する分周器(44)を含む第1の経路と、
前記第1の出力周波数の信号と前記第2の出力周波数の信号とを混合する混合手段(35)を含む第2の経路と、
前記第1の電圧周波数テーブル取得モードにおいて前記第1の経路を選択し、前記通常モードにおいて前記第2の経路を選択する経路選択手段(42、43)と、
比較信号の位相と前記第1又は前記第2の経路からの信号の位相との差に応じた電圧を前記第1の入力電圧として前記第1の電圧制御発振器に出力する電圧信号出力手段(32)と、
を備え、
前記第2の位相同期ループ回路は、前記第2の電圧周波数テーブル取得モードにおいて前記第2の電圧制御発振器に電圧を印加する電圧印加手段(21)を備え、
前記第1の電圧周波数テーブル取得モードにおいて、前記分周器の分周比を変化させて前記第1の電圧周波数テーブルを取得する第1の電圧周波数テーブル取得手段と、
前記第2の電圧周波数テーブル取得モードにおいて、前記第1の電圧周波数テーブルに含まれる前記第1の出力周波数から前記比較信号の周波数(f Ref )を差し引いた差分周波数が得られる前記第2の入力電圧を前記差分周波数ごとに求めて前記第2の電圧周波数テーブルを取得する第2の電圧周波数テーブル取得手段と、
を備えたことを特徴とする発振回路。 - 前記第2の位相同期ループ回路は、前記通常モードにおいて前記第2の電圧制御発振器に電圧を印加する通常モード電圧印加手段(12、22)をさらに備え、
前記通常モード電圧印加手段は、前記第1及び前記第2の電圧周波数テーブルを参照し、前記設定周波数に対応する前記第2の入力電圧を取得し、取得した該前記第2の入力電圧を前記第2の電圧制御発振器に印加するものであることを特徴とする請求項1に記載の発振回路。 - 請求項1に記載の発振回路を用いた発振方法であって、
前記第1の電圧周波数テーブル取得モードにおいて、前記分周器の分周比を変化させて前記第1の電圧周波数テーブルを取得する第1の電圧周波数テーブル取得ステップ(S12)と、
前記第2の電圧周波数テーブル取得モードにおいて、前記第1の電圧周波数テーブルに含まれる前記第1の出力周波数から前記比較信号の周波数(f Ref )を差し引いた差分周波数が得られる前記第2の入力電圧を前記差分周波数ごとに求めて前記第2の電圧周波数テーブルを取得する第2の電圧周波数テーブル取得ステップ(S23)と、
を含むことを特徴とする発振方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056803A JP6329196B2 (ja) | 2016-03-22 | 2016-03-22 | 発振回路及び発振方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056803A JP6329196B2 (ja) | 2016-03-22 | 2016-03-22 | 発振回路及び発振方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017175260A JP2017175260A (ja) | 2017-09-28 |
JP6329196B2 true JP6329196B2 (ja) | 2018-05-23 |
Family
ID=59972232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016056803A Active JP6329196B2 (ja) | 2016-03-22 | 2016-03-22 | 発振回路及び発振方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6329196B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58189632U (ja) * | 1982-06-11 | 1983-12-16 | アイコム株式会社 | 周波数シンセサイザ |
JP4133630B2 (ja) * | 2003-06-30 | 2008-08-13 | シャープ株式会社 | 周波数シンセサイザ、チューナおよび受信機 |
JP4636106B2 (ja) * | 2008-03-31 | 2011-02-23 | ソニー株式会社 | Pll回路およびそのic |
JP5202213B2 (ja) * | 2008-09-25 | 2013-06-05 | パナソニック株式会社 | 周波数シンセサイザ及び無線送信装置 |
US8378751B2 (en) * | 2009-02-13 | 2013-02-19 | Qualcomm Incorporated | Frequency synthesizer with multiple tuning loops |
JP5956383B2 (ja) * | 2013-06-25 | 2016-07-27 | アンリツ株式会社 | Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法 |
-
2016
- 2016-03-22 JP JP2016056803A patent/JP6329196B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017175260A (ja) | 2017-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305115B2 (en) | Elimination of fractional N boundary spurs in a signal synthesizer | |
US8228219B2 (en) | Time-to-digital converter with calibration | |
JP4742219B2 (ja) | 電圧制御発振器プリセット回路 | |
JP6325590B2 (ja) | 位相雑音最適化装置及び位相雑音最適化方法 | |
JP2005072876A (ja) | 広帯域変調pllおよびその変調度調整方法 | |
US4488123A (en) | Frequency synthesizer | |
JP6329196B2 (ja) | 発振回路及び発振方法 | |
JP4857190B2 (ja) | 周波数掃引発振回路 | |
JP2009004868A (ja) | 拡散スペクトラムクロック生成装置 | |
JPH07209351A (ja) | スペクトラム・アナライザ用局部発振器 | |
KR101354836B1 (ko) | 주파수 위상동기장치 및 위상동기방법 | |
JP2011127994A (ja) | 測定装置及び周波数切替方法 | |
KR100830899B1 (ko) | 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기 | |
JP6259852B2 (ja) | 発振回路及び発振方法 | |
JPH0832350A (ja) | 周波数シンセサイザ | |
JP7379057B2 (ja) | 発振装置 | |
JP6263215B2 (ja) | 発振回路及び発振方法 | |
KR960009972B1 (ko) | Pll회로 | |
JP2013170976A (ja) | 移動体通信機器試験用信号発生装置およびその周波数制御方法 | |
JPH0758635A (ja) | 周波数シンセサイザ | |
JP2002141797A (ja) | 周波数シンセサイザ | |
JPH0783263B2 (ja) | デジタル形信号発生装置 | |
JP2008011401A (ja) | 信号発生器、信号発生方法、試験装置および半導体チップ | |
JP2007163179A (ja) | 検出器 | |
JPH1090326A (ja) | ジッタ測定器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6329196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |