JP4279180B2 - 局所発振回路 - Google Patents
局所発振回路 Download PDFInfo
- Publication number
- JP4279180B2 JP4279180B2 JP2004065462A JP2004065462A JP4279180B2 JP 4279180 B2 JP4279180 B2 JP 4279180B2 JP 2004065462 A JP2004065462 A JP 2004065462A JP 2004065462 A JP2004065462 A JP 2004065462A JP 4279180 B2 JP4279180 B2 JP 4279180B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- frequency
- circuit
- oscillation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 title claims description 136
- 230000035945 sensitivity Effects 0.000 claims description 63
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 24
- 238000002347 injection Methods 0.000 description 22
- 239000007924 injection Substances 0.000 description 22
- 238000004891 communication Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1は本発明の実施の形態1の局所発振回路のブロック構成図であり、図14と同様のものには同じ符号を付してある。この実施の形態1の局所発振回路は、位相比較器1と、電荷ポンプ10と、ループフィルタ3と、電圧制御発振器4と、前置分周器5と、可変カウンタ6と、論理回路11とを備えており、上記従来の局所発振回路(図14参照)において、電荷ポンプ2を電荷ポンプ10とし、論理回路7を論理回路11として、AD変換器8を設けない構成である。
位相比較器1は、可変カウンタ6から入力された周波数fo/(m×n)の分周信号の位相を、水晶発振器等から基準分周器等を介して入力される周波数fsの基準振動信号の位相と比較し、その位相のずれに応じた位相比較信号を電荷ポンプ10に出力する。
図2は実施の形態1の電荷ポンプ10の構成図である。図2において、電荷ポンプ10は、電流源回路100と出力回路101とによって構成されている。この電荷ポンプ10は、位相比較器1からの位相比較信号PDU,PDDに従って、ループフィルタ3に電流IOUT=IOUTaを注入しまたはループフィルタ3から電流IOUT=IOUTbを流入させて、ループフィルタ3から電圧制御発振器4に出力される制御電圧VCを上昇または降下させる。
ループフィルタ3は、電荷ポンプ10の出力電流IOUTに従って上昇または降下させた制御電圧VCを電圧制御発振器4に出力する。このループフィルタ3は、電流IOUT>0となって電荷ポンプ10からループフィルタ3に電流が流れ込むと)、制御電圧VCを上昇させ、電流IOUT=0では、制御電圧VCを変動させずに固定値とし、電流IOUT<0となってループフィルタ3から電荷ポンプ10に電流が流れ込むと、制御電圧VCを降下させる。
図3は電圧制御発振器4の回路構成図である。図3において、電圧制御発振器4は、p型MOSトランジスタ401,402,403,404と、n型MOSトランジスタ405,406と、定電流源407と、コイル408と、可変容量409と、制御電圧VCの入力端子410と、周波数f0の信号の差動出力端子411,412とを備えており、ループフィルタ2から可変容量409に入力された制御電圧VCの値に応じた周波数foutで発振して差動信号を生成する。この周波数foutの信号は、設定周波数fs×m×nの信号として局所発振回路から出力されるとともに、前置分周器5に入力される。制御電圧VCが上昇すると、周波数foutは高くなり、制御電圧VCが上昇すると、周波数foutは低くなる。
前置分周器5は、電圧制御発振器4から入力された周波数foutの信号をm分周して、周波数fout/mの信号を可変カウンタ6に出力する。上記の分周値(分周比の値)mは、固定値である。
可変カウンタ6は、前置分周器5から入力された周波数fout/mの信号をさらにn分周して、周波数fout/(m×n)の信号を位相比較器1に出力する。上記の分周値nは、論理回路11から入力された分周データDに従って設定される可変の値である。
論理回路11は、設定周波数に従って分周データDを生成し、可変カウンタ6に出力する。さらに、論理回路11は、設定周波数に従って電流値切り換えデータNを生成するとともに、周波数引き込みの進捗に従って電流切り換え信号Sを生成し、これらの電流値切り換えデータNおよび電流切り換え信号Sを電荷ポンプ10に出力する。
図4は電圧制御発振器4においての制御電圧VC−発振周波数foutの特性を示す図である。周波数感度Kは、図4の特性の傾きとして与えられ、
f0≦fout<f1において、K=K1=160[MHz/V]、
f1≦fout<f2において、K=K2=110[MHz/V]、
f2≦fout<f3において、K=K3=80[MHz/V]、
f3≦fout<f4において、K=K4=65[MHz/V]、
f4≦fout<f5において、K=K5=40[MHz/V]
となる。
図4において、設定周波数fは、最低周波数fmin=f0から最高周波数fmax=f5までの範囲内で設定されるものとすると、論理回路11は、この周波数範囲を、周波数感度K1である周波数領域f0〜f1,周波数感度K2である周波数領域f1〜f2,周波数感度K3である周波数領域f2〜f3,周波数感度K4である周波数領域f3〜f4,周波数感度K5である周波数領域f4〜f5の5つの周波数領域に分割し、設定周波数fがこれら5つの分割周波数領域のいずれの領域内の周波数であるかに従って、3ビットのデータからなる電流値切り換えデータNを生成する。従って、電流値切り換えデータNは、設定周波数fおよび分周器である可変カウンタ6の分周値n(可変カウンタ6および前置分周器5の分周値m×n)を表すデータである。
f0≦f<f1であれば、N=−2(110)、
f1≦f<f2であれば、N=−1(111)、
f2≦f<f3であれば、N=0(000)、
f3≦f<f4であれば、N=+1(001)、
f4≦f<f5であれば、N=+2(010)
とする。
図5は実施の形態1の局所発振回路の周波数引き込み動作を説明するタイミングチャートであり、(a)は局所発振回路の出力信号の周波数(発振周波数)fout、(b)は実施の形態1の局所発振回路を設けた無線通信装置等において送信時の電力増幅器や受信時の低雑音増幅器を起動するために生成される起動信号である。図5において、T1は第1の周波数引き込み期間(第1の周波数引き込み時間)、T2は第2の周波数引き込み期間(第2の周波数引き込み時間)であり、T1+T2の期間(時間)は、局所発振回路が、出力信号の周波数foutを、タイミングt0において設定された設定周波数f(t0)やタイミングt4において設定された設定周波数f(t4)に引き込む動作をする周波数引き込み期間(周波数引き込み引き込み時間)である。また、T3は、この局所発振回路を設けた通信装置等がデータ通信等をする通信期間(通信時間)である。なお、第1の周波数引き込み時間T1,第2の周波数引き込み時間T2は、設定周波数f等によって周波数引き込み動作ごとに異なり、通信時間T3も、通信ごとに異なる。
−2×(f0−f1)≦fout−f≦+2×(f0−f1)
を満たすようになるまでの時間であり、第2の周波数引き込み時間T2は、上記条件を満たしてから周波数引き込みを完了するまでの時間である。
論理回路11は、局所発振回路が周波数引き込みを開始してからの経過時間や周波数引き込み中の発振周波数foutの設定周波数fからのずれ等に従って、1ビットの電流値切り換え信号Sを生成する。例えば、図5(b)の起動信号を電流値切り換え信号Sとして代用し、第1の周波数引き込み時間T1を経過するまでは、S=0、第1の周波数時間T1を経過したら、S=1とする。
図6は電荷ポンプ10においての電流源回路100の回路構成図である。図6において、実施の形態1の電流源回路100は、電流源J0a,J0b,J1a,J1b,J2a,J2b,J3a,J3b,J4a,J4bと、アナログスイッチS1a,S1b,S2a,S2b,S3a,S3b,S4a,S4bと、電流値切り換えデータNのデコーダ102と、ANDゲート103,104と、電流値切り換え信号Sの入力端子105と、注入電流IOUTaの端子106aと、引込電流IOUTbの端子106bとを備えている。
電流源J0a,J0bの電流値I0=200[μA]、
電流源J1a,J1bの電流値I1=40[μA]、
電流源J2a,J2bの電流値I2=60[μA]、
電流源J3a,J3bの電流値I3=70[μA]、
電流源J4a,J4bの電流値I4=130[μA]
である。
電流源J0a,J0bの電流値I0=200[μA]は、電圧制御発振器4の周波数感度が図4の中央値K3となる設定周波数fのときに、周波数引き込みが所定の時間で終了するような電流値とした。
デコーダ102は、電流値切り換えデータNをデコードし、アナログスイッチS1a,S1bのON/OFFを制御する1ビットのデコード信号G1と、アナログスイッチS2a,S2bのON/OFFを制御する1ビットのデコード信号G2と、アナログスイッチS3a,S3bのON/OFFを制御する1ビットのデコード信号G3と、アナログスイッチS4a,S4bのON/OFFを制御する1ビットのデコード信号G4とを出力する。
N=−2(110)のときは、アナログスイッチS1a,S1b,S2a,S2bをONさせ、その他のアナログスイッチをOFFさせるために、G1=G2=1,G3=G4=0を出力し、
N=−1(111)のときは、アナログスイッチS1a,S1bをONさせ、その他のアナログスイッチをOFFさせるために、G1=1,G2=G3=G4=0を出力し、
N=0(000)のときは、全てのアナログスイッチをOFFさせるために、G1=G2=G3=G4=0を出力し、
N=+1(001)のときは、アナログスイッチS3a,S3bをONさせ、その他のアナログスイッチをOFFさせるために、G1=G2=G4=0,G3=1を出力し、
N=+2(010)のときには、アナログスイッチS3a,S3b,S4a,S4bをONさせ、その他のアナログスイッチをOFFさせるために、G1=G2=0,G3=G4=0を出力する。
アナログスイッチS1a,S1bは、電流値切り換えデータN=−1,−2かつ電流値切り換え信号S=1のときにONして、N=0,+1,+2またはS=0のときにはOFFし、
アナログスイッチS2a,S2bは、電流値切り換えデータN=−2かつ電流値切り換え信号S=1のときにONして、N=−1,0,+1,+2またはS=0のときにはOFFし、
アナログスイッチS3a,S3bは、電流値切り換えデータN=+1,+2のときにONして、N=0,−1,−2のときにはOFFし、
アナログスイッチS4a,S4bは、電流値切り換えデータN=+2のときにはONして、N=−2,−1,0,+1のときにはOFFする。
f0≦f<f3(N=−2,−1,0)のとき、IOUT=I0=200[μA]、
f3≦f<f4(N=+1)のとき、IOUT=I0+I3=270[μA]、
f4≦f<f5(N=+2)のとき、IOUT=I0+I3+I4=400[μA]
となる。
f0≦fout<f1において、K1×200=32000[MHz・μA/V]、
f1≦fout<f2において、K2×200=22000[MHz・μA/V]、
f2≦fout<f3において、K3×200=16000[MHz・μA/V]、
f3≦fout<f4において、K4×200=13000[MHz・μA/V]、
f4≦fout<f5において、K5×200=8000[MHz・μA/V]
となる。
f0≦fout<f1において、K1×270=43200[MHz・μA/V]、
f1≦fout<f2において、K2×270=29700[MHz・μA/V]、
f2≦fout<f3において、K3×270=21600[MHz・μA/V]、
f3≦fout<f4において、K4×270=17550[MHz・μA/V]、
f4≦fout<f5において、K5×270=10800[MHz・μA/V]
となる。
f0≦fout<f1において、K1×400=64000[MHz・μA/V]、
f1≦fout<f2において、K2×400=44000[MHz・μA/V]、
f2≦fout<f3において、K3×400=32000[MHz・μA/V]、
f3≦fout<f4において、K4×400=26000[MHz・μA/V]、
f4≦fout<f5において、K5×400=16000[MHz・μA/V]
となる。
f0≦f<f1のとき、IOUT=I0−I1−I2=100[μA]、
f1≦f<f2のとき、IOUT=I0−I2=160[μA]
とすると、設定周波数fがf0≦f<f2のときの発振周波数foutの周波数範囲f4≦fout<f5では、K×IOUTの値が不足して、周波数引き込み時間が長くなるので、設定周波数fがf0≦f<f2のときの電流値切り換えデータNによる電流値切り換え制御を電流値切り換え信号S=0によって無効にして、f0≦f<f2のときの出力電流IOUTをf2≦f<f3のときと同じ固定値とし、f4≦fout<f5においての周波数引き込み時間を短縮している。
IOUT=I0=200[μA]
となる。
IOUT=I0−I2=160[μA]
となる。
注入電流IOUTaについては、電流源J0aから端子106aに電流I0が流れ込み、端子106aから電流源J1a,J2aに電流I1,I2が流れ込むので、IOUTa=I0−I1−I2であり、引込電流IOUTbについては、端子106bから電流源J0bに電流I0が流れ込み、電流源J1b,J2bから端子106bに電流I1,I2が流れ込むので、IOUTb=I0−I1−I2である。そして、電荷ポンプの出力電流IOUT(注入電流IOUTaまたは引込電流IOUTb)は、図7(b)に示すように、
IOUT=I0−I1−I2=100[μA]
となる。
I=I0+I3=270[μA]
となる。
IOUT=I0+I3+I4=400[μA]
となる。
f0≦f<f1のときにf0≦fout<f1において、
K1×100=16000[MHz・μA/V]、
f1≦f<f2のときにf1≦fout<f2において、
K2×160=17600[MHz・μA/V]、
f2≦f<f3のときにf2≦fout<f3において、
K3×200=16000[MHz・μA/V]、
f3≦f<f4のときにf3≦fout<f4において、
K4×270=17550[MHz・μA/V]、
f4≦f<f5のときにf4≦fout<f5において、
K5×400=16000[MHz・μA/V]
となる。
上記実施の形態1では、電荷ポンプ10の出力電流IOUTの値を、I0−I1−I2,I0−I1,I0,I0+I3,I0+I3+I4のように、設定周波数fに応じて切り換え制御した。一般に、電荷ポンプの電流源回路は、電圧制御発振器4の制御電圧VCを上昇させる昇圧電流源ブロックと、制御電圧VCを降下させる降圧電流源ブロックとを一組にして使用する。上記実施の形態1においても同様であり、電荷ポンプ10の電流源回路100は、昇圧電流源ブロック100aと、降圧電流源ブロック110bとを一組にして使用しているので、実施の形態1の電荷ポンプ10を実装すると、10個の電流源が必要である。
アナログスイッチS1a,S1bは、電流値切り換えデータN=−1,−2かつ電流値切り換え信号S=1のときにONして、N=0,+1,+2またはS=0のときにはOFFし、
アナログスイッチS2a,S2bは、電流値切り換えデータN=−2かつ電流値切り換え信号S=1のときにONして、N=−1,0,+1,+2またはS=0のときにはOFFし、
アナログスイッチS3a,S3bは、電流値切り換えデータN=+1,+2かつ電流値切り換え信号S=1のときにONして、N=0,−1,−2またはS=0のときにはOFFし、
アナログスイッチS4a,S4bは、電流値切り換えデータN=+2かつ電流値切り換え信号S=1のときにONして、N=−2,−1,0,+1またはS=0のときにはOFFする。
IOUT=I0=200[μA]
となる。
IOUT=I0−I1=160[μA]
となる。このN=−1のときには、出力電流IOUTは、上記N=0のときよりも、I1減少しており、電圧制御発振器4の周波数感度Kの上昇を補償している。
IOUT=I0−I1−I2=100[μA]
となる。このN=−2のときには、出力電流IOUTは、上記N=0のときよりも、I1+I2減少しており、電圧制御発振器4の周波数感度Kの上昇を補償している。
I=I0+I1=240[μA]
となる。このN=+1のときには、出力電流IOUTは、上記N=0のときよりも、I1+I2増加しており、電圧制御発振器4の周波数感度Kの減少を補償している。
IOUT=I0+I1+I2=300[μA]
となる。このN=+2のときには、出力電流IOUTは、上記N=0のときよりも、I1+I2増加しており、電圧制御発振器4の周波数感度Kの減少を補償している。
補償の階調数が多いほど、上記実施の形態2の回路構成は、上記実施の形態1の回路構成に比べて、電流源の削減の効果が大きい。
以下に説明する本発明の実施の形態3の局所発振回路は、上記実施の形態1または2の局所発振回路において、周波数感度の製造ばらつき(個体ばらつき)を補償する機能を搭載した。
3 ループフィルタ
4 電圧制御発振器
5 前置分周器
6 可変カウンタ
10 電荷ポンプ
11 論理回路11
100 電流源回路
100a,100b 電流源ブロック
101 出力回路
102 デコーダ
103,104 ANDゲート
105 入力端子と、
106a 注入電流端子
106b 引込電流端子
120 電流源回路
121,122 ANDゲート
130 電流源回路
131 基準電流補正回路
132,133,134 抵抗
135,136 比較器
137 ラッチ回路
138,139,140 電流源
141,142 アナログスイッチ
143 n型MOSトランジスタ
144,145 入力端子
146 出力端子
401,402,403,404 p型MOSトランジスタ
405,406 n型MOSトランジスタ
307 定電流源
308 コイル
309 可変容量
310 入力端子
311,312 差動出力端子
J0a,J0b,J1,J1a,J1b,J2,J2a,J2b,J3,J3a,J3b,J4,J4a,J4b 電流源
S1a,S1b,S2a,S2b,S3a,S3b,S4a,S4b アナログスイッチ
Claims (3)
- 基準振動信号と分周信号の位相を比較する位相比較手段と、
上記両信号の位相のずれに応じた電流を出力する電流生成手段と、
上記電流生成手段の出力電流に応じた制御電圧を生成する制御電圧生成手段と、
上記制御電圧に応じた発振周波数の信号を出力する電圧制御発振手段と、
上記電圧制御発振手段の出力信号を設定周波数に応じた分周値で分周して上記分周信号を出力する分周手段と
を備え、上記発振周波数を上記設定周波数に引き込む局所発振回路において、
上記電流生成手段は、その出力電流値を上記設定周波数に応じて切り換え、
上記電流生成手段は、
上記出力電流値を切り換えるための電流源と、
上記電流源の基準電流を上記電圧制御発振手段の周波数感度の製造ばらつきに応じて補正する基準電流補正回路とを有する
ことを特徴とする局所発振回路。 - 請求項1に記載の局所発振回路において、
上記電流生成手段は、周波数引き込み開始から所定の時間を経過するまでは、上記出力電流値の切り換えを全部または一部停止する
ことを特徴とする局所発振回路。 - 請求項1又は2に記載の局所発振回路において、
上記基準電流補正回路は、
上記発振周波数が第1の発振周波数となる第1の制御電圧が所定の電圧範囲内になるように上記電圧制御発振手段の発振特性が調整された後、上記発振周波数が上記第1の発振周波数と異なる第2の発振周波数となる第2の制御電圧を基準となる第3の制御電圧と比較し、その比較結果に応じて上記基準電流を補正する
ことを特徴とする局所発振回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065462A JP4279180B2 (ja) | 2004-03-09 | 2004-03-09 | 局所発振回路 |
US10/972,407 US7193479B2 (en) | 2004-03-09 | 2004-10-26 | Local oscillator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065462A JP4279180B2 (ja) | 2004-03-09 | 2004-03-09 | 局所発振回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008329269A Division JP4463865B2 (ja) | 2008-12-25 | 2008-12-25 | 局所発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005260327A JP2005260327A (ja) | 2005-09-22 |
JP4279180B2 true JP4279180B2 (ja) | 2009-06-17 |
Family
ID=34990664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004065462A Expired - Fee Related JP4279180B2 (ja) | 2004-03-09 | 2004-03-09 | 局所発振回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7193479B2 (ja) |
JP (1) | JP4279180B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004031913A1 (de) * | 2004-06-21 | 2006-01-05 | Atmel Germany Gmbh | Ladungspumpe einer Phasenregelschleife mit umschaltbarer Systembandbreite und Verfahren zur Steuerung einer solchen Ladungspumpe |
US7492197B2 (en) * | 2005-11-17 | 2009-02-17 | Realtek Semiconductor Corp. | Charge pump circuit with regulated current output |
TW200803168A (en) * | 2006-06-14 | 2008-01-01 | Realtek Semiconductor Corp | Circuit and method for controlling the slew rate of output voltage |
US7570105B1 (en) * | 2007-10-04 | 2009-08-04 | Altera Corporation | Variable current charge pump with modular switch circuit |
JP4636106B2 (ja) * | 2008-03-31 | 2011-02-23 | ソニー株式会社 | Pll回路およびそのic |
KR101801339B1 (ko) * | 2011-12-07 | 2017-11-27 | 한국전자통신연구원 | 고속 광대역 주파수 비교 장치 |
US11336206B2 (en) * | 2020-09-23 | 2022-05-17 | Rockwell Automation Technoligies, Inc. | Switching frequency and PWM control to extend power converter lifetime |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0669722B1 (en) * | 1994-02-28 | 2001-10-17 | Nec Corporation | PLL circuit having shortened locking time |
US6462594B1 (en) * | 2000-11-08 | 2002-10-08 | Xilinx, Inc. | Digitally programmable phase-lock loop for high-speed data communications |
US6885873B2 (en) * | 2002-12-19 | 2005-04-26 | Intel Corporation | Adaptively extending tunable range of frequency in a closed loop |
US6882238B2 (en) * | 2003-03-21 | 2005-04-19 | Intel Corporation | Method and apparatus for detecting on-die voltage variations |
-
2004
- 2004-03-09 JP JP2004065462A patent/JP4279180B2/ja not_active Expired - Fee Related
- 2004-10-26 US US10/972,407 patent/US7193479B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050215221A1 (en) | 2005-09-29 |
US7193479B2 (en) | 2007-03-20 |
JP2005260327A (ja) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7876163B2 (en) | Voltage-controlled oscillator circuit and phase locked loop circuit using the same | |
US20030231068A1 (en) | Compensation for oscillator tuning gain variations in frequency synthesizers | |
US20030042949A1 (en) | Current-steering charge pump circuit and method of switching | |
JP3618567B2 (ja) | 信号制御発振器用に配列された遅延要素 | |
US7808288B2 (en) | System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL) | |
JP4471849B2 (ja) | Pll周波数シンセサイザ回路及びその周波数チューニング方法 | |
US20170126211A1 (en) | System and method for adjusting duty cycle in clock signals | |
US7154352B2 (en) | Clock generator and related biasing circuit | |
US8847642B1 (en) | Charge pump phase-locked loop circuits | |
JP2004153434A (ja) | 受信機、デジタル−アナログ変換器および同調回路 | |
CN108270542A (zh) | 频带选择时钟数据恢复电路以及相关方法 | |
US8085073B2 (en) | Phase synchronization apparatus | |
JP4279180B2 (ja) | 局所発振回路 | |
US7199653B2 (en) | Semiconductor device with operation mode set by external resistor | |
EP3010150A1 (en) | Oscillator device | |
US7498885B2 (en) | Voltage controlled oscillator with gain compensation | |
US7650119B2 (en) | Wireless communication system and method using digital calibration to control mixer input swing | |
JP4463865B2 (ja) | 局所発振回路 | |
JP4636107B2 (ja) | Pll回路 | |
US8493115B2 (en) | Phase locked loop circuit and system having the same | |
JP3789258B2 (ja) | 電圧制御発振器 | |
JP5975066B2 (ja) | チャージポンプ回路及びpll回路 | |
JP7151391B2 (ja) | Pllシンセサイザ回路 | |
US10985767B2 (en) | Phase-locked loop circuitry having low variation transconductance design | |
US7573970B2 (en) | Prescaler and buffer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090114 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090311 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4279180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |