JP2003204263A

JP2003204263A - 位相同期回路、および同調装置

Info

Publication number: JP2003204263A
Application number: JP2001360324A
Authority: JP
Inventors: Toshihiro Yamaguchi; 敏宏山口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-11-05
Filing date: 2001-11-27
Publication date: 2003-07-18

Abstract

(57)【要約】【課題】位相同期回路において、広周波数帯域に亘っ
てリファレンスリークを確実に抑圧することができ、か
つ良好な位相ノイズ特性が得られるようにする。【解決手段】位相比較器１８の出力を平滑化するルー
プフィルタ回路３０に、ＬＰＦ３２に加えて、位相が周
波数の増加ととともに一旦遅れて次に進んでいくという
位相特性が設定された、抵抗素子Ｒ５０，Ｒ５２および
容量素子Ｃ５２からなる１次ラグリードフィルタ５０を
設ける。これにより、広い発振周波数帯域に亘ってリフ
ァレンスリークを確実に抑圧することができ、かつ良好
な位相ノイズ特性が得られるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相同期(ＰＬ
Ｌ：Phase Locked Loop) 回路、あるいはテレビジョン
装置や携帯電話などの受信用や送信用の装置などに利用
される、位相同期回路を用いたＰＬＬ周波数シンセサイ
ザやチューナなどの同調装置に関する。特に、位相ノイ
ズ特性の改善に関する。

【０００２】

【従来の技術】たとえば各種の通信装置や送受信機など
では、送信信号や受信信号の周波数変換などのために周
波数シンセサイザやチューナなどの同調装置（同調回
路）が用いられる。そして精度のよい同調特性を得るた
めに、同調装置には位相同期回路が組み込まれることが
ある。

【０００３】図６（Ａ）は、位相同期回路の基本構成を
示したブロック図である。この位相同期回路１は、ＰＬ
Ｌ集積回路（ＰＬＬＩＣ）１０と、制御入力端子２２お
よび出力端子２４を有する電圧制御発振器（ＶＣＯ：Vo
ltage Controled oscillator）２０と、ループフィルタ
回路３０とを備える。ＰＬＬＩＣ１０は、基準周波数の
電圧信号ｆ１を発生する基準発振器１２、プログラマブ
ルカウンタなどの可変分周器１４，１６、および位相比
較器１８を有し、これらがワンチップに集積回路化され
たものである。

【０００４】ＶＣＯ２０は、周波数制御入力端子２２に
入力された制御信号に対応した周波数の電圧信号ｆ３を
発生し、出力端子２４から出力する。可変分周器１４
は、基準発振器１２から出力された電圧信号ｆ１を１／
Ａに分周し、その分周出力信号ｆ２を位相比較器１８の
一方の端子１８ａに入力する。可変分周器１６は、ＶＣ
Ｏ２０から出力された電圧信号ｆ３を１／Ｎに分周し、
その分周出力信号ｆ４を位相比較器１８の他方の端子１
８ｂに入力する。可変分周器１４，１６の分周比１／
Ａ，１／Ｎは、たとえば図示しないマイクロコンピュー
タなどにより指示される。位相比較器１８は、２つの電
圧信号ｆ３，ｆ４との位相を比較し、比較結果である位
相差を示す誤差信号をループフィルタ回路３０に入力す
る。ループフィルタ回路３０は、２つの電圧信号ｆ３，
ｆ４の位相比較結果（誤差信号）を平滑化し、この平滑
化した信号を周波数制御信号としてＶＣＯ２０の周波数
制御入力端子２２に印加する。

【０００５】この位相同期回路１では、ＶＣＯ２０から
の出力電圧信号ｆ３が、ＰＬＬＩＣ１０内の可変分周器
１６によって分周比１／Ｎで分周され、ＰＬＬＩＣ１０
内の位相比較器１８によって、可変分周器１６の出力信
号ｆ４と基準発振器１２の出力信号ｆ１を１／Ａに分周
した信号ｆ２とが位相比較され、位相比較器１８の出力
電圧Ｖ０が、ループフィルタ回路３０を通じ制御信号Ｖ
１に変換されＶＣＯ２０に供給されて、ＶＣＯ２０の発
振周波数が制御される。

【０００６】ここで、従来の位相同期回路１におけるル
ープフィルタ回路３０には、位相比較器１８の出力信号
中の所定のカットオフ周波数（ロールオフ周波数やポー
ルともいう）以上の周波数成分を減衰させて、ＶＣＯ２
０に供給される制御電圧を平滑化するように、たとえば
ＣＲ（Ｃは容量要素、Ｒは抵抗要素）からなり、少なく
とも１つのカットオフ周波数を呈する低域通過フィルタ
が設けられる。

【０００７】図６（Ｂ）は、ループフィルタ回路３０に
設けられた低域通過フィルタ（ＬＰＦ：Low Pass Filte
r ）の一例を示す図である。図示したＬＰＦ３２は、Ｃ
３４およびＲ３４の直列回路３４とＣ３２との並列回路
が負帰還増幅器３６の入出力間に接続されたアクティブ
フィルタ（能動フィルタ）を構成しており、２つのカッ
トオフ周波数が設定される。ＬＰＦは、この構成に限ら
ず、それぞれ１つのＣおよびＲから構成された１つのカ
ットオフ周波数が設定されるものであってもよいし、Ｃ
ＲからなるＬＰＦが多段に接続されたものであってもよ
い。。

【０００８】一方、位相同期回路においては、ＶＣＯの
出力に、中心周波数成分以外に、サイドバンドによるリ
ファレンスリーク（スプリアス）が重畳されることが知
られている。このリファレンスリークは、位相同期回路
の性能を低下させる要因となる。リファレンスリークを
抑制する手法としては、たとえば、図６（Ｃ）に示すよ
うに、ＬＰＦ３２の後段にＣ４０およびＲ４０からなる
１次ラグフィルタ４０を接続したループフィルタ回路を
構成し高域の減衰量をより大きくすることで、高周波側
のリファレンスリークを小さくすることが考えられる。

【０００９】

【発明が解決しようとする課題】しかしながら、前段の
ＬＰＦ３２のカットオフ周波数ｆ３２とその後段に付加
した１次ラグフィルタ４０のカットオフ周波数ｆ４０と
が近接した場合、フィルタの位相特性である群遅延特性
が悪化し、たとえば図７に示すように、カットオフ周波
数近傍で利得特性の持ち上がりが生じ利得特性が悪化す
る。このような利得特性は、雑音電力を押し上げるよう
に作用するため、位相ノイズが悪化するという欠点を有
している。そしてこの位相ノイズは、結果として位相同
期回路の性能を低下させる。つまり、リファレンスリー
クを改善するためにリファレンスリークの発生する周波
数でのＬＰＦの減衰量を大きくとることは、ループ帯域
内の位相ノイズ特性とトレードオフの関係になることが
あり、高性能な位相同期回路を構成する上で不都合があ
った。位相ノイズの増大は、位相同期回路を用いたＰＬ
Ｌ周波数シンセサイザやチューナなどの同調装置、ある
いはこの同調装置を用いたテレビジョン装置や携帯電話
などの、受信用あるいは送信用の装置の性能を低下させ
る要因となる。たとえば位相ノイズは、位相同期回路の
用途として考えられるデジタルＴＶの特性の中で最も重
要な特性であるため、位相ノイズの劣化はあってはなら
ないものである。

【００１０】本発明は、上記事情に鑑みてなされたもの
であり、位相ノイズの増大を招くことなく、リファレン
スリークを減少させることができる位相同期回路を提供
することを目的とする。また本発明は、リファレンスリ
ークや位相ノイズの問題のない同調装置を提供すること
を目的とする。

【００１１】

【課題を解決するための手段】すなわち、本発明に係る
位相同期回路は、ループフィルタ部に、少なくとも１つ
のカットオフ周波数が設定された第１の低域通過フィル
タ部と、位相が周波数の増加ととともに一旦遅れて次に
進んでいくという位相特性が設定された第２の低域通過
フィルタ部（いわゆるラグリードフィルタ）とを有す
る。また本発明に係る同調装置は、このような第１およ
び第２の低域通過フィルタ部を有するループフィルタ部
を具備した位相同期回路を備えている。

【００１２】この位相同期回路や同調装置においては、
第２の低域通過フィルタ部の構成として、たとえば、２
つの抵抗要素および１つの容量要素を具備した１次ラグ
リードフィルタ回路を、第１の低域通過フィルタ部の後
段に設けるのが好ましい。

【００１３】

【作用】上記構成の位相同期回路においては、第１の低
域通過フィルタ部に加えて、位相が周波数の増加ととと
もに一旦遅れて次に進んでいくという位相特性が設定さ
れた第２の低域通過フィルタ部を設けたことにより、た
とえ第１および第２の低域通過フィルタ部のカットオフ
周波数が近接しても、群遅延特性は悪化しなくなる。

【００１４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。

【００１５】図１は、本発明に係る位相同期回路の一実
施形態を示すブロック図である。基本構成は、ループフ
ィルタ回路部分を除いて従来技術のものと同様であるの
で、同様の機能部分については図６に示したものと同様
の参照番号を付与し、その機能の説明は割愛する。図示
した位相同期回路１における第１実施形態のループフィ
ルタ回路３０は、第１の低域通過フィルタ部の一例であ
る２つのカットオフ周波数を持ったＬＰＦ（アクティブ
フィルタ）３２の後段に、Ｒ５０，Ｒ５２，Ｃ５２から
なる第２の低域通過フィルタ部の一例である１次ラグリ
ードフィルタ５０を有する。この１次ラグリードフィル
タ５０は、位相が周波数の増加ととともに一旦遅れて次
に進んでいくという位相特性が設定される。１次ラグリ
ードフィルタ５０のカットオフ周波数は、その前段側の
ＬＰＦ３２のカットオフ周波数近傍あるいはそれよりも
高くなるように設定される。

【００１６】図２は、上記構成のループフィルタ回路３
０の利得位相特性を示す。図示するように、１次ラグリ
ードフィルタ５０をＬＰＦ３２の後段に付加したため
に、カットオフ周波数が近接しても、１次ラグリードフ
ィルタ５０の特徴である位相が周波数の増加とともに一
旦遅れて次に進んでいくという位相特性により、群遅延
特性は悪化しない。したがって、利得特性は安定するよ
うになり雑音電力を押し上げるような傾向は見られず、
広い電圧制御発振周波数帯域に亘ってリファレンスリー
クを確実に抑圧することができ、かつ良好な位相ノイズ
特性が得られる。従来のループフィルタ回路では、付加
したフィルタにたとえばラグフィルタを採用したため、
群遅延特性が悪化し、これにより利得特性が悪化したの
とは大きく異なる。

【００１７】図３は、ループフィルタ回路３０の第２お
よび第３実施形態を示す図である。図３（Ａ）に示す第
２実施形態のループフィルタ回路３０は、ＬＰＦ３２
が、Ｃ３８およびＲ３８の並列回路３８とＣ３２との直
列回路が負帰還増幅器３６の入出力間に接続されたアク
ティブフィルタを構成しており、２つのカットオフ周波
数が設定される点で、第１実施形態と異なる。また図３
（Ａ）に示す第２実施形態のループフィルタ回路３０
は、ＬＰＦ３２が、Ｃ３２を有しておらず、１つのカッ
トオフ周波数が設定される点で、第１実施形態と異な
る。しかしながら何れの態様も、ＬＰＦ３２の後段に
は、第１実施形態と同様に、１次ラグリードフィルタ５
０が接続されているので、上記第１実施形態と同様の効
果を享受できる。

【００１８】図４は、ループフィルタ回路３０の第４〜
第６実施形態を示す図である。何れの態様も、ＬＰＦ３
２がパッシブフィルタ（受動フィルタ）の構成である点
で、第１実施形態と異なる。すなわち先ず図４（Ａ）に
示す第４実施形態のＬＰＦ３２は第１実施形態のＬＰＦ
３２を、図４（Ｂ）に示す第５実施形態のＬＰＦ３２は
第２実施形態のＬＰＦ３２を、図４（Ｃ）に示す第６実
施形態のＬＰＦ３２は第３実施形態のＬＰＦ３２を、そ
れぞれパッシブフィルタの構成としている。そして何れ
の態様も、ＬＰＦ３２の後段には、第１実施形態と同様
に、１次ラグリードフィルタ５０が接続されているの
で、上記第１実施形態と同様の効果を享受できる。

【００１９】図５は、上記実施形態の位相同期回路を有
するチューナを備えたテレビジョンシステム（テレビ用
受信システム）の一例を示すブロック図である。図示す
るテレビジョンシステム３は、チューナＩＣ７０、通信
信号の一例であるテレビジョン信号を受信する受信部の
一例である高周波信号受信回路８０、チューナＩＣ７０
から出力された信号に基づいて、ＭＰＥＧ−ＴＳ信号を
復調するデジタル信号復調ＩＣ８２、およびテレビジョ
ンシステム３の全体を制御するＣＰＵ８４を備える。

【００２０】チューナＩＣ７０は、ＶＣＯ２０およびル
ープフィルタ回路３０を含み、局部発振回路として機能
する位相同期回路１と、高周波信号受信回路８０から入
力された受信波ｆ５とＶＣＯ２０の出力信号ｆ３とを混
合して５７ＭＨｚの中間周波数（ＩＦ）信号（ＩＦ信号
のセンターが５７ＭＨｚという意味）Ｖ３を抽出するミ
キサ部（混合回路）７２と、ミキサ部７２から出力され
たＩＦ信号Ｖ３を所定レベルに増幅するＩＦアンプ７４
と、データ変換器７６とを有し、これらがワンチップに
集積回路化されたものである。テレビジョン信号を無線
で受信するシステムの場合にはアンテナを介して、ある
いはＣＡＴＶ（ケーブルテレビ）のように有線で受信す
るシステムの場合にはケーブルを介して、テレビジョン
信号が高周波信号受信回路８０に入力される。

【００２１】ＶＣＯ２０を構成する発振回路２６として
は、たとえばＶＨＦ帯（１〜１２ＣＨ；９０〜２２２Ｍ
Ｈｚ）とＵＨＦ帯（１３〜６２ＣＨ；４７０〜７７０Ｍ
Ｈｚ）など選局周波数帯に応じた周波数で発振する共振
回路を各々設け、これらを切替え可能な構成としてもよ
い。

【００２２】ここで、受信波（受信チャネル映像搬送
波）ｆ５と局部発振回路として機能する発振回路２６の
出力ｆ３とを入出力の関係が非直線的な回路で混合する
と、ｆ５＋ｆ３の信号とｆ５−ｆ３の信号が発生する。
テレビジョンシステム３では、発振回路２６（すなわち
局部発振回路）の周波数ｆ３を受信波ｆ５より５７ＭＨ
ｚだけ高い周波数とし、ミキサ部７２に５７ＭＨｚ共振
回路を設けて、ｆ５−ｆ３＝５７ＭＨｚの信号を中間周
波信号として取り出すようにしている。

【００２３】ＣＰＵ８４は、可変分周器１４，１６の分
周比１／Ａ，１／Ｎ（何れか一方だけでもよい）を切り
替えるための選局制御データを位相同期回路１に入力す
る。デジタル信号復調ＩＣ８２は、ＩＦアンプ７４から
出力された中間周波数（ＩＦ）信号に基づいて映像検波
や音声検波などの種々のデジタル復調処理をする。

【００２４】上記構成により、テレビジョンシステム３
は、ＰＬＬシンセサイザ方式の選局回路が形成される。
たとえば、基準発振器１２の発振周波数（基準周波数）
ｆ１を３．５８ＭＨｚ、可変分周器１４の分周比１／Ａ
を１／３６６７とする。このとき、チューナＩＣ７０
は、３．５８ＭＨｚの１／３６６７の周波数ｆ２＝９７
６Ｈｚが、ｃｈ１を受信する場合の局部発振周波数１５
０ＭＨｚの１／（２４００＊６４）と一致し、ｃｈ３を
受信する場合の局部発振周波数１６２ＭＨｚの１／（２
５９２＊６４）と一致することを利用し、位相同期回路
１により、局部発振周波数を所定の周波数に合わせるよ
うに作用する。

【００２５】たとえばＶＣＯ２０は、周波数制御入力端
子２２に加わる電圧Ｖ１が高いほど高い周波数の出力信
号を発するものとする。この場合において、ｃｈ１を受
信するため図示しないチャネルボタンが“０”“１”と
押されると、ＣＰＵ８４は、周波数制御部２７の一方の
周波数制御入力端子２３にバンド切替電圧としてＶＨＦ
ローバンドが受信されるような電圧を印加し、分周比１
／Ｎが１／（２４００＊６４）になるような選局制御デ
ータを可変分周器１６に入力する。

【００２６】もし局部発振周波数である発振回路２６の
出力信号の周波数ｆ３がｃｈ１を受信する場合の局部発
振周波数１５０ＭＨｚに正確に保持されていると、可変
分周器１６の出力信号の周波数ｆ４は、“１５０×１０
＾６×（１／６４）×（１／２４００）≒９７６．５６
Ｈｚ”（“＾”はべき乗を示す）となり、位相比較器１
８に加わる周波数一定の基準信号の周波数ｆ２と等しく
なる。位相比較器１８はｆ２とｆ４とが等しい場合に
は、比較出力（検波出力）は基準値（たとえば
“０”）、ｆ２＞ｆ４の場合には基準値より小（たとえ
ば負）、ｆ２＜ｆ４の場合には基準値より大（たとえば
正）の出力電圧が得られるように構成されていて、その
出力電圧Ｖ０をループフィルタ回路３０に加える。

【００２７】ループフィルタ回路３０は、位相比較器１
８からの電圧信号Ｖ０を平滑化し、この平滑化した電圧
信号Ｖ１を周波数制御部２７の一方の周波数制御入力端
子２２に入力する。たとえば、Ｖ０が基準値より大のと
きにはその大きさに比例して基準電圧ＶＳよりも低下
し、Ｖ０が基準値より小のときには、その大きさに比例
して基準電圧ＶＳよりも上昇するような電圧信号Ｖ１を
周波数制御信号として周波数制御入力端子２２に入力す
る。したがって局部発振周波数ｆ３がちょうど１５０Ｍ
Ｈｚである場合には、周波数制御入力端子２２に加わる
電圧は、発振周波数が１５０ＭＨｚとなるような基準電
圧ＶＳ（たとえば５Ｖ一定）の電圧となり、もし１５０
ＭＨｚより高い場合には周波数制御入力端子２２に加わ
る電圧が低下して発振回路２６の発振周波数を下げるよ
うに負帰還動作をする。

【００２８】これにより、ミキサ部７２には、局部発振
周波数ｆ３としてｃｈ１に対応する１５０ＭＨｚ一定の
信号が発振回路２６から入力される。したがってミキサ
部７２からは、受信波の周波数ｆ５（ＶＨＦ帯；９０〜
２２２ＭＨｚ，ＵＨＦ帯；４７０〜７７０ＭＨｚ）と発
振回路２６の発振周波数ｆ３との差周波数のうち、ｃｈ
１についての５７ＭＨｚの中間周波信号が出力され、デ
ジタル信号復調ＩＣ８２は、ｃｈ１のデジタルテレビジ
ョン信号を安定して復号処理することができるようにな
る。

【００２９】次に、チャネルボタンが“０”“３”と押
されると、ＣＰＵ８４は、分周比１／Ｎが１／（２５９
２＊６４）になるような選局制御データを可変分周器１
６に入力する。直前の発振周波数ｆ３は１５０ＭＨｚな
ので、可変分周器１６の出力信号の周波数ｆ４は、“１
５０×１０＾６×（１／６４）×（１／２５９２）≒９
０４Ｈｚ”となり、ｆ２＞ｆ４となるので、位相比較器
１８の比較出力（検波出力）は基準値より小となる。

【００３０】したがって、周波数制御入力端子２２に加
わる電圧が上昇し、局部発振周波数がｃｈ３を受信する
ための周波数１６２ＭＨｚになるように動作する。これ
により、ミキサ部７２からは、受信波の周波数ｆ５（Ｖ
ＨＦ帯；９０〜２２２ＭＨｚ，ＵＨＦ帯；４７０〜７７
０ＭＨｚ）と発振回路２６の発振周波数ｆ３との差周波
数のうち、ｃｈ１ではなくｃｈ３についての５７ＭＨｚ
の中間周波信号が出力され、デジタル信号復調ＩＣ８２
は、ｃｈ３のデジタルテレビジョン信号を安定して復号
処理することができるようになる。

【００３１】前例では、ｃｈ１とｃｈ３について説明し
たが、これに限らず、ＶＨＦ帯であればｃｈ１〜ｃｈ１
２（１９０〜２２２ＭＨｚ）、ＵＨＦ帯であればｃｈ１
３〜ｃｈ６２（４７０〜７７０ＭＨｚ）と切り替えられ
る。このようにテレビジョンシステム３は、押されたチ
ャネルボタンに応じて、局部発振周波数、すなわち発振
回路２６の発振周波数を広帯域に亘って切り替えること
で、ユーザが希望したｃｈの映像および音声を出力す
る。

【００３２】ここで、ループフィルタ回路３０として
は、前述のように、ＬＰＦ３２に加えて、位相が周波数
の増加ととともに一旦遅れて次に進んでいくという位相
特性が設定された１次ラグリードフィルタ５０が設けら
れている。したがって、たとえ第１および第２の低域通
過フィルタ部のカットオフ周波数が近接しても、群遅延
特性は悪化しなくなる。これにより、発振回路２６の発
振周波数を広帯域に亘って切り替えても、この広帯域の
選局周波数帯に亘って低リファレンスリークかつ低位相
ノイズにすることができる。これにより、デジタルＴＶ
の特性の中で最も重要な特性である位相ノイズの劣化の
問題を簡単かつ確実に解消することができるようにな
る。

【００３３】以上、本発明を実施の形態を用いて説明し
たが、本発明の技術的範囲は上記実施形態に記載の範囲
には限定されない。上記実施の形態に、多様な変更また
は改良を加えることができ、そのような変更または改良
を加えた形態も本発明の技術的範囲に含まれる。また、
上記の実施形態は、クレームにかかる発明を限定するも
のではなく、また実施形態の中で説明されている特徴の
組合せの全てが発明の解決手段に必須であるとは限らな
い。

【００３４】たとえば上記実施形態では、第１の低域通
過フィルタの後段に、第２の低域通過フィルタとして、
パッシブ構成の１次ラグリードフィルタを設けていた
が、この１次ラグリードフィルタは、アクティブ構成の
ものであってもよい。また、第２の低域通過フィルタ
は、少なくとも、位相が周波数の増加ととともに一旦遅
れて次に進んでいくという位相特性が設定されたもので
あればよく、必ずしも１次ラグリードフィルタの構成に
限るのではない。

【００３５】また上記実施形態では、第１の低域通過フ
ィルタの後段側に、第２の低域通過フィルタを接続して
いたが、これとは逆に、第１の低域通過フィルタの前段
側に、第２の低域通過フィルタを接続してもよい。何れ
を前段／後段側に配するかは、位相比較器１８の出力イ
ンピーダンスと各低域通過フィルタの入力イピーダン
ス、およびＶＣＯ２０の制御入力端子の入力イピーダン
スと各低域通過フィルタの出力イピーダンスとの関係
（マッチング特性）に基づいて、良好なフィルタ特性が
得られるように、その配置を決定すればよい。たとえ
ば、一般的には、位相比較器１８の出力インピーダンス
は低く、ＶＣＯ２０の制御入力端子の入力イピーダンス
は高く設定されるので、この場合において、第１および
第２の低域通過フィルタのうちの一方をアクティブ構
成、他方をパッシブ構成とする場合には、アクティブ構
成のものを前段に、パッシブ構成のものを後段に配する
のがよい。両者が同じ形式の構成の場合には、どちらで
もよい。

【００３６】また、図５に示した実施形態では、位相同
期回路を用いたＰＬＬ周波数シンセサイザ方式の同調機
構（選局機構）を具備したテレビジョンシステムを例に
説明したが、テレビジョンシステムに限らず、ラジオや
無線機あるいは携帯電話（たとえば広帯域の送受信特性
が要求されるＷ−ＣＤＭＡ方式のもの）などの位相同期
回路を備えた受信用あるいは送信用の通信機器に適用す
ることもできる。また通信機器に限らず、位相同期回路
が使用され、所定の周波数範囲に亘って（比較的離れた
２つの周波数でもよい）使用されるその他の装置にも適
用可能である。たとえば、一般的な角度変調回路や角度
復調回路並びにこれらの回路を備えた装置に適用可能で
ある。

【００３７】

【発明の効果】以上のように、本発明によれば、ループ
フィルタ回路として、第１の低域通過フィルタに加え
て、１次ラグリードフィルタなど、位相が周波数の増加
ととともに一旦遅れて次に進んでいくという位相特性が
設定された低域通過フィルタを付加するようにしたの
で、群遅延特性および利得特性は安定して雑音電力を押
し上げるような傾向は見られず、広い発振周波数帯域に
亘ってリファレンスリークを確実に抑圧することがで
き、かつ良好な位相ノイズ特性が得られるようになる。

【図面の簡単な説明】

【図１】本発明に係る位相同期回路の一実施形態を示す
回路図である。

【図２】図１に示したループフィルタ回路の利得位相特
性を示す図である。

【図３】ループフィルタ回路の第２および第３実施形態
を示す図である。

【図４】ループフィルタ回路の第４〜第６実施形態を示
す図である。

【図５】位相同期回路を有するチューナを備えたテレビ
ジョンシステムの一例を示すブロック図である。

【図６】従来技術を示した図であって、位相同期回路の
基本構成を示したブロック図（Ａ）、ループフィルタ回
路に設けられた低域通過フィルタの一例を示す図
（Ｂ）、およびループフィルタ回路の他の例を示す図
（Ｃ）である。

【図７】図６（Ｃ）に示したループフィルタ回路の利得
位相特性の一例を示した図である。

【符号の説明】

１…位相同期回路、３…テレビジョンシステム、１０…
ＰＬＬＩＣ、１２…基準発振器、１４，１６…可変分周
器、１８…位相比較器、２０…ＶＣＯ、３０…ループフ
ィルタ回路、３２…ＬＰＦ、５０…１次ラグリードフィ
ルタ、７０…チューナＩＣ、７２…ミキサ部、７４…Ｉ
Ｆアンプ、８０…高周波信号受信回路、８２…デジタル
信号復調ＩＣ、８４…ＣＰＵ

Claims

【特許請求の範囲】

【請求項１】制御入力端子を具備し、当該制御入力端
子に入力された制御信号に対応する第１の周波数の信号
を発生する発振器と、基準となる第２の周波数の基準信
号と前記第１の周波数に対応する被比較信号との位相を
比較する位相比較器と、前記位相比較器の出力を平滑化
し、この平滑化した信号を前記制御信号として前記発振
器の前記制御入力端子に印加するループフィルタ部とを
備えた位相同期回路であって、前記ループフィルタ部は、少なくとも１つのカットオフ
周波数が設定された第１の低域通過フィルタ部と、位相
が周波数の増加ととともに一旦遅れて次に進んでいくと
いう位相特性が設定された第２の低域通過フィルタ部と
を有することを特徴とする位相同期回路。
【請求項２】前記第２の低域通過フィルタ部は、２つ
の抵抗要素および１つの容量要素を具備した１次ラグリ
ードフィルタ回路であることを特徴とする請求項１に記
載の位相同期回路。
【請求項３】前記第２の低域通過フィルタ部は、前記
第１の低域通過フィルタ部の後段に接続されていること
を特徴とする請求項１または２に記載の位相同期回路。
【請求項４】前記第１の低域通過フィルタ部は、１つ
の抵抗要素および１つの容量要素を具備し、１つの前記
カットオフ周波数が設定されることを特徴とする請求項
１から３のうちの何れか１項に記載の位相同期回路。
【請求項５】前記第１の低域通過フィルタ部は、２つ
の抵抗要素および１つの容量要素を具備し、２つの前記
カットオフ周波数が設定されることを特徴とする請求項
１から３のうちの何れか１項に記載の位相同期回路。
【請求項６】少なくとも１つのカットオフ周波数が設
定された第１の低域通過フィルタ部および位相が周波数
の増加ととともに一旦遅れて次に進んでいくという位相
特性が設定された第２の低域通過フィルタ部を含むルー
プフィルタ部を具備した位相同期回路を備えたことを特
徴とする同調装置。
【請求項７】通信信号を受信する受信部を備え、前記位相同期回路は、前記受信部が受信した受信波と前
記発振器から出力された出力信号とを位相比較すること
を特徴とする請求項６に記載の同調装置。
【請求項８】前記受信部は、前記通信信号としてテレ
ビジョン信号を受信することを特徴とする請求項７に記
載の同調装置。