KR100933585B1 - 히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기 - Google Patents

히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기 Download PDF

Info

Publication number
KR100933585B1
KR100933585B1 KR1020070121055A KR20070121055A KR100933585B1 KR 100933585 B1 KR100933585 B1 KR 100933585B1 KR 1020070121055 A KR1020070121055 A KR 1020070121055A KR 20070121055 A KR20070121055 A KR 20070121055A KR 100933585 B1 KR100933585 B1 KR 100933585B1
Authority
KR
South Korea
Prior art keywords
control signal
command
reference voltage
output signal
voltage
Prior art date
Application number
KR1020070121055A
Other languages
English (en)
Other versions
KR20090054274A (ko
Inventor
이인희
채영철
한건희
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020070121055A priority Critical patent/KR100933585B1/ko
Publication of KR20090054274A publication Critical patent/KR20090054274A/ko
Application granted granted Critical
Publication of KR100933585B1 publication Critical patent/KR100933585B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

아날로그 디지털 변환기가 제공된다. 본 발명의 아날로그 디지털 변환기는 복수의 기준 전압들을 생성하는 기준 전압 생성기; 상기 기준 전압들 및 입력 신호의 전압을 비교하여 제어 신호를 생성하는 히스테리시스 로직; 및 상기 제어 신호에 응답하여 디지털 출력 신호를 생성하는 계수기를 포함하고, 상기 제어 신호는 상기 디지털 출력 신호를 증가시키는 상향 명령, 상기 디지털 출력 신호를 감소시키는 하향 명령 또는 상기 디지털 출력 신호를 유지하는 유지 명령 중 어느 하나의 명령에 대응하고, 상기 기준 전압 생성기는 상기 디지털 출력 신호에 응답하여 상기 기준 전압들을 조정하는 것을 특징으로 하며, 이를 통해 ADC를 구현하는 데 요구되는 면적을 줄일 수 있고, ADC 동작 시의 소모 전력을 줄일 수 있다.
ADC, hysteresis, tracking ADC

Description

히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기 {HISTERETIC TRACKING ANALOG TO DIGITAL CONVERTER}
본 발명은 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기(analog to digital converter, ADC) 에 관한 것으로서, 더욱 상세하게는 피드백을 이용하여 적은 수의 비교기만으로 구성되어도 높은 해상도의 결과 값을 얻을 수 있는 트랙킹(tracking) 아날로그 디지털 변환기에 관한 것이다.
광대역 디지털 통신의 수요가 급증함에 따라 더 빠르고 해상도가 더 높은 아날로그 디지털 변환기의 수요가 증가하고 있다. 아날로그 디지털 변환기는 디지털 통신뿐만 아니라 디지털 카메라 등에 널리 쓰이는 이미지 센서(image sensor) 등, 오디오 신호 또는 비디오 신호를 수신하여 디지털 신호로 변환하는 분야에 널리 쓰인다.
일반적으로 아날로그 디지털 변환기는 기준 전압 생성기(reference voltage generator)를 포함하고, 기준 전압 생성기로부터 생성된 기준 전압과 입력 신호(입력 신호를 전압으로 변환한 것)를 비교하여 입력 신호의 근사값(approximated value)을 구한 다음, 근사값을 디지털 신호로 변환하는 구성을 포함한다.
아날로그 디지털 변환기에 대하여는, 상기의 기본적인 구성을 이용하여 작은 면적을 차지하는 회로를 이용하여 높은 해상도의 결과를 얻기 위한 다양한 방법들이 개발되어 왔다.
아날로그 디지털 변환기에는 플래시 아날로그 디지털 변환기(flash ADC), 폴딩 및 인터폴레이팅 아날로그 디지털 변환기(folding and Interpolating ADC) 및 파이프라인 아날로그 디지털 변환기(pipeline ADC) 등의 기법들이 있다.
폴딩 및 인터폴레이팅 ADC는 원-스텝 변환, 낮은 소모 전력, 작은 면적 등의 장점을 가진다. 그러나, 폴딩 및 인터폴레이팅 ADC의 해상도를 높이기 위해서는 폴딩 팩터(folding factor)를 증가시켜야 하고, 폴딩 팩터가 클수록 비선형성(non-linearity)도 커진다. 이러한 문제점 때문에 폴딩 팩터가 작은 복수의 폴딩 스테이지를 종속적(cascaded)으로 결합하는 기법이 제안되기도 하였다.
플래시 ADC는 가장 단순한 구성을 가지며 가장 빠른 동작 속도를 가지는 ADC 기법이다. N비트의 플래시 ADC를 구현하기 위해서는 2N - 1 개의 비교기(comparator)를 필요로 하기 때문에, 고해상도의 플래시 ADC를 구현하기 위해서는 면적이 커지는 문제점이 있다.
파이프라인 ADC는 복수의 비교기 스테이지를 종속적(cascaded)으로 결합하여 작은 수의 비교기를 사용하면서도 높은 해상도를 얻을 수 있는 기법이다. 파이프라인 ADC는 플래시 ADC에 비해서 동작 속도는 느리지만 면적을 줄일 수 있는 기법이다.
본 명세서에서는, 히스테리시스(hysteresis) 특성을 가짐으로 인해 안정적인 출력을 가지는 트랙킹 ADC가 제안된다. 또한, 본 명세서에서는 작은 면적 위에 구현될 수 있고, 소비 전력을 줄일 수 있는 트랙킹 ADC가 제안된다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 플래시 ADC에 비해 적은 수의 비교기만을 이용하여 면적과 소비 전력을 줄이는 트랙킹 ADC를 제공한다.
또한, 본 발명은 히스테리시스 특성을 가짐으로 인해 안정적인 출력을 제공하는 트랙킹 ADC를 제공한다.
상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 일 측면에 따른 아날로그 디지털 변환기는 복수의 기준 전압들을 생성하는 기준 전압 생성기, 상기 기준 전압들 및 입력 신호의 전압을 비교하여 제어 신호를 생성하는 히스테리시스 로직, 및 상기 제어 신호에 응답하여 디지털 출력 신호를 생성하는 계수기를 포함하고, 상기 제어 신호는 상기 디지털 출력 신호를 증가시키는 상향 명령, 상기 디지털 출력 신호를 감소시키는 하향 명령 또는 상기 디지털 출력 신호를 유지하는 유지 명령 중 어느 하나의 명령에 대응하고, 상기 기준 전압 생성기는 상기 디지털 출력 신호에 응답하여 상기 기준 전압들을 조정하는 것을 특징으로 한다.
또한, 본 발명의 다른 측면에 따른 아날로그 디지털 변환기는 제1 출력 신호의 전압보다 높은 제1 기준 전압 및 상기 제1 출력 신호의 전압보다 낮은 제2 기준 전압을 생성하는 기준 전압 생성기, 입력 신호의 전압이 상기 제1 기준 전압보다 높으면 상향 제어 신호를 생성하고, 상기 입력 신호의 전압이 상기 제2 기준 전압 보다 낮으면 하향 제어 신호를 생성하고, 상기 입력 신호의 전압이 상기 제1 기준 전압보다 높지 않고 상기 제2 기준 전압보다 낮지 않으면 유지 제어 신호를 생성하는 히스테리시스 제어 회로, 및 상기 상향 제어 신호, 상기 하향 제어 신호 및 상기 유지 제어 신호에 기초하여 제2 출력 신호를 생성하는 출력 회로를 포함하는 것을 특징으로 한다.
또한, 본 발명의 또 다른 측면에 따른 아날로그 디지털 변환 방법은 디지털 출력 신호에 응답하여 복수의 기준 전압들을 생성하는 단계, 상기 기준 전압들 및 입력 신호의 전압을 비교하여 제어 신호를 생성하는 단계, 및 상기 제어 신호에 응답하여 상기 디지털 출력 신호를 업데이트하는 단계를 포함하고, 상기 제어 신호는 상기 디지털 출력 신호를 증가시키는 상향 명령, 상기 디지털 출력 신호를 감소시키는 하향 명령 또는 상기 디지털 출력 신호를 유지하는 유지 명령 중 어느 하나의 명령을 가리키는 것을 특징으로 한다.
또한, 본 발명의 또 다른 측면에 따른 아날로그 디지털 변환 방법은 제1 출력 신호의 전압보다 높은 제1 기준 전압 및 상기 제1 출력 신호의 전압보다 낮은 제2 기준 전압을 생성하는 단계, 입력 신호의 전압이 상기 제1 기준 전압보다 높으면 상향 제어 신호를 생성하고, 상기 입력 신호의 전압이 상기 제2 기준 전압보다 낮으면 하향 제어 신호를 생성하고, 상기 입력 신호의 전압이 상기 제1 기준 전압보다 높지 않고 상기 제2 기준 전압보다 낮지 않으면 유지 제어 신호를 생성하는 단계, 및 상기 상향 제어 신호, 상기 하향 제어 신호 및 상기 유지 제어 신호에 기초하여 제2 출력 신호를 생성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 오버샘플링(oversampling) 시 플래시(flash) ADC를 트랙킹(tracking) ADC로 대체함으로써 비교기(comparator)의 개수를 줄여 면적과 소모 전력을 줄일 수 있다.
또한, 본 발명에 따르면, 히스테리시스(hysteresis)를 가지는 ADC 구조를 이용하여 입력이 1 LSB(least significant bit) 이내로 변화하는 경우 ADC의 출력 비트가 진동(oscillate)하지 않고 안정된 값을 가지도록 할 수 있다.
이하에서, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 아날로그 디지털 변환기(100)를 도시하는 도면이다.
도 1을 참조하면, 아날로그 디지털 변환기(100)는 기준 전압 생성기(110), 히스테리시스(hysteresis) 로직(120) 및 계수기(counter)(130)를 포함한다.
기준 전압 생성기(110)는 복수의 기준 전압(reference voltage)들을 생성한다.
히스테리시스 로직(120)은 생성된 기준 전압들 및 입력 신호의 전압을 비교하여 제어 신호를 생성한다.
계수기(130)는 생성된 제어 신호에 응답하여 디지털 출력 신호를 생성한다.
기준 전압 생성기(110)는 생성된 디지털 출력 신호에 응답하여 기준 전압들을 조정한다.
제어 신호는 상향 명령, 하향 명령 또는 유지 명령 중 어느 하나일 수 있고, 상향 명령은 디지털 출력 신호를 증가시키는 명령이고, 하향 명령은 디지털 출력 신호를 감소시키는 명령이고, 유지 명령은 디지털 출력 신호를 유지하는 명령이다.
제1 시간 구간 동안 입력 신호의 전압이 Vin(T1)이고, 디지털 출력 신호가 DOUT(T1)이었다고 가정한다.
제2 시간 구간 동안 기준 전압 생성기(110)는 DOUT(T1)에 기초하여 제2 시간 구간의 기준 전압들을 생성한다. 생성된 제2 시간 구간의 기준 전압들은 Vin(T1)보다 높은 제1 기준 전압 Vref_1(T2) 및 Vin(T1)보다 낮은 제2 기준 전압 Vref_2(T2)을 포함한다.
히스테리시스 로직(120)은 제2 시간 구간의 입력 신호의 전압 Vin(T2) 및 제2 시간 구간의 기준 전압들을 비교한다. 히스테리시스 로직(120)은 Vin(T2)가 Vref_1(T2)보다 높으면 상향 명령에 대응하는 제어 신호를 생성한다. 히스테리시스 로직(120)은 Vin(T2)가 Vref_2(T2)보다 낮으면 하향 명령에 대응하는 제어 신호를 생성한다. 히스테리시스 로직(120)은 Vin(T2)가 Vref_1(T2)보다 낮고 Vref_2(T2)보다 높으면 유지 명령에 대응하는 제어 신호를 생성한다.
계수기(130)는 상향 명령에 대응하는 제어 신호를 수신하면, 제1 시간 구간의 디지털 출력 신호 DOUT(T1)보다 큰 값을 가지는 제2 시간 구간의 디지털 출력 신호 DOUT(T2)를 생성한다. 계수기(130)는 하향 명령에 대응하는 제어 신호를 수 신하면, 제1 시간 구간의 디지털 출력 신호 DOUT(T1)보다 작은 값을 가지는 제2 시간 구간의 디지털 출력 신호 DOUT(T2)를 생성한다. 계수기(130)는 유지 명령에 대응하는 제어 신호를 수신하면, 제1 시간 구간의 디지털 출력 신호 DOUT(T1)와 동일한 값을 가지는 제2 시간 구간의 디지털 출력 신호 DOUT(T2)를 생성한다.
제1 기준 전압 Vref_1(T2) 및 제2 기준 전압 Vref_2(T2)의 차이는 아날로그 디지털 변환기(100)의 LSB(Least Significant Bit)에 대응하는 아날로그 전압 레벨에 따라 결정될 수 있다.
아날로그 디지털 변환기(100)는 입력 신호의 전압이 LSB에 대응하는 아날로그 전압 레벨 이내에서 미세하게 변화하는 경우에, 변화하지 않는 디지털 출력 신호를 생성하여 출력할 수 있다.
본 발명의 아날로그 디지털 변환기(100)는 루프 필터와 낮은 해상도의 하위 아날로그 디지털 변환기를 이용하여 높은 해상도의 디지털 출력 값을 얻을 수 있는 시그마 델타(sigma-delta) 아날로그 디지털 변환기에 이용될 수 있다. 시그마 델타 아날로그 디지털 변환기는 입력 신호 주파수보다 높은 샘플링 주파수를 이용하는 오버샘플링(oversampling) 아날로그 디지털 변환기의 한 종류이다.
트랙킹 아날로그 디지털 변환기(tracking ADC)에서는, 입력 신호의 전압이 급격하게 높아지거나 낮아지는 경우에, 생성되는 디지털 출력 신호가 입력 신호의 전압을 정확히 반영하지 못하는 경우가 있을 수 있다. 본 명세서에서는, 트랙킹 ADC에서도 급격하게 변화하는 입력 신호의 전압을 정확히 반영할 수 있는 실시예가 아래의 도 2를 이용하여 제안된다.
도 2는 본 발명의 다른 실시예에 따른 아날로그 디지털 변환기를 도시하는 도면이다.
도 2를 참조하면, 아날로그 디지털 변환기는 기준 전압 생성기(210), 히스테리시스 로직(220) 및 계수기(230)를 포함하고, 히스테리시스 로직(220)은 제어부(221) 및 4개의 비교기(comparator)들(222, 223, 224, 225)을 포함한다.
도 2에서는 4개의 비교기들을 포함하는 히스테리시스 로직(220)이 도시되었지만, 실시예에 따라서는 본 발명의 아날로그 디지털 변환기는 M개의 비교기들을 포함할 수도 있다. 이 때, 기준 전압 생성기는 M개의 기준 전압들을 생성하고, M개의 비교기들 각각은 하나씩의 기준 전압을 입력 신호의 전압과 비교할 수 있다. 따라서, 생성되는 기준 전압들의 개수만큼의 비교기가 필요하다.
다시 도 2를 참조하면, 제2 시간 구간 동안 기준 전압 생성기(210)는 제1 시간 구간의 디지털 출력 신호 DOUT(T1)에 기초하여 4개의 기준 전압들을 생성한다. 기준 전압 생성기(210)는 디지털 출력 신호 DOUT(T1)에 대응하는 아날로그 전압 레벨보다 높은 제1 기준 전압 Vref_1(T2) 및 제2 기준 전압 Vref_2(T2)을 생성하고, DOUT(T1)에 대응하는 아날로그 전압 레벨보다 낮은 제3 기준 전압 Vref_3(T2) 및 제4 기준 전압 Vref_4(T2)을 생성한다.
제1 기준 전압 Vref_1(T2)은 제2 기준 전압 Vref_2(T2)보다 높고, 제3 기준 전압 Vref_3(T2)은 제4 기준 전압 Vref_4(T2)보다 높다고 가정한다.
비교기 Q0(225)는 제2 시간 구간의 입력 신호의 전압 Vin(T2) 및 제1 기준 전압 Vref_1(T2)을 비교하여 입력 신호의 전압 Vin(T2)이 제1 기준 전압 Vref_1(T2)보다 높으면 "1"을 출력하고, 높지 않으면 "0"을 출력한다.
비교기 Q1(224)는 제2 시간 구간의 입력 신호의 전압 Vin(T2) 및 제2 기준 전압 Vref_2(T2)을 비교하여 입력 신호의 전압 Vin(T2)이 제2 기준 전압 Vref_2(T2)보다 높으면 "1"을 출력하고, 높지 않으면 "0"을 출력한다.
비교기 Q2(223)는 제2 시간 구간의 입력 신호의 전압 Vin(T2) 및 제3 기준 전압 Vref_3(T2)을 비교하여 입력 신호의 전압 Vin(T2)이 제3 기준 전압 Vref_3(T2)보다 높으면 "1"을 출력하고, 높지 않으면 "0"을 출력한다.
비교기 Q3(222)는 제2 시간 구간의 입력 신호의 전압 Vin(T2) 및 제4 기준 전압 Vref_4(T2)을 비교하여 입력 신호의 전압 Vin(T2)이 제4 기준 전압 Vref_4(T2)보다 높으면 "1"을 출력하고, 높지 않으면 "0"을 출력한다.
제어부(221)는 비교기들(222, 223, 224, 225)의 출력에 기초하여 제어 신호를 생성하고, 생성된 제어 신호를 계수기(230)로 전송한다. 계수기(230)는 수신된 제어 신호에 따라 제1 시간 구간의 디지털 출력 신호 DOUT(T1)를 조정하여 제2 시간 구간의 디지털 출력 신호 DOUT(T2)를 출력한다.
도 3은 비교기들(222, 223, 224, 225)의 출력에 따른 계수기(230)의 디지털 출력 신호 DOUT의 조정 동작을 도시하는 도면이다.
도 3을 참조하면, 비교기들(222, 223, 224, 225)의 출력이 모두 "0"인 경우 이들 출력의 조합은 제2 시간 구간의 입력 신호의 전압 Vin(T2)이 4개의 기준 전압들보다 높지 않음을 나타낸다. 이 때, 계수기(230)는 디지털 출력 신호 DOUT(T1)의 값에 (-2)를 가산하여 디지털 출력 신호 DOUT(T2)를 생성한다.
비교기 Q3(222)의 출력은 "1"이고, 비교기들(223, 224, 225)의 출력은 "0"인 경우 이들 출력의 조합은 Vin(T2)는 제4 기준 전압보다는 높고, 제1 기준 전압, 제2 기준 전압 및 제3 기준 전압보다는 높지 않음을 나타낸다. 이 때, 계수기(230)는 디지털 출력 신호 DOUT(T1)의 값에 (-1)을 가산하여 디지털 출력 신호 DOUT(T2)를 생성한다.
비교기 Q3(222) 및 Q2(223)의 출력은 "1"이고, 비교기 Q1(224) 및 Q0(225)의 출력은 "0"인 경우 이들 출력의 조합은 Vin(T2)는 제3 기준 전압보다는 높고, 제2 기준 전압보다는 높지 않음을 나타낸다. 이 때, 계수기(230)는 디지털 출력 신호 DOUT(T1)의 값에 (0)을 가산하여 디지털 출력 신호 DOUT(T2)를 생성한다.
비교기 Q3(222), Q2(223) 및 Q1(224)의 출력은 "1"이고, 비교기 Q0(225)의 출력은 "0"인 경우 이들 출력의 조합은 Vin(T2)는 제2 기준 전압보다는 높고, 제1 기준 전압보다는 높지 않음을 나타낸다. 이 때, 계수기(230)는 디지털 출력 신호 DOUT(T1)의 값에 (+1)을 가산하여 디지털 출력 신호 DOUT(T2)를 생성한다.
비교기들(222, 223, 224, 225)의 출력이 모두 "1"인 경우 이들 출력의 조합은 Vin(T2)는 4개의 기준 전압들보다 높음을 나타낸다. 이 때, 계수기(230)는 디지털 출력 신호 DOUT(T1)의 값에 (+2)를 가산하여 디지털 출력 신호 DOUT(T2)를 생성한다.
제2 기준 전압 및 제3 기준 전압의 차이는, 아날로그 디지털 변환기의 LSB에 대응하는 아날로그 전압 레벨에 따라 결정될 수 있다.
실시예에 따라서는, 기준 전압 생성기는 M개의 기준 전압들을 생성할 수 있 고, 아날로그 디지털 변환기는 M개의 기준 전압들 각각 및 입력 신호의 전압을 비교하는 M개의 비교기를 포함할 수 있다. 이 때, M개의 비교기의 출력들의 조합은 (M+1)개의 서로 다른 경우를 가질 수 있다.
입력 신호의 전압이 급격하게 변화하는 경우, 아날로그 디지털 변환기는 디지털 출력 신호를 급격하게 변화시킴으로써, 디지털 출력 신호가 입력 신호의 전압을 정확하게 반영할 수 있도록 한다.
도 4는 기준 전압 생성기(110)의 일 실시예를 도시하는 도면이다.
도 4를 참조하면, 기준 전압 생성기(110)는 기준 전압 분배기(410) 및 스위칭 매트릭스(420)를 포함한다.
기준 전압 분배기(410)는 저항(resistor)들을 직렬로 연결함으로써 풀 스케일 전압 +Vfs 및 -Vfs 까지의 전압들을 일정 간격으로 분할하여 출력할 수 있다.
기준 전압 분배기(410)는 복수의 후보 기준 전압들을 생성하고, 스위칭 매트릭스(420)는 디지털 출력 신호를 반영하여 후보 기준 전압들 중에서 기준 전압들을 선택하여 출력한다.
도 4에서는 기준 전압 분배기(410)가 저항의 직렬 연결로 구현되었으나, 실시예에 따라서는, 기준 전압 분배기(410)는 트랜지스터를 이용하여 구현될 수도 있고, 풀 스케일 전압을 분할하여 출력할 수 있는 회로라면 어느 것이나 적용될 수 있음은 당업자에게 자명하다.
스위칭 매트릭스(420)는 디지털 출력 신호의 각 비트에 따라 개방(open)되거나 단락(short)되는 스위치들로 구성될 수 있다.
본 발명의 다른 실시예에 따른 아날로그 디지털 변환 방법은 디지털 출력 신호에 응답하여 복수의 기준 전압들을 생성할 수 있다.
아날로그 디지털 변환 방법은 생성된 기준 전압들 및 입력 신호의 전압을 비교하여 제어 신호를 생성할 수 있다.
아날로그 디지털 변환 방법은 생성된 제어 신호에 응답하여 디지털 출력 신호를 업데이트할 수 있다.
이 때, 생성된 제어 신호는 디지털 출력 신호의 값을 증가시키는 상향 명령, 디지털 출력 신호의 값을 감소시키는 하향 명령 또는 디지털 출력 신호를 유지하는 유지 명령 중 어느 하나의 명령에 대응할 수 있다.
상향 명령은 제1 상향 명령 및 제2 상향 명령을 포함할 수 있다. 제1 상향 명령은 제2 상향 명령보다 높은 값으로의 천이 명령일 수 있다.
하향 명령은 제1 하향 명령 및 제2 하향 명령을 포함할 수 있다. 제1 하향 명령은 제2 하향 명령보다 낮은 값으로의 천이 명령일 수 있다.
본 발명의 또 다른 측면에 따른 아날로그 디지털 변환 방법은 제1 출력 신호의 전압보다 높은 제1 기준 전압 및 제1 출력 신호의 전압보다 낮은 제2 기준 전압을 생성할 수 있다.
아날로그 디지털 변환 방법은 입력 신호의 전압이 제1 기준 전압보다 높으면 상향 제어 신호를 생성하고, 입력 신호의 전압이 제2 기준 전압보다 낮으면 하향 제어 신호를 생성할 수 있다. 아날로그 디지털 변환 방법은 입력 신호의 전압이 제1 기준 전압보다 높지 않고 제2 기준 전압보다 낮지 않으면 유지 제어 신호를 생 성할 수 있다.
아날로그 디지털 변환 방법은 상향 제어 신호, 하향 제어 신호 및 유지 제어 신호에 기초하여 제2 출력 신호를 생성할 수 있다. 이 때, 상향 제어 신호, 하향 제어 신호 및 유지 제어 신호는 복수의 제어 신호들의 조합에 따라 결정될 수 있다.
아날로그 디지털 변환 방법은 제어 신호들의 조합이 상향 제어 신호에 대응하면 디지털 출력 신호를 증가시킬 수 있고, 제어 신호들의 조합이 하향 제어 신호에 대응하면 디지털 출력 신호를 감소시킬 수 있다. 아날로그 디지털 변환 방법은 제어 신호들의 조합이 유지 제어 신호에 대응하면 디지털 출력 신호를 유지할 수 있다.
본 발명에 따른 아날로그 디지털 변환기 및 변환 방법은 해상도를 높이면서도 면적 및 소모 전력을 줄일 수 있고, LSB에 대응하는 아날로그 전압 레벨 이내의 변화에 대하여는 안정적인 출력을 제공할 수 있다.
또한, 본 발명에 따른 아날로그 디지털 변환기 및 변환 방법은 안정적인 출력을 제공하면서도 입력 신호의 급격한 변화에 따른 정확한 출력을 제공할 수 있다.
본 발명에 따른 아날로그 디지털 변환 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 일 실시예에 따른 아날로그 디지털 변환기(100)를 도시하는 도면이다.
도 2는 본 발명의 다른 실시예에 따른 아날로그 디지털 변환기를 도시하는 도면이다.
도 3은 비교기들(222, 223, 224, 225)의 출력에 따른 계수기(230)의 디지털 출력 신호 DOUT의 조정 동작을 도시하는 도면이다.
도 4는 기준 전압 생성기(110)의 일 실시예를 도시하는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 기준 전압 생성기
120: 히스테리시스 로직
130: 계수기

Claims (10)

  1. 복수의 기준 전압들을 생성하는 기준 전압 생성기;
    상기 기준 전압들 및 입력 신호의 전압을 비교하여 제어 신호를 생성하는 히스테리시스 로직; 및
    상기 제어 신호에 응답하여 디지털 출력 신호를 생성하는 계수기
    를 포함하고,
    상기 제어 신호는 상기 디지털 출력 신호를 증가시키는 상향 명령, 상기 디지털 출력 신호를 감소시키는 하향 명령 또는 상기 디지털 출력 신호를 유지하는 유지 명령 중 어느 하나의 명령에 대응하고, 상기 기준 전압 생성기는 상기 디지털 출력 신호에 응답하여 상기 기준 전압들을 조정하며,
    상기 상향 명령은 제1 상향 명령 및 제2 상향 명령을 포함하고, 상기 제1 상향 명령은 상기 제2 상향 명령보다 높은 값으로의 천이 명령이고,
    상기 하향 명령은 제1 하향 명령 및 제2 하향 명령을 포함하고, 상기 제1 하향 명령은 상기 제2 하향 명령보다 낮은 값으로의 천이 명령인 것을 특징으로 하는 아날로그 디지털 변환기.
  2. 삭제
  3. 제1항에 있어서,
    상기 히스테리시스 로직은 상기 기준 전압들의 개수만큼의 비교기를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  4. 제1항에 있어서,
    상기 기준 전압 생성기는
    기준 전압 분배기; 및
    상기 디지털 출력 신호를 반영하여 상기 기준 전압 분배기로부터 기준 전압을 선택하는 스위칭 매트릭스 회로
    를 포함하는 것을 특징으로 하는 아날로그 디지털 변환기.
  5. 제1 출력 신호의 전압보다 높은 제1 기준 전압 및 상기 제1 출력 신호의 전압보다 낮은 제2 기준 전압을 생성하는 기준 전압 생성기;
    입력 신호의 전압이 상기 제1 기준 전압보다 높으면 상향 제어 신호를 생성하고, 상기 입력 신호의 전압이 상기 제2 기준 전압보다 낮으면 하향 제어 신호를 생성하고, 상기 입력 신호의 전압이 상기 제1 기준 전압보다 높지 않고 상기 제2 기준 전압보다 낮지 않으면 유지 제어 신호를 생성하는 히스테리시스 제어 회로; 및
    상기 상향 제어 신호, 상기 하향 제어 신호 및 상기 유지 제어 신호에 기초하여 제2 출력 신호를 생성하는 출력 회로
    를 포함하고,
    상기 상향 제어 신호는 제1 상향 제어 신호 및 제2 상향 제어 신호를 포함하고, 상기 제1 상향 제어 신호는 상기 제2 상향 제어 신호보다 높은 값으로의 천이에 대응하며,
    상기 하향 제어 신호는 제1 하향 제어 신호 및 제2 하향 제어 신호를 포함하고, 상기 제1 하향 제어 신호는 상기 제2 하향 제어 신호보다 낮은 값으로의 천이에 대응하는 것을 특징으로 하는 아날로그 디지털 변환기.
  6. 삭제
  7. 디지털 출력 신호에 응답하여 복수의 기준 전압들을 생성하는 단계;
    상기 기준 전압들 및 입력 신호의 전압을 비교하여 제어 신호를 생성하는 단계; 및
    상기 제어 신호에 응답하여 상기 디지털 출력 신호를 업데이트하는 단계
    를 포함하고,
    상기 제어 신호는 상기 디지털 출력 신호를 증가시키는 상향 명령, 상기 디지털 출력 신호를 감소시키는 하향 명령 또는 상기 디지털 출력 신호를 유지하는 유지 명령 중 어느 하나의 명령에 대응하며,
    상기 상향 명령은 제1 상향 명령 및 제2 상향 명령을 포함하고, 상기 제1 상향 명령은 상기 제2 상향 명령보다 높은 값으로의 천이 명령이고,
    상기 하향 명령은 제1 하향 명령 및 제2 하향 명령을 포함하고, 상기 제1 하향 명령은 상기 제2 하향 명령보다 낮은 값으로의 천이 명령인 것을 특징으로 하는 아날로그 디지털 변환 방법.
  8. 삭제
  9. 제1 출력 신호의 전압보다 높은 제1 기준 전압 및 상기 제1 출력 신호의 전압보다 낮은 제2 기준 전압을 생성하는 단계;
    입력 신호의 전압이 상기 제1 기준 전압보다 높으면 상향 제어 신호를 생성하고, 상기 입력 신호의 전압이 상기 제2 기준 전압보다 낮으면 하향 제어 신호를 생성하고, 상기 입력 신호의 전압이 상기 제1 기준 전압보다 높지 않고 상기 제2 기준 전압보다 낮지 않으면 유지 제어 신호를 생성하는 단계; 및
    상기 상향 제어 신호, 상기 하향 제어 신호 및 상기 유지 제어 신호에 기초하여 제2 출력 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법.
  10. 제7항 또는 제9항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록 매체.
KR1020070121055A 2007-11-26 2007-11-26 히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기 KR100933585B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070121055A KR100933585B1 (ko) 2007-11-26 2007-11-26 히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070121055A KR100933585B1 (ko) 2007-11-26 2007-11-26 히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기

Publications (2)

Publication Number Publication Date
KR20090054274A KR20090054274A (ko) 2009-05-29
KR100933585B1 true KR100933585B1 (ko) 2009-12-23

Family

ID=40861463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121055A KR100933585B1 (ko) 2007-11-26 2007-11-26 히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기

Country Status (1)

Country Link
KR (1) KR100933585B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101399434B1 (ko) * 2010-01-15 2014-05-30 고려대학교 산학협력단 시간 인터리브드 아날로그 디지털 변환기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006524A (ko) * 1993-08-31 1995-03-21 이대원 전자 셔터회로
KR20020034096A (ko) * 1999-06-25 2002-05-08 질 에이.타르지안 배터리, 파워 관리 회로 및 파워 변환기
KR20060042150A (ko) * 2004-06-29 2006-05-12 오끼 덴끼 고오교 가부시끼가이샤 디/에이 변환기 및 디/에이 변환기를 사용한 구동회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006524A (ko) * 1993-08-31 1995-03-21 이대원 전자 셔터회로
KR20020034096A (ko) * 1999-06-25 2002-05-08 질 에이.타르지안 배터리, 파워 관리 회로 및 파워 변환기
KR20060042150A (ko) * 2004-06-29 2006-05-12 오끼 덴끼 고오교 가부시끼가이샤 디/에이 변환기 및 디/에이 변환기를 사용한 구동회로

Also Published As

Publication number Publication date
KR20090054274A (ko) 2009-05-29

Similar Documents

Publication Publication Date Title
US6972701B2 (en) A/D converter calibration
KR102636356B1 (ko) 감소된 커패시터 어레이 dac를 이용한 sar adc에서의 오프셋 보정을 위한 방법 및 장치
US8358231B2 (en) Tracking analog-to-digital converter (ADC) with a self-controlled variable clock
JP4153026B2 (ja) Ａｄ変換器およびａｄ変換方法
US9432046B1 (en) Successive approximation analog-to-digital converter
JP4285506B2 (ja) オートゲインコントロール回路
US20160056830A1 (en) Adaptive delay based asynchronous successive approximation analog-to-digital converter
JP5880565B2 (ja) アナログデジタル変換回路及びアナログデジタル変換方法
US9793912B1 (en) Analog-to-digital conversion circuitry with real-time adjusted gain and resolution
WO2010010661A1 (ja) Ａｄ変換装置
WO2016204827A1 (en) Analog-digital converter and control method
KR20190069634A (ko) Ｓａｒ 아날로그-디지털 변환 장치 및 그 시스템
CN102916699A (zh) 逐次逼近寄存器adc电路和方法
US6844840B1 (en) Successive-approximation-register (SAR) analog-to-digital converter (ADC) and method utilizing N three-way elements
US20200091925A1 (en) Control circuit and control method of successive approximation register analog-to-digital converter
US7522086B2 (en) Reference circuits for sampled-data circuits
US11057041B1 (en) Self-calibrating single slope analog-to-digital converter
JP2012244521A (ja) 比較器及びａｄ変換器
CN105406868B (zh) 用于模/数转换的自适应计时
JPH08195678A (ja) Ａ／ｄ変換器
CN113726339A (zh) 一种基于误差反馈的失调电压降低方法与数据转换器
KR100933585B1 (ko) 히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기
US7642943B1 (en) Analog-to-digital converter circuit and method with programmable resolution
US20230261665A1 (en) Successive-approximation analog-to-digital converters
KR102126619B1 (ko) 낮은 전원 전압에서 동작하는 아날로그 디지털 컨버터 및 이에 포함되는 전압 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121025

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee