CN1716785A - D/a转换器以及使用d/a转换器的驱动电路 - Google Patents

D/a转换器以及使用d/a转换器的驱动电路 Download PDF

Info

Publication number
CN1716785A
CN1716785A CNA2005100524402A CN200510052440A CN1716785A CN 1716785 A CN1716785 A CN 1716785A CN A2005100524402 A CNA2005100524402 A CN A2005100524402A CN 200510052440 A CN200510052440 A CN 200510052440A CN 1716785 A CN1716785 A CN 1716785A
Authority
CN
China
Prior art keywords
output
electric capacity
voltage
control circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100524402A
Other languages
English (en)
Other versions
CN1716785B (zh
Inventor
王海松
平间厚志
寺石利夫
本田隆
蓝世明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1716785A publication Critical patent/CN1716785A/zh
Application granted granted Critical
Publication of CN1716785B publication Critical patent/CN1716785B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种D/A转换器以及使用D/A转换器的驱动电路,其以小面积构成、低功耗、且输出多灰度等级的电压,具有:电压生成电路,用于产生多个基准电压作为灰度等级电压;第1控制电路,将基准电压的任何一个选择作为第1输出;第2控制电路,将与对应于第1输出的灰度等级电压相邻的基准电压选择作为第2输出;第1电容,用于根据第1输出和第2输出的电压差进行充电;连接于第1电容的第2电容。其还具有第3控制电路,用于通过将充电后的第1电容的电荷分配给第1电容和第2电容,将第1输出和第2输出间的电压作为第3输出予以输出。

Description

D/A转换器以及使用D/A转换器的驱动电路
技术领域
本发明涉及于液晶驱动电路等内使用的灰度等级显示电压发生电路以及D/A变换电路。
背景技术
随着近年来的液晶显示装置的大型化,也一直期望提高液晶驱动装置的各种性能。特别是,为了显示鲜艳的色彩,期望有高灰度等级。在近年来的技术中,灰度等级电压RGB分别为10比特(1024)的大约有10亿种颜色的液晶显示装置也已经登场。因此,由于希望高灰度等级,因此,提高将从外部输入的数字信号变换为模拟信号的D/A转换器的性能是不可缺少的。有关D/A转换器的技术例如在下述专利文献1中有所记载。
(专利文献1)特开2000-183747
图8是2比特的串(string)电阻方式的D/A转换器,图9是3比特串电阻方式的D/A转换器。串电阻方式的D/A转换器的情况下,单纯来说,灰度等级电压的比特数每加1,元件数就加倍,面积也加倍。在专利文献1中,记载了不使元件数目迅猛增加就能够实现的发明。
发明内容
但是,在上述专利文献1公开的技术中,为了防止电路构成元件数的迅猛增加而设置了运算放大电路。特别是,为了输出所选的2个灰度等级电压的中间或1/4的电压等而由多级构成。由此,不能避免平常的功耗的增大。
本发明是基于上述缺陷而作出的,目的在于提供一种多比特D/A转换器,同时还提供一面抑制功耗一面以小面积来构成的D/A转换器。
在本发明的DA转换器中,为了解决上述问题而具有:产生多个基准电压作为灰度等级电压的电压生成电路;将基准电压的任何一个选为第1输出的笫1控制电路;将与对应于第1输出的灰度等级电压相邻的基准电压选为第2输出的第2控制电路;以及第3控制电路,其具有根据第1输出和第2输出的电压差而进行充电的第1电容以及连接至第1电容的第2电容,用于通过将被充电的第1电容的电荷分配给第1电容和笫2电容,从而将第1输出和第2输出之间的电压作为第3输出而执行输出。
通过采取本发明的DA转换器的结构,能够提供多比特D/A转换器,同时,还能够提供抑制功耗且以小面积构成的D/A转换器。
附图说明
图1是本发明第1实施方式中的D/A转换器的电路图。
图2是本发明第1实施方式的切换电路。
图3是本发明第2实施方式的第2控制电路的电路图。
图4是本发明第3实施方式的第3控制电路的电路图。
图5是本发明第4实施方式的第3控制电路的电路图。
图6是本发明第5实施方式的第3控制电路的电路图。
图7是本发明第6实施方式的第3控制电路的电路图。
图8是已有的2比特的D/A转换器的电路图。
图9是已有的3比特的D/A转换器的电路图。
具体实施方式
以下,将参照附图,对本发明的实施方式进行详细说明。以下的说明和附图中,通过将具有大致相同的功能和结构的构成要素赋予相同的标记,从而省略重复说明。
(实施例1)
图1是本发明第1实施方式的D/A转换器100的电路图。首先,说明本实施例的结构。D/A转换器100是将3比特的数字信号变换为模拟信号的电路。D/A转换器100由电压生成电路101、第1控制电路102、第2控制电路103、第3控制电路104构成。电压生成电路101是生成多个基准电压的电路,从电压V0开始输出通过电阻等而电压下降后的V1~V4。V0~V4是从V0到V4顺序降低的电压。以后,将V0~V4统称为灰度等级电压。图8、图9所示的串电阻方式的D/A转换器中,需要2n个灰度等级电压。在本实施例的D/A转换器中,具有2n-1+1个灰度等级电压即可。在本实施例中,输出了5个(2比特+1)电压,但输出的电压个数的基本数并不限于2n+1。
第1控制电路102选择由电压生成电路101输出的多个灰度等级电压中的一个,作为第1输出Vout1而输出。在本实施例中,响应输入了灰度等级电压中第偶数个电压中的一个的3比特数字信号中的高2位的数字信号而进行选择。第2控制电路103响应高2位的数字信号来选择与作为由第1控制电路102选择的灰度等级电压的第1输出Vout1相邻的灰度等级电压,将其作为第2输出电压Vout2而输出。在本实施例中,选择灰度等级电压中第奇数个且与第1输出Vout1相邻的电压。第1控制电路102和第2控制电路103也可以是选择了相邻2个灰度等级电压的控制电路。第3控制电路104具有第1输入Vin1和第2输入Vin2,在第1输入Vin1和第2输入Vin2上连接有第1输出Vout1和笫2输出Vout2。但是,D/A转换器必须满足灰度等级电压的单调性。在本实施例的第1控制电路102和第2控制电路103中,不一定要Vout1>Vout2。因此,在本实施例中,由于第1控制电路102和第2控制电路103,必须要***图2所示的切换电路105。切换电路105具有第1输入端子、第2输入端子、第1输出端子、以及第2输出端子。利用3比特数字信号中处于中间比特的数字信号,使从第1输入端子输入的信号受控后输出到第1输出端子或第2输出端子。而从第2输入端子输入的信号被输出到与从第1输入端子输入的信号的输出目的地不同的第1输出端子或第2输出端子。
第3控制电路104将第1输入Vin1和第2输入Vin2之间的电压、第1输入Vin1或第2输入Vin2作为第3输出Vout3而输出。在本实施例中,第1输入Vin1和第2输入Vin2的中间电压、第1输入Vin1或第2输入Vin2作为第3输出Vout3而输出。第3控制电路104具有利用第1输入Vin1和第2输入Vin2的电压差而进行充电的第1电容C11。第2输入Vin2和第3输出Vout3上,还具有与第1电容C11并联并且具有与第1电容C11相同的电容量的第2电容C12。这里,所谓相同表示近似相同,包含由于处理过程中的标准偏差而引起的误差。若灰度等级电压的比特数变多,则第1输出Vout1和第2输出Vout2的电压差变小,并且允许由于处理过程中的标准偏差而引起的误差。即便在以下的实施例中也是同样处理的。
第2输入Vin2和第3输出Vout3经由第1开关S11而连接。第3控制电路104还具有位于第1输入Vin1和第1电容C11之间的第2开关S12。第1电容C11及第2电容C12与第3输出Vout3之间分别具有第3开关S13。
接下来将说明其操作。为了方便说明,将输入的数字数据从低位开始顺序表示为1D、2D、3D。将反转信号表示为1DB、2DB、3DB。第2控制电路102响应输入的数字数据2D、2DB、3D、3DB来选择灰度等级电压中第偶数个电压。第3控制电压103响应输入的数字数据3D、3DB来选择灰度等级电压中第奇数个电压。这里,第1输出Vout1和第2输出Vout2选择了相邻的灰度等级电压。
第3控制电路104根据最低1位数字信号,将第1输出Vout1和第2输出Vout2经由切换电路105而输入到笫1输入Vin1和第2输入Vin2,通过使第1开关S11接通,将第2输入Vin2输出作为第3输出Vout3而输出。通过使第1开关S11断开,使第2开关S12接通,而对第1电容C11进行充电。之后,通过使第2开关S12断开,使第3开关S13接通,使存储在第1电容C11内的电荷分配到第1电容C11和第2电容C12上。这里,由于第1电容C11和第2电容C12具有相同的电容,因此第1输入Vin1和第2输入Vin2的中间电位作为第3输出Vout3而输出。
根据本实施例的D/A转换器的结构,由电压生成电路101生成的灰度等级电压可以是与以往相同的输出,另外,通过具有第1控制电路102、第2控制电路103、以及第3控制电路104、切换电路105,也可以生成第1输入Vin1和第2输入Vin2的中间电压,以保持灰度等级电压的单调性。当从现有的、输出n比特的灰度等级电压的D/A转换器变更为输出n+1比特的灰度等级电压的D/A转换器的情况下,变为与2个n比特的D/A转换器合起来相同的面积,从而变为约2倍的面积。根据本实施例的结构,通过除与输出n比特的灰度等级电压的D/A转换器具有相同面积规模的第1控制电路102和第2控制电路103之外的第3控制电路104和切换电路105的控制,能够生成n+1比特的灰度等级电压,从而能够削减面积的增大。特别是,n值越大效果越显著。
在产生第1输入Vin1和第2输入Vin2的中间电压的情况下,仅仅在对第1电容C11和第2电容C12进行充电时才有功耗。由此也能节省电力。
(实施例2)
图3是本发明第2实施方式的第3控制电路。第3控制电路以外的部分由于具有与第1实施方式相同的结构,因此省略其说明。在以下说明中,使用与第1实施方式相同的标记来进行说明。省略对与第1实施方式相同的部分的说明。
本发明的第2实施方式下的第3控制电路204具有第1输入Vin1、笫2输入Vin2、响应第1输入Vin1和第2输入Vin2而被输出的第3输出Vout3。在第1输入Vin1和第2输入Vin2之间,具有利用第1输入Vin1和第2输入Vin2的电压差进行充电的第1电容C21。在第2输入Vin2和第3输出Vout3之间具有与第1电容C21并联连接、并且具有与第1电容C21相同的电容量的第2电容C22。另外,在第1输入Vin1和第2输入Vin2之间还具有与第1电容C21并联连接、并且具有2倍于第1电容C21的电容量的第3电容C23。
第3控制电路204还在第2输入Vin2和第3输出Vout3之间具有第1开关S21。第1输入Vin1和第1电容C21之间具有第2开关S22。第1电容C21和第3输出Vout3之间以及第2电容C22和第3输出Vout3之间分别具有被同样控制的第3开关S23。第2开关S22和第1电容C21间与第3电容C23之间具有第4开关S24。
接下来将对操作进行说明。本实施例是包含于4比特的D/A转换器内的第3控制电路。因此,为了便于说明将输入的数字数据从低位开始顺序表示为1D、2D、3D、4D。
第1开关S21和第4开关S24受输入的数字数据中的1D和2D的控制。通过例如在1D=0、2D=0的情况下使第1开关S21接通,将第2输入Vin2直接作为第3输出Vout3而输出。
接下来,在1D=0、2D=1的情况下,首先,通过使第2开关S22接通,而利用第1输入Vin1和第2输入Vin2的电压差对第1电容C21进行充电。之后,第2开关S22断开,通过使第3开关S23和第4开关S24接通,将存储于第1电容C21内的电荷分配到第1电容C21、第2电容C22和第3电容C23。此时,第1电容C21和第2电容C22相同,第3电容C23为第1电容C21的2倍。由于第1电容C21、笫2电容C22以及第3电容C23为并联连接,因此,电容量单纯地变为第1电容C21的4倍。根据电储存的原则,第3输出Vout3变为
Vout3=Vin2+1/4(Vin1-Vin2)
这就变为输出比第2输入Vin2高第1输入Vin和第2输入Vin的电压差的1/4的电压。
接下来,在1D=1、2D=0的情况下,首先,通过使第2开关S22接通,而利用第1输入Vin1和第2输入Vin2的电压差对第1电容C21进行充电。之后,通过使第2开关S22断开、第3开关S23分别接通,将存储于第1电容C21内的电荷分配到第1电容C21和第2电容C22上。此时,由于第1电容C21和第2电容C22相同且并联连接,因此,电容容量单纯地变为2倍。根据电存储规则,第3输出Vout3变为
Vout3=Vin2+1/2(Vin1-Vin2)
这就变为输出第1输入Vin1和第2输入Vin2的中间电压。
最后,在1D=1、2D=1的情况下,首先,通过使第2开关S22和第4开关S24接通,而利用第1输入Vin1和第2输入Vin2的电压差对第1电容C21和笫3电容C23进行充电。之后,通过使第4开关S24保持接通、使第2开关S22断开、第3开关S23接通,而使存储于第1电容C21和第3电容C23内的电荷分配到第1电容C21、第2电容C22和第3电容C23。此时,第1电容C21和第2电容C22相同,第3电容C23为第1电容C21的2倍。由于第1电容C21、第2电容C22以及第3电容C23为并联连接,因此,电容量单纯地变为4倍。根据电储存的原则,第3输出Vout3变为
Vout3=Vin2+3/4(Vin1-Vin2)
这就变为输出的电压比第2输入Vin2还高第1输入Vin和第2输入Vin的电压差的3/4。
通过利用输入的数字数据的低2位1D和2D来控制第3控制电路204,可以从第1输入Vin1和第2输入Vin2中新得到3种电压。
因此,通过控制低2位的1D和2D,可以从由电压生成电路101生成的2个电压中得到5种电压。
(实施例3)
图4是本发明第3实施方式的第3控制电路。第3控制电路以外的部分由于具有与第1实施方式相同的结构,因此被省略。还省略了有关与第1实施方式相同的部分的说明。
本发明的笫3控制电路希望以尽可能小的面积且高精度地形成。本发明的第3实施方式的第3控制电路304具有:第1输入Vin1、第2输入Vin2、响应第1输入Vin1和第2输入Vin2而输出的第3输出Vout3。在第1输入Vin1和第2输入Vin2之间具有利用第1输入Vin1和第2输入Vin2的电压差来执行充电的第1电容C31。在第2输入Vin2和第3输出Vout3之间具有第1开关S31。在第1输入Vin1和第1电容C31之间具有第2开关S32。在第2开关S32和第1电容C31间的节点与第3输出Vout3之间具有第3开关S33。还具有连接于第3输出Vout3和电源Vdd之间的第2电容C3p、和连接于第3输出Vout3和接地端Vss之间的第3电容C3n。第2电容C3p利用电源Vdd和笫2输入Vin2的电压差进行充电,第3电容C3n利用接地端Vss和第2输入Vin2的电压差进行充电。
这里,第1电容C31等于第2电容C3p和第3电容C3n之和。但是,如先前所述的那样,其中也包含了处理过程中的标准偏差程度。由于第2电容以及第3电容是后级放大器的输入电容,因此,从外观上来看形成于D/A转换器的外部,但是,在本实施例以及以后的实施例中,在第3控制电路中包含第2电容和第3电容。
接下来说明其操作。本实施例的第3控制电路304对于产生n比特的灰度等级电压的电压生成电路101而言,可以输出n+1比特的灰度等级电压。利用最低位1D来控制第1开关S31和第2开关S32。例如,在最低位1D=0的情况下,通过使第1开关S31接通,可以向第3输出Vout3原样输出第2输入Vin2。在最低位1D=1的情况下,通过使第1开关S31断开、第2开关S32接通,利用第1输入Vin1和第2输入Vin2的电压差对第1电容C31进行充电,利用电源Vdd和第2输入Vin2的电压差对第2电容C3p进行充电,利用接地端Vss和第2输入Vin2的电压差对第3电容C3n进行充电。在各电容上充分积存了电荷之后,使笫2开关S32断开,第3开关S33连通。
根据电荷储存规则,第1电容C31、第2电容C3p、以及第3电容C3n上储存的电荷被再分配,变为
Vout3=Vin2+1/2(Vin1-Vin2)
第3输出Vout3输出第1输入Vin1和第2输入Vin2的中间电压。
在本实施方式中,为了使第3控制电路304尽可能小和简单,使用了第1电容C31、第2电容C3p以及第3电容C3n。另外,第2电容C3p和第3电容C3n是连接于第3控制电路304的后级放大器的输入电容。因此,它们不是为了其他途径的第3控制电路304而被设置,必须连接于D/A转换器后级。第3控制电路304的增加部分纯粹变为面积的增大。在本实施方式中,能够以在产生n比特的灰度等级电压的D/A转换器上加上第3控制电路304的面积构成产生n+1比特的灰度等级电压的D/A转换器。换言之,能够以少量的面积增大来构成n+1比特的D/A转换器。
(实施例4)
图5是本发明第4实施方式的第3控制电路。第3控制电路之外的部分由于具有与第1实施方式相同的结构,因此省略对其的说明。在以下说明中,使用与第1实施方式相同的标记来进行说明。有关与第1实施方式相同的部分的说明予以省略。
本发明第4实施方式的第3控制电路404在第3实施方式的第3控制电路304中具有与第1电容C41并联的第4电容C44和第5电容C45。在第2开关S42和第1电容C41间的节点与第4电容C44之间具有第4开关S44。在第2开关S42和第1电容C41间的节点与第5电容C45之间具有第5开关S45。
这里,第2电容C4p与第3电容C4n之和等于第1电容C41的3倍。第4电容C44等于第1电容C41的2倍。第5电容C45等于第1电容C41的6倍。但是,如先前所述的那样,其中也包含了处理过程中的标准偏差程度。第1~5电容的值可以按照组合来自由设置,其决定了第3输出Vout3。因此,不用限定于本实施的值。
接下来说明其操作。本实施例的第3控制电路304对于产生n比特的灰度等级电压的电压生成电路101而言,可以输出n+2比特灰度等级电压。利用低位1D和2D来控制第1~5开关。例如,在低位1D=0、2D=0的情况下,通过接通第1开关S41,可以将第2输入Vin2原样输出到第3输出Vout3。
例如,在低位1D=1、2D=0的情况下,通过使第1开关S41断开,第2开关S42接通,而利用第1输入Vin1和第2输入Vin2的电压差对第1电容C41进行充电,利用电源Vdd和第2输入Vin2的电压差对第2电容C4p进行充电,利用接地端Vss和第2输入Vin2的电压差对第3电容C4n进行充电。在各电容中充分积存了电荷后,第2开关S42断开,第3开关S43接通。根据电荷储存规则,存储于第1电容C41、第2电容C4p、以及第3电容C4n内的电荷被再分配,变为:
Vout3=Vin2+1/4(Vin1-Vin2)
第3输出Vout3输出的电压比第2输入Vin2还高第1输入Vin1和第2输入Vin2的电压差的1/4。
接下来,例如在低位1D=0、2D=1的情况下,通过使第1开关S41为断开、第2开关S42和第4开关S44接通,而利用第1输入Vin1和第2输入Vin2的电压差对第1电容C41和第4电容C44进行充电,利用电源Vdd和笫2输入Vin2的电压差对第2电容C4p进行充电,利用接地端Vss和第2输入Vin2的电压差对第3电容C4n进行充电。在各电容内充分积存了电荷后,第2开关S42断开,第3开关S43接通。根据电荷储存的规则,存储于第1电容C41、第2电容C4p、以及第3电容C4n以及第4电容C44内的电荷被再分配,从而变为
Vout3=Vin2+1/2(Vin1-Vin2)
第3输出Vout3输出第1输入Vin和第2输入Vin2的中间电压。
另外,例如在低位1D=1、2D=1的情况下,通过使第1开关S41断开、笫2开关S42、第4开关S44以及第5开关S45接通,而利用第1输入Vin1和第2输入Vin2的电压差对第1电容C41、第4电容C44、以及第5电容C45进行充电,利用电源Vdd和第2输入Vin2的电压差对第2电容C4p进行充电,利用接地端Vss和第2输入Vin2的电压差对第3电容C4n进行充电。在各电容内充分积存了电荷后,第2开关S42断开,笫3开关S43接通。根据电储存的规则,存储于第1电容C41、第2电容C4p、第3电容C4n、第4电容C44以及第5电容C45内的电荷被再分配,从而变为
Vout3=Vin2+3/4(Vin1-Vin2)
第3输出Vout3变为输出的电压比第2输入Vin2还高第1输入Vin1和第2输入Vin2的电压差的3/4。
根据本实施的结构,可在考虑作为DA转换器的输出目标的放大器的输入容量的基础上执行第3控制电路404的设计。实际操作上的电容负荷可以变小,还可以提高操作速度。另外,在本实施中,也可以根据n比特+1(2n+1)的基准电压来产生n+2比特+1(2n+2+1)的灰度等级电压。不用说,按照第3和第4实施例,通过组合电容配置以及电容值,可以根据n比特的基准电压产生n+m比特的灰度等级电压。本实施例的使用第3控制电路404的D/A转换器能够以增大了33%的面积来实现要利用已有方式的4倍面积才能实现的效果。
(实施例5)
图6是本发明第5实施方式的第3控制电路。第3控制电路以外的部分由于具有与第1实施方式相同的结构,因此予以省略。在以下说明中,使用与笫1实施方式相同的标记来进行说明。与第1实施方式相同的部分的说明予以省略。
本发明第5实施方式的第3控制电路504具有第1输入Vin1、第2输入Vin2、响应第1输入Vin1和第2输入Vin2而输出的第3输出Vout3。在笫1输入Vin1和第2输入Vin2之间具有利用第1输入Vin1和第2输入Vin2的电压差进行充电的第1电容C51和第2电容C52。在第2输入Vin2和第3输出Vout3之间具有第1开关S51。在第1输入Vin1与第1电容C51和第2电容C52之间分别具有第2开关S52。在第2开关S52和笫1电容C51间的节点与笫3输出Vout3之间,以及在第2开关S52和第2电容C52间的节点与第3输出Vout3之间,具有第3开关S53。还具有:连接于第3输出Vout3和电源Vdd之间的第3电容C5p、连接于第3输出Vout3和接地端Vss之间的第4电容C5n。第3电容C5p利用电源Vdd和第2输入Vin2的电压差进行充电,笫4电容C5n利用接地端Vss和第2输入Vin2的电压差进行充电。
这里,第1电容C51等于第2电容C52、第3电容C5p以及第4电容C5n。但是,如先前所述的那样,其中也包含了处理过程中的标准偏差程度。第1~4电容是由所有MOS晶体管的栅极电容构成的。另外,第1电容C51和第3电容C5p由PMOS晶体管构成,第2电容C52和第4电容C5n由NMOS晶体管构成。
接下来说明其操作。本实施例的第3控制电路504对于产生n比特的灰度等级电压的电压生成电路101而言,可以输出n+1比特的灰度等级电压。利用最低位的1D来控制第1开关S51和第2开关S52。例如,在最低位1D=0的情况下,通过使第1开关S51接通,可以将第2输入Vin2原样输出到第3输出Vout3。在最低位1D=1的情况下,通过使第1开关S51断开、第2开关S52接通,而利用第1输入Vin1和第2输入Vin2的电压差对第1电容C51和第2电容C52进行充电,利用电源Vdd和第2输入Vin2的电压差对第3电容C5p进行充电,利用接地端Vss和第2输入Vin2的电压差对第4电容C5n进行充电。当在各电容内充分积存了电荷后,第2开关S52断开,第3开关S53接通。
根据电荷存储规则,存储于笫1电容C51、第2电容C52、第3电容C5p、以及笫4电容C5n内的电荷被再分配,变为
Vout3=Vin2+1/2(Vin1-Vin2)
笫3输出Vout3输出第1输入Vin1与第2输入Vin2的中间电压。
在本实施例的第3控制电路504中,由于第1~第4电容是由MOS晶体管构成,因此,处理过程中的标准偏差的影响在NMOS之间以及PMOS之间相互抵消,所以能够得到比第1~第4实施例更高精度的输出。通过使用MOS晶体管的栅极电容而使用微小的电容,因此,可以实现高速充放电,使D/A转换器的高速操作成为可能。
(实施例6)
图7是本发明第6实施方式的第3控制电路。第3控制电路以外的部分由于具有与笫1实施方式相同的结构,因此予以省略。在以下说明中,使用与第1实施方式相同的标记来进行说明。省略有关与第1实施方式相同部分的说明。
本发明第6实施方式下的第3控制电路604具有第1输入Vin1、笫2输入Vin2、响应第1输入Vin1和第2输入Vin2而输出的第3输出Vout3。在第1输入Vin1和第2输入Vin2之间,从第1输入Vin1一侧开始顺序串联有第1电容C61和第2电容C62。另外,还具有与第2电容C62并联的第3电容C63。在第2输入Vin2和第3输出Vout3之间具有第1开关S61。在第1输入Vin1和第1电容C61之间具有第2开关S62。在第2开关S32和第1电容C31间的节点与第3输出Vout3之间具有第3开关S63。在第1电容C61和第2电容C62间的节点与第3输出Vout3之间具有笫4开关S64。还具有与第1电容C61并联形成的第5开关S65。具有连接于第3输出Vout3和电源Vdd之间的第4电容C6p、和连接于第3输出Vout3和接地端Vss间的第5电容C6n。笫4电容C6p利用电源Vdd和第2输入Vin2的电压差进行充电,第3电容C6n利用接地端Vss和第2输入Vin2的电压差进行充电。
这里,第1~第5电容具有完全相同的容量。但是,如先前所述的那样,其中也包含了处理过程中的标准偏差程度。第4电容C6p和第5电容C6n是作为D/A转换器的输出目标的放大器的输入电容。第1电容C61和第4电容C6p是PMOS晶体管的栅极电容,第2电容C62、第3电容C63以及第5电容C6n是NMOS晶体管的栅极电容。
接下来,说明其操作。本实施例的第3控制电路604对于产生n比特的灰度等级电压的电压生成电路101而言,可以输出n+2比特的灰度等级电压。利用低位1D和2D来控制第1~5开关。例如,在低位1D=0、2D=0的情况下,通过使第1开关S61接通,可以将第2输入Vin2原样输出给第3输出Vout3。
例如,在低位1D=1、2D=0的情况下,通过使第1开关S61和第2开关S62接通,而利用第1输入Vin1和第2输入Vin2的电压值对第1电容C61和第2电容C62进行充电,利用电源Vdd和第2输入Vin2的电压差对第4电容C6p进行充电,利用接地端Vss和第2输入Vin2的电压差对第5电容C6n进行充电。在各电容内充分积存了电荷后,第1开关S61和第2开关S62断开,第3开关S61接通。根据电荷储存规则,第4电容C6p以及第5电容C6n内存储的电荷被再分配给第1电容C61、第2电容C62、第3电容C63,从而变为
Vout3=Vin2+1/4(Vin1-Vin2)
第3输出Vout3输出的电压比第2输入Vin2还高第1输入Vin1和第2输入Vin2的电压差的1/4。
接下来,例如在低位1D=0、2D=1的情况下,通过使第1开关S61、第2开关S62以及第5开关S65接通,而利用第1输入Vin1和第2输入Vin2的电压差对笫2电容C62和笫3电容C63进行充电,利用电源Vdd和第2输入Vin2的电压差对笫4电容C6p进行充电,利用接地端Vss和输入Vin2的电压差对第5电容C5n进行充电。在各电容中充分积存了电荷后,第1开关S61、第2开关S62和第5开关S65断开,第3开关S63和第4开关S64接通。根据电荷存储规则,第2电容C62、第3电容C63、第4电容C6p以及第5电容C6n内存储的电荷被再分配,变为
Vout3=Vin2+1/2(Vin1-Vin2)
第3输出Vout3输出第1输入Vin1和第2输入Vin2的中间电位。
另外,例如在低位1D=1、2D=1的情况下,通过使笫1开关S61、第2开关S62和第5开关S65接通,而利用第1输入Vin1和第2输入Vin2的电压差对第2电容C62和第3电容C63进行充电,利用电源Vdd和第2输入Vin2的电压差对第4电容C6p进行充电,利用接地端Vss和第2输入Vin2的电压差对第5电容C5n进行充电。在各电容内充分积存了电荷后,第1开关S61、第2开关S62以及第5开关S65断开,第3开关S63接通。根据电荷存储原则,第2电容C62、第3电容C63、第4电容C6p以及第5电容C6n内存储的电荷被再分配,变为
Vout3=Vin2+3/4(Vin1-Vin2)
第3输出Vout3输出的电压比第2输入Vin2还要高第1输入Vin1和第2输入Vin2的电压差的3/4。
根据本实施的结构,可以在考虑作为DA转换器的输出目标的放大器的输入容量的基础上执行第3控制电路404的设计。由于第1~第5电容由MOS晶体管构成,处理过程中的标准偏差的影响在NMOS之间以及PMOS之间彼此相抵消,因此可以得到比第1~第4实施例更高精度的输出。通过使用MOS晶体管的栅极电容来使用微小电容,因此,可以实现高速充放电,使D/A转换器的高速操作成为可能。

Claims (23)

1.一种DA转换器,具有:
电压生成电路,产生多个基准电压作为灰度等级电压;
第1控制电路,选择所述基准电压中的任何一个作为第1输出;
第2控制电路,选择与对应于所述第1输出的所述灰度等级电压相邻的所述基准电压作为第2输出;以及
第3控制电路,具有响应于所述第1输出和第2输出的电压差而执行充电的第1电容,以及连接至第1电容的第2电容;通过将被充电的所述第1电容的电荷分配给所述第1和第2电容,而将第1输出和第2输出之间的电压作为第3输出进行输出。
2.如权利要求1所述的DA转换器,其特征在于,所述第1输出是选择所述灰度等级电压中第偶数个基准电压中的任何一个的电压,而所述第2输出是选择所述灰度等级电压中第奇数个基准电压的电压。
3.如权利要求1或2所述的DA转换器,其特征在于,所述第1和第2电容的一端与所述第2输出相连接,另一端与所述第3输出相连接。
4.如权利要求1~3中任一所述的DA转换器,其特征在于,所述第3控制电路还在所述第1电容和所述第1输出之间具有第1开关单元,并且在所述第1电容和所述第3输出之间具有第2开关单元,在所述第2电容和所述第3输出之间具有第3开关单元。
5.如权利要求1~4中任一所述的DA转换器,其特征在于,所述第3控制电路还具有第3电容,该第3电容一端共同连接在所述第1和第2电容上,其另一端经由第4开关单元连接到所述第1输出或第2输出。
6.如权利要求1所述的DA转换器,其特征在于,所述第2电容是从DA转换器的后级输入侧看过去的电容。
7.如权利要求6所述的DA转换器,其特征在于,所述第2电容由第1子电容和第2子电容构成,其中,第1子电容利用所述第2输出电压和第1电源电压而被充电,所述第2子电容利用所述第2输出电压和第2电源电压而被充电。
8.如权利要求7所述的DA转换器,其特征在于,所述第1电容等于所述第1子电容和所述第2子电容的电容总和。
9.如权利要求6或7所述的DA转换器,其特征在于,所述第3控制电路还具有第4电容和第5电容,其中,所述第4电容的一端连接于所述第2输出而另一端经由第5开关单元连接到所述第1输出,所述第5电容的一端连接于所述第2输出而另一端经由第6开关单元连接到所述第1输出。
10.如权利要求9所述的DA转换器,其特征在于,所述第1、第4和第5电容分别按照1∶2∶6的比例构成。
11.如权利要求1所述的DA转换器,其特征在于,将所述第1输出电压和所述第2输出电压间的电压分为2份,若所述基准电压为m比特,则能够输出对应于(m+1)比特的灰度等级电压。
12.如权利要求10所述的DA转换器,将所述第1输出电压和所述第2输出电压间的电压分为4份,若所述基准电压为m比特,则能够输出对应于m+2比特的灰度等级电压。
13.如权利要求1所述的DA转换器,其特征在于,产生2m+1个所述基准电压,通过利用所述第3控制电路对所述第1输出电压和所述第2输出电压间的电压分为2n份,从而产生2m+n+1的所述灰度等级电压。
14.一种DA转换器,包括:
电压生成电路,产生多个基准电压作为灰度等级电压;
第1控制电路,选择所述基准电压中的任何一个作为第1输出;
第2控制电路,选择与对应于所述第1输出的所述灰度等级电压相邻的所述基准电压作为第2输出;以及
第3控制电路,具有响应于所述第1输出和所述第2输出的电压差进行充电的第1电容,以及根据所述第1或第2输出执行充电的放大器的输入电容,
其中通过将被充电的电荷分配给所述第1电容和所述输入电容,而将所述第1输入和所述第2输入间的电压作为第3输出进行输出。
15.如权利要求15所述的DA转换器,其特征在于,所述第3控制电路具有第1开关单元,用于将所述第2输入原样输出到所述第3输出。
16.如权利要求15或16所述的DA转换器,其特征在于,所述第3控制电路具有第2开关单元,用于开始对所述第1电容和所述输入电容进行充电。
17.如权利要求14所述的DA转换器,其特征在于,所述第3控制电路还具有第2电容,通过切换使用或不使用所述第2电容,而对所述第3输出执行多种类型的输出。
18.如权利要求17所述的DA转换器,其特征在于,所述第1电容、所述第2电容、以及所述输入电容全部由相同的MOS晶体管的栅极电容构成。
19.如权利要求18所述的DA转换器,其特征在于,所述第1电容、所述第2电容、以及所述输入电容组合了PMOS晶体管和NMOS晶体管的栅极电容。
20.一种DA转换器,包括:
电压生成电路,产生多个基准电压作为灰度等级电压;
第1控制电路,选择所述基准电压中的任何一个作为第1输出;
第2控制电路,选择与对应于所述第1输出的所述灰度等级电压相邻的所述基准电压作为第2输出;以及
第3控制电路,具有:连接于所述第1输出和所述第2输出之间的第1电容;根据所述第1输出和所述第2输出而执行输出的第3输出;连接于所述第2输出和所述第3输出之间的第1开关单元;连接于所述第1电容和所述第1输出之间的第2开关单元;连接于所述第2开关单元和所述第3输出之间的第3开关单元;连接于所述第3输出和第1电源之间的第1输入电容;以及连接于所述第3输出和第2电源之间的第2输入电容。
21.如权利要求20所述的DA转换器,其特征在于,第2和第3电容还经由第4和第5开关单元与所述第1电容并联连接。
22.一种DA转换器,其特征在于,具有:
电压生成电路,产生多个基准电压作为灰度等级电压;
第1控制电路,选择所述基准电压中的任何一个作为第1输出;
第2控制电路,选择与对应于所述第1输出的所述灰度等级电压相邻的所述基准电压作为第2输出;以及
第3控制电路,具有:根据所述第1输出和所述第2输出而执行输出的第3输出;连接于所述第1输出和所述第2输出之间的第1电容;与所述第1电容并联连接的第2电容;连接于所述第3输出和第1电源之间的第1输入电容;连接于所述第3输出和第2电源之间的第2输入电容;连接于所述第2输出和所述第3输出之间的第1开关单元;连接于所述第1输出和所述第1电容之间及所述第1输出和所述第2电容之间,分别受相同控制的多个第2开关;连接于所述第2开关单元与所述第1电容及所述第2电容的连接节点与所述第3输出之间的、分别受相同控制的多个第3开关单元。
23.一种DA转换器,其特征在于,包括:
电压生成电路,产生多个基准电压作为灰度等级电压;
第1控制电路,选择所述基准电压中的任何一个作为第1输出;
第2控制电路,选择与对应于所述第1输出的所述灰度等级电压相邻的所述基准电压作为第2输出;以及
第3控制电路,具有:根据所述第1输出和所述第2输出而执行输出的第3输出;连接于所述第1输出和所述第2输出之间的第1电容;串联连接于所述第1电容和所述第2输出之间的第2电容;与所述第2电容并联连接的第3电容;连接于所述第3输出和第1电源之间的第1输入电容;连接于所述第3输出和第2电源之间的第2输入电容;连接于所述第2输出和所述第3输出之间的第1开关单元;连接于所述第1输出和所述第1电容之间的第2开关;连接在所述第2开关单元和所述第1电容的连接节点与所述第3输出之间的第3开关单元;连接于所述第1电容和所述第2电容的连接节点与第3输出之间的第4开关单元以及与所述第1电容并联连接的第5开关单元。
CN2005100524402A 2004-06-29 2005-02-28 D/a转换器以及使用d/a转换器的驱动电路 Expired - Fee Related CN1716785B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-190817 2004-06-29
JP2004190817A JP4397291B2 (ja) 2004-06-29 2004-06-29 表示装置の駆動回路、及び表示装置の駆動方法
JP2004190817 2004-06-29

Publications (2)

Publication Number Publication Date
CN1716785A true CN1716785A (zh) 2006-01-04
CN1716785B CN1716785B (zh) 2010-12-01

Family

ID=35505110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100524402A Expired - Fee Related CN1716785B (zh) 2004-06-29 2005-02-28 D/a转换器以及使用d/a转换器的驱动电路

Country Status (4)

Country Link
US (1) US7129877B2 (zh)
JP (1) JP4397291B2 (zh)
KR (1) KR101200947B1 (zh)
CN (1) CN1716785B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4648779B2 (ja) * 2005-07-07 2011-03-09 Okiセミコンダクタ株式会社 ディジタル・アナログ変換器
JP2008160782A (ja) * 2006-01-31 2008-07-10 Matsushita Electric Ind Co Ltd デジタル・アナログコンバータ
KR100933585B1 (ko) * 2007-11-26 2009-12-23 연세대학교 산학협력단 히스테리시스를 가지는 트랙킹 아날로그 디지털 변환기
TWI415395B (zh) * 2010-01-22 2013-11-11 Himax Tech Ltd 具有兩輸入端的數位類比轉換器
JP5566211B2 (ja) * 2010-07-15 2014-08-06 ローム株式会社 スイッチドキャパシタ型d/aコンバータ
US8537045B2 (en) * 2011-04-28 2013-09-17 Analog Devices, Inc. Pre-charged capacitive digital-to-analog converter
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
CN114583944A (zh) * 2015-07-08 2022-06-03 派赛公司 开关电容器电力转换器
US20240142003A1 (en) * 2022-10-31 2024-05-02 Dresser, Llc Manufacturing a valve plug to reduce erosion

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079552A (en) * 1990-01-11 1992-01-07 U.S. Philips Corporation Digital-to-analog converter
US5332997A (en) * 1992-11-04 1994-07-26 Rca Thomson Licensing Corporation Switched capacitor D/A converter
US5376936A (en) * 1993-06-16 1994-12-27 Crystal Semiconductor Corporation One-bit switched-capacitor D/A circuit with continuous time linearity
TW331679B (en) * 1995-12-22 1998-05-11 Thomson Multimedia Sa Analog-to-digital converter.
US5831566A (en) * 1996-05-07 1998-11-03 Vlsi Technology, Inc. Low voltage digital-to-analog converter
US5841382A (en) * 1997-03-19 1998-11-24 Lucent Technologies Inc. Fast testing of D/A converters
US6268813B1 (en) * 1997-08-29 2001-07-31 Texas Instruments Incorporated Self-test for charge redistribution analog-to-digital converter
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JP3506219B2 (ja) 1998-12-16 2004-03-15 シャープ株式会社 Da変換器およびそれを用いた液晶駆動装置
US6486806B1 (en) * 1999-09-09 2002-11-26 Cirrus Logic, Inc. Systems and methods for adaptive auto-calibration of Radix<2 A/D SAR converters with internally generated stimuli
US6249239B1 (en) * 1999-11-05 2001-06-19 Texas Instruments Incorporated Potentiometric DAC having improved ratiometric output voltage stability
JP3281621B2 (ja) * 1999-12-21 2002-05-13 松下電器産業株式会社 高精度da変換回路
US6201491B1 (en) * 2000-01-26 2001-03-13 Microchip Technology Incorporated Digitally switched potentiometer having improved linearity and settling time
US6384762B2 (en) * 2000-01-26 2002-05-07 Microchip Technology Incorporated Digitally switched impedance having improved linearity and settling time
US6384763B1 (en) * 2000-05-31 2002-05-07 Cygnal Integrated Products, Inc. Segemented D/A converter with enhanced dynamic range
US6433717B1 (en) * 2000-05-31 2002-08-13 Cygnal Integrated Products, Inc. D/A resistor strings with cross coupling switches
US6567026B1 (en) * 2000-06-22 2003-05-20 Analog Devices, Inc. Voltage scaling digital-to- analog converter with impedance strings
JP2002076897A (ja) * 2000-08-29 2002-03-15 Toshiba Corp Daコンバータ
US6617989B2 (en) * 2001-12-21 2003-09-09 Texas Instruments Incorporated Resistor string DAC with current source LSBs
JP3843942B2 (ja) * 2002-12-25 2006-11-08 株式会社デンソー D/a変換器およびa/d変換器
US6882298B2 (en) * 2003-06-03 2005-04-19 Silicon Labs Cp, Inc. SAR analog-to-digital converter with two single ended inputs
US6956520B2 (en) * 2003-06-03 2005-10-18 Silicon Labs Cp, Inc. SAR data converter with unequal clock pulses for MSBS to allow for settling
US6924760B1 (en) * 2004-02-27 2005-08-02 Standard Microsystems Corporation Highly accurate switched capacitor DAC

Also Published As

Publication number Publication date
CN1716785B (zh) 2010-12-01
KR101200947B1 (ko) 2012-11-13
US20050285767A1 (en) 2005-12-29
JP2006014125A (ja) 2006-01-12
JP4397291B2 (ja) 2010-01-13
KR20060042150A (ko) 2006-05-12
US7129877B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
CN1716785A (zh) D/a转换器以及使用d/a转换器的驱动电路
CN1193336C (zh) 液晶驱动电路和负载驱动电路
CN1913364A (zh) 数字/模拟转换器
JP3403097B2 (ja) D/a変換回路および液晶表示装置
CN1825174A (zh) 灰度电压发生电路
CN1271590C (zh) 驱动显示器的方法和电路、d/a转换器及生成预定电压的方法
US8130217B2 (en) Display panel driving apparatus
US20060244513A1 (en) Charge pump
CN101055687A (zh) 包含放大器电路的驱动电路
CN100351881C (zh) 等离子体显示设备
US7375670B1 (en) Digital-to-analog converter
CN1494759A (zh) 电源产生电路、显示装置和便携终端器件
CN1604464A (zh) 差分放大器电路及使用其的液晶显示单元的驱动电路
CN1766980A (zh) 用于实施改善的反相驱动技术的液晶显示器
CN1516197A (zh) 半导体器件的升压电路
CN1540619A (zh) 液晶驱动电路和半导体集成电路
CN1606058A (zh) 电流采样和保持电路及方法以及解多路复用器及显示设备
CN1755787A (zh) 取样和保持电路及驱动电路
CN101034541A (zh) 电流驱动电路
CN1881806A (zh) 数位/类比转换器
US8605070B2 (en) Operational amplifier and display panel driving device
CN101043180A (zh) 充电泵电路、lcd驱动ic、液晶显示装置
CN1252922C (zh) 半导体集成电路
JP2019095727A (ja) 表示ドライバ及び半導体装置
CN1371171A (zh) 混相器以及利用该混相器的多相发生器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: yokohama

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20131210

Address after: Tokyo, Japan

Patentee after: Oki Semiconductor Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20140228