JP4225164B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4225164B2
JP4225164B2 JP2003295326A JP2003295326A JP4225164B2 JP 4225164 B2 JP4225164 B2 JP 4225164B2 JP 2003295326 A JP2003295326 A JP 2003295326A JP 2003295326 A JP2003295326 A JP 2003295326A JP 4225164 B2 JP4225164 B2 JP 4225164B2
Authority
JP
Japan
Prior art keywords
component
pin insertion
sided
substrate
sided substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003295326A
Other languages
English (en)
Other versions
JP2005064379A (ja
Inventor
洋 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teac Corp
Original Assignee
Teac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teac Corp filed Critical Teac Corp
Priority to JP2003295326A priority Critical patent/JP4225164B2/ja
Publication of JP2005064379A publication Critical patent/JP2005064379A/ja
Application granted granted Critical
Publication of JP4225164B2 publication Critical patent/JP4225164B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、ピン挿入部品と表面実装部品とを混載した配線基板、およびその製造方法に関するものである。
この種の配線基板を廉価に製造するためには、配線パターンが片面にのみ形成される、いわゆる片面基板の採用が不可欠となる。その場合、例えば図6に示したように、表面実装部品22は片面基板1の図示しない配線パターンが設けられた面に位置し、ピン13をピン穴に嵌挿することで片面基板1に固定されるピン挿入部品12はその反対側に位置することになる。
その製造工程としては、例えば図7に例示したように表面実装部品22をボンド2により片面基板1の配線パターン側である半田面側に仮止めし、次にピン挿入部品12のピン13を片面基板1のピン穴に挿入してピン挿入部品12をその反対側に仮止めする。続いて、半田面側にフラックスを塗布して溶融半田3Aが貯留された半田槽3に浸漬し、ピン挿入部品12と表面実装部品22とを同時に片面基板1に半田付けして実装する。
しかし、上記製造方法においては、
1)専用のボンド塗布装置が必要になる。
汎用のボンド塗布装置では、表面実装する部品の実装精度・強度が不安定になり、また、高速実装する生産ラインに対応することができない。
2)専用のフラックス塗布装置が必要になる。
汎用のフラックス塗布装置では、多用な形状の表面実装部品の要部にフラックスを塗布することができないため、半田付け品質がばらつく。
3)表面実装部品の半田付け部に気泡が発生し、半田不良となり易い。
半田槽への浸漬時にフラックスより発生するガスは、ピン挿入部品ではピン穴を通って上方に抜けるが、表面実装部品ではガスが抜ける穴がないため、表面実装部品の近傍に滞留して半田不良を引き起こし易い。
4)溶融半田に浸漬される表面実装部品が鉛フリー半田の溶融温度に耐えられない。
鉛公害を廃絶するため、鉛入り半田から鉛フリー半田に切り換わりつつある。しかし、鉛フリー半田では鉛入り半田より半田槽の温度は20〜50℃も高くする必要があり、溶融半田に浸漬される表面実装部品の選択肢が狭まる(使用不能な部品もある)。
などと云った問題点があった。
また、図8に示したように、チップ化印刷配線基板4に複数の図示しないスルーホールを設け、そのチップ化印刷配線基板4の裏面の端部に、スルーホールに対応する複数のパット5を形成し、そのパット5とスルーホールとを導体パターン6で接続した状態で、スルーホールにピン挿入部品であるディップ部品7のピンを挿入して半田槽に浸漬し、チップ化印刷配線基板4にピン挿入部品のディップ部品7を搭載し、そのディップ部品7が搭載されたチップ化印刷基板4を搭載するチップ部品搭載用基板8の所要部に、チップ部品搭載用穴8Aを開設し、その周囲にチップ化印刷配線基板4に形成したパット5に対応するパット5Aを設けた状態で、図示しないピン挿入部品と他の全ての表面実装部品を搭載して、半田リフローにより一工程で接着して、ピン挿入部品と表面実装部品と混載した基板を製造するようにした技術も周知である(特許文献1)。
図8に提案された基板の製造方法によれば、製造工数の減少と、部品実装時の作業能率の改善とが図れると記載されている。
特開昭61−7693号公報
しかし、特許文献1に提案された基板の製造方法においては、チップ部品搭載用基板にチップ化印刷配線基板を載置する工程が、実際には大変な作業になると云った問題点がある。すなわち、チップ部品搭載用基板に対し、通常はチップ化印刷配線基板が極めて小さいために、その位置決め載置を高精度で行うことが困難であった。
加えて、1枚のチップ部品搭載用基板に1枚のチップ化印刷配線基板を搭載するだけでも大変な作業であるのに、1枚のチップ部品搭載用基板に大きさ・形状の異なる複数のチップ化印刷配線基板を搭載するときには、その作業を機械化することは資金効率の面から困難であるので、人手に頼ることになるが、1枚のチップ部品搭載用基板に多数のチップ化印刷配線基板を人手によって搭載する作業は困難を極めるだけでなく、そのような作業環境下で製造した基板は品質が磐石なものではなくなると云った問題点があった。
そのため、ピン挿入部品と表面実装部品とが混載された基板が簡単に、且つ、廉価に製造できるようにする必要があり、それが解決すべき課題であった。
本発明は、ピン挿入部品回避穴が開設されて片面に表面実装部品が半田ペーストにより仮止めされた表面実装部品用片面基板に、表面実装部品回避穴が開設されて片面にピン挿入部品が嵌挿半田付けされたピン挿入部品用片面基板を重ねてリフロー炉に挿入し、加熱・冷却して表面実装部品を表面実装部品用片面基板に半田付けすると共に、ピン挿入部品用片面基板と表面実装部品用片面基板とを半田付け一体化することを最も主要な特徴とする。
本発明は、表面実装部品を基板の片面に半田付けにより固定して実装する従来確立された表面実装部品搭載基板の製造技術と、ピン挿入部品を基板の片面に嵌挿半田付けして固定実装する従来確立されたピン挿入部品搭載基板の製造技術とを併用して、表面実装部品とピン挿入部品とを混載する片面基板を製造する製造方法であるので、本発明により製造する基板の品質は従来技術により製造した基板の品質と同等である。
しかも、製造時に表面実装部品が溶融半田槽に浸漬されることがないので、溶融温度の高い鉛フリー半田を用いた部品の実装が制約を受けることなく実行できる。
また、表面実装部品用片面基板にはピン挿入部品回避穴が開設され、ピン挿入部品用片面基板には表面実装部品回避穴が開設されて、表面実装部品用片面基板とピン挿入部品用片面基板とを一体化するときに、表面実装部品用片面基板の表面実装部品とピン挿入部品用片面基板のピン挿入部品とが干渉しない構造となっているので、設計の自由度が高い。
また、直交する2方向それぞれにおいて同一寸法となる部位があるように表面実装部品用片面基板とピン挿入部品用片面基板とを設ける発明においては、対応する各辺を重ねるだけで、表面実装部品用片面基板とピン挿入部品用片面基板との位置合せが行える。
また、表面実装部品用片面基板の配線パターン端部とピン挿入部品用片面基板の配線パターン端部とが接合されて表面実装部品用片面基板とピン挿入部品用片面基板とが一体化される発明においては、表面実装部品用片面基板とピン挿入部品用片面基板とを接合するだけの部材を使用することがないので、コストの削減が図れる。
一方、表面実装部品用片面基板とピン挿入部品用片面基板とが、電気配線とは無関係に設けられた接合部において互いに接合されて一体化される発明においては、配線パターンを設計する際の自由度が高くると共に、表面実装部品用片面基板とピン挿入部品用片面基板との接合部を基板の周辺部に設けると、前記接合部を基板中央部に設けたときより接合部の加熱と冷却が速やかに行えるので、製造工程のスピードアップが図れる。
なお、表面実装部品用基板とピン挿入部品用基板とを一体化する工程が必要となるが、表面実装部品用基板に表面実装部品を実装する工程、ピン挿入部品用基板にピン挿入部品を実装する工程は従来装置を使用して行うことが可能であり、特別な装置を作製したり、製造工数が大幅に増加することもないので、製造コストの増大を招くこともない。
ピン挿入部品回避穴が開設されて片面に表面実装部品が半田ペーストにより仮止めされた表面実装部品用片面基板に表面実装部品回避穴が開設されて片面にピン挿入部品が半田付けにより固定されたピン挿入部品用片面基板を重ねて所定温度に昇温されているリフロー炉に投入し、所定温度に加熱して表面実装部品を表面実装部品用片面基板に半田付けすると共に、表面実装部品用片面基板とピン挿入部品用片面基板とを貼り合わせて一体化する。
本発明の一実施例を、図1〜図4に基づいて説明する。先ず、ピン挿入部品用片面基板10に所要のピン挿入部品12を実装する。なお、片面(図面においては下面)に所要の図示しない配線パターンを備えるピン挿入部品用片面基板10は、外形が矩形に形成されており、表面実装部品回避穴11が複数個開設されている。
また、ピン挿入部品用片面基板10には図示しないピン穴が所要部所に多数開設されており、ピン挿入部品12は配線パターンが形成されていない上面側からそのピン13が該当するピン穴に挿し込まれて、配線パターンが形成されていない上面に仮止めされる。
なお、ピン挿入部品用片面基板10の図示しない配線パターンが形成されている下面には、導電性金属からなる基板接合用パターン14が設けられている。この基板接合用パターン14は、ピン13がピン穴に嵌挿されて上面に実装されるピン挿入部品12と図示しない配線パターンを介して電気的に接続される。
その後、所要のフラックスを塗布し、図示しない半田槽内の溶融半田にピン挿入部品用片面基板10の下面を浸漬してピン挿入部品12のピン13と基板裏面の配線パターンとを接続し、ピン挿入部品12をピン挿入部品用片面基板10の上面に固定・実装する。
なお、ピン挿入部品用片面基板10の片面(上面)に所要のピン挿入部品12を実装する上記技術は、ピン挿入部品を片面に実装する従来技術と何ら変るものではない。
一方、表面実装部品用片面基板20にも所要の表面実装部品22を仮止めする。片面(上面)に所要の図示しない配線パターンが形成された表面実装部品用片面基板20は、外形がピン挿入部品用片面基板10と同形に形成されており、この表面実装部品用片面基板20にもピン挿入部品回避穴21が複数個開設されている。
なお、表面実装部品用片面基板20の上面には導電性金属からなる基板接合用パターン23が設けられている。この基板接合用パターン23は、上面に実装される表面実装部品22と図示しない配線パターンを介して電気的に接続される。また、この基板接合用パターン23は、ピン挿入部品用片面基板10の下面に設けられている基板接合用パターン14に相当する部位に設けられている。
そして、表面実装部品用片面基板20の図示しない配線パターンが形成された上面に図示しない半田ペースト(細粒化された半田粒を液状物に練り込んで、粘着性を有するペースト状にしたもの)を塗布し、さらにその上に表面実装部品22を載置し、半田ペーストの粘着力により表面実装部品22を表面実装部品用片面基板20の所要部に仮止めする。
上記の表面実装部品用片面基板20の片面(上面)に所要の表面実装部品22を仮止めする技術も、表面実装部品を片面に実装する従来技術と何ら変るものではない。
そして、上面に多数の表面実装部品22が仮止めされた表面実装部品用片面基板20の上に、多数のピン挿入部品12が上面に実装されたピン挿入部品用片面基板10を重ね、重ね合わされたピン挿入部品用片面基板10、表面実装部品用片面基板20の例えば各辺中央部分に挟持部材40を嵌合させることで、ピン挿入部品用片面基板10と表面実装部品用片面基板20とは位置合わせされた状態で機械的に一体化される。
その際、ピン挿入部品用片面基板10には表面実装部品用片面基板20に実装する表面実装部品22に対する表面実装部品回避穴11が開設され、表面実装部品用片面基板20にはピン挿入部品用片面基板10に実装するピン挿入部品12に対するピン挿入部品回避穴21が開設されているので、ピン挿入部品用片面基板10を表面実装部品用片面基板20に重ねても、ピン挿入部品用片面基板10に実装されたピン挿入部品12と表面実装部品用片面基板20に仮止めされた表面実装部品22とが干渉し合うことはない。
また、ピン挿入部品用片面基板10を表面実装部品用片面基板20に重ねたとき、ピン挿入部品用片面基板10の基板接合用パターン14と表面実装部品用片面基板20の基板接合用パターン23とは、表面実装部品用片面基板20に塗布された半田ペーストを介して接する。
また、ピン挿入部品用片面基板10と表面実装部品用片面基板20とは外形が同形に形成されているので、対応する辺を一致させて重ね合わせたピン挿入部品用片面基板10、表面実装部品用片面基板20の例えば各辺中央部分に挟持部材40を嵌合させることで、ピン挿入部品用片面基板10と表面実装部品用片面基板20とは位置合わせされた状態で機械的に一体化される。
また、ピン挿入部品用片面基板10と表面実装部品用片面基板20とは外形が同形に形成されているので、ピン挿入部品用片面基板10を表面実装部品用片面基板20に重ね、平行な2辺の対向する部分に挟持部材40を奥まで嵌め込む操作を行うことでも、ピン挿入部品用片面基板10と表面実装部品用片面基板20との位置合せができる。
そして、4個の挟持部材40により機械的に一体化されたピン挿入部品用片面基板10と表面実装部品用片面基板20とを、図示しないそれ自体は従来周知のリフロー炉に搬入して加熱し、その後冷却することにより、表面実装部品用片面基板20の上面に塗布された半田ペーストによって表面実装部品用片面基板20に仮止めされている表面実装部品22を、半田ペーストの溶融・凝固により表面実装部品用片面基板20に固定し実装する。
また、この加熱・冷却工程により、ピン挿入部品用片面基板10の基板接合用パターン14と表面実装部品用片面基板20の基板接合用パターン23とが半田ペーストの溶融・凝固によって接合されるので、ピン挿入部品用片面基板10と表面実装部品用片面基板20とは構造的に一体化され、同時にピン挿入部品用片面基板10の図示しない配線パターンと表面実装部品用片面基板20の図示しない配線パターンとの電気的接続もなされる。
なお、本発明は上記実施例に限定されるものではないので、特許請求の範囲に記載の趣旨から逸脱しない範囲で各種の変形実施が可能である。
例えば、ピン挿入部品用片面基板10と表面実装部品用片面基板20とは、例えば図5に示したようにピン挿入部品用片面基板10の対角部分に凹み15A、15Bが設けられたときにも、ピン挿入部品用片面基板10の最大長さと表面実装部品用片面基板20の最大長さは一致し、長さ方向と直交する方向の最大幅同士も一致するので、対応する各辺が辺と直交する方向に位置ずれしないようにピン挿入部品用片面基板10を表面実装部品用片面基板20に重ね合わせることで、容易に位置合わせすることができる(図5においては、表面実装部品回避穴11、ピン挿入部品回避穴21は図示していない)。
したがって、ピン挿入部品用片面基板10と表面実装部品用片面基板20とは、位置合せを容易にするためには、外形形状を完全に一致させる必要はなく、原形が矩形であったとして表現すると、ピン挿入部品用片面基板10、表面実装部品用片面基板20は何れの周辺部に凹みがあっても良いが、ピン挿入部品用片面基板10と表面実装部品用片面基板20とは最大長さと最大幅とが一致するように形成するのが好ましい。
また、ピン挿入部品用片面基板10と表面実装部品用片面基板20との一体化を、ピン挿入部品12、表面実装部品22と電気的に接続される配線パターンとは無関係にピン挿入部品用片面基板10、表面実装部品用片面基板20それぞれの周辺部に設けた金属接合部同士を半田付けして一体化するようにしても良い。
ピン挿入部品用片面基板10と表面実装部品用片面基板20とを上記のような金属接合部同士を半田付けして一体化するときには、配線パターンを設計する際の自由度が高くると共に、接合部を基板中央部に設けたときより接合部の加熱と冷却が速やかに行えるので、製造工程のスピードアップが図れると云った利点がある。
また、ピン挿入部品用片面基板10の基板接合用パターン14および/または表面実装部品用片面基板20の基板接合用パターン23の一部にスルーホールを穿設しても良い。スルーホールを穿設することにより、ピン挿入部品用片面基板10の基板接合用パターン14と表面実装部品用片面基板20の基板接合用パターン23との間にある半田ペーストへの熱伝導率が向上し、リフロー炉の温度を必要以上に上げることなく接合することが可能になる。
斜視図で示す本発明の説明図であり、(A)はピン挿入部品用片面基板の説明図、(B)は表面実装部品用片面基板の説明図、(C)は本発明により製造した配線基板の説明図である。 断面図で示す本発明の説明図であり、(A)はピン挿入部品用片面基板の説明図、(B)は表面実装部品用片面基板の説明図、(C)は本発明により製造した配線基板の説明図である。 本発明の製造方法の工程を示す説明図である。 重ね合わせたピン挿入部品用片面基板と表面実装部品用片面基板とを機械的に一体化する一例を示す説明図である。 変形実施の一例を示す説明図である。 従来技術で製造した配線基板の説明図である。 図6に示した配線基板を製造する工程を示す説明図である。 他の従来技術を示す説明図であり、(A)はチップ化印刷配線基板の説明図、(B)はチップ部品搭載用基板の説明図である。
符号の説明
1 片面基板
2 ボンド
3 半田槽
3A 溶融半田
4 チップ化印刷配線基板
5、5A パット
6 導体パターン
7 ディップ部品
8 チップ部品搭載用基板
8A チップ部品搭載用穴
10 ピン挿入部品用片面基板
11 表面実装部品回避穴
12 ピン挿入部品
13 ピン
14 基板接合用パターン
15A、15B 凹み
20 表面実装部品用片面基板
21 ピン挿入部品回避穴
22 表面実装部品
23 基板接合用パターン
40 挟持部材

Claims (5)

  1. ピン挿入部品回避穴が開設されて片面に表面実装部品が半田ペーストにより仮止めされた表面実装部品用片面基板に、表面実装部品回避穴が開設されて片面にピン挿入部品が嵌挿半田付けされたピン挿入部品用片面基板を重ねてリフロー炉に挿入し、加熱・冷却して表面実装部品を表面実装部品用片面基板に半田付けすると共に、ピン挿入部品用片面基板と表面実装部品用片面基板とを半田付け一体化することを特徴とする配線基板の製造方法。
  2. ピン挿入部品用片面基板のピン挿入部品は、ピン挿入部品用片面基板の下面が半田槽に浸漬して半田付けされることを特徴とする請求項1記載の配線基板の製造方法。
  3. 表面実装部品用片面基板とピン挿入部品用片面基板とは直交する2方向それぞれにおいて同一寸法となる部位があることを特徴とする請求項1または2記載の配線基板の製造方法。
  4. 表面実装部品用片面基板の配線パターン端部とピン挿入部品用片面基板の配線パターン端部とが接合されて表面実装部品用片面基板とピン挿入部品用片面基板とが一体化されることを特徴とする請求項1〜3何れかに記載の配線基板の製造方法。
  5. 表面実装部品用片面基板とピン挿入部品用片面基板とは、電気配線とは無関係に設けられた接合部において互いに接合されて一体化されることを特徴とする請求項1〜3何れかに記載の配線基板の製造方法。
JP2003295326A 2003-08-19 2003-08-19 配線基板の製造方法 Expired - Fee Related JP4225164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003295326A JP4225164B2 (ja) 2003-08-19 2003-08-19 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003295326A JP4225164B2 (ja) 2003-08-19 2003-08-19 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005064379A JP2005064379A (ja) 2005-03-10
JP4225164B2 true JP4225164B2 (ja) 2009-02-18

Family

ID=34371616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003295326A Expired - Fee Related JP4225164B2 (ja) 2003-08-19 2003-08-19 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4225164B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103970079B (zh) 2013-01-30 2016-12-28 华为技术有限公司 供电***、电子设备以及电子设备的电力分配方法
CN105307420B (zh) * 2015-10-13 2019-04-30 惠州市蓝微电子有限公司 一种pcb与fpc焊接方法及贴装治具

Also Published As

Publication number Publication date
JP2005064379A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
KR20010092350A (ko) 전자 회로 장치
CN101814465A (zh) 电子元件安装结构以及电子元件安装方法
JPH0810716B2 (ja) 電子パッケージ
JPH04192596A (ja) 電子部品の表面実装構造
KR100329490B1 (ko) 회로기판으로의단자의실장방법및회로기판
JPH0823160A (ja) プリント配線板と電子部品の接続方法
JPH01319993A (ja) プリント回路基板の接続方法
JP4225164B2 (ja) 配線基板の製造方法
JP2001177235A (ja) モジュール基板接合方法
JP2912308B2 (ja) 表面実装部品の半田付け構造
JPS61102089A (ja) フラツトパツケ−ジicの実装構造
JPH0626280U (ja) 半導体装置のリード構造
JPH0738225A (ja) 半導体装置及びその製造方法
JPH09312453A (ja) 熱圧着用回路基板
JP2002184791A (ja) 半導体デバイス
JP2006324505A (ja) リードフレーム及び同リードフレームを用いた回路基板の製造方法
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
JPS61115343A (ja) 半導体集積回路
JP3751080B2 (ja) 電子部品
JP2005347660A (ja) 面実装部品の取付構造、及びその取付方法
JPH1187906A (ja) 半導体装置およびその実装方法
JP2013080778A (ja) プリント基板、回路基板及び電子部品搭載方法
KR19990026398A (ko) 인쇄회로기판의 부품 실장방법
JPH0435917B2 (ja)
JP2856978B2 (ja) 電子部品の端子接合構造および端子接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees