JPS61102089A - フラツトパツケ−ジｉｃの実装構造 - Google Patents
フラツトパツケ−ジｉｃの実装構造Info
- Publication number
- JPS61102089A JPS61102089A JP22622484A JP22622484A JPS61102089A JP S61102089 A JPS61102089 A JP S61102089A JP 22622484 A JP22622484 A JP 22622484A JP 22622484 A JP22622484 A JP 22622484A JP S61102089 A JPS61102089 A JP S61102089A
- Authority
- JP
- Japan
- Prior art keywords
- flat package
- electric circuit
- die
- circuit pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、高集積電子部品実装に使用される、フラット
パッケージＩＣの実装構造に関するものである。
パッケージＩＣの実装構造に関するものである。
〔背景技術］
従来、プリント配線した電気回路基板上へのフラットパ
ッケージＩＣの装着は、クリーム半田を予め基板上に乗
せ、その上に部品８ｉｌｉ！き、基板裏面より加熱し、
半田を融解することで行なうものである。
ッケージＩＣの装着は、クリーム半田を予め基板上に乗
せ、その上に部品８ｉｌｉ！き、基板裏面より加熱し、
半田を融解することで行なうものである。
この時、第１図に示すように、フラットパッケージＩＣ
山の少々の電気回路パターン（ａからのズレが起こった
と、しても、その修正は、融触した半田の持つ性質であ
る張力により、自動的に行なわれる。
山の少々の電気回路パターン（ａからのズレが起こった
と、しても、その修正は、融触した半田の持つ性質であ
る張力により、自動的に行なわれる。
ところが、集積度が増すに従い、フラットパッケージ自
体のピン幅や各ピン間の間隔、ざらに回路パターン間の
間隔が狭（なり、前記のようには自動修正が行なえなく
なり、第２図又は第３図Ｉこ示すような接続不良、誤配
線などの結果となりかねなくなってきた。
体のピン幅や各ピン間の間隔、ざらに回路パターン間の
間隔が狭（なり、前記のようには自動修正が行なえなく
なり、第２図又は第３図Ｉこ示すような接続不良、誤配
線などの結果となりかねなくなってきた。
〔発明の目的Ｊ
本発明は、高集積電子部品実装に２けるフラットパッケ
ージＩＣの実装構造に関するものであり、回路パターン
に塔載する際のズレｌこより起こる絶縁不良などの各棟
不良を減少させ、回路全体の信頼性を扁めるフラットパ
ッケージＩＣの提供にある。
ージＩＣの実装構造に関するものであり、回路パターン
に塔載する際のズレｌこより起こる絶縁不良などの各棟
不良を減少させ、回路全体の信頼性を扁めるフラットパ
ッケージＩＣの提供にある。
〔発明の開示」
本発明の要旨とするところは、チップのダイ底面が封止
材料の底面中央部ｔｃｇ出するようにフラットパッケー
ジＩＣを形成し、他方、嘔気回路基板の前記フラットパ
ッケージＩＣの端子を搭載する電気回路パターンの中央
部に前記露出したダイ底面に対応する銅箔からなる固定
パターンを形成し、フラットパッケージＩＣを端子を電
気回路パターンに半田付けすると共６ζダイ底面を固定
パターンに半田付けすることを特徴とするフラットパッ
ケージＩＣの実装構造である。
材料の底面中央部ｔｃｇ出するようにフラットパッケー
ジＩＣを形成し、他方、嘔気回路基板の前記フラットパ
ッケージＩＣの端子を搭載する電気回路パターンの中央
部に前記露出したダイ底面に対応する銅箔からなる固定
パターンを形成し、フラットパッケージＩＣを端子を電
気回路パターンに半田付けすると共６ζダイ底面を固定
パターンに半田付けすることを特徴とするフラットパッ
ケージＩＣの実装構造である。
以下、本発明を第１図乃至果４図に示Ｔ実施例に基いて
説明する。
説明する。
（１）はフラットパッケージＩＣにあり、裏面中央部Ｉ
こ２いてチップ（３）を形成するダイのノに面が合成樹
脂等の封止材料（４）により露出された形となっている
。
こ２いてチップ（３）を形成するダイのノに面が合成樹
脂等の封止材料（４）により露出された形となっている
。
（５）は端子であり、端子（５）とチップ（３）はワイ
ヤー（６１で結合されている。
ヤー（６１で結合されている。
電気回路基板（８７の電気回路パターン（２）と共に電
気回路パターン（２）と同じ鋼箔からなる固定パターン
（９１が形成されている。例えは、図不例の如く、フラ
ットパッケージＩＣ山の端子（５）を受ける電気回路パ
ターンＱ）の部分の略中矢部に固定パターン（９）か形
成されている。この固定パターン（９）は一般に鑞気回
路パターンＧｊと独占して形成される。
気回路パターン（２）と同じ鋼箔からなる固定パターン
（９１が形成されている。例えは、図不例の如く、フラ
ットパッケージＩＣ山の端子（５）を受ける電気回路パ
ターンＱ）の部分の略中矢部に固定パターン（９）か形
成されている。この固定パターン（９）は一般に鑞気回
路パターンＧｊと独占して形成される。
そしてこのフラットパッケージ１ｃｔｌＪは、端子（２
）を電気回路パターン（２）上に半田付けの６でな（、
裏面に露出したダイの部分を固定パターン（９）上に同
時に半田付けして電気回路基板（８７に実装されている
。
）を電気回路パターン（２）上に半田付けの６でな（、
裏面に露出したダイの部分を固定パターン（９）上に同
時に半田付けして電気回路基板（８７に実装されている
。
而して、半田付けするクリーム半田の融解時に生スる表
面張力はフラットパッケージＩＣ（１）の裏面中央部の
ダイの蕗出部に集中し、搭載時に２け １゜る
位置ずれは修正された状態となり、フラットパッケージ
ＩＣ（１）は一気回路基＊（８１）：）電気回路パター
ン３ノに固定実装されているのである。
面張力はフラットパッケージＩＣ（１）の裏面中央部の
ダイの蕗出部に集中し、搭載時に２け １゜る
位置ずれは修正された状態となり、フラットパッケージ
ＩＣ（１）は一気回路基＊（８１）：）電気回路パター
ン３ノに固定実装されているのである。
尚、チップ（３）の裏面への露出形状は正方形のほか、
第４図の如き方射状に変形したものも採用される。
第４図の如き方射状に変形したものも採用される。
〔発明の効果」
以上のようにこの発明によｎば、゛電気回路基板の回路
パターン上への搭載時に、フラットパッケージＩＣが裏
面中央に露出したダイの底面を接合する溶融半田の表面
張力によって電気回路基板上の所定位置である固定パタ
ーンに引き寄せられるから、ｑｒ載されるフラットパッ
ケージＩＣの回路パターン上への搭載は位置ずれなく８
こなえるのである。
パターン上への搭載時に、フラットパッケージＩＣが裏
面中央に露出したダイの底面を接合する溶融半田の表面
張力によって電気回路基板上の所定位置である固定パタ
ーンに引き寄せられるから、ｑｒ載されるフラットパッ
ケージＩＣの回路パターン上への搭載は位置ずれなく８
こなえるのである。
第１図乃至第４図はこの発明の一実施例を示す図で、＊
１図は斜視図、第２図は？ｆｒ面図、第３図は平面図、
第４図は要部の平面図、第５図乃至第７図は従来例を示
す平面図である。 （１１・・・フラットパッケージＩＣ１［Ｆ］）・・・
電気回路パターン、（３）・・・チップ、（４１・・・
封止材料、（５）・・・端子、（６）・・・ワイヤー、
（８し・電気回路基板、（９）・・・固定パターン。
１図は斜視図、第２図は？ｆｒ面図、第３図は平面図、
第４図は要部の平面図、第５図乃至第７図は従来例を示
す平面図である。 （１１・・・フラットパッケージＩＣ１［Ｆ］）・・・
電気回路パターン、（３）・・・チップ、（４１・・・
封止材料、（５）・・・端子、（６）・・・ワイヤー、
（８し・電気回路基板、（９）・・・固定パターン。
Claims (1)
- （１）チップのダイ底面が封止材料の底面中央部に露出
するようにフラットパッケージＩＣを形成し、他方、電
気回路基板の前記フラットパッケージＩＣの端子を塔載
する電気回路パターンの中央部に前記露出したダイ底面
に対応する銅箔からなる固定パターンを形成し、フラッ
トパッケージＩＣの端子を電気回路パターン半田付けす
ると共にダイ底面を固定パターンに半田付けすることを
特徴とするフラットパッケージＩＣの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22622484A JPS61102089A (ja) | 1984-10-25 | 1984-10-25 | フラツトパツケ−ジｉｃの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22622484A JPS61102089A (ja) | 1984-10-25 | 1984-10-25 | フラツトパツケ−ジｉｃの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102089A true JPS61102089A (ja) | 1986-05-20 |
Family
ID=16841838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22622484A Pending JPS61102089A (ja) | 1984-10-25 | 1984-10-25 | フラツトパツケ−ジｉｃの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102089A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0212977A2 (en) * | 1985-08-21 | 1987-03-04 | Sharp Kabushiki Kaisha | A buried type semiconductor laser device |
| JPH02158159A (ja) * | 1988-12-12 | 1990-06-18 | Mitsubishi Electric Corp | 半導体集積回路装置及びその製造方法 |
| JP2016103604A (ja) * | 2014-11-28 | 2016-06-02 | ファナック株式会社 | 切り欠き形状のサーマルパッドを有するプリント基板 |
| CN107113963A (zh) * | 2014-12-19 | 2017-08-29 | 麦伦·沃克 | 用以改善集成电路封装的自我对位及焊锡性的辐条式焊垫 |
| JP2018500752A (ja) * | 2014-12-19 | 2018-01-11 | ウォーカー マイロンWALKER, Myron | 集積回路パッケージのはんだ付け性及び自己整合性を改良するスポーク付きはんだパッド |
| USD845368S1 (en) | 2014-12-19 | 2019-04-09 | Myron Walker | Spoked solder pad |
-
1984
- 1984-10-25 JP JP22622484A patent/JPS61102089A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0212977A2 (en) * | 1985-08-21 | 1987-03-04 | Sharp Kabushiki Kaisha | A buried type semiconductor laser device |
| JPH02158159A (ja) * | 1988-12-12 | 1990-06-18 | Mitsubishi Electric Corp | 半導体集積回路装置及びその製造方法 |
| JP2016103604A (ja) * | 2014-11-28 | 2016-06-02 | ファナック株式会社 | 切り欠き形状のサーマルパッドを有するプリント基板 |
| CN107113963A (zh) * | 2014-12-19 | 2017-08-29 | 麦伦·沃克 | 用以改善集成电路封装的自我对位及焊锡性的辐条式焊垫 |
| JP2018500752A (ja) * | 2014-12-19 | 2018-01-11 | ウォーカー マイロンWALKER, Myron | 集積回路パッケージのはんだ付け性及び自己整合性を改良するスポーク付きはんだパッド |
| US10134696B2 (en) | 2014-12-19 | 2018-11-20 | Myron Walker | Spoked solder pad to improve solderability and self-alignment of integrated circuit packages |
| USD845368S1 (en) | 2014-12-19 | 2019-04-09 | Myron Walker | Spoked solder pad |
| USD845369S1 (en) | 2014-12-19 | 2019-04-09 | Myron Walker | Spoked solder pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007103B1 (ko) | 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법 | |
| US5783865A (en) | Wiring substrate and semiconductor device | |
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| JPS61102089A (ja) | フラツトパツケ−ジｉｃの実装構造 | |
| JPH04280667A (ja) | 高集積半導体装置 | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| JPH05144815A (ja) | バンプを有する電子部品搭載用基板 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JPH07112107B2 (ja) | プリント配線板及びその製造方法 | |
| JPH04280696A (ja) | 高集積半導体装置 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH0319241Y2 (ja) | ||
| JPS58102597A (ja) | 電子回路基板 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JPH11274356A (ja) | 表面実装型電子部品及びその実装方法 | |
| JPH05326744A (ja) | リードレスタイプの半導体パッケージおよびその実装方法 | |
| JP2595881B2 (ja) | 表面実装型集積回路パッケージのリード端子の固着方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JPH0625017Y2 (ja) | Ｌｓｉパッケ−ジのリ−ド構造 | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPH0513011Y2 (ja) | ||
| JP3721614B2 (ja) | リードフレーム及び電子部品搭載用基板の製造方法 |