JP2005347660A - 面実装部品の取付構造、及びその取付方法 - Google Patents

面実装部品の取付構造、及びその取付方法 Download PDF

Info

Publication number
JP2005347660A
JP2005347660A JP2004168067A JP2004168067A JP2005347660A JP 2005347660 A JP2005347660 A JP 2005347660A JP 2004168067 A JP2004168067 A JP 2004168067A JP 2004168067 A JP2004168067 A JP 2004168067A JP 2005347660 A JP2005347660 A JP 2005347660A
Authority
JP
Japan
Prior art keywords
surface mount
electrodes
main body
soldered
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004168067A
Other languages
English (en)
Inventor
Atsushi Murata
淳 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004168067A priority Critical patent/JP2005347660A/ja
Publication of JP2005347660A publication Critical patent/JP2005347660A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 小型で、取付作業が簡単な面実装部品の取付構造、及びその取付方法を提供する。
【解決手段】 本発明の面実装部品の取付構造は、本体部１ａ、２ａとこの本体部１ａ、２ａの下面に設けられた複数の電極１ｂ、２ｂを有する第１，第２の面実装部品１，２と、電極１ｂ、２ｂが半田付けされる複数のランド部４，５を有する回路基板３とを備え、第１，第２の面実装部品１，２は、それぞれの本体部１ａ、２ａ同士の隣り合う側面が互いに接触した状態で、第１，第２の面実装部品１，２のそれぞれの電極１ｂ、２ｂがランド部４，５に半田付けされたため、第１，第２の面実装部品１，２の集積度を向上させることができて、回路基板３の面積を小さくでき、小型化を図ることができる。
【選択図】 図１

Description

本発明は小型化が要求される種々の電子回路ユニット等に適用して好適な面実装部品の取付構造、及びその取付方法に関する。
従来の面実装部品の取付構造、及びその取付方法の図面を説明すると、図４は従来の面実装部品の取付構造を示す正面図、図５は従来の面実装部品の取付方法を示す説明図である。
次に、従来の面実装部品の取付構造の構成を図４に基づいて説明すると、半導体チップからなる第１，第２の面実装部品５１，５２は、それぞれ箱形の本体部５１ａ、５２ａと、この本体部５１ａ、５２ａの下面に設けられた複数の電極５１ｂ、５２ｂを有する。
回路基板５３には、配線パターンが設けられると共に、この配線パターンに設けられた複数の第１，第２のランド部５４，５５を有し、第１，第２の面実装部品５１，５２は、互いに本体部５１ａ、５２ａが離れた状態で、第１の面実装部品５１の電極５１ｂは、アルミ電極５６によって第１のランド部５４に接続され、また、第２の面実装部品５２の電極５２ｂは、アルミ電極５６によって第２のランド部５５に接続されている。
従来の面実装部品の取付構造は、第１，第２の面実装部品５１，５２の本体部５１ａ、５２ａが互いに離れた状態で取り付けられるため、集積度が悪く、大きな回路基板５３を必要とし、大型になる。
次に、従来の面実装部品の取付方法を図５に基づいて説明すると、先ず、図５に示すように、第１，第２の面実装部品５１，５２の電極５１ｂ、５２ｂには、下方に突出するアルミ電極５６を形成する。
次に、図５に示すように、回路基板５３をステージ５７上に載置すると共に、回路基板５３上には、第１，第２の面実装部品５１，５２を載置し、しかる後、加圧、加熱治具５８によって、第１の面実装部品５１を回路基板５３側に押し付けて、加圧、加熱することによって第１の面実装部品５１の電極５１ｂは、アルミ電極５６によって第１のランド部５４に接続される。
次に、加圧、加熱治具５８を第２の面実装部品５２側に移動させて、加圧、加熱治具５８によって、第２の面実装部品５２を回路基板５３側に押し付けて、加圧、加熱することによって第２の面実装部品５２の電極５２ｂは、アルミ電極５６によって第２のランド部５５に接続されると、面実装部品の取付が完了する。
そして、従来の面実装部品の取付方法は、加圧、加熱治具５８によって、第１、第２の面実装部品５１、５２を回路基板５３に押し付けるようになっているため、その取付作業が面倒で、生産性が悪く、且つ、加圧、加熱治具５８による押し付ける際に、電極５１ｂ、５２ｂと第１，第２のランド部５４，５５との間の位置
ズレが生じ易くなる。（例えば、特許文献１参照）
特開平６−３４９８９２号公報
従来の面実装部品の取付構造は、第１，第２の面実装部品５１，５２の本体部５１ａ、５２ａが互いに離れた状態で取り付けられるため、集積度が悪く、大きな回路基板５３を必要とし、大型になるという問題がある。
また、従来の面実装部品の取付方法は、加圧、加熱治具５８によって、第１、第２の面実装部品５１、５２を回路基板５３に押し付けるようになっているため、その取付作業が面倒で、生産性が悪く、且つ、加圧、加熱治具５８による押し付ける際に、電極５１ｂ、５２ｂと第１，第２のランド部５４，５５との間の位置
ズレが生じ易くなるという問題がある。
そこで、本発明は小型で、取付作業が簡単な面実装部品の取付構造、及びその取付方法を提供することを目的とする。
上記課題を解決するための第１の解決手段として、本体部とこの本体部の下面に設けられた複数の電極を有する第１，第２の面実装部品と、前記電極が半田付けされる複数のランド部を有する回路基板とを備え、前記第１，第２の面実装部品は、それぞれの前記本体部同士の隣り合う側面が互いに接触した状態で、前記第１，第２の面実装部品のそれぞれの前記電極が前記ランド部に半田付けされた構成とした。
また、第２の解決手段として、前記第１，第２の面実装部品のそれぞれの前記電極は、前記ランド部に相対向すると共に、互いに対向する前記電極と前記ランド部は、半田付けされる表面積が等しく形成された構成とした。
また、第３の解決手段として、前記第１，第２の面実装部品が半導体チップで形成された構成とした。
また、第４の解決手段として、本体部とこの本体部の下面に設けられた複数の電極を有する第１，第２の面実装部品と、前記電極が半田付けされる複数のランド部を有する回路基板と、下方に突出した状態で前記電極に設けられた半田バンプとを備え、前記ランド部に対する前記電極の位置をずらすようにそれぞれの本体部同士間に隙間を持たせ、且つ、それぞれの前記半田バンプが前記ランド部の中央から外れた位置に載置された状態で、前記第１，第２の面実装部品を前記回路基板に載置した後、加熱によって前記半田バンプを溶かし、この溶けた半田の表面張力によって、前記第１，第２の面実装部品が互いに近づくように移動させ、前記本体部同士のそれぞれの側面が接触した状態で、前記第１，第２の面実装部品のそれぞれの前記電極が前記ランド部に半田付けされた取付方法とした。
また、第５の解決手段として、前記第１，第２の面実装部品のそれぞれの前記電極は、前記ランド部に相対向して半田付けされると共に、互いに対向する前記電極と前記ランド部は、半田付けされる表面積が等しく形成された取付方法とした。
本発明の面実装部品の取付構造は、本体部とこの本体部の下面に設けられた複数の電極を有する第１，第２の面実装部品と、電極が半田付けされる複数のランド部を有する回路基板とを備え、第１，第２の面実装部品は、それぞれの本体部同士の隣り合う側面が互いに接触した状態で、第１，第２の面実装部品のそれぞれの電極がランド部に半田付けされたため、第１，第２の面実装部品の集積度を向上させることができて、回路基板の面積を小さくでき、小型化を図ることができる。
また、第１，第２の面実装部品のそれぞれの電極は、ランド部に相対向すると共に、互いに対向する電極とランド部は、半田付けされる表面積が等しく形成されたため、第１，第２の面実装部品のセルフアライメントが正確にできて、第１，第２の面実装部品の半田付の確実なものが得られる。
また、第１，第２の面実装部品が半導体チップで形成されたため、半導体チップは電子回路ユニットにおいて多く使用されることから、半導体チップに適用して好適となる。
また、本体部とこの本体部の下面に設けられた複数の電極を有する第１，第２の面実装部品と、電極が半田付けされる複数のランド部を有する回路基板と、下方に突出した状態で電極に設けられた半田バンプとを備え、ランド部に対する電極の位置をずらすようにそれぞれの本体部同士間に隙間を持たせ、且つ、それぞれの半田バンプがランド部の中央から外れた位置に載置された状態で、第１，第２の面実装部品を回路基板に載置した後、加熱によって半田バンプを溶かし、この溶けた半田の表面張力によって、第１，第２の面実装部品が互いに近づくように移動させ、本体部同士のそれぞれの側面が接触した状態で、第１，第２の面実装部品のそれぞれの電極がランド部に半田付けされたため、第１，第２の面実装部品のセルフアライメントが正確にできて、その取付が簡単であると共に、第１，第２の面実装部品の集積度を向上させることができて、回路基板の面積を小さくでき、小型化を図ることができる。
また、第１，第２の面実装部品のそれぞれの電極は、ランド部に相対向して半田付けされると共に、互いに対向する電極とランド部は、半田付けされる表面積が等しく形成されたため、第１，第２の面実装部品のセルフアライメントが正確にできて、第１，第２の面実装部品の半田付の確実なものが得られる。
本発明の面実装部品の取付構造、及びその取付方法の図面を説明すると、図１は本発明の面実装部品の取付構造を示す正面図、図２は本発明の面実装部品の取付方法の第１工程を示す説明図、図３は本発明の面実装部品の取付方法の第２工程を示す説明図である。
次に、本発明の面実装部品の取付構造の構成を図１に基づいて説明すると、半導体チップ等からなる第１，第２の面実装部品１，２は、それぞれ箱形の本体部１ａ、２ａと、この本体部１ａ、２ａの下面に設けられた複数の電極１ｂ、２ｂを有する。
１枚、或いは多層基板からなる回路基板３には、配線パターンが設けられると共に、この配線パターンに設けられた複数の第１，第２のランド部４，５を有し、そして、第１のランド部４は、第１の面実装部品１の電極１ｂを半田付けするためのランド群として形成され、また、第２のランド部５は、第２の面実装部品２の電極２ｂを半田付けするためのランド群として形成されている。
そして、第１，第２の面実装部品１，２は、本体部１ａ、２ａ同士の側面が互いに接触した状態で、第１の面実装部品１の電極１ｂが第１のランド部４に半田６付されると共に、第２の面実装部品２の電極２ｂが第２のランド部５に半田６付されている。
また、第１，第２の面実装部品１，２が半田６付けされた際、第１の面実装部品１の電極１ｂは、第１のランド部４に相対向した状態になると共に、第２の面実装部品２の電極２ｂは、第２のランド部５に相対向した状態となる。
更に、互いに対向する電極１ｂと第１のランド部４は、半田６付けされる表面積が等しく形成されると共に、互いに対向する電極２ｂと第２のランド部５は、半田６付けされる表面積が等しく形成されており、その結果、半田付の際の溶けた半田による表面張力が電極１ｂと第１のランド部４間、及び電極２ｂと第２のランド部５間で効果的に作用して、電極１ｂと第１のランド部４、及び電極２ｂと第２のランド部５は、互いに相対向した状態にできる。
なお、この実施例では、電極１ｂ、２ｂ、及び第１、第２のランド部４、５の半田６付けされる表面積が等しく形成されたもので説明したが、半田付表面積を第１と第２の面実装部品間で異ならしめても良い。
次に、本発明の面実装部品の取付方法を図２，図３に基づいて説明すると、先ず、図２に示すように、第１，第２の面実装部品１，２の電極１ｂ、２ｂには、下方に突出する半田バンプ７を形成する。
次に、図２に示すように、第１，第２のランド部４，５に対する電極１ｂ、２ｂの位置をずらすようにそれぞれの本体部１ａ、２ａ同士間に隙間を持たせ、且つ、それぞれの半田バンプ７が第１，第２のランド部４，５の中央から外れた位置に載置された状態で、第１，第２の面実装部品１，２を回路基板３上に載置する。
次に、この状態でリフロー炉内に搬送すると、図３に示すように、加熱によって半田バンプ７が溶け、この溶けた半田の表面張力によって、第１，第２の面実装部品１，２が矢印方向に互いに近づくように移動して、本体部１ａ、２ａ同士のそれぞれの側面が接触した状態となって、その結果、図１に示すように、第１，第２の面実装部品１，２のそれぞれの電極１ｂ、２ｂが第１，第２のランド部４，５に半田６付けされて、面実装部品の取付が完了する。
即ち、半田バンプ７が溶けた際、第１，第２の面実装部品１，２のそれぞれは、セルフアライメントが行われるようになる。
本発明の面実装部品の取付構造を示す正面図。 本発明の面実装部品の取付方法の第１工程を示す説明図。 本発明の面実装部品の取付方法の第２工程を示す説明図。 従来の面実装部品の取付構造を示す正面図。 従来の面実装部品の取付方法を示す説明図。
符号の説明
１：第１の面実装部品
１ａ：本体部
１ｂ：電極
２：第２の面実装部品
２ａ：本体部
２ｂ：電極
３：回路基板
４：第１のランド部
５：第２のランド部
６：半田
７：半田バンプ

Claims (5)

  1. 本体部とこの本体部の下面に設けられた複数の電極を有する第１，第２の面実装部品と、前記電極が半田付けされる複数のランド部を有する回路基板とを備え、前記第１，第２の面実装部品は、それぞれの前記本体部同士の隣り合う側面が互いに接触した状態で、前記第１，第２の面実装部品のそれぞれの前記電極が前記ランド部に半田付けされたことを特徴とする面実装部品の取付構造。
  2. 前記第１，第２の面実装部品のそれぞれの前記電極は、前記ランド部に相対向すると共に、互いに対向する前記電極と前記ランド部は、半田付けされる表面積が等しく形成されたことを特徴とする請求項１記載の面実装部品の取付構造。
  3. 前記第１，第２の面実装部品が半導体チップで形成されたことを特徴とする請求項１、又は２記載の面実装部品の取付構造。
  4. 本体部とこの本体部の下面に設けられた複数の電極を有する第１，第２の面実装部品と、前記電極が半田付けされる複数のランド部を有する回路基板と、下方に突出した状態で前記電極に設けられた半田バンプとを備え、前記ランド部に対する前記電極の位置をずらすようにそれぞれの本体部同士間に隙間を持たせ、且つ、それぞれの前記半田バンプが前記ランド部の中央から外れた位置に載置された状態で、前記第１，第２の面実装部品を前記回路基板に載置した後、加熱によって前記半田バンプを溶かし、この溶けた半田の表面張力によって、前記第１，第２の面実装部品が互いに近づくように移動させ、前記本体部同士のそれぞれの側面が接触した状態で、前記第１，第２の面実装部品のそれぞれの前記電極が前記ランド部に半田付けされたことを特徴とする面実装部品の取付方法。
  5. 前記第１，第２の面実装部品のそれぞれの前記電極は、前記ランド部に相対向して半田付けされると共に、互いに対向する前記電極と前記ランド部は、半田付けされる表面積が等しく形成されたことを特徴とする請求項４記載の面実装部品の取付方法。
JP2004168067A 2004-06-07 2004-06-07 面実装部品の取付構造、及びその取付方法 Withdrawn JP2005347660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004168067A JP2005347660A (ja) 2004-06-07 2004-06-07 面実装部品の取付構造、及びその取付方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004168067A JP2005347660A (ja) 2004-06-07 2004-06-07 面実装部品の取付構造、及びその取付方法

Publications (1)

Publication Number Publication Date
JP2005347660A true JP2005347660A (ja) 2005-12-15

Family

ID=35499717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004168067A Withdrawn JP2005347660A (ja) 2004-06-07 2004-06-07 面実装部品の取付構造、及びその取付方法

Country Status (1)

Country Link
JP (1) JP2005347660A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008090653A1 (ja) * 2007-01-24 2008-07-31 Konica Minolta Opto, Inc. 撮像装置、撮像装置の組立方法及び携帯端末
JP2009544147A (ja) * 2006-07-14 2009-12-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光学要素と位置合わせされた電子−光学部品の取り付け
US8300421B2 (en) 2009-06-10 2012-10-30 Murata Manufacturing Co., Ltd. Electronic component and method of manufacturing electronic component
JP2013153134A (ja) * 2011-12-26 2013-08-08 Nichia Chem Ind Ltd 発光装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009544147A (ja) * 2006-07-14 2009-12-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光学要素と位置合わせされた電子−光学部品の取り付け
WO2008090653A1 (ja) * 2007-01-24 2008-07-31 Konica Minolta Opto, Inc. 撮像装置、撮像装置の組立方法及び携帯端末
US8300421B2 (en) 2009-06-10 2012-10-30 Murata Manufacturing Co., Ltd. Electronic component and method of manufacturing electronic component
JP2013153134A (ja) * 2011-12-26 2013-08-08 Nichia Chem Ind Ltd 発光装置の製造方法

Similar Documents

Publication Publication Date Title
JP2004063787A (ja) カメラモジュールの基板への実装方法
US9277648B2 (en) Printed wiring board and information processing apparatus
JP3231225B2 (ja) プリント配線基板
JP2006269555A (ja) 複合基板装置の製造方法
US7615873B2 (en) Solder flow stops for semiconductor die substrates
JP2005347660A (ja) 面実装部品の取付構造、及びその取付方法
JP2007149828A (ja) 電子部品実装用基板
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JP2009026927A (ja) 配線基板の部品実装構造
JPH09260794A (ja) 電子回路用基板
JP2019062000A (ja) スクリーン印刷用マスク、及びプリント配線基板
JP2010010611A (ja) プリント回路板及び電子機器
JPH04243187A (ja) プリント基板
US20060213058A1 (en) Circuit board for surface-mount device to be mounted thereon
JP2005064379A (ja) 配線基板およびその製造方法
JP2011044670A (ja) 電子部品の裏面電極構造及びこれを備えた電子部品
JP2004056065A (ja) 電子基板の製造方法
TWI391048B (zh) 線路板以及表面接合元件與線路板的組裝方法
JPH09181208A (ja) 混成集積回路装置
JP2007142146A (ja) 電子回路基板および実装方法
JPH0750480A (ja) 電子部品の半田付け方法
JP2009054611A (ja) 実装構造体、その製造方法、半導体装置およびその製造方法
JP2006041145A (ja) 圧着装置及び半導体ベアチップの実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090108