JP2003031614A - 半導体デバイス、半導体モジュール及びこれらの実装方法 - Google Patents
半導体デバイス、半導体モジュール及びこれらの実装方法Info
- Publication number
- JP2003031614A JP2003031614A JP2001214486A JP2001214486A JP2003031614A JP 2003031614 A JP2003031614 A JP 2003031614A JP 2001214486 A JP2001214486 A JP 2001214486A JP 2001214486 A JP2001214486 A JP 2001214486A JP 2003031614 A JP2003031614 A JP 2003031614A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- solder balls
- semiconductor
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/145—Material
- H01L2224/14505—Bump connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイスや半導体モジュールの誤実装
を低減する。 【解決手段】 半導体デバイス１０の半導体パッケージ
１１の裏面に配設された各接続電極１２に融点の異なる
第１の半田ボール１３及び第２の半田ボール１４を接合
し、融点の低い第１の半田ボール１３を半導体デバイス
１０の外周側に配設し、融点の高い第２の半田ボール１
４を内周側に配設する。そして、ベース基板２１上に接
点２２を配設し、この接点２２上に半田ペースト２３が
印刷された実装基板２０上に半導体デバイス１０を配置
し、第１の半田ボール１３が溶融する第１の温度まで加
熱し、次に第２の半田ボール１４及び半田ペースト２３
が溶融する第２の温度まで加熱するリフロー半田付けを
行う。
を低減する。 【解決手段】 半導体デバイス１０の半導体パッケージ
１１の裏面に配設された各接続電極１２に融点の異なる
第１の半田ボール１３及び第２の半田ボール１４を接合
し、融点の低い第１の半田ボール１３を半導体デバイス
１０の外周側に配設し、融点の高い第２の半田ボール１
４を内周側に配設する。そして、ベース基板２１上に接
点２２を配設し、この接点２２上に半田ペースト２３が
印刷された実装基板２０上に半導体デバイス１０を配置
し、第１の半田ボール１３が溶融する第１の温度まで加
熱し、次に第２の半田ボール１４及び半田ペースト２３
が溶融する第２の温度まで加熱するリフロー半田付けを
行う。
Description
【０００１】
【発明の属する技術分野】本発明は、実装面側の接続電
極に半田ボールが設けられた半導体デバイス、一方の面
側に半導体デバイスを実装され他方の面側の接続電極に
半田ボールが設けられた半導体モジュール及びこれらの
実装方法に関する。
極に半田ボールが設けられた半導体デバイス、一方の面
側に半導体デバイスを実装され他方の面側の接続電極に
半田ボールが設けられた半導体モジュール及びこれらの
実装方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型軽量化の流れは益
々著しくなってきており、使用される電子部品、特に半
導体デバイスは、高機能集積化、信号処理の高速化、メ
モリ容量の増大といった高性能化が図られている一方
で、電子機器の小型化に伴い部品を小型化し、実装基板
上での部品実装面積を小さく抑える努力がなされてい
る。
々著しくなってきており、使用される電子部品、特に半
導体デバイスは、高機能集積化、信号処理の高速化、メ
モリ容量の増大といった高性能化が図られている一方
で、電子機器の小型化に伴い部品を小型化し、実装基板
上での部品実装面積を小さく抑える努力がなされてい
る。
【０００３】従来、半導体デバイスのパッケージ形状と
しては、ＱＦＰ（Quad Flat Package）のように、接続
電極となるリード線がパッケージの側面からガルウィン
グ形状に引き出されたものが多かったが、近年では、Ｂ
ＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Arra
y）、ＬＣＣ（Landless Chip Carrier）、ＱＦＮ（Quad
Flat No Lead Package）等のようにパッケージの下面又
は側面に接続電極を設けた半導体デバイスが多用される
ようになってきている。
しては、ＱＦＰ（Quad Flat Package）のように、接続
電極となるリード線がパッケージの側面からガルウィン
グ形状に引き出されたものが多かったが、近年では、Ｂ
ＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Arra
y）、ＬＣＣ（Landless Chip Carrier）、ＱＦＮ（Quad
Flat No Lead Package）等のようにパッケージの下面又
は側面に接続電極を設けた半導体デバイスが多用される
ようになってきている。
【０００４】上述したような半導体デバイスは、実装基
板への実装面積をを小さくすることができることにより
実装基板の電気配線を短くすることができ、回路の電気
特性を向上させることができる。
板への実装面積をを小さくすることができることにより
実装基板の電気配線を短くすることができ、回路の電気
特性を向上させることができる。
【０００５】ここで、上述したＢＧＡ型の半導体デバイ
スと、この半導体デバイスを実装基板へ実装する方法を
図面を参照して説明する。半導体デバイス５０は、図１
３及び図１４に示すように、半導体素子からなる半導体
チップを内蔵した半導体パッケージ５１の背面に複数の
接続電極５２が設けられ、各接続電極５２に半田ボール
５３が設けられている。実装基板６０は、図１５及び図
１６に示すように、ベース基板６１の実装面に複数の接
点６２が設けられている。
スと、この半導体デバイスを実装基板へ実装する方法を
図面を参照して説明する。半導体デバイス５０は、図１
３及び図１４に示すように、半導体素子からなる半導体
チップを内蔵した半導体パッケージ５１の背面に複数の
接続電極５２が設けられ、各接続電極５２に半田ボール
５３が設けられている。実装基板６０は、図１５及び図
１６に示すように、ベース基板６１の実装面に複数の接
点６２が設けられている。
【０００６】まず、図１７に示すように、ベース基板６
１の接点６２上に半田ペースト６３を印刷する。次に、
図１８に示すように、半田ペースト６３と半田ボール５
３とがそれぞれ対向するように、実装基板６０上に半導
体デバイス５０を接合する。
１の接点６２上に半田ペースト６３を印刷する。次に、
図１８に示すように、半田ペースト６３と半田ボール５
３とがそれぞれ対向するように、実装基板６０上に半導
体デバイス５０を接合する。
【０００７】次に、図１９に示すように、半導体デバイ
ス５０が接合された実装基板６０をリフロー炉で所定の
温度まで過熱することで、半田ボール５３及び半田ペー
スト６３を一括して溶融し、その後再凝固させる、いわ
ゆるリフロー半田付けを行う。
ス５０が接合された実装基板６０をリフロー炉で所定の
温度まで過熱することで、半田ボール５３及び半田ペー
スト６３を一括して溶融し、その後再凝固させる、いわ
ゆるリフロー半田付けを行う。
【０００８】
【発明が解決しようとする課題】しかし、半導体デバイ
スのパッケージの小型化により外形寸法が半導体チップ
のサイズに近づくに伴い、ＢＧＡ型の接続電極ピッチも
０．８ｍｍ、０．５ｍｍと狭ピッチ化の傾向にあり、接
続電極が狭ピッチ化すると、実装基板の接続電極上への
半田ペーストの印刷の位置精度も高くする必要があり、
且つ実装機による半導体デバイスの実装精度も高くする
必要がある。
スのパッケージの小型化により外形寸法が半導体チップ
のサイズに近づくに伴い、ＢＧＡ型の接続電極ピッチも
０．８ｍｍ、０．５ｍｍと狭ピッチ化の傾向にあり、接
続電極が狭ピッチ化すると、実装基板の接続電極上への
半田ペーストの印刷の位置精度も高くする必要があり、
且つ実装機による半導体デバイスの実装精度も高くする
必要がある。
【０００９】リフロー半田付け工程において、上述した
ように、半田ボール及び半田ペーストが加熱されたと
き、半田ペーストと半田ボールとが溶融して一体化す
る。しかし、図２０乃至図２２に示すように、半田ペー
スト６３の印刷位置や、半導体デバイス５０の実装位置
が適切でない場合には、半田ボール５３が本来接続され
る溶融した半田ペースト６３と引き合わず、隣接する列
などの誤った位置の溶融した半田ペースト６３と引き合
い、半導体デバイス５０の実装位置がずれる誤実装が発
生する。
ように、半田ボール及び半田ペーストが加熱されたと
き、半田ペーストと半田ボールとが溶融して一体化す
る。しかし、図２０乃至図２２に示すように、半田ペー
スト６３の印刷位置や、半導体デバイス５０の実装位置
が適切でない場合には、半田ボール５３が本来接続され
る溶融した半田ペースト６３と引き合わず、隣接する列
などの誤った位置の溶融した半田ペースト６３と引き合
い、半導体デバイス５０の実装位置がずれる誤実装が発
生する。
【００１０】また、環境負荷を低減していく必要がある
中で、半田ボール、半田ペースト、及びその他の電子部
品、接続電極も無鉛化が進められている。半田ボール及
び半田ペーストの無鉛化により、これらの融点は高くな
り、これらを溶融するためにリフロー半田付け工程にお
ける温度も高くなる。リフロー半田付け工程における温
度上昇により、半導体デバイスや各部品への熱ダメージ
や半田ペーストの酸化等を抑える必要がある難しい状況
の中、簡易な誤実装防止方法が求められてきた。
中で、半田ボール、半田ペースト、及びその他の電子部
品、接続電極も無鉛化が進められている。半田ボール及
び半田ペーストの無鉛化により、これらの融点は高くな
り、これらを溶融するためにリフロー半田付け工程にお
ける温度も高くなる。リフロー半田付け工程における温
度上昇により、半導体デバイスや各部品への熱ダメージ
や半田ペーストの酸化等を抑える必要がある難しい状況
の中、簡易な誤実装防止方法が求められてきた。
【００１１】本発明は、上述した問題を鑑みてなされて
なされたものであり、半導体デバイス及び半導体モジュ
ールと実装基板との誤実装を防止し、適切に実装するこ
とが可能な、半導体デバイス、半導体モジュール及びこ
れらの実装方法を提供することを目的とする。
なされたものであり、半導体デバイス及び半導体モジュ
ールと実装基板との誤実装を防止し、適切に実装するこ
とが可能な、半導体デバイス、半導体モジュール及びこ
れらの実装方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係る半導体デバ
イスは、実装面側に、基板に設けられた接点に電気的に
接続される複数個の接続電極が設けられた半導体パッケ
ージを備え、複数個の接続電極には、融点の異なる複数
種の半田ボールが設けられていることを特徴とする。
イスは、実装面側に、基板に設けられた接点に電気的に
接続される複数個の接続電極が設けられた半導体パッケ
ージを備え、複数個の接続電極には、融点の異なる複数
種の半田ボールが設けられていることを特徴とする。
【００１３】また、本発明に係る半導体デバイスの実装
方法は、実装面側に、基板に設けられた接点に電気的に
接続される複数個の接続電極が設けられた半導体パッケ
ージを備える半導体デバイスの実装方法であって、接続
電極に融点の異なる複数種の半田ボールを設けるステッ
プと、半田ボールを加熱溶融し、接続電極と接点とを接
続するステップとを有し、半田ボールを加熱溶融するス
テップは、融点の低い半田ボールから順に加熱溶融する
ことを特徴とする。
方法は、実装面側に、基板に設けられた接点に電気的に
接続される複数個の接続電極が設けられた半導体パッケ
ージを備える半導体デバイスの実装方法であって、接続
電極に融点の異なる複数種の半田ボールを設けるステッ
プと、半田ボールを加熱溶融し、接続電極と接点とを接
続するステップとを有し、半田ボールを加熱溶融するス
テップは、融点の低い半田ボールから順に加熱溶融する
ことを特徴とする。
【００１４】さらに、本発明に係る半導体モジュール
は、第１の基板の実装面側に、第２の基板に設けられた
接点に電気的に接続される複数個の接続電極が設けら
れ、第１の基板の他面側に、半導体デバイスを備え、複
数個の接続電極には、融点の異なる複数種の半田ボール
が設けられていることを特徴とする。
は、第１の基板の実装面側に、第２の基板に設けられた
接点に電気的に接続される複数個の接続電極が設けら
れ、第１の基板の他面側に、半導体デバイスを備え、複
数個の接続電極には、融点の異なる複数種の半田ボール
が設けられていることを特徴とする。
【００１５】さらに、本発明に係る半導体モジュールの
実装方法は、第１の基板の実装面側に、第２の基板に設
けられた接点に電気的に接続される複数個の接続電極が
設けられ、第１の基板の他面側に、半導体デバイスを備
える半導体モジュールの実装方法であって、接続電極に
融点の異なる複数種の半田ボールを設けるステップと、
半田ボールを加熱溶融し、接続電極と接点とを接続する
ステップとを有し、半田ボールを加熱溶融するステップ
は、融点の低い半田ボールから順に加熱溶融することを
特徴とする。
実装方法は、第１の基板の実装面側に、第２の基板に設
けられた接点に電気的に接続される複数個の接続電極が
設けられ、第１の基板の他面側に、半導体デバイスを備
える半導体モジュールの実装方法であって、接続電極に
融点の異なる複数種の半田ボールを設けるステップと、
半田ボールを加熱溶融し、接続電極と接点とを接続する
ステップとを有し、半田ボールを加熱溶融するステップ
は、融点の低い半田ボールから順に加熱溶融することを
特徴とする。
【００１６】以上のように、本発明によれば、半導体デ
バイスを基板上に実装する際や半導体モジュールを基板
上に実装する際に、互いに融点の異なる複数種の半田ボ
ールを用い、融点が低い半田ボールから先に溶融させ、
融点が高い半田ボールを後から溶融させることにより、
実装位置のずれを修正する。
バイスを基板上に実装する際や半導体モジュールを基板
上に実装する際に、互いに融点の異なる複数種の半田ボ
ールを用い、融点が低い半田ボールから先に溶融させ、
融点が高い半田ボールを後から溶融させることにより、
実装位置のずれを修正する。
【００１７】
【発明の実施の形態】以下、本発明を半導体デバイスを
実装基板に実装する場合に適用して、図面を参照しなが
ら詳細に説明する。
実装基板に実装する場合に適用して、図面を参照しなが
ら詳細に説明する。
【００１８】半導体デバイス１０は、図１及び図２に示
すように、半導体素子からなる半導体チップを内蔵する
半導体パッケージ１１と、半導体チップと電気的に接続
するための電極となる複数個の接続電極１２と、各接続
電極１２に取り付けられた互いに融点の異なる第１の半
田ボール１３及び第２の半田ボール１４とを備えてい
る。
すように、半導体素子からなる半導体チップを内蔵する
半導体パッケージ１１と、半導体チップと電気的に接続
するための電極となる複数個の接続電極１２と、各接続
電極１２に取り付けられた互いに融点の異なる第１の半
田ボール１３及び第２の半田ボール１４とを備えてい
る。
【００１９】半導体パッケージ１１は、例えば、絶縁物
質であるセラミックスや樹脂等により構成されており、
ＣＰＵ、ＲＡＭ、ＲＯＭ等の各種半導体チップをパッケ
ージしている。
質であるセラミックスや樹脂等により構成されており、
ＣＰＵ、ＲＡＭ、ＲＯＭ等の各種半導体チップをパッケ
ージしている。
【００２０】各接続電極１２は、半導体パッケージ１１
の裏面、すなわち実装面にグリッド状に配設されてお
り、各接続電極１２が半導体チップの端子として機能す
る。
の裏面、すなわち実装面にグリッド状に配設されてお
り、各接続電極１２が半導体チップの端子として機能す
る。
【００２１】第１の半田ボール１３及び第２の半田ボー
ル１４は、半導体パッケージ１１の裏面に配設された各
接続電極１２に接合されている。そして、第１の半田ボ
ール１３及び第２の半田ボール１４は、互いに融点が異
なる構成とされ、第１の半田ボール１３と比して第２の
半田ボール１４の融点が高い金属組成とされている。
ル１４は、半導体パッケージ１１の裏面に配設された各
接続電極１２に接合されている。そして、第１の半田ボ
ール１３及び第２の半田ボール１４は、互いに融点が異
なる構成とされ、第１の半田ボール１３と比して第２の
半田ボール１４の融点が高い金属組成とされている。
【００２２】第１の半田ボール１３は、半導体デバイス
１０の四隅の各接続電極１２にそれぞれ３個接合されて
いる。第１の半田ボール１３は、例えば、Ｓｕ−Ｚｎ−
Ｂｉ系の合金が用いられ、融点は２００℃以下とされて
いる。なお、本例では、固相線１８７℃、液相線１９７
℃であるＳｎ−８Ｚｎ−３Ｂｉを用いる。
１０の四隅の各接続電極１２にそれぞれ３個接合されて
いる。第１の半田ボール１３は、例えば、Ｓｕ−Ｚｎ−
Ｂｉ系の合金が用いられ、融点は２００℃以下とされて
いる。なお、本例では、固相線１８７℃、液相線１９７
℃であるＳｎ−８Ｚｎ−３Ｂｉを用いる。
【００２３】第２の半田ボール１４は、上述した第１の
半田ボール１３が接合されている以外の各接続電極１２
にそれぞれ接合されている。第２の半田ボール１４は、
例えば、Ｓｎ−Ａｇ−Ｃｕ系の合金が用いられ、融点は
２２０℃以下とされている。なお、本例では、固相線２
１７℃、液相線２２０℃であるＳｎ−３Ａｇ−０．５Ｃ
ｕを用いる。
半田ボール１３が接合されている以外の各接続電極１２
にそれぞれ接合されている。第２の半田ボール１４は、
例えば、Ｓｎ−Ａｇ−Ｃｕ系の合金が用いられ、融点は
２２０℃以下とされている。なお、本例では、固相線２
１７℃、液相線２２０℃であるＳｎ−３Ａｇ−０．５Ｃ
ｕを用いる。
【００２４】なお、図２は、図１に示す半導体デバイス
１０の側面図であり、半導体パッケージ１１の背面に接
続電極１２、接続電極１２に第１の半田ボール１３及び
第２の半田ボール１４が接合されている状態を示す。
１０の側面図であり、半導体パッケージ１１の背面に接
続電極１２、接続電極１２に第１の半田ボール１３及び
第２の半田ボール１４が接合されている状態を示す。
【００２５】実装基板２０は、図３及び図４に示すよう
に、ベースとなるベース基板２１と、ベース基板２１上
に配設された図示しない他のデバイス等と電気的に接続
するための電極となる複数個の接点２２とを備えてい
る。
に、ベースとなるベース基板２１と、ベース基板２１上
に配設された図示しない他のデバイス等と電気的に接続
するための電極となる複数個の接点２２とを備えてい
る。
【００２６】ベース基板２１は、例えば、プリント配線
板であり、樹脂等の絶縁体により構成された基板に電気
配線が形成されている。なお、ベース基板２１として
は、多層基板であってもよい。
板であり、樹脂等の絶縁体により構成された基板に電気
配線が形成されている。なお、ベース基板２１として
は、多層基板であってもよい。
【００２７】各接点２２は、ベース基板２１の表面、す
なわち実装面にグリッド状に配設されており、各接点２
２がそれぞれ電気配線に接続されている。また、各接点
２２は、それぞれ上述した半導体デバイス１０の接続電
極１２に対応した位置に設けられている。
なわち実装面にグリッド状に配設されており、各接点２
２がそれぞれ電気配線に接続されている。また、各接点
２２は、それぞれ上述した半導体デバイス１０の接続電
極１２に対応した位置に設けられている。
【００２８】上述したような半導体デバイス１０と実装
基板２０とを用いて、実装基板２０上に半導体デバイス
１０を実装する際には、図５に示すように、接点２２に
半田ペースト２３を印刷し、図６に示すように、半導体
デバイス１０の第１の半田ボール１３及び第２の半田ボ
ール１４と実装基板２０の半田ペースト２３とを対向さ
せて実装基板２０上に半導体デバイス１０を設置し、第
１の半田ボール１３、第２の半田ボール１４及び半田ペ
ースト２３を溶融させ再凝固させる。これにより、各接
続電極１２と各接点２２とが電気的に接続され、且つ半
導体デバイス１０と実装基板２０とが機械的に接続され
ることとなる。
基板２０とを用いて、実装基板２０上に半導体デバイス
１０を実装する際には、図５に示すように、接点２２に
半田ペースト２３を印刷し、図６に示すように、半導体
デバイス１０の第１の半田ボール１３及び第２の半田ボ
ール１４と実装基板２０の半田ペースト２３とを対向さ
せて実装基板２０上に半導体デバイス１０を設置し、第
１の半田ボール１３、第２の半田ボール１４及び半田ペ
ースト２３を溶融させ再凝固させる。これにより、各接
続電極１２と各接点２２とが電気的に接続され、且つ半
導体デバイス１０と実装基板２０とが機械的に接続され
ることとなる。
【００２９】ここで、半田ペースト２３は、上述した第
１の半田ボール１３よりも融点が高く、第２の半田ボー
ル１４と略同等の融点であることが好ましい。そこで、
本例では、上述したＳｎ−３Ａｇ−０．５Ｃｕや、固相
線２１４℃、液相線２２１℃であるＳｎ−２．５Ａｇ−
１Ｂｉ−０．５Ｃｕ等を用いる。
１の半田ボール１３よりも融点が高く、第２の半田ボー
ル１４と略同等の融点であることが好ましい。そこで、
本例では、上述したＳｎ−３Ａｇ−０．５Ｃｕや、固相
線２１４℃、液相線２２１℃であるＳｎ−２．５Ａｇ−
１Ｂｉ−０．５Ｃｕ等を用いる。
【００３０】以下、実装基板２０に半導体デバイス１０
を実装する方法について図７に示すフローチャートに基
づき説明する。
を実装する方法について図７に示すフローチャートに基
づき説明する。
【００３１】まず、ステップＳ１において、図５に示す
ように、ベース基板２１上にグリッド状に設けられた複
数個の接続端子２２上に、各接続端子２２に対応した開
口部を有する図示しないマスクによりベース基板２１を
覆い、スキジー等で半田ペースト２３を印刷し、各接続
端子２２に対応した半田ペースト２３の層を形成する。
ように、ベース基板２１上にグリッド状に設けられた複
数個の接続端子２２上に、各接続端子２２に対応した開
口部を有する図示しないマスクによりベース基板２１を
覆い、スキジー等で半田ペースト２３を印刷し、各接続
端子２２に対応した半田ペースト２３の層を形成する。
【００３２】次に、ステップＳ２において、図８に示す
ように、第１の半田ボール１３及び第２の半田ボール１
４と、半田ペースト２３とが対向するように、実装基板
２０上の対応する位置へ半導体デバイス１０を設置す
る。
ように、第１の半田ボール１３及び第２の半田ボール１
４と、半田ペースト２３とが対向するように、実装基板
２０上の対応する位置へ半導体デバイス１０を設置す
る。
【００３３】次に、ステップＳ３において、半導体デバ
イス１０が設置された実装基板２０をリフロー炉内に挿
入し、１４０℃乃至１６０℃程度まで加熱する、いわゆ
るプリヒーティングを行う。
イス１０が設置された実装基板２０をリフロー炉内に挿
入し、１４０℃乃至１６０℃程度まで加熱する、いわゆ
るプリヒーティングを行う。
【００３４】次に、ステップＳ４において、さらに第１
の温度である２００℃まで加熱する。これにより、第１
の半田ボール１３は、図９に示すように溶融し、液化す
ることにより、接続電極１２と接点２２とが正確に対向
する方向、すなわち図９中の矢印Ｔ１方向へ半導体デバ
イス１０に対して張力を加える。
の温度である２００℃まで加熱する。これにより、第１
の半田ボール１３は、図９に示すように溶融し、液化す
ることにより、接続電極１２と接点２２とが正確に対向
する方向、すなわち図９中の矢印Ｔ１方向へ半導体デバ
イス１０に対して張力を加える。
【００３５】次に、ステップＳ５において、さらに第２
の温度である２５０℃まで加熱する。これにより、図１
０に示すように、第２の半田ボール１４と半田ペースト
２３とが溶融し、対応する接続電極１２と接点２２とを
接続する。この際に、半導体デバイス１０は、第１の半
田ボール１３により張力が加えられているので、第２の
半田ボール１４及び半田ペース２３が溶融すると同時
に、この張力により適正な位置へ、すなわち図１０中の
矢印Ｔ２方向にシフトする。
の温度である２５０℃まで加熱する。これにより、図１
０に示すように、第２の半田ボール１４と半田ペースト
２３とが溶融し、対応する接続電極１２と接点２２とを
接続する。この際に、半導体デバイス１０は、第１の半
田ボール１３により張力が加えられているので、第２の
半田ボール１４及び半田ペース２３が溶融すると同時
に、この張力により適正な位置へ、すなわち図１０中の
矢印Ｔ２方向にシフトする。
【００３６】次に、ステップＳ６において、半導体デバ
イス１０が設置された実装基板２０を室温まで冷却する
ことにより、図１１に示すように、一体化した第１の半
田ボール１３、第２の半田ボール１４及び半田ペースト
２３が再凝固する。これにより、半導体デバイス１０
は、実装基板２０と電気的に及び機械的に接続され、実
装基板２０に実装される。
イス１０が設置された実装基板２０を室温まで冷却する
ことにより、図１１に示すように、一体化した第１の半
田ボール１３、第２の半田ボール１４及び半田ペースト
２３が再凝固する。これにより、半導体デバイス１０
は、実装基板２０と電気的に及び機械的に接続され、実
装基板２０に実装される。
【００３７】以上のように、融点の低い第１の半田ボー
ル１３を先に溶融し、液化した第１の半田ボール１３の
表面張力により実装基板２０上の半導体デバイス１０に
張力を加えておき、その後第２の半田ボール１４及び半
田ペースト２３を溶融することにより、第２の半田ボー
ル１４及び半田ペースト２３が溶融すると同時に張力に
より半導体デバイス１０がシフトし、それぞれ対応する
接続電極１２及び接点２２とが接合する。そして、これ
ら第１の半田ボール１３、第２の半田ボール１４及び半
田ペースト２３の混合半田を冷却することにより、この
混合半田が再凝固して適切な半導体デバイス１０の実装
を行うことができる。
ル１３を先に溶融し、液化した第１の半田ボール１３の
表面張力により実装基板２０上の半導体デバイス１０に
張力を加えておき、その後第２の半田ボール１４及び半
田ペースト２３を溶融することにより、第２の半田ボー
ル１４及び半田ペースト２３が溶融すると同時に張力に
より半導体デバイス１０がシフトし、それぞれ対応する
接続電極１２及び接点２２とが接合する。そして、これ
ら第１の半田ボール１３、第２の半田ボール１４及び半
田ペースト２３の混合半田を冷却することにより、この
混合半田が再凝固して適切な半導体デバイス１０の実装
を行うことができる。
【００３８】以上のように、本例では、半導体デバイス
１０を実装基板２０に実装する際に、半導体デバイス１
０に設けられたＢＧＡのうち四隅の第１の半田ボール１
３と内周側の第２の半田ボール１４との融点が異なり、
第２の半田ボール１４に対して第１の半田ボール１３の
融点が低いために、四隅の第１の半田ボール１３が先に
溶融し、半導体デバイス１０を適切な位置へ動かす方向
に張力を発生させる。このため、内周側の第２の半田ボ
ール１４及び半田ペースト２３が溶融すると同時にずれ
を修正する方向に半導体デバイス１０がシフトし、それ
ぞれ対応する接続端子１２と接続端子２２とを接続する
ことができる。
１０を実装基板２０に実装する際に、半導体デバイス１
０に設けられたＢＧＡのうち四隅の第１の半田ボール１
３と内周側の第２の半田ボール１４との融点が異なり、
第２の半田ボール１４に対して第１の半田ボール１３の
融点が低いために、四隅の第１の半田ボール１３が先に
溶融し、半導体デバイス１０を適切な位置へ動かす方向
に張力を発生させる。このため、内周側の第２の半田ボ
ール１４及び半田ペースト２３が溶融すると同時にずれ
を修正する方向に半導体デバイス１０がシフトし、それ
ぞれ対応する接続端子１２と接続端子２２とを接続する
ことができる。
【００３９】また、本例は、接続電極１２及び接点２２
の幅、すなわち電極ピッチが狭いＢＧＡ型の半導体デバ
イス１０を、実装基板２０上の誤った位置へ半田付けし
てしまう、誤実装を低減することができる。
の幅、すなわち電極ピッチが狭いＢＧＡ型の半導体デバ
イス１０を、実装基板２０上の誤った位置へ半田付けし
てしまう、誤実装を低減することができる。
【００４０】さらに、本例は、半導体デバイス１０の誤
実装の低減により、再実装の手間を省くことができ、且
つ再実装の際にリフロー半田付け工程において各部が熱
ダメージを受けることを防止することができる。
実装の低減により、再実装の手間を省くことができ、且
つ再実装の際にリフロー半田付け工程において各部が熱
ダメージを受けることを防止することができる。
【００４１】さらに、本例は、上述したように、第１の
半田ボール１３、第２の半田ボール１４及び半田ペース
ト２３の無鉛化により環境に憂慮し、且つ無鉛化に伴う
リフロー半田付け工程の温度上昇を抑え、温度上昇を抑
えたことにより半田ペースト２３等の酸化を抑えること
ができる。
半田ボール１３、第２の半田ボール１４及び半田ペース
ト２３の無鉛化により環境に憂慮し、且つ無鉛化に伴う
リフロー半田付け工程の温度上昇を抑え、温度上昇を抑
えたことにより半田ペースト２３等の酸化を抑えること
ができる。
【００４２】さらに、本例は、従来と比して各部の構成
を大きく変えることなく、一部の接続電極１２に接合す
る第１の半田ボール１３の金属組成を第２の半田ボール
１４とは異ならせるといった容易な方法で上述の改善を
可能にするため、製造コストの低減や製造される部品の
信頼性を向上させることができる。
を大きく変えることなく、一部の接続電極１２に接合す
る第１の半田ボール１３の金属組成を第２の半田ボール
１４とは異ならせるといった容易な方法で上述の改善を
可能にするため、製造コストの低減や製造される部品の
信頼性を向上させることができる。
【００４３】さらに、本例は、実装基板２０や、半田ペ
ースト２３といった実装に用いる材料や、リフロー炉と
いった設備を変えることなく、上述の改善を可能にする
ため、部品実装の現場におけるコスト及び信頼性の面で
の変化が小さく有利である。
ースト２３といった実装に用いる材料や、リフロー炉と
いった設備を変えることなく、上述の改善を可能にする
ため、部品実装の現場におけるコスト及び信頼性の面で
の変化が小さく有利である。
【００４４】さらに、本例は、第２の半田ボール１４に
対して融点が低い第１の半田ボール１３を半導体パッケ
ージ１１の四隅に３個ずつ設けるとしているが、第１の
半田ボール１３を設ける場所、個数に限定されるもので
はなく、例えば、外周全て第１の半田ボール１３を設け
るとしてもよいし、内周部にも第１の半田ボール１３を
設けるようにしてもよい。
対して融点が低い第１の半田ボール１３を半導体パッケ
ージ１１の四隅に３個ずつ設けるとしているが、第１の
半田ボール１３を設ける場所、個数に限定されるもので
はなく、例えば、外周全て第１の半田ボール１３を設け
るとしてもよいし、内周部にも第１の半田ボール１３を
設けるようにしてもよい。
【００４５】なお、上述では、２種類の半田ボールを用
いているが、３種類以上の半田ボールを用いても同様の
効果を得ることができる。
いているが、３種類以上の半田ボールを用いても同様の
効果を得ることができる。
【００４６】なお、上述では、本発明を半導体デバイス
１０を実装基板２０に実装する場合に適用して説明した
が、例えば、半導体デバイスや各種の電子部品を実装基
板の一面に実装し、他面側に接続電極を設け、この接続
電極上に半田ボールを設けた半導体モジュールを、さら
に他の実装基板に実装する場合にも上述と同様に適用す
ることができる。
１０を実装基板２０に実装する場合に適用して説明した
が、例えば、半導体デバイスや各種の電子部品を実装基
板の一面に実装し、他面側に接続電極を設け、この接続
電極上に半田ボールを設けた半導体モジュールを、さら
に他の実装基板に実装する場合にも上述と同様に適用す
ることができる。
【００４７】
【発明の効果】上述したように、本発明は、異なる融点
とされた複数種の半田ボールを用いて、半導体デバイス
や半導体モジュールを基板上に実装することにより、リ
フロー半田付け工程において、融点の低い半田ボールが
溶融する温度まで加熱することにより、溶融した半田ボ
ールの張力によって、半導体デバイスや半導体モジュー
ルを適切な位置に動かそうとする張力を発生させる。さ
らに、融点の最も高い半田ボールが溶融する温度まで加
熱することにより、全ての半田ボール及び半田ペースト
が溶融し、半田ボールの張力により半導体デバイスを適
切な位置に戻すことができる。
とされた複数種の半田ボールを用いて、半導体デバイス
や半導体モジュールを基板上に実装することにより、リ
フロー半田付け工程において、融点の低い半田ボールが
溶融する温度まで加熱することにより、溶融した半田ボ
ールの張力によって、半導体デバイスや半導体モジュー
ルを適切な位置に動かそうとする張力を発生させる。さ
らに、融点の最も高い半田ボールが溶融する温度まで加
熱することにより、全ての半田ボール及び半田ペースト
が溶融し、半田ボールの張力により半導体デバイスを適
切な位置に戻すことができる。
【００４８】これにより、上述した実装方法により半導
体デバイスや半導体モジュールの誤実装を低減させ、生
産性を向上させることができる。
体デバイスや半導体モジュールの誤実装を低減させ、生
産性を向上させることができる。
【００４９】また、誤実装の低減により、半導体デバイ
スや半導体モジュールを再実装する際に、半導体デバイ
スや半導体モジュールが受ける熱ダメージを回避するこ
とができるため、半導体デバイスや半導体モジュールの
信頼性が向上する。
スや半導体モジュールを再実装する際に、半導体デバイ
スや半導体モジュールが受ける熱ダメージを回避するこ
とができるため、半導体デバイスや半導体モジュールの
信頼性が向上する。
【００５０】また、部品の構成を大きく変えることな
く、一部の接続電極に接合する半田ボールの金属組成を
他の部分に設ける半田ボールと変えるといった容易な方
法で、上述の改善を可能にするため、部品製造コストの
低減や製造される部品の信頼性が向上する。
く、一部の接続電極に接合する半田ボールの金属組成を
他の部分に設ける半田ボールと変えるといった容易な方
法で、上述の改善を可能にするため、部品製造コストの
低減や製造される部品の信頼性が向上する。
【図１】本発明を適用した半導体デバイスの裏面側の概
略構成を示す図である。
略構成を示す図である。
【図２】同半導体デバイスの概略構成を示す側面図であ
る。
る。
【図３】実装基板の概略構成を示す平面図である。
【図４】実装基板の概略構成を示す側面図である。
【図５】半導体デバイスの実装手順を示す図であり、実
装基板上の接続電極上に半田ペーストを印刷した状態を
示す側面図である。
装基板上の接続電極上に半田ペーストを印刷した状態を
示す側面図である。
【図６】半導体デバイスの実装手順を示す図であり、実
装基板上に半導体デバイスを配置する状態を示す側面図
である。
装基板上に半導体デバイスを配置する状態を示す側面図
である。
【図７】実装基板上に半導体デバイスを実装する際の流
れを示すフローチャートである。
れを示すフローチャートである。
【図８】半導体デバイスの実装手順を示す図であり、実
装基板上の接点上に半導体デバイスを配置した状態を示
す側面図である。
装基板上の接点上に半導体デバイスを配置した状態を示
す側面図である。
【図９】半導体デバイスの実装手順を示す図であり、実
装基板及び半導体デバイスをリフロー炉により第１の温
度まで加熱した状態を示す側面図である。
装基板及び半導体デバイスをリフロー炉により第１の温
度まで加熱した状態を示す側面図である。
【図１０】半導体デバイスの実装手順を示す図であり、
実装基板及び半導体デバイスをリフロー炉により第２の
温度まで加熱した状態を示す側面図である。
実装基板及び半導体デバイスをリフロー炉により第２の
温度まで加熱した状態を示す側面図である。
【図１１】半導体デバイスの実装手順を示す図であり、
実装基板及び半導体デバイスを室温まで冷却し、各半田
ボール及び半田ペーストが再凝固した状態を示す側面図
である。
実装基板及び半導体デバイスを室温まで冷却し、各半田
ボール及び半田ペーストが再凝固した状態を示す側面図
である。
【図１２】リフロー半田付けを行う際の、時間ごとの温
度変化を示すグラフである。
度変化を示すグラフである。
【図１３】従来の半導体デバイスの裏面側の概略構成を
示す図である。
示す図である。
【図１４】従来の半導体デバイスの概略構成を示す側面
図である。
図である。
【図１５】従来の実装基板の概略構成を示す平面図であ
る。
る。
【図１６】従来の実装基板の概略構成を示す側面図であ
る。
る。
【図１７】従来の半導体デバイスの実装手順を示す図で
あり、実装基板上に設けられた接続電極上に半田ペース
トを印刷した状態を示す側面図である。
あり、実装基板上に設けられた接続電極上に半田ペース
トを印刷した状態を示す側面図である。
【図１８】従来の半導体デバイスの実装手順を示す図で
あり、実装基板上に半導体デバイスを配置した状態を示
す側面図である。
あり、実装基板上に半導体デバイスを配置した状態を示
す側面図である。
【図１９】従来の半導体デバイスの実装手順を示す図で
あり、実装基板上に半導体デバイスが実装された状態を
示す側面図である。
あり、実装基板上に半導体デバイスが実装された状態を
示す側面図である。
【図２０】従来の半導体デバイスの実装手順を示す図で
あり、実装基板上に設けられた接点上に半導体デバイス
を配置した際に、実装位置がずれた状態を示す側面図で
ある。
あり、実装基板上に設けられた接点上に半導体デバイス
を配置した際に、実装位置がずれた状態を示す側面図で
ある。
【図２１】従来の半導体デバイスの実装手順を示す図で
あり、実装基板及び半導体デバイスをリフロー炉により
所定の温度まで加熱した状態を示す側面図である。
あり、実装基板及び半導体デバイスをリフロー炉により
所定の温度まで加熱した状態を示す側面図である。
【図２２】従来の半導体デバイスの実装手順を示す図で
あり、実装基板及び半導体デバイスを室温まで冷却し、
各半田ボール及び半田ペーストが再凝固した状態を示す
側面図である。
あり、実装基板及び半導体デバイスを室温まで冷却し、
各半田ボール及び半田ペーストが再凝固した状態を示す
側面図である。
１０ 半導体デバイス、１１ 半導体パッケージ、１２
接続電極、１３ 第１の半田ボール、１４ 第２の半
田ボール、２０ 実装基板、２１ ベース基板、２２
接点、２３ 半田ペースト
接続電極、１３ 第１の半田ボール、１４ 第２の半
田ボール、２０ 実装基板、２１ ベース基板、２２
接点、２３ 半田ペースト
Claims (8)
- 【請求項１】 実装面側に、基板に設けられた接点に電
気的に接続される複数個の接続電極が設けられた半導体
パッケージを備え、 上記複数個の接続電極には、融点の異なる複数種の半田
ボールが設けられていることを特徴とする半導体デバイ
ス。 - 【請求項２】 上記複数個の接続電極には、外周に向か
うに連れて融点の低い半田ボールが設けられていること
を特徴とする請求項１記載の半導体デバイス。 - 【請求項３】 実装面側に、基板に設けられた接点に電
気的に接続される複数個の接続電極が設けられた半導体
パッケージを備える半導体デバイスの実装方法におい
て、 上記複数個の接続電極に融点の異なる複数種の半田ボー
ルを設けるステップと、 上記半田ボールを加熱溶融し、上記接続電極と上記接点
とを接続するステップとを有し、 上記半田ボールを加熱溶融するステップは、融点の低い
半田ボールから順に加熱溶融することを特徴とする半導
体デバイスの実装方法。 - 【請求項４】 上記複数個の接続電極には、外周に向か
うに連れて融点の低い半田ボールを設けることを特徴と
する請求項３記載の半導体デバイスの実装方法。 - 【請求項５】 第１の基板の実装面側に、第２の基板に
設けられた接点に電気的に接続される複数個の接続電極
が設けられ、第１の基板の他面側に半導体デバイスを備
え、 上記複数個の接続電極には、融点の異なる複数種の半田
ボールが設けられていることを特徴とする半導体モジュ
ール。 - 【請求項６】 上記複数個の接続電極には、外周に向か
うに連れて融点の低い半田ボールが設けられていること
を特徴とする請求項５記載の半導体モジュール。 - 【請求項７】 第１の基板の実装面側に、第２の基板に
設けられた接点に電気的に接続される複数個の接続電極
が設けられ、第１の基板の他面側に半導体デバイスを備
える半導体モジュールの実装方法において、 上記接続電極に融点の異なる複数種の半田ボールを設け
るステップと、 上記半田ボールを加熱溶融し、上記接続電極と上記接点
とを接続するステップとを有し、 上記半田ボールを加熱溶融するステップは、融点の低い
半田ボールから順に加熱溶融することを特徴とする半導
体モジュールの実装方法。 - 【請求項８】 上記複数個の接続電極には、外周に向か
うに連れて融点の低い半田ボールを設けることを特徴と
する請求項７記載の半導体モジュールの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214486A JP2003031614A (ja) | 2001-07-13 | 2001-07-13 | 半導体デバイス、半導体モジュール及びこれらの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214486A JP2003031614A (ja) | 2001-07-13 | 2001-07-13 | 半導体デバイス、半導体モジュール及びこれらの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003031614A true JP2003031614A (ja) | 2003-01-31 |
Family
ID=19049291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001214486A Withdrawn JP2003031614A (ja) | 2001-07-13 | 2001-07-13 | 半導体デバイス、半導体モジュール及びこれらの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003031614A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7787257B2 (en) | 2008-02-05 | 2010-08-31 | Fujitsu Limited | Printed wiring board unit |
| CN104811889A (zh) * | 2015-03-26 | 2015-07-29 | 华天科技（西安）有限公司 | 一种mems麦克风封装器件及其组装方法 |
| CN107756816A (zh) * | 2017-11-20 | 2018-03-06 | 芜湖顺荣汽车部件有限公司 | 热熔式油箱连接法兰 |
| US9985008B2 (en) | 2016-04-28 | 2018-05-29 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor package |
-
2001
- 2001-07-13 JP JP2001214486A patent/JP2003031614A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7787257B2 (en) | 2008-02-05 | 2010-08-31 | Fujitsu Limited | Printed wiring board unit |
| CN104811889A (zh) * | 2015-03-26 | 2015-07-29 | 华天科技（西安）有限公司 | 一种mems麦克风封装器件及其组装方法 |
| CN104811889B (zh) * | 2015-03-26 | 2021-08-10 | 华天科技（西安）有限公司 | 一种mems麦克风封装器件的组装方法 |
| US9985008B2 (en) | 2016-04-28 | 2018-05-29 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor package |
| CN107756816A (zh) * | 2017-11-20 | 2018-03-06 | 芜湖顺荣汽车部件有限公司 | 热熔式油箱连接法兰 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486411B2 (en) | Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate | |
| US5057969A (en) | Thin film electronic device | |
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| US7604152B2 (en) | Method for manufacturing a printed circuit board for electronic devices and an electronic device using the same | |
| US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
| US20220102330A1 (en) | Semiconductor module manufacturing method, electronic equipment manufacturing method, semiconductor module, and electronic equipment | |
| US20190348404A1 (en) | Method of manufacturing power semiconductor device and power semiconductor device | |
| US7911062B2 (en) | Electronic component with varying rigidity leads using Pb-free solder | |
| US7064451B2 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JPH11345826A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
| JP2013258330A (ja) | 電子装置およびその製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2003249746A (ja) | プリント基板 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| KR101891594B1 (ko) | 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JP2023082237A (ja) | プリント配線板 | |
| JP2001085832A (ja) | 電子部品実装構造とその実装方法 | |
| JP2000151056A (ja) | パッケージ | |
| JP2001251044A (ja) | 表面実装部品の実装構造及び実装方法 | |
| JP2003060336A (ja) | 半導体装置及び半導体パッケージの実装方法 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |