JP2013080778A - プリント基板、回路基板及び電子部品搭載方法 - Google Patents
プリント基板、回路基板及び電子部品搭載方法 Download PDFInfo
- Publication number
- JP2013080778A JP2013080778A JP2011219211A JP2011219211A JP2013080778A JP 2013080778 A JP2013080778 A JP 2013080778A JP 2011219211 A JP2011219211 A JP 2011219211A JP 2011219211 A JP2011219211 A JP 2011219211A JP 2013080778 A JP2013080778 A JP 2013080778A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- electronic component
- printed circuit
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】ベタパターンの面積によらず十分なはんだ上がりを得ることができ、また、手はんだ付けが不要で、電子部品を搭載する際の加工コストの低減が可能なプリント基板等を得る。
【解決手段】絶縁性の基材1aに、電子部品10のリード10aがはんだ付けされるスルーホール2とベタパターン4とが離れて形成され、ベタパターン4の電極7には、スルーホール2に向けて延びる導体8が接合され、導体8の先端部が、スルーホール2の少なくとも一部と離間して対向し、電子部品10のリード10aがスルーホール2にはんだ付けされる際に一緒にはんだ付けされる被はんだ付け部8aとなっている。
【選択図】図1
【解決手段】絶縁性の基材1aに、電子部品10のリード10aがはんだ付けされるスルーホール2とベタパターン4とが離れて形成され、ベタパターン4の電極7には、スルーホール2に向けて延びる導体8が接合され、導体8の先端部が、スルーホール2の少なくとも一部と離間して対向し、電子部品10のリード10aがスルーホール2にはんだ付けされる際に一緒にはんだ付けされる被はんだ付け部8aとなっている。
【選択図】図1
Description
本発明はプリント基板、回路基板及び電子部品搭載方法に関するものである。
一般的に、プリント基板に電子部品をはんだ付けする際には、プリント基板に設けられたスルーホールに電子部品のリードを挿入し、リードを挿入した面とは反対側から溶融はんだを接触させる。溶融はんだをプリント基板に接触させることにより、溶融はんだがスルーホールの内周面を濡れ上がり、スルーホール内に充填されて凝固することではんだ付けが行われる。
しかし、いわゆるベタパターンに回路接続され、電子部品のリードが挿入されるスルホールにおいては、はんだ付けの最中に、溶融はんだの熱がベタパターンから逃げてしまい、スルーホールを濡れ上がる途中ではんだが凝固してしまう。
電子部品はスルーホール内に充填されたはんだで保持されるため、濡れ上がりの途中で凝固してしまった場合は、はんだ充填量が十分でなく、いわゆるはんだ上がり不良となる。はんだ上がりが悪いと、保持強度が低下し、はんだにクラックが入り、断線する可能性が高いといった問題がある。
そこで、はんだ上がりを改善した従来の技術として、例えば、プリント基板においてスルーホールの周囲部分に保熱用のサーマルランドを設けた技術がある(例えば、特許文献1参照)。特許文献1の技術では、溶融はんだにプリント基板を接触させた際に、サーマルランドにはんだを保持してスルーホール部分を暖めることで、はんだがスルーホールを濡れ上がる途中で凝固してしまうことを防止するようにしている。
また、プリント基板においてスルーホールの外周部に保熱用の貫通孔を形成した技術もある(例えば特許文献2参照)。特許文献2の技術では、スルーホールにはんだを侵入させるのと同時に貫通孔にもはんだを侵入させ、貫通孔に侵入したはんだからスルーホール内へ熱供給することで、スルーホールを濡れ上がる途中でのはんだ凝固を防止するようにしている。
上記2つの技術はどちらも、スルーホールに熱を供給することではんだ上がり性を改善する技術であるが、スルーホールからベタパターンへ熱が逃げない構造とすることで、はんだ上がり性を改善する技術もある(例えば、特許文献3参照)。特許文献3の技術では、スルーホールの内周面からプリント基板の両表面にかけて設けられた導電膜とベタパターンとの間にスリットを設けて互いに接触しない構成とすることで、スルーホールからベタパターンへの熱逃げを抑制している。そして、はんだ付けする際には、電子部品のリードをスルーホールにはんだ付けする第1工程と、そのはんだ付け部分を、スリットを跨いでベタパターンに手はんだ付けではんだ付けする第2工程との2工程で電子部品とベタパターンとのはんだ付けを完了するようにしている。
特許文献1及び特許文献2では、スルーホールにその周囲から入熱するようにしているため、スルーホール内のはんだの温度低下を抑制でき、はんだ上がり性の向上に効果がある。しかし、スルーホールの導電膜はベタパターンに繋がっているため、ベタパターンへの熱逃げは常に生じており、ベタパターンの面積が広くなるにつれ、はんだ上がり性の向上の効果が薄くなるといった問題がある。
特許文献3では、スルーホールとベタパターンとを離して形成しているため、パターンを通じての放熱は無く、良好なはんだ上がりを得ることが可能である。しかし、上述したように、電子部品のリードをスルーホールにはんだ付けした後、スルーホールとベタパターンとを手作業ではんだ付けする必要があり、加工コストが高くなる。
また、特許文献3では、電子部品のリードをスルーホールにはんだ付けする第1工程が終了した段階において、電子部品の形状によっては第2工程でのはんだ付け箇所が電子部品自身によって隠れて見えない場合がある。例えば、電子部品が樹脂部の下面からリードがまっすぐ延びているタイプのものの場合が該当し、このタイプの電子部品の場合、樹脂部の真下にはんだ付け箇所が位置することから、はんだ付け箇所が電子部品の搭載側から見えない。このため、手はんだ付けが行えないため、このタイプの電子部品は実質、搭載できない。このように、手はんだ付け作業を必要とするプリント基板では、不都合が多かった。
また、第2工程の手はんだ付けで使用するはんだゴテは、一般的に入熱量が小さい。このため、はんだ付け作業中にその熱がベタパターンから逃げてしまい、はんだ付けしたい箇所を溶融させるまでに時間を要し、結果的にはんだ付け時間が長くなるという問題があった。更に、はんだ付け時間が長くなると、スルーホールの導電膜の接着が剥がれてしまうといった問題もあった。
本発明は上記問題点を解決するために成されたもので、ベタパターンの面積によらず十分なはんだ上がりを得ることができ、また、手はんだ付けが不要で、電子部品を搭載する際の加工コストの低減が可能なプリント基板、回路基板及び電子部品搭載方法を得ることを目的とする。
本発明に係るプリント基板は、絶縁性の基材に、電子部品のリードがはんだ付けされるスルーホールとベタパターンとが離れて形成され、ベタパターンの電極には、スルーホールに向けて延びる導体が接合され、導体の先端部は、スルーホールの少なくとも一部と離間して対向し、電子部品のリードがスルーホールにはんだ付けされる際に一緒にはんだ付けされる被はんだ付け部となっているものである。
本発明によれば、スルーホールとベタパターンとを離して形成したため、スルーホール内のはんだの熱がベタパターンに逃げることがなく、はんだ上がりを向上することができる。また、ベタパターンの電極に、スルーホールに向けて延びる導体を接合し、導体の先端部が、スルーホールの少なくとも一部と離間して対向した被はんだ付け部となっており、電子部品のリードをスルーホールにはんだ付けする際に一緒にはんだ付けされる基板構造としたため、従来の手はんだ付けが不要である。その結果、電子部品を搭載する際の加工コストの低減が可能で、また、ベタパターンの面積によらず、十分なはんだ上がりが得られるプリント基板を得ることができる。
図1は、本発明の一実施の形態に係るプリント基板1を示す図で、(a)は斜視図、(b)は(a)のA−A断面図である。図1及び後述の図において、同一の符号を付したものは、同一の又はこれに相当するものであり、これは明細書の全文において共通している。
プリント基板1は、電子部品10(後述の図3参照)をはんだ付けするためのスルーホール2を有している。スルーホール2は絶縁性の基材1aに貫通形成された穴と、穴の内周面から基材1aの両表面(穴の開口周囲)にかけて形成された導電膜3とから形成されている。また、基材1aの表面には、銅等の金属材料で形成された配線パターンであるベタパターン4及びパターン5が形成されている。スルーホール2の導電膜3とベタパターン4とは、互いに接触しないように離して形成されている。このベタパターン4を含む基材1aの表面全体はソルダレジスト6で覆われているが、図1においてハッチングで示した部分についてはソルダレジスト6が剥がされ、外部に露出した状態となっている。
プリント基板1は、電子部品10(後述の図3参照)をはんだ付けするためのスルーホール2を有している。スルーホール2は絶縁性の基材1aに貫通形成された穴と、穴の内周面から基材1aの両表面(穴の開口周囲)にかけて形成された導電膜3とから形成されている。また、基材1aの表面には、銅等の金属材料で形成された配線パターンであるベタパターン4及びパターン5が形成されている。スルーホール2の導電膜3とベタパターン4とは、互いに接触しないように離して形成されている。このベタパターン4を含む基材1aの表面全体はソルダレジスト6で覆われているが、図1においてハッチングで示した部分についてはソルダレジスト6が剥がされ、外部に露出した状態となっている。
ベタパターン4は、電源又はグラウンドに接続されるパターンであり、放熱用のパターンである。そして、ベタパターン4においてソルダレジスト6が剥がされた部分は、電子部品10と電気的に接続される電極7となっており、この電極7に導体8がはんだ接合されている。
導体8は、スルーホール2にはんだ付けされる電子部品10をベタパターン4に電気的に接続する役割を有するもので、電極7からスルーホール2に向けて延びるように形成されている。導体8の先端部は、スルーホール2の少なくとも一部と離間して対向しており、以下に詳述するが、電子部品10のリード10aをスルーホール2にはんだ付けする際に一緒にはんだ付けされる被はんだ付け部8aとなっている。なお、電子部品10をスルーホール2にはんだ付けする前の図1に示す状態のプリント基板1においては、導体8はスルーホール2に接触しないように電極7に接合されている。導体8は、はんだと濡れる金属であり、Fe、Ni、SUS、Al等の金属、又はNi等のメッキ処理を施して構成される。濡れの目安としては母材と溶融はんだの接触角が90度以下のものが好ましい。
以上のように構成されたプリント基板1を製造する際には、まず、スルーホール2(導電膜3を含む)及びベタパターン4等が形成され、ソルダレジスト6の一部を剥がすことによって電極7が形成された基材1aを作製する。そして、図2(a)に示すように、電極7上に、フラックスを含むはんだペースト11を印刷・供給し、続いて図2(b)に示すように、マウンターなどの搭載機で、導体8を電極7とスルーホール2との間に渡すようにして基材1a上に搭載する。その後、この状態でリフロー炉等のはんだ付け装置(図示せず)内に挿入してはんだペースト11の溶融温度以上の環境におく。これにより、図2(c)に示すように、はんだペースト11が溶融状態となり、その後冷却することで、導体8と電極7とがはんだ付けされ、プリント基板1が完成する。このプリント基板1の完成状態において、導体8とスルーホール2とが接触していないことは上述の通りである。
次に、プリント基板1への電子部品の搭載方法を説明すると共に、本実施の形態のプリント基板1における特徴的な作用について説明する。
図3は、図1のプリント基板への電子部品のはんだ付けが完了した状態を示す斜視図である。図4及び図5は、図1のプリント基板への電子部品の搭載工程を示す図である。
まず、プリント基板1に設けられたスルーホール2に、電子部品10のリード10aを挿入し(図4(a))、プリント基板1において電子部品10の搭載面とは反対側の面にフラックス(図示せず)を塗布し、溶融はんだ12と接触させる(図4(b))。
まず、プリント基板1に設けられたスルーホール2に、電子部品10のリード10aを挿入し(図4(a))、プリント基板1において電子部品10の搭載面とは反対側の面にフラックス(図示せず)を塗布し、溶融はんだ12と接触させる(図4(b))。
これにより、はんだ12aがプリント基板1のスルーホール2の内周面を濡れ上がりスルーホール2内に充填される(図4(c))。ここで、スルーホール2の導電膜3は、ベタパターン4から切り離されているため、はんだ12aの熱が導電膜3を介してベタパターン4に逃げるのを抑制でき、濡れ上がりの途中ではんだ12aが凝固してしまうのを防止できる。
そして、スルーホール2に充填されたはんだ12aは、更に電子部品10のリード10aを濡れ上がり導体8の被はんだ付け部8aと接触する(図5(d))。その後、プリント基板1が溶融はんだ12から離れ、冷却することにより電子部品10のリード10aはスルーホール2内で保持されると共に、リード10a、導体8及びベタパターン4の電極7がはんだ付けされ、回路が形成される(図5(e))。
なお、プリント基板1に溶融はんだ12を接触させる方法として、図4(b)には基板全体に入熱するフローはんだ付工法の例を示したが、図6に示すように、ノズル13から溶融はんだ12を噴流させて所望の箇所のみをはんだ付けする、部分はんだ付け工法としてもよい。この場合も同様の効果を得ることができる。
ここで、導体8の被はんだ付け部8aの設置高さについて説明する。
図7は、スルーホール径とフィレット高さの関係を示す図である。図7において横軸はスルーホール径(mm)、縦軸はフィレット高さ(mm)である。フィレット高さhとは、図5(e)に示すように、スルーホール2の端面からはみ出たはんだの高さである。フィレット高さhは、図6に示すように、スルーホール径の約1/2になるという関係がある。よって、導体8の設置高さ、すなわちスルーホール2の開口と導体8との距離は、スルーホール径の1/2以下とする。
図7は、スルーホール径とフィレット高さの関係を示す図である。図7において横軸はスルーホール径(mm)、縦軸はフィレット高さ(mm)である。フィレット高さhとは、図5(e)に示すように、スルーホール2の端面からはみ出たはんだの高さである。フィレット高さhは、図6に示すように、スルーホール径の約1/2になるという関係がある。よって、導体8の設置高さ、すなわちスルーホール2の開口と導体8との距離は、スルーホール径の1/2以下とする。
なお、図1(b)には、導体8の先端(被はんだ付け部8aの端部)がスルーホール2の開口の一部を僅かに覆った例を示しているが、必ずしも覆っていなくてもよい。要は、スルーホール2を濡れ上がったはんだ12aが接触してはんだ付け可能な位置に導体8の先端が位置していればよい。よって、導体8の被はんだ付け部8aとは、スルーホール2を濡れ上がったはんだ12aが接触する部分を指し、厳密にその位置を特定するものではない。
以上説明したように、本実施の形態によれば、スルーホール2とベタパターン4とが離れて形成されているため、スルーホール2内のはんだ12の熱が導電膜3を介してベタパターン4に逃げることがなく、はんだ上がりを向上することができる。よって、接合信頼性の高いプリント基板1とすることができる。
また、プリント基板1においてベタパターン4の電極7には予め導体8がはんだ接合されており、電子部品10のリードをスルーホール2にはんだ付けするのと一緒に、そのはんだ付け部分のはんだが導体8のはんだ付け部8aにも接触してはんだ付けされるため、電子部品10をベタパターン4に電気的に導通可能に接続する作業を、1回のはんだ付け工程で完了できる。よって、上記特許文献3における手はんだ付けが不要であり、コスト低減を図ることができる。また、手はんだ付けが不要であるため、電子部品10の形状に応じてはんだ付け箇所が隠れてはんだ付けができないといった従来の不都合や、はんだ付け時間が長くなってスルーホール2の導電膜3が剥がれるといった問題を解消できる。
また、電子部品10とベタパターン4との信頼性の高い接続を1回のはんだ付け工程で完了することができる効果は、ベタパターン4の面積に関係なく達成できる。よって、ベタパターン4の放熱性が高くて、上記特許文献1〜3のような従来のプリント基板でははんだ上がり不良が生じるような場合にも、本実施の形態のプリント基板1を適用することで、はんだ付けが可能である。
また、本実施の形態のプリント基板1に搭載される電子部品10は任意であるが、ワイドバンドギャップ半導体で構成された電子部品を搭載して回路基板を構成する場合、本実施の形態のプリント基板1は特に効果を発揮する。その理由は以下の通りである。なお、ワイドバンドギャップ半導体とは、シリコン(Si)素子と比較して、バンドギャップが大きい半導体素子の総称であり、炭化ケイ素(SiC)素子の他、例えば、窒化ガリウム(GaN)、ダイヤモンド素子等が挙げられる。
ワイドバンドギャップ半導体は高温での動作が可能であることから、高温で用いられることが多く、それ故、プリント基板1に高い放熱性が求められている。このため、ベタパターン4を広面積に形成したり、図8に示すように、ベタパターン4に更に放熱性のヒートシンク15を接続したりして、ベタパターン4の放熱性を高める構成が採用される。なお、図8において16はSiCモジュールを示している。
このように、製品使用時の放熱性向上の観点からベタパターン4の放熱性が高められると、上記特許文献1〜3のような従来のプリント基板では、その高い放熱性が逆に電子部品の搭載時にはんだの熱を逃がす方向に作用してしまい、はんだ上がり不足を招くことになる。よって、従来のプリント基板では、ワイドバンドギャップ半導体のような高温動作可能な電子部品の基板としては適当ではない。これに対し、本実施の形態のプリント基板1は、上述したように、ベタパターン4の放熱性に関係なく接合信頼性の高い接合が可能であるため、ワイドバンドギャップ半導体で構成された電子部品の基板として特に好適である。
なお、本発明のプリント基板は、図1に示した構造に限定されるものではなく、本発明の要旨を逸脱しない範囲で例えば以下のように種々変形実施可能である。
(変形例1)
図1のプリント基板1では、導体8の形状を長方形とした例を図示して説明したが、導体8の形状は任意である。例えば、図9のように略コ字状としてもよいし、図10のように周辺部品14を避けるようにした形状としてもよい。
図1のプリント基板1では、導体8の形状を長方形とした例を図示して説明したが、導体8の形状は任意である。例えば、図9のように略コ字状としてもよいし、図10のように周辺部品14を避けるようにした形状としてもよい。
(変形例2)
図11及び図12は、図1のプリント基板1の他の変形例2を示す図である。図11は、電子部品をはんだ付けした状態のプリント基板の平面図であり、図12は、図11のB−B断面図である。
この例は、導体8の被はんだ付け部8aによりスルーホール2の開口全体を覆うと共に、被はんだ付け部8aに、電子部品10のリード10aが通過する穴8bを設けた構成としたものである。
図11及び図12は、図1のプリント基板1の他の変形例2を示す図である。図11は、電子部品をはんだ付けした状態のプリント基板の平面図であり、図12は、図11のB−B断面図である。
この例は、導体8の被はんだ付け部8aによりスルーホール2の開口全体を覆うと共に、被はんだ付け部8aに、電子部品10のリード10aが通過する穴8bを設けた構成としたものである。
このように導体8を構成した場合、図12に示すようにスルーホール2を濡れ上がったはんだ12aと導体8のはんだ付け部8aとのはんだ付け面積を広げることができ、接合信頼性を向上することができる。
(変形例3)
図13は、図1のプリント基板の他の変形例3を示す図である。図14は、図13の導体の斜視図である。
図1では導体8を平板とし、導体8全体が基材1a上に近接した構成例を示したが、導体8が電極7にはんだ付けされた状態において、基材1aとの間に空間を形成する形状としてもよい。このように構成した場合、はんだ付け後の製品使用時において、導体8から周囲空気への放熱性を高めることができる。
図13は、図1のプリント基板の他の変形例3を示す図である。図14は、図13の導体の斜視図である。
図1では導体8を平板とし、導体8全体が基材1a上に近接した構成例を示したが、導体8が電極7にはんだ付けされた状態において、基材1aとの間に空間を形成する形状としてもよい。このように構成した場合、はんだ付け後の製品使用時において、導体8から周囲空気への放熱性を高めることができる。
(変形例4)
図15は、図1のプリント基板の他の変形例4を示す図である。図16は、図15の導体の斜視図である。
この例は、導体8の被はんだ付け部8aの一部をスルーホール2の導電膜3に接触しないようにスルーホール2の内部に入り込ませる形状としたものである。この構成とすることにより、はんだとの接触をより確実なものとすることができ、接合信頼性を向上することができる。なお、導体8の一部をスルーホール2の内部に入り込ませる構成は、図15及び図16に図示した構成に限られず、加工のしやすさ等に応じて適宜変形可能である。
図15は、図1のプリント基板の他の変形例4を示す図である。図16は、図15の導体の斜視図である。
この例は、導体8の被はんだ付け部8aの一部をスルーホール2の導電膜3に接触しないようにスルーホール2の内部に入り込ませる形状としたものである。この構成とすることにより、はんだとの接触をより確実なものとすることができ、接合信頼性を向上することができる。なお、導体8の一部をスルーホール2の内部に入り込ませる構成は、図15及び図16に図示した構成に限られず、加工のしやすさ等に応じて適宜変形可能である。
(変形例5)
図17は、図1のプリント基板の他の変形例5を示す図である。
図17の変形例では、電極7と導体8との接合部形状を、セルフアライメント(自己補正)効果を考慮した形状としたものである。セルフアライメント効果とは、電極7上に印刷されたはんだペースト11(図2(a)参照)が加熱されて溶融した際、はんだの表面張力によって導体8の位置ズレを修正する現象である。このような構成とした場合、プリント基板1の製造時において導体8の実装位置精度を向上することができる。なお、図17に示した形状は一例であって、セルフアライメント効果を考慮した接合部形状はこの形状に限られたものではない。
図17は、図1のプリント基板の他の変形例5を示す図である。
図17の変形例では、電極7と導体8との接合部形状を、セルフアライメント(自己補正)効果を考慮した形状としたものである。セルフアライメント効果とは、電極7上に印刷されたはんだペースト11(図2(a)参照)が加熱されて溶融した際、はんだの表面張力によって導体8の位置ズレを修正する現象である。このような構成とした場合、プリント基板1の製造時において導体8の実装位置精度を向上することができる。なお、図17に示した形状は一例であって、セルフアライメント効果を考慮した接合部形状はこの形状に限られたものではない。
なお、上記の変形例1〜5においてそれぞれ独立した変形例として説明したが、各変形例を適宜組み合わせて用いることも可能である。これにより、それぞれの効果を備えたプリント基板1を得ることができる。
1 プリント基板、1a 基材、2 スルーホール、3 導電膜、4 ベタパターン、5 パターン、6 ソルダレジスト、7 電極、8 導体、8a 被はんだ付け部、8b 穴、10 電子部品、10a リード、11 ペースト、12 溶融はんだ、13 ノズル、14 周辺部品、15 ヒートシンク。
Claims (11)
- 絶縁性の基材に、電子部品のリードがはんだ付けされるスルーホールとベタパターンとが離れて形成され、前記ベタパターンの電極には、前記スルーホールに向けて延びる導体が接合され、前記導体の先端部は、前記スルーホールの少なくとも一部と離間して対向し、前記電子部品のリードが前記スルーホールにはんだ付けされる際に一緒にはんだ付けされる被はんだ付け部となっていることを特徴とするプリント基板。
- 前記導体の前記被はんだ付け部により前記スルーホールの開口を覆うと共に、前記被はんだ付け部に前記電子部品のリードを通す穴を設けたことを特徴とする請求項1記載のプリント基板。
- 前記導体は、前記基材との間に空間を形成する形状を有することを特徴とする請求項1又は請求項2記載のプリント基板。
- 前記導体の前記被はんだ付け部と前記スルーホールの開口との間の距離が、前記スルーホールの径の1/2以下であることを特徴とする請求項1乃至請求項3の何れか一項に記載のプリント基板。
- 前記導体の前記被はんだ付け部の一部を前記スルーホールの内部に入り込ませる形状としたことを特徴とする請求項1乃至請求項4の何れか一項に記載のプリント基板。
- 前記ベタパターンは放熱用のパターンであることを特徴とする請求項1乃至請求項5の何れか一項に記載のプリント基板。
- 前記ベタパターンは電源又はグラウンドに接続されるパターンであることを特徴とする請求項1乃至請求項6の何れか一項に記載のプリント基板。
- 請求項1乃至請求項7の何れか一項に記載のプリント基板の前記スルーホール及び前記導体に電子部品のリードがはんだ付けされて回路が形成された回路基板。
- 前記電子部品がワイドバンドギャップ半導体を含むことを特徴とする請求項8記載の回路基板。
- 前記ワイドバンドギャップ半導体は、SiC、GaN又はダイヤモンドの何れかであることを特徴とする請求項9記載の回路基板。
- 請求項1乃至請求項7の何れか一項に記載のプリント基板に電子部品を搭載する方法であって、
前記プリント基板の前記スルーホールに電子部品のリードを挿入する工程と、
前記プリント基板において前記電子部品の前記リードの挿入側とは反対側の面に溶融はんだを接触させ、前記スルーホールに前記溶融はんだを充填させた後、前記スルーホールに充填された前記溶融はんだで前記リードと前記導体の前記被はんだ付け部とをはんだ付けする工程と
を有することを特徴とする電子部品搭載方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011219211A JP2013080778A (ja) | 2011-10-03 | 2011-10-03 | プリント基板、回路基板及び電子部品搭載方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011219211A JP2013080778A (ja) | 2011-10-03 | 2011-10-03 | プリント基板、回路基板及び電子部品搭載方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013080778A true JP2013080778A (ja) | 2013-05-02 |
Family
ID=48526946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011219211A Pending JP2013080778A (ja) | 2011-10-03 | 2011-10-03 | プリント基板、回路基板及び電子部品搭載方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013080778A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181575A (ja) * | 2015-03-24 | 2016-10-13 | 日産自動車株式会社 | 放熱基板及び半導体装置 |
-
2011
- 2011-10-03 JP JP2011219211A patent/JP2013080778A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181575A (ja) * | 2015-03-24 | 2016-10-13 | 日産自動車株式会社 | 放熱基板及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7357651B2 (en) | Female connector, female connector mounting structure, and method of mounting female connector to substrate | |
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
JP2008252134A (ja) | 接合構造体および電子回路基板 | |
JP2007329411A (ja) | ハンダ片を搭載した表面実装型回路部品 | |
JP2007305615A (ja) | スルーホールのはんだ付け構造 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
WO2017166656A1 (zh) | 印刷线路板及其制造方法 | |
US7615873B2 (en) | Solder flow stops for semiconductor die substrates | |
JP5579148B2 (ja) | 電力用半導体装置 | |
JP2013080778A (ja) | プリント基板、回路基板及び電子部品搭載方法 | |
JP2001358442A (ja) | 半導体パッケージの実装構造 | |
JP6318791B2 (ja) | バスバー接続構造 | |
JP2013045919A (ja) | プリント配線板 | |
JP2008306052A (ja) | 回路基板及び電子機器 | |
JP2008130812A (ja) | 表面実装型電子部品及びその実装構造 | |
JP2006120940A (ja) | 電子部品実装基板、加熱装置及びシールドケース装着方法 | |
JP2015195340A (ja) | 電子部品組立体 | |
JP4225164B2 (ja) | 配線基板の製造方法 | |
JP5734493B2 (ja) | 電力用半導体装置 | |
JP6488669B2 (ja) | 基板 | |
US20110174525A1 (en) | Method and Electronic Assembly to Attach a Component to a Substrate | |
JP2000068636A (ja) | はんだ付け方法 | |
JP2010212729A (ja) | 半導体装置およびその製造方法 | |
JP2003243812A (ja) | 電子部品の実装構造 | |
JP2004349413A (ja) | 表面実装クランプ |