JP3953313B2 - 汎用ロジックモジュールを用いたａｓｉｃ及びその設計・製造方法 - Google Patents
汎用ロジックモジュールを用いたａｓｉｃ及びその設計・製造方法 Download PDFInfo
- Publication number
- JP3953313B2 JP3953313B2 JP2001390321A JP2001390321A JP3953313B2 JP 3953313 B2 JP3953313 B2 JP 3953313B2 JP 2001390321 A JP2001390321 A JP 2001390321A JP 2001390321 A JP2001390321 A JP 2001390321A JP 3953313 B2 JP3953313 B2 JP 3953313B2
- Authority
- JP
- Japan
- Prior art keywords
- general
- purpose logic
- wiring layer
- power supply
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は汎用ロジックモジュール及びこれを用いたＡＳＩＣに関し、特にオフリーク電流の発生を防止しつつオンチップキャパシタを構成する技術に関する。
【０００２】
【従来の技術】
従来、一般的なフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、マスクプログラマブルな機能ブロックベースのゲートアレイといった汎用ロジックモジュールが知られている。
【０００３】
この汎用ロジックモジュールは、半導体基板上に形成されたＭＯＳトランジスタをｍ層（ｍは１以上の整数）の配線層で電気的に接続することにより汎用ロジックセルと呼ばれる基本回路をアレイ状に形成し、これを下地として、上記汎用ロジックセルをｎ層（ｎは１以上の整数）の配線層で電気的に接続することにより、所望の論理回路が組み込まれたＡＳＩＣ（Application Specific Integrated Circuit）を構成できるようにした半導体装置である。なお、基本回路は、一般に、例えばインバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、マルチプレクサといった小規模な機能を有する論理回路から構成される。
【０００４】
この汎用ロジックモジュールを用いれば、所望の論理回路を実現するように上記ｎ層の配線パターンを設計し、その配線パターンが焼き付けられたリソグラフィーマスクを用いて、第ｍ層まで配線された下地としての半導体基板上に配線層を形成する半導体製造工程により、所望の論理回路が形成された半導体チップが得られる。
【０００５】
この汎用ロジックモジュールは以下のように利用される。例えば、半導体メーカは、第ｍ層まで形成された半導体基板の情報をユーザに公開する。ユーザは、公開された情報に基づいて所望の論理回路を設計し、その論理回路を実現するための半導体チップの製作を半導体メーカに依頼する。半導体メーカはユーザから受け取った論理回路に基づいてｎ層の配線パターンを自動設計し、上述したように半導体チップを製作する。
【０００６】
一般的なゲートアレイでは配線層が形成されていない下地が用意され、全ての配線層がユーザの要求に応じて形成される。このような構成を有するゲートアレイに比べると、汎用ロジックモジュールは、ユーザによる論理回路の設計から半導体チップの完成までの工期が短くなるという長所がある。
【０００７】
なお、上記のような汎用ロジックモジュールとして、例えば特開平７−１０６９４９号（米国特許第５０５５７１８号）は、３個の２入力マルチプレクサを組み合わせた４入力のマルチプレクサ（ＭＵＸ）から構成された「汎用組み合わせ論理モジュール」を開示している。また、他の汎用ロジックモジュールとして、米国特許第５６８４４１２号は、「CELL FORMING PART OF A CUSTOMIZABLE ARRAY」を開示している。また、特開昭６１−６１４３７号は、論理機能には使われない未使用領域をＶＤＤ及びＧＮＤ間のデカップリングコンデンサとして利用するマスタースライス型集積回路を開示している。更に、特開平２−２４１０６１号は、電源電位と設置電位間にノイズ吸収用のデカップリングコンデンサを備えたＣＭＯＳゲートアレイを開示している。
【０００８】
【発明が解決しようとする課題】
ところで、上述した従来の汎用ロジックモジュールでは、汎用ロジックセルに含まれるＭＯＳトランジスタには、既に電源（ＶＤＤ）配線及びグランド（ＧＮＤ）配線にそれぞれ接続済みのものが存在する。このようなＭＯＳトランジスタでは、ソース−ドレイン間にオフリーク電流が発生する。従って、論理回路として使用されない未接続の汎用ロジックセルに含まれるＭＯＳトランジスタであってもオフリーク電流が発生する。
【０００９】
図３は、ＭＯＳトランジスタのゲート長Ｌｅｆｆ、電源電圧Ｖｃｃ及びオフリーク電流Ｉｏｆｆの関係を示す。この図３に示されるように、オフリーク電流は、ゲート長が短くなり、電源電圧小さくなるに連れて大きくなる。従って、近年のＭＯＳトランジスタの微細化が進むに連れてオフリーク電流による消費電力が無視できなくなってきている。
【００１０】
多数の汎用ロジックセルが集積された汎用ロジックモジュールを用いて論理回路を構成する場合、実際に使用される汎用ロジックセルの割合は５０％程度と言われている。従って、汎用ロジックモジュールを用いて構成された論理回路では、未使用の汎用ロジックセルによって多大な電力が消費されており、改善が望まれている。
【００１１】
一方、近年は、ＡＳＩＣの動作周波数の向上も著しい。その結果、ＭＯＳトランジスタのスイッチング動作に起因して汎用ロジックモジュール内部の電源ラインにノイズが発生し、誤動作するという事態も発生している。
【００１２】
本発明は、上述した問題を解消するためになされたものであり、その目的は、論理回路として使用されない汎用ロジックセルにおけるオフリーク電流の発生を防止できる汎用ロジックモジュール及びこれを用いたＡＳＩＣを提供することにある。
【００１３】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明の第１の態様に係る汎用ロジックモジュールは、上記目的を達成するために、第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、前記汎用ロジックセルを接続するための第２配線層を形成することにより論理回路が形成される汎用ロジックモジュールであって、前記汎用ロジックセルは、電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を含むように構成されている。
【００１５】
この第１の態様に係る汎用ロジックモジュールによれば、汎用ロジックモジュールに含まれる汎用ロジックセルを構成するトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）は、第１配線層において電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続にされており、この汎用ロジックセルが例えば論理回路を構成するために使用される場合は、上記トランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）は第２配線層において電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）が配線に接続される。一方、この汎用ロジックセルが論理回路を構成するために使用されない場合は、上記トランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）は、第２配線層においても電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のままである。従って、汎用ロジックセルが論理回路を構成するために使用されない場合は、消費電力を削減できる。
【００１６】
また、本発明の第２の態様に係るＡＳＩＣは、上記と同様の目的で、第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、前記汎用ロジックセルを接続するための第２配線層を形成することにより論理回路が形成される汎用ロジックモジュールによって形成されたＡＳＩＣであって、前記論理回路の形成に使用されない汎用ロジックセルは、電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を含むように構成されている。
【００１７】
この第２の態様に係るＡＳＩＣでは、前記論理回路の形成に使用されない汎用ロジックセルに含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）の少なくとも１つの端子（Ｔ１、Ｔ４、Ｔ７）が前記第２配線層で電源電位（ＶＤＤ）又はグランド電位（ＧＮＤ）に接続されることによりオンチップキャパシタ（ＣＡＰ）が形成されるように構成できる。この構成によれば、トランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）のスイッチング動作に起因して汎用ロジックモジュール内部の電源ラインにノイズが発生し、誤動作するという事態を回避できる。
【００１８】
また、本発明の第３の態様に係るＡＳＩＣの製造方法は、上記と同様の目的で、第１配線層で一部を接続することにより汎用ロジックセルがアレイ状に配置された下地を形成し、該形成された下地の上に前記汎用ロジックセルを接続する第２配線層を形成することにより論理回路を形成することによってＡＳＩＣを製造するＡＳＩＣ製造方法であって、前記下地を形成するステップでは、前記汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）が電源電位（ＶＤＤ）位及びグランド電位（ＧＮＤ）の少なくとも１つに未接続である下地を形成し、前記論理回路を形成するステップでは、前記論理回路の形成に使用される汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）に接続し、前記論理回路の形成に使用されない汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のままにして前記論理回路を形成するように構成されている。
【００１９】
この第３の態様に係るＡＳＩＣの製造方法において、前記論理回路を形成するステップでは、更に、前記論理回路の形成に使用されない汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）の少なくとも１つの端子（Ｔ１，Ｔ４，Ｔ７）を前記第２配線層で電源電位（ＶＤＤ）又はグランド電位（ＧＮＤ）に接続することによりオンチップキャパシタ（ＣＡＰ）を形成するように構成できる。
【００２０】
また、本発明の第４の態様に係るＡＳＩＣの設計方法は、上記と同様の目的で、第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、前記汎用ロジックセルを接続するための第２配線層を形成することにより論理回路が形成される汎用ロジックモジュールによって形成されるＡＳＩＣの設計方法であって、前記第１配線層のマスクを、前記汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続にするように設計し、前記第２配線層のマスクを、前記論理回路の形成に使用される汎用ロジックセルを構成するトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）に接続し、前記論理回路の形成に使用されない汎用ロジックセルを構成するトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のままにするように設計する、ように構成されている。
【００２１】
この第４の態様に係るＡＳＩＣの設計方法において、前記第２配線層のマスクを設計するステップでは、更に、前記論理回路の形成に使用されない汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）の少なくとも１つの端子（Ｔ１，Ｔ４，Ｔ７）を電源電位（ＶＤＤ）又はグランド電位（ＧＮＤ）に接続してオンチップキャパシタ（ＣＡＰ）を形成するようなマスクを設計するように構成できる。
【００２２】
更に、本発明の第５の態様に係るＡＳＩＣの提供方法は、上記と同様の目的で、第１配線層で一部を接続することにより汎用ロジックセルがアレイ状に配置された下地であって、前記汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続にした下地の情報をユーザに提供し、該提供された情報に基づいてユーザから製作が要求された論理回路を、前記下地の上に形成される第２配線層で前記汎用ロジックセルを接続することにより形成し、ここで、前記論理回路の形成に使用される汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）に接続し、前記論理回路の形成に使用されない汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のままにして前記論理回路を形成して前記ユーザに提供するように構成されている。
【００２３】
この第５の態様に係るＡＳＩＣの提供方法において、前記ユーザからのオンチップキャパシタ（ＣＡＰ）の要求に応答して、前記論理回路を形成するステップでは、更に、前記論理回路の形成に使用されない汎用ロジックセルに含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）の少なくとも１つの端子（Ｔ１，Ｔ４，Ｔ７）を前記第２配線層で電源電位（ＶＤＤ）又はグランド電位（ＧＮＤ）に接続することによりオンチップキャパシタ（ＣＡＰ）を形成するマスクを設計するように構成できる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
【００２５】
本発明の実施の形態１に係る汎用ロジックモジュールは、半導体基板上に形成されたＭＯＳトランジスタを例えば３層から成る第１配線層で電気的に接続することにより汎用ロジックセルと呼ばれる基本回路をアレイ状に形成し、これを下地として、上記汎用ロジックセルを例えば２層から成る第２配線層で電気的に接続することにより、所望の論理回路を構成するために使用される。このような論理回路が組み込まれた汎用ロジックモジュールを用いて形成されたＩＣ（集積回路）を本明細書では「ＡＳＩＣ」と呼ぶ。なお、本発明の実施の形態１及び２では、汎用ロジックセルは、反転タイプの２入力マルチプレクサから構成されているが、これに限定されず、他の種々の論理回路を汎用ロジックセルとして用いることができる。
【００２６】
（実施の形態１）
図１は、本発明の実施の形態１に係る汎用ロジックモジュールを形成する汎用ロジックセルの構成を示す回路図である。この汎用ロジックセルは、第１配線層で接続されることにより構成された基本セルＡ、Ｂ、Ｃ、Ｄ及びＥを備えている。
【００２７】
基本セルＡ、Ｂ及びＣの各々は、ＰチャンネルＭＯＳとＮチャンネルＭＯＳとがシリーズに接続されることにより構成されている。基本セルＡ、Ｂ及びＣの各々に含まれるＰチャンネルＭＯＳ及びＮチャンネルＭＯＳは、本発明のトランジスタに対応する。
【００２８】
基本セルＡでは、ＰチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ２は未接続（図１上では「Ｎ．Ｃ．」と記載している。以下、同様）であり、ＮチャンネルＭＯＳのソースから引き出された端子Ｔ３は第１配線層又は第２配線層で接地されている。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ１は未接続である。この基本セルＡは、端子Ｔ２が第２配線層で電源ＶＤＤに接続されることによりインバータとして機能し、入力された信号を反転して出力する。
【００２９】
同様に、基本セルＢでは、ＰチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ５は未接続であり、ＮチャンネルＭＯＳのソースから引き出された端子Ｔ６は第１配線層又は第２配線層で接地されている。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ４は未接続である。この基本セルＢは、端子Ｔ５が第２配線層で電源ＶＤＤに接続されることにより、インバータとして機能し、入力された信号を反転して出力する。
【００３０】
同様に、基本セルＣでは、ＰチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ８は未接続であり、ＮチャンネルＭＯＳのソースから引き出された端子Ｔ９は第１配線層又は第２配線層で接地されている。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ７は未接続である。この基本セルＣは、端子Ｔ８が第２配線層で電源ＶＤＤに接続されることにより、インバータとして機能し、入力された信号を反転して出力する。
【００３１】
トランスファゲートＤ及びＥの各々は、ＰチャンネルＭＯＳとＮチャンネルＭＯＳとがパラレルに接続された構造、即ちソース同士及びドレイン同士が接続された構造を有し、ＰチャンネルＭＯＳのゲート及びＮチャンネルＭＯＳのゲートに供給される信号に応じて、その入力端子に供給される信号を通過させ又はその入力端子に供給される信号の通過を阻止する。以下では、ＰチャンネルＭＯＳのゲートを第１制御入力端子と呼び、ＮチャンネルＭＯＳのゲートを第２制御入力端子と呼ぶ。
【００３２】
基本セルＡの出力は、基本セルＥ（トランスファゲート）の入力端子に接続されている。この基本セルＥの出力から第２配線層に引き出された端子Ｔ１０は未接続である。また、基本セルＢの出力は、基本セルＤ（トランスファゲート）の入力端子に接続されている。この基本セルＤの出力は、上記端子Ｔ１０に接続されている。
【００３３】
また、上述した端子Ｔ７は、基本セルＤの第２制御入力端子及び基本セルＥの第１制御入力端子に接続されている。また、基本セルＣの出力は、基本セルＤの第１制御入力端子及び基本セルＥの第２制御入力端子に接続されている。
【００３４】
この汎用ロジックセルでは、基本セルＡ、Ｂ、Ｃ、Ｄ及びＥを構成するＰチャンネルＭＯＳ及びＮチャンネルＭＯＳ、並びにこれら基本セルを接続する配線は第１配線層に形成されて下地を構成している。端子Ｔ１、Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８及びＴ１０は、下地の上に形成される第２配線層で接続可能になっている。この汎用ロジックセルは、端子Ｔ１、Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８及びＴ１０を第２配線層で接続又は未接続にすることにより、種々の機能を発揮するように構成される。
【００３５】
例えば、この汎用ロジックセルの端子Ｔ２、端子Ｔ５及び端子Ｔ８が電源ＶＤＤに接続されることにより、第１段目がインバータ、第２段目がトランスファゲートで構成される反転出力タイプの２入力マルチプレクサが構成される。この場合、端子Ｔ１及び端子Ｔ４が入力端子、端子Ｔ７が選択信号入力端子、端子Ｔ１０が出力端子になる。
【００３６】
このマルチプレクサを用いれば、端子Ｔ１、Ｔ４、Ｔ７及びＴ１０の接続の仕方により種々の論理素子を構成できる。この汎用ロジックセルで構成される論理素子の幾つかの例は、本願出願人が先に出願した特願２０００−３１９２６９に記載されているので必要に応じて参照されたい。
【００３７】
また、この汎用ロジックセルの端子Ｔ２、端子Ｔ５、端子Ｔ８及び端子Ｔ１０を未接続のままにし、端子Ｔ１、端子Ｔ４及び端子Ｔ７を電源ＶＤＤに接続することにより、基本セルＡ、Ｂ及びＣの各々のＮチャンネルＭＯＳ、基本セルＤのＮチャンネルＭＯＳは、電源ＶＤＤとグランドＧＮＤとの間に配置されたデカップリングコンデンサとして機能する。
【００３８】
本発明の実施の形態１に係る汎用ロジックモジュールは、以上のように構成される汎用ロジックセルを複数集積して構成される。この汎用ロジックモジュールを用いれば、第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、汎用ロジックセルを接続するための第２配線層を形成することにより所望の機能を有する論理回路を含むＡＳＩＣを構成できる。この場合、論理回路の形成に使用されない汎用ロジックセルの基本セルを構成するＰチャンネルＭＯＳのソースは、電源ＶＤＤに接続されない。また、論理回路の形成に使用されない汎用ロジックセルの基本セルに含まれるＭＯＳのゲートを第２配線層で電源ＶＤＤに接続されることによりオンチップキャパシタが形成される。
【００３９】
この汎用ロジックモジュールを用いたＡＳＩＣを製造する場合は、第１配線層で一部を接続することにより汎用ロジックセルがアレイ状に配置された下地を形成し、この形成された下地の上に汎用ロジックセルを接続する第２配線層を形成することにより論理回路を形成する。上記下地を形成する場合は、汎用ロジックセルの各々に含まれるＰチャンネルＭＯＳのソースが電源ＶＤＤに未接続にされる。また、上記論理回路を形成する場合は、この論理回路の形成に使用される汎用ロジックセルの各々に含まれるＰチャンネルＭＯＳのソースを電源ＶＤＤに接続し、論理回路の形成に使用されない汎用ロジックセルの各々に含まれるＰチャンネルＭＯＳのソースは電源ＶＤＤに未接続のままにされる。また、論理回路を形成する場合は、更に、論理回路の形成に使用されない汎用ロジックセルの各々に含まれるＭＯＳのゲートを第２配線層で電源ＶＤＤに接続することによりオンチップキャパシタが形成される。
【００４０】
また、この汎用ロジックモジュールを用いたＡＳＩＣを設計する場合は、所望の論理回路を実現するように第２配線層の配線パターンを設計し、その配線パターンが焼き付けられたリソグラフィーマスクを用いて、３層まで配線された下地としての半導体基板上に第２配線層を形成する半導体製造工程により、所望の論理回路が形成された半導体チップが得られる。
【００４１】
この汎用ロジックモジュールを用いたＡＳＩＣは、以下の方法でユーザに提供できる。例えば、半導体メーカは、３層まで形成された半導体基板の情報をユーザに公開する。ユーザは、公開された情報に基づいて所望の論理回路を設計し、その論理回路を実現するための半導体チップの製作を半導体メーカに依頼する。半導体メーカはユーザから受け取った論理回路に基づいて２層の配線パターンを自動設計し、上述したように半導体チップを製作してユーザに提供する。
【００４２】
以上説明したように、本発明の実施の形態１に係る汎用ロジックモジュールによれば、論理回路を構成するために使用されない汎用ロジックセルの端子Ｔ２、Ｔ５及びＴ８は未接続であるので、基本セルを構成するＭＯＳトランジスタのソース−ドレイン間のオフリーク電流を略ゼロにすることができる。その結果、ＡＳＩＣの全体としての消費電力を抑えることができる。
【００４３】
例えば、図３に示すように、ゲート長Ｌｅｆｆが０．１３μｍ、電源電圧Ｖｃｃが１．５Ｖの場合は、オフリーク電流Ｉｏｆｆは５ｎＡ／μｍである。今、１０Ｍゲート（４０Ｍトランジスタ）規模のチップにおいて、ゲート幅を１．６μｍとし、５０％のゲートが論理回路を構成するために使用されないものとすると、１チップあたり「５［ｎＡ／μｍ］＊１．６［μｍ］＊（４０＊１０６［Ｔｒ］）＊０．５＝１６０［ｍＡ］」の消費電流が節減される。
【００４４】
また、上記汎用ロジックセルの端子Ｔ１、Ｔ４及びＴ７を電源ＶＤＤに接続することにより、該汎用ロジックセルの基本セルＡ、Ｂ、Ｃ及びＤの各ＮチャンネルＭＯＳがキャパシタＣＡＰとして機能し、電源ＶＤＤ及びグランドＧＮＤ間に挿入されたデカップリングコンデンサとして作用する。従って、ＭＯＳトランジスタのスイッチング動作に起因する電源ラインのノイズを抑止でき、誤動作が発生する事態を回避できる。
【００４５】
例えば、１０Ｍゲート（４０Ｍトランジスタ）規模のチップにおいて、５０％のゲートをオンチップキャパシタに使用した場合の容量は、以下の通りである。各汎用ロジックセルが１０トランジスタで構成されているので、ゲート容量を２．５ｆＦとした場合、総オンチップ容量は「２．５［ｆＦ］＊（４０＊１０６［Ｔｒ］）＊０．５＝５０［ｎＦ］」となる。
【００４６】
（実施の形態２）
図２は本発明の実施の形態２に係る汎用ロジックモジュールで使用される汎用ロジックセルの構成を示す回路図である。この汎用ロジックセルは、基本セルＡ、Ｂ、Ｃ、Ｄ及びＥから構成されている。
【００４７】
基本セルＡ、Ｂ及びＣの各々は、ＰチャンネルＭＯＳとＮチャンネルＭＯＳとがシリーズに接続されることにより構成されている。基本セルＡ、Ｂ及びＣの各々に含まれるＰチャンネルＭＯＳ及びＮチャンネルＭＯＳは本発明の素子に対応する。
【００４８】
基本セルＡでは、ＰチャンネルＭＯＳのソースから引き出された端子Ｔ２は第１配線層又は第２配線層で電源ＶＤＤに接続され。ＮチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ３は未接続である。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ１は未接続である。この基本セルＡは、端子Ｔ３がグランドＧＮＤに接続されることによりインバータとして機能し、入力された信号を反転して出力する。
【００４９】
同様に、基本セルＢでは、ＰチャンネルＭＯＳのソースから引き出された端子Ｔ５は第１配線層又は第２配線層で電源ＶＤＤに接続され。ＮチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ６は未接続である。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ４は未接続である。この基本セルＢは、端子Ｔ６がグランドＧＮＤに接続されることによりインバータとして機能し、入力された信号を反転して出力する。
【００５０】
同様に、基本セルＣでは、ＰチャンネルＭＯＳのソースから引き出された端子Ｔ８は第１配線層又は第２配線層で電源ＶＤＤに接続され。ＮチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ９は未接続である。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ７は未接続である。この基本セルＣは、端子Ｔ９がグランドＧＮＤに接続されることによりインバータとして機能し、入力された信号を反転して出力する。
【００５１】
トランスファゲートＤ及びＥの各々は、実施の形態１のそれらと同じである。基本セルＡの出力は、基本セルＥ（トランスファゲート）の入力端子に接続されている。この基本セルＥの出力から第２配線層に引き出された端子Ｔ１０は未接続である。また、基本セルＢの出力は、基本セルＤ（トランスファゲート）の入力端子に接続されている。この基本セルＤの出力は、上記端子Ｔ０に接続されている。
【００５２】
また、上述した端子Ｔ７は、基本セルＤの第２制御入力端子及び基本セルＥの第１制御入力端子に接続されている。また、基本セルＣの出力は、基本セルＤの第１制御入力端子及び基本セルＥの第２制御入力端子に接続されている。
【００５３】
上記汎用ロジックセルは、基本セルＡ、Ｂ、Ｃ、Ｄ及びＥを構成するＰチャンネルＭＯＳ及びＮチャンネルＭＯＳ、並びにこれら基本セルを接続する配線は第１配線層に形成されて下地を構成している。端子Ｔ１、Ｔ３、Ｔ４、Ｔ６、Ｔ７、Ｔ９及びＴ１０は、下地の上に形成される第２配線層に設けられている。この汎用ロジックセルは、端子Ｔ１、Ｔ３、Ｔ４、Ｔ６、Ｔ７、Ｔ９及びＴ１０を第２配線層で接続又は未接続にすることにより、種々の機能を発揮するように構成される。
【００５４】
例えば、この汎用ロジックセルの端子Ｔ３、端子Ｔ６及び端子Ｔ９がグランドＧＮＤに接続されることにより、第１段目がインバータ、第２段目がトランスファゲートで構成される反転出力タイプの２入力マルチプレクサが構成される。この場合、端子Ｔ１及び端子Ｔ２が入力端子、端子Ｔ７が選択信号入力端子、端子Ｔ１０が出力端子になる。このマルチプレクサを用いれば、端子Ｔ１、Ｔ４、Ｔ７及びＴ１０の接続の仕方により種々の論理素子を構成できる。
【００５５】
また、この汎用ロジックセルの端子Ｔ３、端子Ｔ６、端子Ｔ９及び端子Ｔ１０を未接続のままにし、端子Ｔ１、端子Ｔ４及び端子Ｔ７をグランドＧＮＤに接続することにより、基本セルＡ、Ｂ及びＣの各々のＰチャンネルＭＯＳ、基本セルＥのＰチャンネルＭＯＳは、電源ＶＤＤとグランドＧＮＤとの間に配置されたデカップリングコンデンサを構成する。
【００５６】
本発明の汎用ロジックモジュールは、以上のように構成される汎用ロジックセルを複数集積して構成される。この汎用ロジックモジュールを用いれば、第２配線層で汎用ロジックモジュールの端子を接続することにより、所望の機能を有する論理回路を構成することができる。
【００５７】
この実施の形態２に係る汎用ロジックモジュールを用いたＡＳＩＣの製造、設計、提供は、上述した実施の形態１と同様にして実現できる。
【００５８】
以上説明したように、本発明の実施の形態２に係る汎用ロジックモジュールによれば、論理回路を構成するために使用されない汎用ロジックセルの端子Ｔ３、Ｔ６及びＴ９は未接続であるので、基本セルを構成するＭＯＳトランジスタのソース−ドレイン間のオフリーク電流を略ゼロにすることができる。その結果、ＡＳＩＣの全体としての消費電力を抑えることができる。
【００５９】
また、上記汎用ロジックセルの端子Ｔ１、Ｔ４及びＴ７をグランドＧＮＤに接続することにより、該汎用ロジックセルの基本セルＡ、Ｂ、Ｃ及びＤの各ＰチャンネルＭＯＳがキャパシタＣＡＰとして機能し、電源ＶＤＤ及びグランドＧＮＤ間に挿入されたデカップリングコンデンサとして作用する。従って、ＭＯＳトランジスタのスイッチング動作に起因する電源ラインのノイズを抑止でき、誤動作が発生する事態を回避できる。
【００６０】
【発明の効果】
以上詳述したように、本発明によれば、論理回路として使用されない汎用ロジックセルにおけるオフリーク電流の発生を防止できる汎用ロジックモジュール及びこれを用いたＡＳＩＣを提供できる。また、未接続で論理的に使用されない汎用ロジックセル内のトランジスタをデカップリングコンデンサとして使用することにより、チップ内部の電源ラインで発生するノイズが抑止されて安定的な動作が可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る汎用ロジックセルの構成を示す回路図である。
【図２】本発明の実施の形態２に係る汎用ロジックセルの構成を示す回路図である。
【図３】ＭＯＳトランジスタのゲート長Ｌｅｆｆ、電源電圧Ｖｃｃ及びオフリーク電流Ｉｏｆｆの関係を示す図である。
【符号の説明】
Ａ、Ｂ、Ｃ、Ｄ、Ｅ 基本セル
ＣＡＰ キャパシタ
Ｔ１〜Ｔ１０ 端子
ＶＤＤ 電源
ＧＮＤ グランド
【発明の属する技術分野】
本発明は汎用ロジックモジュール及びこれを用いたＡＳＩＣに関し、特にオフリーク電流の発生を防止しつつオンチップキャパシタを構成する技術に関する。
【０００２】
【従来の技術】
従来、一般的なフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、マスクプログラマブルな機能ブロックベースのゲートアレイといった汎用ロジックモジュールが知られている。
【０００３】
この汎用ロジックモジュールは、半導体基板上に形成されたＭＯＳトランジスタをｍ層（ｍは１以上の整数）の配線層で電気的に接続することにより汎用ロジックセルと呼ばれる基本回路をアレイ状に形成し、これを下地として、上記汎用ロジックセルをｎ層（ｎは１以上の整数）の配線層で電気的に接続することにより、所望の論理回路が組み込まれたＡＳＩＣ（Application Specific Integrated Circuit）を構成できるようにした半導体装置である。なお、基本回路は、一般に、例えばインバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、マルチプレクサといった小規模な機能を有する論理回路から構成される。
【０００４】
この汎用ロジックモジュールを用いれば、所望の論理回路を実現するように上記ｎ層の配線パターンを設計し、その配線パターンが焼き付けられたリソグラフィーマスクを用いて、第ｍ層まで配線された下地としての半導体基板上に配線層を形成する半導体製造工程により、所望の論理回路が形成された半導体チップが得られる。
【０００５】
この汎用ロジックモジュールは以下のように利用される。例えば、半導体メーカは、第ｍ層まで形成された半導体基板の情報をユーザに公開する。ユーザは、公開された情報に基づいて所望の論理回路を設計し、その論理回路を実現するための半導体チップの製作を半導体メーカに依頼する。半導体メーカはユーザから受け取った論理回路に基づいてｎ層の配線パターンを自動設計し、上述したように半導体チップを製作する。
【０００６】
一般的なゲートアレイでは配線層が形成されていない下地が用意され、全ての配線層がユーザの要求に応じて形成される。このような構成を有するゲートアレイに比べると、汎用ロジックモジュールは、ユーザによる論理回路の設計から半導体チップの完成までの工期が短くなるという長所がある。
【０００７】
なお、上記のような汎用ロジックモジュールとして、例えば特開平７−１０６９４９号（米国特許第５０５５７１８号）は、３個の２入力マルチプレクサを組み合わせた４入力のマルチプレクサ（ＭＵＸ）から構成された「汎用組み合わせ論理モジュール」を開示している。また、他の汎用ロジックモジュールとして、米国特許第５６８４４１２号は、「CELL FORMING PART OF A CUSTOMIZABLE ARRAY」を開示している。また、特開昭６１−６１４３７号は、論理機能には使われない未使用領域をＶＤＤ及びＧＮＤ間のデカップリングコンデンサとして利用するマスタースライス型集積回路を開示している。更に、特開平２−２４１０６１号は、電源電位と設置電位間にノイズ吸収用のデカップリングコンデンサを備えたＣＭＯＳゲートアレイを開示している。
【０００８】
【発明が解決しようとする課題】
ところで、上述した従来の汎用ロジックモジュールでは、汎用ロジックセルに含まれるＭＯＳトランジスタには、既に電源（ＶＤＤ）配線及びグランド（ＧＮＤ）配線にそれぞれ接続済みのものが存在する。このようなＭＯＳトランジスタでは、ソース−ドレイン間にオフリーク電流が発生する。従って、論理回路として使用されない未接続の汎用ロジックセルに含まれるＭＯＳトランジスタであってもオフリーク電流が発生する。
【０００９】
図３は、ＭＯＳトランジスタのゲート長Ｌｅｆｆ、電源電圧Ｖｃｃ及びオフリーク電流Ｉｏｆｆの関係を示す。この図３に示されるように、オフリーク電流は、ゲート長が短くなり、電源電圧小さくなるに連れて大きくなる。従って、近年のＭＯＳトランジスタの微細化が進むに連れてオフリーク電流による消費電力が無視できなくなってきている。
【００１０】
多数の汎用ロジックセルが集積された汎用ロジックモジュールを用いて論理回路を構成する場合、実際に使用される汎用ロジックセルの割合は５０％程度と言われている。従って、汎用ロジックモジュールを用いて構成された論理回路では、未使用の汎用ロジックセルによって多大な電力が消費されており、改善が望まれている。
【００１１】
一方、近年は、ＡＳＩＣの動作周波数の向上も著しい。その結果、ＭＯＳトランジスタのスイッチング動作に起因して汎用ロジックモジュール内部の電源ラインにノイズが発生し、誤動作するという事態も発生している。
【００１２】
本発明は、上述した問題を解消するためになされたものであり、その目的は、論理回路として使用されない汎用ロジックセルにおけるオフリーク電流の発生を防止できる汎用ロジックモジュール及びこれを用いたＡＳＩＣを提供することにある。
【００１３】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明の第１の態様に係る汎用ロジックモジュールは、上記目的を達成するために、第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、前記汎用ロジックセルを接続するための第２配線層を形成することにより論理回路が形成される汎用ロジックモジュールであって、前記汎用ロジックセルは、電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を含むように構成されている。
【００１５】
この第１の態様に係る汎用ロジックモジュールによれば、汎用ロジックモジュールに含まれる汎用ロジックセルを構成するトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）は、第１配線層において電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続にされており、この汎用ロジックセルが例えば論理回路を構成するために使用される場合は、上記トランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）は第２配線層において電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）が配線に接続される。一方、この汎用ロジックセルが論理回路を構成するために使用されない場合は、上記トランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）は、第２配線層においても電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のままである。従って、汎用ロジックセルが論理回路を構成するために使用されない場合は、消費電力を削減できる。
【００１６】
また、本発明の第２の態様に係るＡＳＩＣは、上記と同様の目的で、第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、前記汎用ロジックセルを接続するための第２配線層を形成することにより論理回路が形成される汎用ロジックモジュールによって形成されたＡＳＩＣであって、前記論理回路の形成に使用されない汎用ロジックセルは、電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を含むように構成されている。
【００１７】
この第２の態様に係るＡＳＩＣでは、前記論理回路の形成に使用されない汎用ロジックセルに含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）の少なくとも１つの端子（Ｔ１、Ｔ４、Ｔ７）が前記第２配線層で電源電位（ＶＤＤ）又はグランド電位（ＧＮＤ）に接続されることによりオンチップキャパシタ（ＣＡＰ）が形成されるように構成できる。この構成によれば、トランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）のスイッチング動作に起因して汎用ロジックモジュール内部の電源ラインにノイズが発生し、誤動作するという事態を回避できる。
【００１８】
また、本発明の第３の態様に係るＡＳＩＣの製造方法は、上記と同様の目的で、第１配線層で一部を接続することにより汎用ロジックセルがアレイ状に配置された下地を形成し、該形成された下地の上に前記汎用ロジックセルを接続する第２配線層を形成することにより論理回路を形成することによってＡＳＩＣを製造するＡＳＩＣ製造方法であって、前記下地を形成するステップでは、前記汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）が電源電位（ＶＤＤ）位及びグランド電位（ＧＮＤ）の少なくとも１つに未接続である下地を形成し、前記論理回路を形成するステップでは、前記論理回路の形成に使用される汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）に接続し、前記論理回路の形成に使用されない汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のままにして前記論理回路を形成するように構成されている。
【００１９】
この第３の態様に係るＡＳＩＣの製造方法において、前記論理回路を形成するステップでは、更に、前記論理回路の形成に使用されない汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）の少なくとも１つの端子（Ｔ１，Ｔ４，Ｔ７）を前記第２配線層で電源電位（ＶＤＤ）又はグランド電位（ＧＮＤ）に接続することによりオンチップキャパシタ（ＣＡＰ）を形成するように構成できる。
【００２０】
また、本発明の第４の態様に係るＡＳＩＣの設計方法は、上記と同様の目的で、第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、前記汎用ロジックセルを接続するための第２配線層を形成することにより論理回路が形成される汎用ロジックモジュールによって形成されるＡＳＩＣの設計方法であって、前記第１配線層のマスクを、前記汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続にするように設計し、前記第２配線層のマスクを、前記論理回路の形成に使用される汎用ロジックセルを構成するトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）に接続し、前記論理回路の形成に使用されない汎用ロジックセルを構成するトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のままにするように設計する、ように構成されている。
【００２１】
この第４の態様に係るＡＳＩＣの設計方法において、前記第２配線層のマスクを設計するステップでは、更に、前記論理回路の形成に使用されない汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）の少なくとも１つの端子（Ｔ１，Ｔ４，Ｔ７）を電源電位（ＶＤＤ）又はグランド電位（ＧＮＤ）に接続してオンチップキャパシタ（ＣＡＰ）を形成するようなマスクを設計するように構成できる。
【００２２】
更に、本発明の第５の態様に係るＡＳＩＣの提供方法は、上記と同様の目的で、第１配線層で一部を接続することにより汎用ロジックセルがアレイ状に配置された下地であって、前記汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続にした下地の情報をユーザに提供し、該提供された情報に基づいてユーザから製作が要求された論理回路を、前記下地の上に形成される第２配線層で前記汎用ロジックセルを接続することにより形成し、ここで、前記論理回路の形成に使用される汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）に接続し、前記論理回路の形成に使用されない汎用ロジックセルの各々に含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）を電源電位（ＶＤＤ）及びグランド電位（ＧＮＤ）の少なくとも１つに未接続のままにして前記論理回路を形成して前記ユーザに提供するように構成されている。
【００２３】
この第５の態様に係るＡＳＩＣの提供方法において、前記ユーザからのオンチップキャパシタ（ＣＡＰ）の要求に応答して、前記論理回路を形成するステップでは、更に、前記論理回路の形成に使用されない汎用ロジックセルに含まれるトランジスタ（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）の少なくとも１つの端子（Ｔ１，Ｔ４，Ｔ７）を前記第２配線層で電源電位（ＶＤＤ）又はグランド電位（ＧＮＤ）に接続することによりオンチップキャパシタ（ＣＡＰ）を形成するマスクを設計するように構成できる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
【００２５】
本発明の実施の形態１に係る汎用ロジックモジュールは、半導体基板上に形成されたＭＯＳトランジスタを例えば３層から成る第１配線層で電気的に接続することにより汎用ロジックセルと呼ばれる基本回路をアレイ状に形成し、これを下地として、上記汎用ロジックセルを例えば２層から成る第２配線層で電気的に接続することにより、所望の論理回路を構成するために使用される。このような論理回路が組み込まれた汎用ロジックモジュールを用いて形成されたＩＣ（集積回路）を本明細書では「ＡＳＩＣ」と呼ぶ。なお、本発明の実施の形態１及び２では、汎用ロジックセルは、反転タイプの２入力マルチプレクサから構成されているが、これに限定されず、他の種々の論理回路を汎用ロジックセルとして用いることができる。
【００２６】
（実施の形態１）
図１は、本発明の実施の形態１に係る汎用ロジックモジュールを形成する汎用ロジックセルの構成を示す回路図である。この汎用ロジックセルは、第１配線層で接続されることにより構成された基本セルＡ、Ｂ、Ｃ、Ｄ及びＥを備えている。
【００２７】
基本セルＡ、Ｂ及びＣの各々は、ＰチャンネルＭＯＳとＮチャンネルＭＯＳとがシリーズに接続されることにより構成されている。基本セルＡ、Ｂ及びＣの各々に含まれるＰチャンネルＭＯＳ及びＮチャンネルＭＯＳは、本発明のトランジスタに対応する。
【００２８】
基本セルＡでは、ＰチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ２は未接続（図１上では「Ｎ．Ｃ．」と記載している。以下、同様）であり、ＮチャンネルＭＯＳのソースから引き出された端子Ｔ３は第１配線層又は第２配線層で接地されている。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ１は未接続である。この基本セルＡは、端子Ｔ２が第２配線層で電源ＶＤＤに接続されることによりインバータとして機能し、入力された信号を反転して出力する。
【００２９】
同様に、基本セルＢでは、ＰチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ５は未接続であり、ＮチャンネルＭＯＳのソースから引き出された端子Ｔ６は第１配線層又は第２配線層で接地されている。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ４は未接続である。この基本セルＢは、端子Ｔ５が第２配線層で電源ＶＤＤに接続されることにより、インバータとして機能し、入力された信号を反転して出力する。
【００３０】
同様に、基本セルＣでは、ＰチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ８は未接続であり、ＮチャンネルＭＯＳのソースから引き出された端子Ｔ９は第１配線層又は第２配線層で接地されている。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ７は未接続である。この基本セルＣは、端子Ｔ８が第２配線層で電源ＶＤＤに接続されることにより、インバータとして機能し、入力された信号を反転して出力する。
【００３１】
トランスファゲートＤ及びＥの各々は、ＰチャンネルＭＯＳとＮチャンネルＭＯＳとがパラレルに接続された構造、即ちソース同士及びドレイン同士が接続された構造を有し、ＰチャンネルＭＯＳのゲート及びＮチャンネルＭＯＳのゲートに供給される信号に応じて、その入力端子に供給される信号を通過させ又はその入力端子に供給される信号の通過を阻止する。以下では、ＰチャンネルＭＯＳのゲートを第１制御入力端子と呼び、ＮチャンネルＭＯＳのゲートを第２制御入力端子と呼ぶ。
【００３２】
基本セルＡの出力は、基本セルＥ（トランスファゲート）の入力端子に接続されている。この基本セルＥの出力から第２配線層に引き出された端子Ｔ１０は未接続である。また、基本セルＢの出力は、基本セルＤ（トランスファゲート）の入力端子に接続されている。この基本セルＤの出力は、上記端子Ｔ１０に接続されている。
【００３３】
また、上述した端子Ｔ７は、基本セルＤの第２制御入力端子及び基本セルＥの第１制御入力端子に接続されている。また、基本セルＣの出力は、基本セルＤの第１制御入力端子及び基本セルＥの第２制御入力端子に接続されている。
【００３４】
この汎用ロジックセルでは、基本セルＡ、Ｂ、Ｃ、Ｄ及びＥを構成するＰチャンネルＭＯＳ及びＮチャンネルＭＯＳ、並びにこれら基本セルを接続する配線は第１配線層に形成されて下地を構成している。端子Ｔ１、Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８及びＴ１０は、下地の上に形成される第２配線層で接続可能になっている。この汎用ロジックセルは、端子Ｔ１、Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８及びＴ１０を第２配線層で接続又は未接続にすることにより、種々の機能を発揮するように構成される。
【００３５】
例えば、この汎用ロジックセルの端子Ｔ２、端子Ｔ５及び端子Ｔ８が電源ＶＤＤに接続されることにより、第１段目がインバータ、第２段目がトランスファゲートで構成される反転出力タイプの２入力マルチプレクサが構成される。この場合、端子Ｔ１及び端子Ｔ４が入力端子、端子Ｔ７が選択信号入力端子、端子Ｔ１０が出力端子になる。
【００３６】
このマルチプレクサを用いれば、端子Ｔ１、Ｔ４、Ｔ７及びＴ１０の接続の仕方により種々の論理素子を構成できる。この汎用ロジックセルで構成される論理素子の幾つかの例は、本願出願人が先に出願した特願２０００−３１９２６９に記載されているので必要に応じて参照されたい。
【００３７】
また、この汎用ロジックセルの端子Ｔ２、端子Ｔ５、端子Ｔ８及び端子Ｔ１０を未接続のままにし、端子Ｔ１、端子Ｔ４及び端子Ｔ７を電源ＶＤＤに接続することにより、基本セルＡ、Ｂ及びＣの各々のＮチャンネルＭＯＳ、基本セルＤのＮチャンネルＭＯＳは、電源ＶＤＤとグランドＧＮＤとの間に配置されたデカップリングコンデンサとして機能する。
【００３８】
本発明の実施の形態１に係る汎用ロジックモジュールは、以上のように構成される汎用ロジックセルを複数集積して構成される。この汎用ロジックモジュールを用いれば、第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、汎用ロジックセルを接続するための第２配線層を形成することにより所望の機能を有する論理回路を含むＡＳＩＣを構成できる。この場合、論理回路の形成に使用されない汎用ロジックセルの基本セルを構成するＰチャンネルＭＯＳのソースは、電源ＶＤＤに接続されない。また、論理回路の形成に使用されない汎用ロジックセルの基本セルに含まれるＭＯＳのゲートを第２配線層で電源ＶＤＤに接続されることによりオンチップキャパシタが形成される。
【００３９】
この汎用ロジックモジュールを用いたＡＳＩＣを製造する場合は、第１配線層で一部を接続することにより汎用ロジックセルがアレイ状に配置された下地を形成し、この形成された下地の上に汎用ロジックセルを接続する第２配線層を形成することにより論理回路を形成する。上記下地を形成する場合は、汎用ロジックセルの各々に含まれるＰチャンネルＭＯＳのソースが電源ＶＤＤに未接続にされる。また、上記論理回路を形成する場合は、この論理回路の形成に使用される汎用ロジックセルの各々に含まれるＰチャンネルＭＯＳのソースを電源ＶＤＤに接続し、論理回路の形成に使用されない汎用ロジックセルの各々に含まれるＰチャンネルＭＯＳのソースは電源ＶＤＤに未接続のままにされる。また、論理回路を形成する場合は、更に、論理回路の形成に使用されない汎用ロジックセルの各々に含まれるＭＯＳのゲートを第２配線層で電源ＶＤＤに接続することによりオンチップキャパシタが形成される。
【００４０】
また、この汎用ロジックモジュールを用いたＡＳＩＣを設計する場合は、所望の論理回路を実現するように第２配線層の配線パターンを設計し、その配線パターンが焼き付けられたリソグラフィーマスクを用いて、３層まで配線された下地としての半導体基板上に第２配線層を形成する半導体製造工程により、所望の論理回路が形成された半導体チップが得られる。
【００４１】
この汎用ロジックモジュールを用いたＡＳＩＣは、以下の方法でユーザに提供できる。例えば、半導体メーカは、３層まで形成された半導体基板の情報をユーザに公開する。ユーザは、公開された情報に基づいて所望の論理回路を設計し、その論理回路を実現するための半導体チップの製作を半導体メーカに依頼する。半導体メーカはユーザから受け取った論理回路に基づいて２層の配線パターンを自動設計し、上述したように半導体チップを製作してユーザに提供する。
【００４２】
以上説明したように、本発明の実施の形態１に係る汎用ロジックモジュールによれば、論理回路を構成するために使用されない汎用ロジックセルの端子Ｔ２、Ｔ５及びＴ８は未接続であるので、基本セルを構成するＭＯＳトランジスタのソース−ドレイン間のオフリーク電流を略ゼロにすることができる。その結果、ＡＳＩＣの全体としての消費電力を抑えることができる。
【００４３】
例えば、図３に示すように、ゲート長Ｌｅｆｆが０．１３μｍ、電源電圧Ｖｃｃが１．５Ｖの場合は、オフリーク電流Ｉｏｆｆは５ｎＡ／μｍである。今、１０Ｍゲート（４０Ｍトランジスタ）規模のチップにおいて、ゲート幅を１．６μｍとし、５０％のゲートが論理回路を構成するために使用されないものとすると、１チップあたり「５［ｎＡ／μｍ］＊１．６［μｍ］＊（４０＊１０６［Ｔｒ］）＊０．５＝１６０［ｍＡ］」の消費電流が節減される。
【００４４】
また、上記汎用ロジックセルの端子Ｔ１、Ｔ４及びＴ７を電源ＶＤＤに接続することにより、該汎用ロジックセルの基本セルＡ、Ｂ、Ｃ及びＤの各ＮチャンネルＭＯＳがキャパシタＣＡＰとして機能し、電源ＶＤＤ及びグランドＧＮＤ間に挿入されたデカップリングコンデンサとして作用する。従って、ＭＯＳトランジスタのスイッチング動作に起因する電源ラインのノイズを抑止でき、誤動作が発生する事態を回避できる。
【００４５】
例えば、１０Ｍゲート（４０Ｍトランジスタ）規模のチップにおいて、５０％のゲートをオンチップキャパシタに使用した場合の容量は、以下の通りである。各汎用ロジックセルが１０トランジスタで構成されているので、ゲート容量を２．５ｆＦとした場合、総オンチップ容量は「２．５［ｆＦ］＊（４０＊１０６［Ｔｒ］）＊０．５＝５０［ｎＦ］」となる。
【００４６】
（実施の形態２）
図２は本発明の実施の形態２に係る汎用ロジックモジュールで使用される汎用ロジックセルの構成を示す回路図である。この汎用ロジックセルは、基本セルＡ、Ｂ、Ｃ、Ｄ及びＥから構成されている。
【００４７】
基本セルＡ、Ｂ及びＣの各々は、ＰチャンネルＭＯＳとＮチャンネルＭＯＳとがシリーズに接続されることにより構成されている。基本セルＡ、Ｂ及びＣの各々に含まれるＰチャンネルＭＯＳ及びＮチャンネルＭＯＳは本発明の素子に対応する。
【００４８】
基本セルＡでは、ＰチャンネルＭＯＳのソースから引き出された端子Ｔ２は第１配線層又は第２配線層で電源ＶＤＤに接続され。ＮチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ３は未接続である。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ１は未接続である。この基本セルＡは、端子Ｔ３がグランドＧＮＤに接続されることによりインバータとして機能し、入力された信号を反転して出力する。
【００４９】
同様に、基本セルＢでは、ＰチャンネルＭＯＳのソースから引き出された端子Ｔ５は第１配線層又は第２配線層で電源ＶＤＤに接続され。ＮチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ６は未接続である。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ４は未接続である。この基本セルＢは、端子Ｔ６がグランドＧＮＤに接続されることによりインバータとして機能し、入力された信号を反転して出力する。
【００５０】
同様に、基本セルＣでは、ＰチャンネルＭＯＳのソースから引き出された端子Ｔ８は第１配線層又は第２配線層で電源ＶＤＤに接続され。ＮチャンネルＭＯＳのソースから第２配線層に引き出された端子Ｔ９は未接続である。また、ＰチャンネルＭＯＳ及びＮチャンネルＭＯＳの各ゲートから第２配線層に引き出された端子Ｔ７は未接続である。この基本セルＣは、端子Ｔ９がグランドＧＮＤに接続されることによりインバータとして機能し、入力された信号を反転して出力する。
【００５１】
トランスファゲートＤ及びＥの各々は、実施の形態１のそれらと同じである。基本セルＡの出力は、基本セルＥ（トランスファゲート）の入力端子に接続されている。この基本セルＥの出力から第２配線層に引き出された端子Ｔ１０は未接続である。また、基本セルＢの出力は、基本セルＤ（トランスファゲート）の入力端子に接続されている。この基本セルＤの出力は、上記端子Ｔ０に接続されている。
【００５２】
また、上述した端子Ｔ７は、基本セルＤの第２制御入力端子及び基本セルＥの第１制御入力端子に接続されている。また、基本セルＣの出力は、基本セルＤの第１制御入力端子及び基本セルＥの第２制御入力端子に接続されている。
【００５３】
上記汎用ロジックセルは、基本セルＡ、Ｂ、Ｃ、Ｄ及びＥを構成するＰチャンネルＭＯＳ及びＮチャンネルＭＯＳ、並びにこれら基本セルを接続する配線は第１配線層に形成されて下地を構成している。端子Ｔ１、Ｔ３、Ｔ４、Ｔ６、Ｔ７、Ｔ９及びＴ１０は、下地の上に形成される第２配線層に設けられている。この汎用ロジックセルは、端子Ｔ１、Ｔ３、Ｔ４、Ｔ６、Ｔ７、Ｔ９及びＴ１０を第２配線層で接続又は未接続にすることにより、種々の機能を発揮するように構成される。
【００５４】
例えば、この汎用ロジックセルの端子Ｔ３、端子Ｔ６及び端子Ｔ９がグランドＧＮＤに接続されることにより、第１段目がインバータ、第２段目がトランスファゲートで構成される反転出力タイプの２入力マルチプレクサが構成される。この場合、端子Ｔ１及び端子Ｔ２が入力端子、端子Ｔ７が選択信号入力端子、端子Ｔ１０が出力端子になる。このマルチプレクサを用いれば、端子Ｔ１、Ｔ４、Ｔ７及びＴ１０の接続の仕方により種々の論理素子を構成できる。
【００５５】
また、この汎用ロジックセルの端子Ｔ３、端子Ｔ６、端子Ｔ９及び端子Ｔ１０を未接続のままにし、端子Ｔ１、端子Ｔ４及び端子Ｔ７をグランドＧＮＤに接続することにより、基本セルＡ、Ｂ及びＣの各々のＰチャンネルＭＯＳ、基本セルＥのＰチャンネルＭＯＳは、電源ＶＤＤとグランドＧＮＤとの間に配置されたデカップリングコンデンサを構成する。
【００５６】
本発明の汎用ロジックモジュールは、以上のように構成される汎用ロジックセルを複数集積して構成される。この汎用ロジックモジュールを用いれば、第２配線層で汎用ロジックモジュールの端子を接続することにより、所望の機能を有する論理回路を構成することができる。
【００５７】
この実施の形態２に係る汎用ロジックモジュールを用いたＡＳＩＣの製造、設計、提供は、上述した実施の形態１と同様にして実現できる。
【００５８】
以上説明したように、本発明の実施の形態２に係る汎用ロジックモジュールによれば、論理回路を構成するために使用されない汎用ロジックセルの端子Ｔ３、Ｔ６及びＴ９は未接続であるので、基本セルを構成するＭＯＳトランジスタのソース−ドレイン間のオフリーク電流を略ゼロにすることができる。その結果、ＡＳＩＣの全体としての消費電力を抑えることができる。
【００５９】
また、上記汎用ロジックセルの端子Ｔ１、Ｔ４及びＴ７をグランドＧＮＤに接続することにより、該汎用ロジックセルの基本セルＡ、Ｂ、Ｃ及びＤの各ＰチャンネルＭＯＳがキャパシタＣＡＰとして機能し、電源ＶＤＤ及びグランドＧＮＤ間に挿入されたデカップリングコンデンサとして作用する。従って、ＭＯＳトランジスタのスイッチング動作に起因する電源ラインのノイズを抑止でき、誤動作が発生する事態を回避できる。
【００６０】
【発明の効果】
以上詳述したように、本発明によれば、論理回路として使用されない汎用ロジックセルにおけるオフリーク電流の発生を防止できる汎用ロジックモジュール及びこれを用いたＡＳＩＣを提供できる。また、未接続で論理的に使用されない汎用ロジックセル内のトランジスタをデカップリングコンデンサとして使用することにより、チップ内部の電源ラインで発生するノイズが抑止されて安定的な動作が可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る汎用ロジックセルの構成を示す回路図である。
【図２】本発明の実施の形態２に係る汎用ロジックセルの構成を示す回路図である。
【図３】ＭＯＳトランジスタのゲート長Ｌｅｆｆ、電源電圧Ｖｃｃ及びオフリーク電流Ｉｏｆｆの関係を示す図である。
【符号の説明】
Ａ、Ｂ、Ｃ、Ｄ、Ｅ 基本セル
ＣＡＰ キャパシタ
Ｔ１〜Ｔ１０ 端子
ＶＤＤ 電源
ＧＮＤ グランド
Claims (3)
- 第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、前記汎用ロジックセルを接続するための第２配線層を形成することにより論理回路が形成される汎用ロジックモジュールによって形成されたＡＳＩＣであって、
前記論理回路の形成に使用されない汎用ロジックセルに、一端が電源電位またはグランド電位の一方に前記第１配線層で接続され、入力端が前記電源電位またはグランド電位の他方に前記第２配線層で接続された一導電型トランジスタと、一端が前記一導電型トランジスタの他端に前記第１配線層で接続され、他端が開放とされ、入力端が前記一導電型トランジスタの入力端に接続された逆導電型トランジスタとを有し、前記一導電型トランジスタにより、デカップリングコンデンサが形成されているＡＳＩＣ。 - 第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、前記汎用ロジックセルを接続するための第２配線層を形成することにより論理回路が形成される汎用ロジックモジュールによって形成されたＡＳＩＣであって、
前記論理回路の形成に使用されない汎用ロジックセルの各々に含まれる一導電型トランジスタの一端を電源電位またはグランド電位の一方に前記第１配線層で接続し、入力端を前記電源電位またはグランド電位の他方に前記第２配線層で接続し、逆導電型トランジスタの一端を前記一導電型トランジスタの他端に前記第１配線層で接続し、他端を開放とし、入力端を前記一導電型トランジスタの入力端に接続し、前記一導電型トランジスタにより、デカップリングコンデンサを形成するＡＳＩＣの製造方法。 - 第１配線層で一部が接続されることにより形成された汎用ロジックセルがアレイ状に配置された下地の上に、前記汎用ロジックセルを接続するための第２配線層を形成することにより論理回路が形成される汎用ロジックモジュールによって形成されたＡＳＩＣであって、
前記論理回路の形成に使用されない汎用ロジックセルに、一端が電源電位またはグランド電位の一方に前記第１配線層で接続され、入力端が前記電源電位またはグランド電位の他方に前記第２配線層で接続された一導電型トランジスタと、一端が前記一導電型トランジスタの他端に前記第１配線層で接続され、他端が開放とされ、入力端が前記一導電型トランジスタの入力端に接続された逆導電型トランジスタとを有し、前記一導電型トランジスタにより、デカップリングコンデンサが形成されるようにマスクを設計するＡＳＩＣの設計方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390321A JP3953313B2 (ja) | 2001-12-21 | 2001-12-21 | 汎用ロジックモジュールを用いたａｓｉｃ及びその設計・製造方法 |
| US10/325,572 US6946875B2 (en) | 2001-12-21 | 2002-12-19 | Universal logic module and ASIC using the same |
| EP02028615A EP1326344A3 (en) | 2001-12-21 | 2002-12-20 | Universal logic module and ASIC using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390321A JP3953313B2 (ja) | 2001-12-21 | 2001-12-21 | 汎用ロジックモジュールを用いたａｓｉｃ及びその設計・製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006166592A Division JP4271206B2 (ja) | 2006-06-15 | 2006-06-15 | 半導体集積回路及びその設計・製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197747A JP2003197747A (ja) | 2003-07-11 |
| JP3953313B2 true JP3953313B2 (ja) | 2007-08-08 |
Family
ID=19188366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001390321A Expired - Fee Related JP3953313B2 (ja) | 2001-12-21 | 2001-12-21 | 汎用ロジックモジュールを用いたａｓｉｃ及びその設計・製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6946875B2 (ja) |
| EP (1) | EP1326344A3 (ja) |
| JP (1) | JP3953313B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7904847B2 (en) * | 2008-02-18 | 2011-03-08 | International Business Machines Corporation | CMOS circuit leakage current calculator |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465863A (en) * | 1987-09-04 | 1989-03-13 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
| JP2786467B2 (ja) * | 1989-03-15 | 1998-08-13 | 沖電気工業株式会社 | Ｃｍｏｓ半導体集積回路 |
| US5055718A (en) * | 1990-05-11 | 1991-10-08 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
| JPH05198742A (ja) * | 1992-01-20 | 1993-08-06 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| US5684412A (en) * | 1995-08-18 | 1997-11-04 | Chip Express (Israel) Ltd. | Cell forming part of a customizable logic array |
| JPH09199608A (ja) | 1996-01-17 | 1997-07-31 | Oki Electric Ind Co Ltd | 半導体集積回路 |
| JPH1074917A (ja) | 1996-09-02 | 1998-03-17 | Matsushita Electron Corp | マスタスライス方式集積回路装置およびその配線方法 |
| JPH10107235A (ja) * | 1996-09-27 | 1998-04-24 | Hitachi Ltd | ゲートアレーｌｓｉの構成方法とこれを用いた回路装置 |
| JPH11261006A (ja) * | 1998-03-11 | 1999-09-24 | Seiko Epson Corp | 半導体装置 |
| JP3491530B2 (ja) * | 1998-07-09 | 2004-01-26 | 株式会社豊田自動織機 | 電圧駆動素子モジュール |
| JP3082852B1 (ja) | 1999-06-04 | 2000-08-28 | 株式会社半導体理工学研究センター | システムｌｓｉの製造方法及びその方法で製造されたシステムｌｓｉ |
| US6426650B1 (en) * | 1999-12-28 | 2002-07-30 | Koninklijke Philips Electronics, N.V. | Integrated circuit with metal programmable logic having enhanced reliability |
-
2001
- 2001-12-21 JP JP2001390321A patent/JP3953313B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-19 US US10/325,572 patent/US6946875B2/en not_active Expired - Lifetime
- 2002-12-20 EP EP02028615A patent/EP1326344A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197747A (ja) | 2003-07-11 |
| US20030117169A1 (en) | 2003-06-26 |
| EP1326344A2 (en) | 2003-07-09 |
| US6946875B2 (en) | 2005-09-20 |
| EP1326344A3 (en) | 2007-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016192560A (ja) | 複数のプログラマブル領域を有するゲートアレイ構造 | |
| JP2004022877A (ja) | 複数電源用スタンダードセル、自動配置配線用スタンダードセルライブラリ、電源配線方法及び半導体集積装置 | |
| US7965107B2 (en) | Base cell for engineering change order (ECO) implementation | |
| JPS6114734A (ja) | 半導体集積回路装置及びその製造方法 | |
| US8788984B2 (en) | Gate array architecture with multiple programmable regions | |
| US7131074B2 (en) | Nested voltage island architecture | |
| US5635737A (en) | Symmetrical multi-layer metal logic array with extension portions for increased gate density and a testability area | |
| JP3953313B2 (ja) | 汎用ロジックモジュールを用いたａｓｉｃ及びその設計・製造方法 | |
| JP4271206B2 (ja) | 半導体集積回路及びその設計・製造方法 | |
| US6144241A (en) | Versatile gate-array cell with interstitial transistors for compact flip-flops with set or clear | |
| JP2007173474A (ja) | ゲートアレイ | |
| US7212031B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7360178B2 (en) | Mixed-signal functions using R-cells | |
| JP3061004B2 (ja) | 半導体装置 | |
| JP3651944B2 (ja) | Ｃｍｏｓセル | |
| JPH09107070A (ja) | 半導体集積回路装置 | |
| JP3883319B2 (ja) | 待機時電流減少回路 | |
| JP4156864B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0586668B2 (ja) | ||
| JP2002009176A (ja) | Ｓｒａｍセル及びそれを内蔵した半導体集積回路 | |
| JP2001291775A (ja) | 集積回路のレイアウト設計方法 | |
| JP2852051B2 (ja) | 相補型クロックドナンド回路 | |
| JP2003007827A (ja) | 半導体集積回路装置 | |
| JPH06311022A (ja) | 半導体論理回路装置 | |
| JP2012243810A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3953313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |