JP3779279B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3779279B2 JP3779279B2 JP2003038925A JP2003038925A JP3779279B2 JP 3779279 B2 JP3779279 B2 JP 3779279B2 JP 2003038925 A JP2003038925 A JP 2003038925A JP 2003038925 A JP2003038925 A JP 2003038925A JP 3779279 B2 JP3779279 B2 JP 3779279B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- scanning signal
- image
- driving circuit
- line driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マトリクス状に配列された画素の全体又は一部を用いて複数の画像フォーマットに対応する画像を表示する機能を有する画像表示装置に備えられる走査信号線駆動回路、及び画像表示装置に関するものである。
【０００２】
【従来の技術】
従来から用いられている画像表示装置としては様々なタイプのものが有るが、ここではアクティブマトリクス型液晶表示装置を例に挙げて説明する。
【０００３】
一般に液晶表示装置は、画素や信号線等が多数形成されたアクティブ基板と、表示領域全面に透明電極やカラーフィルタ等が形成された対向基板とが所定の間隙を保って貼り合わされ、該間隙に液晶が注入された液晶セルに所望の信号を書き込んで表示を行うものである。
【０００４】
図１１は、従来のアクティブマトリクス型液晶表示装置の構成の一例を示すものである。この液晶表示装置は、図１１に示すように、画素アレイＡＲＹと、走査信号線駆動回路ＧＤと、データ信号線駆動回路ＳＤとを有している。前記画素アレイＡＲＹ内には、前記走査信号線駆動回路ＧＤに接続された複数の走査信号線ＧＬと、前記データ信号線駆動回路ＳＤに接続された複数のデータ信号線ＳＬとで囲まれた部分に、画素ＰＩＸがマトリクス状に配置されている。
【０００５】
前記各画素ＰＩＸは、図１２に示すように、電界効果トランジスタなどからなるスイッチング素子ＳＷと、画素容量（液晶容量ＣＬと、必要によって付加される補助容量ＣＳとから成る）とによって構成される。図１２において、スイッチング素子ＳＷのドレイン及びソースを介してデータ信号線ＳＬと画素容量の一方の電極とが接続され、スイッチング素子ＳＷのゲートは走査信号線ＧＬに接続され、画素容量の他方の電極は全画素に共通な共通電極線に接続されている。
【０００６】
前記データ信号線駆動回路ＳＤは、クロック信号ＣＫＳ等のタイミング信号に同期して、図示しない外部回路より入力された映像信号ＤＡＴをサンプリングし、必要に応じて増幅して各データ信号線ＳＬに書き込む。一方、前記走査信号線駆動回路ＧＤは、クロック信号ＣＫＧ等のクロック信号に同期して走査信号線ＧＬを順次選択し、画素ＰＩＸ内に設けられたスイッチング素子ＳＷの開閉を制御する。これにより、各データ信号線ＳＬに書き込まれた映像信号ＤＡＴを各画素ＰＩＸに書き込むと共に、各画素ＰＩＸに書き込まれたデータを保持する。これにより、各液晶容量ＣＬに印加される電圧に応じて液晶の透過率又は反射率が変調され、表示を行っている。
【０００７】
従来のアクティブマトリクス型液晶表示装置は、それぞれ１つの画像フォーマットに対応するものが主であった。すなわち、例えばＶＧＡ仕様の液晶表示装置における画素数は６４０×４８０個であり、ＸＧＡ仕様の液晶表示装置における画素数は１０２４×７６８個である。なお、カラー表示の場合は、この画素数はそれぞれ３倍になる。そして、表示は画素アレイＡＲＹを全て用いて行っていた。
【０００８】
ところで、近年１つの画像表示装置で複数の画像フォーマットに対応する画像表示装置の開発が行われている。つまり、１つの画像表示装置で、ＸＧＡ仕様とＶＧＡ仕様の両画像を切り替えて表示する場合や、ハイビジョン仕様とＮＴＳＣ仕様の両画像を切り替えて表示する場合等である。
【０００９】
例えば、画像表示装置がＸＧＡ仕様の画像フォーマットに対応している場合、その画素数は１０２４×７６８個であるが、この画像表示装置を用いて、縦横比１６：９のテレビ画像（画素数は１０２４×４８０個）や、ＳＶＧＡ仕様の画像フォーマット（画素数は８００×６００個）を表示しようとする場合、▲１▼外部で補間信号を生成し、補間走査を行うことにより画面全体で表示を行う方法と、▲２▼図１３の（ａ）又は（ｂ）に示すように、画面の一部を用いて本来の画素数で表示を行う方法とがある。なお、図１３の（ａ）は画像表示領域の上下に非表示領域を設けた場合であり、（ｂ）は画像表示領域の上下及び左右に非表示領域を設けた場合である。
【００１０】
前者▲１▼の場合、補間走査を行うことにより、画面内の位置によって微妙に表示パターンが変わり、特に文字表示において字体が崩れるなどの不具合が生ずる可能性がある。一方、後者▲２▼の場合、補間走査を行わないので文字表示における字体崩れなどは生じない。したがって、手法としては後者▲２▼を用いるほうが好ましい。
【００１１】
ところで、前記▲２▼の手法を用いた場合には、画面内で表示に寄与しない領域（以下、非表示領域という）が生じてしまうが、該領域には一般的に適当なパターンや黒色を表示させている。例えば、特開平６−１８９２３１号公報では、表示に寄与しない領域に木目調等の所定のパターンを有する映像を表示させる技術が開示されている。
【００１２】
【特許文献１】
特開平６−１８９２３１号公報（公開日平成０６年０７月０８日）
【００１３】
【特許文献２】
特開平９−２１２１３９号公報（公開日平成０９年０８月１５日）
【００１４】
【特許文献３】
特開平８−０４３８５２号公報（公開日平成０８年０２月１６日）
【００１５】
【発明が解決しようとする課題】
しかしながら、特開平６−１８９２３１号公報のように、非表示領域に映像を表示させる場合には、この表示のための新たなクロック信号と映像信号とを必要とするため、外部回路の構成が複雑になってしまうという問題点があった。
【００１６】
また、前記非表示領域が、表示を行っている領域の上下に存在した場合、本来の画像フォーマットの表示に必要な走査信号線よりも多くの走査信号線を所定の期間内に走査させることが必要となるため、走査信号線駆動回路のクロック信号ＣＫＧの周波数を高める、あるいは新たなクロック信号を生成する必要があり、そのために外部回路が更に複雑になってしまうという問題点があった。
【００１７】
そこで、特開平９−２１２１３９号公報には、非表示領域を黒表示とし、更にこの非表示領域が、表示領域の上下に存在した場合、前記非表示領域の走査信号線を垂直帰線期間中に一斉に動作させて前記非表示領域の画素に黒表示に対応するデータ信号を書き込む技術が開示されている。これにより、走査信号線駆動回路のクロック信号ＣＫＧの周波数を高める必要がなくなる。
【００１８】
しかしながら、特開平９−２１２１３９号公報の技術によれば、非表示領域に対応する複数の走査信号線に接続された複数のスイッチング素子ＳＷの開閉が同時に制御されるので、前記スイッチング素子ＳＷが開状態（ＯＰＥＮ）から閉状態（ＣＬＯＳＥ）、あるいは閉状態から開状態に変化する時、つまり、非表示領域に対応する複数の走査信号線の電位レベルが切り替わる時に、走査信号線駆動回路に大きな電流が流れてしまい、その影響で表示領域に対応する走査信号線の電位レベルが変動する可能性があるという新たな問題点があった。特に、前記スイッチング素子ＳＷを開状態とする電位のレベル（スイッチング素子ＳＷがｎ−ｃｈの場合、低電位電源のレベル）が変動すると、画素スイッチの保持特性が損なわれる場合があり、表示品位を著しく低下させてしまう。
【００１９】
なお、スイッチング素子ＳＷを閉状態にするとはスイッチング素子ＳＷをＯＮにすることを意味し、開状態にするとはスイッチング素子ＳＷをＯＦＦにすることを意味している。
【００２０】
本発明は上述したような問題点に鑑みてなされたものであり、比較的単純な構成により複数の画像フォーマットに対応可能であり、かつ表示品位の良好な画像表示を可能とする走査信号線駆動回路及び画像表示装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の走査信号線駆動回路は、マトリクス状に配列された複数のスイッチング素子の開閉を制御する走査信号線を駆動する走査信号線駆動回路において、走査信号線が設けられた領域のうち、複数の走査信号線を順次に駆動する領域と複数の走査信号線を同時に駆動する領域に対応して分割されるとともに、外部回路と接続される電源線が、前記複数の走査信号線を順次に駆動する領域と前記複数の走査信号線を同時に駆動する領域に対応して分割されていることを特徴としている。
【００２２】
上記の走査信号線駆動回路は、前記外部回路と接続される電源線のうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号を供給するための電源線のみが、前記複数の走査信号線を順次に駆動する領域と前記複数の走査信号線を同時に駆動する領域に対応して分離されている構成としてもよい。
【００２３】
また、本発明の画像表示装置は、マトリクス状に配列された複数の画素及びスイッチング素子と、前記スイッチング素子の開閉を制御する走査信号線と、前記各画素に前記スイッチング素子を介して選択的にデータ信号を供給するためのデータ信号線と、前記走査信号線及びデータ信号線を駆動する走査信号線駆動回路及びデータ信号線駆動回路と、前記各駆動回路に所望の信号を供給するための外部回路とを含んで構成され、前記画素の全体または一部を用いて複数の画像フォーマットに対応する画像を表示し、画素の一部を用いる画像フォーマットの場合に、前記走査信号線駆動回路が画像を表示しない非表示領域に対応する走査信号線を複数同時に走査する画像表示装置において、前記走査信号線駆動回路は、前記複数の画像フォーマットに対応して分割され、前記外部回路と前記走査信号線駆動回路とを接続する電源線は、各画像フォーマットに対応して分離されていることを特徴としている。
【００２４】
上記の画像表示装置は、前記外部回路と前記走査信号線駆動回路とを接続する電源線のうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号を供給するための電源線のみが、各画像フォーマットに対応して分離されている構成としてもよい。
【００２５】
上記の画像表示装置は、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ別個の端子を有している構成としてもよい。
【００２６】
上記の画像表示装置は、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ共通の端子を有して構成としてもよい。
【００２７】
上記の画像表示装置は、前記複数の画素、スイッチング素子、走査信号線駆動回路及びデータ信号線駆動回路が、同一基板上に形成されている構成としてもよい。
【００２８】
上記の画像表示装置は、少なくとも前記走査信号線駆動回路及びデータ信号線駆動回路を構成するトランジスタは、６００℃以下のプロセスで形成された多結晶シリコン薄膜トランジスタである構成としてもよい。
【００２９】
以下、上記構成による作用について説明する。本発明の画像表示装置においては、外部回路と走査信号線駆動回路とを接続する電源線を、各画像フォーマットに対応して分離させることによって、画素の一部を用いて表示を行う場合に、非表示領域に対応する複数の走査信号線に接続されたスイッチング素子の開閉が同時に制御されるため、前記スイッチング素子ＳＷが開状態から閉状態、あるいは閉状態から開状態に変化する時、つまり、非表示領域に対応する走査信号線の電位レベルが切り替わる時に、走査信号線駆動回路に大きな電流が流れた場合であっても、その影響で表示領域に対応する走査信号線の電位レベルが変動することがなくなり、表示不良の発生を抑えることが可能となる。
【００３０】
また、前記外部回路と前記走査信号線駆動回路とを接続する電源線のうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号を供給するための電源線のみを、各画像フォーマットに対応して分離させるようにしても良い。これは、表示領域に対応する走査信号線に入力される電位レベルのうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号の電位レベルが変動した場合、該スイッチング素子の保持特性が損なわれてしまうので、表示に与える影響が非常に大きいためである。また、これにより電源線の増加を極力抑えることが可能となる。
【００３１】
前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ別個の端子を有していても良い。この場合、各電源線に生ずる電位の変動の影響を更に低減させることが可能となる。
【００３２】
また、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ共通の端子を有していても良い。この場合、前記外部回路と前記走査信号線駆動回路との接続端子数の増加を回避することができるので、回路規模や実装コストの増加を抑えることが可能となる。
【００３３】
また、前記複数の画素、スイッチング素子、走査信号線駆動回路、及びデータ信号線駆動回路を同一基板上に形成することによって、各駆動回路の部品コストと実装コストの削減や、信頼性の向上を図ることが可能となる。
【００３４】
また、少なくとも前記走査信号線駆動回路及びデータ信号線駆動回路を構成するトランジスタを、６００℃以下のプロセスで形成された多結晶シリコン薄膜トランジスタとすることによって、ガラス等の低コスト基板上に大面積の画像表示装置を形成することが可能となる。また、充分な駆動能力を有する走査信号線駆動回路及びデータ信号線駆動回路を構成することができるので、外部回路の回路規模を抑えることが可能となる。
【００３５】
【発明の実施の形態】
〔実施の形態１〕
本発明の第１の実施形態について、図１乃至図１０を用いて説明する。本実施形態では、図１に示すように、画素アレイＡＲＹと、走査信号線駆動回路ＧＤと、データ信号線駆動回路ＳＤとが同一のガラス基板ＳＵＢ上に形成された、いわゆるドライバモノリシック構造を有するアクティブ基板と、対向電極やカラーフィルタなどが形成された対向基板（図示せず）とが所定の間隙を保って貼り合わされ、この間隙に液晶材料（図示せず）が注入され、さらに背面に照明装置（図示せず）を備えた直視型の液晶表示装置について説明する。
【００３６】
この液晶表示装置におけるアクティブ基板は、画素アレイＡＲＹ内に、走査信号線駆動回路ＧＤに接続されて行方向に配置された複数の走査信号線ＧＬと、データ信号線ＳＤに接続されて列方向に配置された複数のデータ信号線ＳＬと、走査信号線ＧＬとデータ信号線ＳＬとに囲まれた領域にマトリクス状に配置された複数の画素ＰＩＸとが形成されている。また、走査信号線駆動回路ＧＤ及びデータ信号線駆動回路ＳＤは、外部コントロール回路ＣＴＬからの信号と、外部電源回路ＶＧＥＮからの電源電位とによって駆動される。
【００３７】
前記各画素ＰＩＸは、図１２に示したように、電界効果トランジスタなどからなるスイッチング素子ＳＷと、画素容量（液晶容量ＣＬと、必要によって付加される補助容量ＣＳとから成る）とによって構成される。
【００３８】
このように、走査信号線駆動回路ＧＤとデータ信号線駆動回路ＳＤとを、画素アレイＡＲＹと同一基板上に、つまりモノリシックに形成することにより、これらを別々に構成して実装するよりも、駆動回路の製造コストや実装コストの低減を図ることができると共に、信頼性の向上を図ることもできる。
【００３９】
ドライバモノリシック構造を達成させるためには、前記走査信号線駆動回路ＧＤとデータ信号線駆動回路ＳＤとを、電子移動度の大きな多結晶シリコン薄膜トランジスタを用いて構成することが望ましい。この多結晶シリコン薄膜トランジスタの構造の一例を図２に示す。
【００４０】
図２において、１は絶縁基板、２はベースコート層、３はソース領域、４はチャネル領域、５はドレイン領域、６はゲート絶縁膜、７はゲート電極、８は層間絶縁膜、９、１０は金属配線である。前記ソース領域３、チャネル領域４、ドレイン領域５は多結晶シリコン薄膜からなっており、特にソース領域３、ドレイン領域５には不純物イオンが注入されている。
【００４１】
以下に、この多結晶薄膜トランジスタをガラス基板上に形成するときの製造プロセスを、図３を用いて簡単に説明する。なお、図３はｎ型トランジスタとｐ型トランジスタとを組み合わせて構成されるＣＭＯＳ−ＴＦＴについて説明したものである。
【００４２】
まず、図３（ａ）に示すようにガラス基板１１上に非晶質シリコン薄膜１２を堆積させ、続いて図３（ｂ）に示すように非晶質シリコン薄膜１２にエキシマレーザを照射する。このとき、前記非晶質シリコン１２は結晶化されて多結晶シリコン１３になる。なお、図３では省略しているが、前記ガラス基板１上にはガラス中のイオンの拡散を防止するためにＳｉＯ2などからなるオーバーコート層を形成しておく。
【００４３】
次に、図３（ｃ）乃至（ｅ）に示すように、前記多結晶シリコン１３を所望の形状にパターニングし、ＳｉＯ2などからなるゲート絶縁膜１４を形成し、更にトランジスタのゲート電極１５をアルミニウムなどで形成する。その後、図３（ｆ）に示すように、ｐ型トランジスタの形成領域をレジスト１６で覆った状態でｎ型トランジスタのソース及びドレイン領域に不純物としてＰ（リン）を添加し、続いて図３（ｇ）に示すように、ｎ型トランジスタの形成領域をレジスト１７で覆った状態でｐ型トランジスタのソース及びドレイン領域に不純物としてＢ（ボロン）を添加する。
【００４４】
その後、図３（ｈ）乃至（ｊ）に示すように、ＳｉＯ2またはＳｉＮXなどからなる層間絶縁膜１８を堆積してコンタクトホール１９を開口させた後、アルミニウムなどの金属配線２０を形成することにより、ＣＭＯＳ−ＴＦＴが完成する。
【００４５】
上述した製造方法によれば、プロセスの最高温度はゲート絶縁膜１４の形成時の６００℃程度であるので、例えば米国コーニング社製の１７３７ガラスなどの高耐熱性ガラスを用いることができ、安価に大面積化を実現することができる。
【００４６】
なお、画素アレイＡＲＹ内の各画素ＰＩＸに設けられる電界効果型スイッチング素子ＳＷとして、図２に示したような多結晶シリコン薄膜トランジスタを用いれば、前記走査信号線駆動回路ＧＤ及びデータ信号線駆動回路ＳＤ内のトランジスタと各画素ＰＩＸに設けられるトランジスタとをほぼ同一の工程で作製することが可能となる。
【００４７】
続いて、本実施形態の画像表示装置を用いて表示を行う場合について、以下に説明する。ここでは、画素アレイＡＲＹ全てを用いて表示する画像フォーマット（以下、第１の画像フォーマットという）と、図１３の（ａ）、（ｂ）に示したような、少なくとも画素アレイＡＲＹの上下に黒表示が行われる非表示領域を設けて、この非表示領域を除く画素アレイＡＲＹを用いて表示する画像フォーマット（以下、第２の画像フォーマットという）とを表示することができる液晶表示装置を例に挙げて、前記第２の画像フォーマットを表示させる場合について説明する。
【００４８】
表示領域の左右に黒表示領域（非表示領域）が存在する場合、この黒表示領域に関しては、例えば黒表示データを書き込むための専用の回路を用いることにより、本来の画像データの書き込みと同時に黒表示データをデータ信号線ＳＬに書き込むことが可能である。そして、走査信号線ＧＬをアクティブにすることにより、データ信号線ＳＬに書き込まれた黒表示データと画像データとを、それぞれ対応する画素に書き込むことができる。なお、黒表示データを書き込むための専用の回路は、一定レベルの電位を供給するだけの回路で良いため単純な構成で形成することができ、回路構成の複雑化を招くことはない。
【００４９】
一方、表示領域の上下の黒表示領域（非表示領域）に関しては、全てのデータ信号線ＳＬに黒表示データを書き込む必要があり、本来の画像データと同時に書き込むことができないので、垂直帰線期間を用いて黒表示データを書き込む。また、表示領域の上下の黒表示領域（非表示領域）に対応する走査信号線ＧＬの数が多い場合は、垂直帰線期間中にこれら全てを順次走査することが不可能である。例えば、第１の画像フォーマットがＸＧＡフォーマット（画素数１０２４×７６８）であり、第２の画像フォーマットがワイドテレビ画像（画素数１０２４×４８０）である場合、前記非表示領域に対応する走査信号線ＧＬの数は２８８本であり、これら全てを垂直帰線期間中に順次走査することは不可能である。したがって、前記垂直帰線期間中に前記非表示領域に対応する走査信号線ＧＬを複数同時に走査して黒表示データを書き込む。
【００５０】
このときの走査信号線ＧＬの信号波形を図４及び図５に示す。ここでは例として、走査信号線ＧＬが全部でｋ本であり、ｉ行目〜ｊ−１行目の走査信号線ＧＬｉ〜ＧＬｊ−１が第２の画像フォーマットの表示領域に対応する場合を示している。
【００５１】
図４においては、画像表示期間（映像信号ＤＡＴが出力されている期間）中には走査信号線ＧＬｉ〜ＧＬｊ−１が順次走査されており、垂直帰線期間中には非表示領域に対応する走査信号線ＧＬ１〜ＧＬｉ−１及びＧＬｊ〜ＧＬｋが同時に閉状態となっている。また、図５においては、垂直帰線期間を２つの期間に分割しており、垂直帰線期間の前半で画像表示領域の上側の非表示領域に対応する走査信号線ＧＬ１〜ＧＬｉ−１を同時に閉状態とし、垂直帰線期間の後半で画像表示領域の下側の非表示領域に対応する走査信号線ＧＬｊ〜ＧＬｋを同時に閉状態としている。
【００５２】
そして、前記垂直帰線期間中に映像信号ＤＡＴを黒表示データとすることにより、表示領域の上下の非表示領域に黒表示データを書き込むことが可能となる。
【００５３】
図４のように動作させた場合、非表示領域の全領域を一種類のタイミング信号で制御することができ、回路構成を簡単にすることができる。また、図５にように動作させた場合、非表示領域を２分割してタイミングをずらしているため、非表示領域に対応する走査信号線の電位レベルを切り替える時に生ずる電位変動のピークを抑えることができ、電源を供給する外部電源回路ＶＧＥＮの供給能力を小さくして回路規模の縮小や消費電力の低減を図ることができる。
【００５４】
次に、走査信号線駆動回路ＧＤの構成について、以下に詳細に説明する。本実施形態の液晶表示装置に用いられる走査信号線駆動回路ＧＤは、上述したような表示を可能とするため、図６の（ａ）、（ｂ）に示されるように３つの走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３に分けられている。そして、第１の画像フォーマットは全ての走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３に対応する領域を用いて表示され、第２の画像フォーマットは中央の走査信号線駆動回路ＧＤ２のみに対応する領域を用いて表示される。
【００５５】
図６の（ａ）は、外部電源回路ＶＧＥＮと各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３とを接続する電源線のうち、走査信号線駆動回路ＧＤ１及びＧＤ３を駆動させる電源電位ＶＧＬ１、ＶＧＨ１を入力するための電源線と、走査信号線駆動回路ＧＤ２を駆動させる電源電位ＶＧＬ２、ＶＧＨ２を入力するための電源線とを別々に設けたものである。また、図６の（ｂ）は、各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３を駆動させる各電源電位ＶＧＬ１、ＶＧＬ２、ＶＧＬ３、ＶＧＨ１、ＶＧＨ２、ＶＧＨ３を入力するための電源線を別々に設けたものである。
【００５６】
このような構成とすることにより、ある走査信号線駆動回路に大きな電流が流れた場合であっても、それが他の走査信号線駆動回路の電位に影響を与えないので表示不良の発生を抑えることができる。つまり、第２の画像フォーマットを表示させる場合、垂直帰線期間中に非表示領域に対応する複数の走査信号線ＧＬの電位レベルが同時に切り替わる時に、走査信号線駆動回路ＧＤ１、ＧＤ３に大きな電流が流れ、該駆動回路内に電位変動が生じたとしても、上述したように電源線を分離することにより、この電位変動が表示領域に対応する走査信号線駆動回路ＧＤ２の電位に影響を与えることがない。したがって、表示領域に対応する走査信号線駆動回路ＧＤ２に接続された走査信号線の電位が乱されることがなくなり、良好な画像表示を得ることが可能となる。
【００５７】
なお、上述した電位変動の影響を抑える効果をより小さくするためには、図７に示すように、前記分離された電源線がそれぞれ別個の端子を持つように形成すれば良い。
【００５８】
一方、端子数の増加やそれに伴う実装コストの増加、あるいは回路規模の増加を防ぐためには、図８に示すように、前記分離された電源線がそれぞれ共通の端子を持つように形成すれば良い。
【００５９】
〔実施の形態２〕
以下、本発明の第２の実施形態について説明する。本実施形態における走査信号線駆動回路ＧＤの構成を図９に示す。
【００６０】
図９に示されるように、本実施形態における走査信号線駆動回路ＧＤは、３つの走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３に分けられている点は実施形態１と同じであるが、各画素ＰＩＸ内に設けられているスイッチング素子ＳＷを開状態にさせる電源電位ＶＧＬを入力するための電源線のみが別々に設けられており、前記スイッチング素子ＳＷを閉状態にさせる電源電位ＶＧＨを入力するための電源線は共通となっている点が実施形態１と異なっている。
【００６１】
このような構成において、第２の画像フォーマットを表示する場合には、実施形態１で示したように、図４又は図５に示す駆動波形に基づいて各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３を動作させる。
【００６２】
この場合、垂直帰線期間中に非表示領域に対応する複数の走査信号線ＧＬが同時に閉状態から開状態に変化する時、走査信号線駆動回路ＧＤ１、ＧＤ３に大きな電流が流れて、スイッチング素子ＳＷを開状態とする電源線に電位変動が生ずる。また、非表示領域に対応する複数の走査信号線ＧＬが同時に開状態から閉状態に変化する時は、スイッチング素子ＳＷを閉状態とする電源線電位変動が生ずる。
【００６３】
垂直帰線期間中に表示領域に対応する走査信号線駆動回路ＧＤ２に接続される走査信号線にはスイッチング素子ＳＷを開状態とする電位（スイッチング素子ＳＷとして用いる画素トランジスタがｎ−ｃｈの場合は低電位）が印加されているので、スイッチング素子ＳＷを開状態とする電源線に電位変動が生じた場合に、このスイッチング素子ＳＷにリーク電流が生じてしまい、該スイッチング素子ＳＷの保持特性が損なわれて表示品位を大きく低下させることになる。
【００６４】
したがって、外部電源回路ＶＧＥＮと各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３とを接続する電源線のうち、各画素ＰＩＸ内に設けられているスイッチング素子ＳＷを開状態にさせる電源電位ＶＧＬを入力するための電源線のみを別々に設けておけば良い。このような構成とすることにより、電源線の増加が抑えられるので回路規模の増加を抑えることができる。
【００６５】
なお、本実施形態においても、上述した実施形態１と同様に、スイッチング素子ＳＷを開状態にするための電源電位ＶＧＬを入力するための電源線を、走査信号線駆動回路ＧＤ１とＧＤ３とでさらに分離しても良い。また、これらの分離された電源線の端子は、実施形態１と同様に共通にして設けても分離して設けても良い。
【００６６】
なお、上述した実施形態１及び実施形態２で説明した画像表示装置は、透過型に限らず反射型として用いることも可能である。さらに、直視型に限らず投射型として用いることも可能である。に、本発明の画像表示装置を投射型に適用した場合の光学系を含めたシステム構成を示す。図１０において、２１は光源、２２は特定の波長の光を反射し、その他の光を透過させるダイクロイックミラー、２３は反射ミラー、２４Ｒ、２４Ｇ、２４Ｂはそれぞれ赤色、緑色、青色の表示に対応した３枚の液晶表示パネル、２５は投射レンズ、２６はスクリーンである。
【００６７】
このような投射型の画像表示装置においては、複数の画像フォーマットを切り替えて表示させる場合に、非表示領域を黒表示として投射倍率を適宜変化させることによって、非表示領域を画面内からなくすことができ、違和感の無い表示を得ることができる。なお、投射型としては、フロント投射型、リア投射型のどちらにも適用することができる。
【００６８】
【発明の効果】
以上説明したように、本発明の画像表示装置においては、外部回路と走査信号線駆動回路とを接続する電源線を、各画像フォーマットに対応して分離させることによって、画素の一部を用いて表示を行う場合に、非表示領域に対応する複数の走査信号線に接続されたスイッチング素子の開閉が同時に制御されるため、前記スイッチング素子ＳＷが開状態から閉状態、あるいは閉状態から開状態に変化する時、つまり、非表示領域に対応する走査信号線の電位レベルが切り替わる時に、走査信号線駆動回路に大きな電流が流れた場合であっても、その影響で表示領域に対応する走査信号線の電位レベルが変動することがなくなり、表示不良の発生を抑えることができるという効果を奏する。
【００６９】
また、前記外部回路と前記走査信号線駆動回路とを接続する電源線のうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号を供給するための電源線のみを、各画像フォーマットに対応して分離させることにより、電源線の増加を極力抑えることができ、回路規模の増加を抑えることができるという効果を奏する。
【００７０】
また、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ別個の端子を有していることにより、各電源線に生ずる電位の変動の影響を最小限に低減させることができるという効果を奏する。
【００７１】
また、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ共通の端子を有していることにより、前記外部回路と前記走査信号線駆動回路との接続端子数の増加を回避することができるので、回路規模や実装コストの増加を抑えることができるという効果を奏する。
【００７２】
また、前記複数の画素、スイッチング素子、走査信号線駆動回路、及びデータ信号線駆動回路を同一基板上に形成することによって、各駆動回路の部品コストと実装コストの削減や、信頼性の向上を図ることができるという効果を奏する。
【００７３】
また、少なくとも前記走査信号線駆動回路及びデータ信号線駆動回路を構成するトランジスタを、６００℃以下のプロセスで形成された多結晶シリコン薄膜トランジスタとすることによって、ガラス等の低コスト基板上に大面積の画像表示装置を形成することができるという効果を奏する。また、充分な駆動能力を有する走査信号線駆動回路及びデータ信号線駆動回路を構成することができるので、外部回路の回路規模を抑えることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の画像表示装置の構成図である。
【図２】本発明の画像表示装置に用いられる多結晶シリコン薄膜トランジスタの断面構成図である。
【図３】図２に示す多結晶シリコン薄膜トランジスタの製造工程を示す断面フロー図である。
【図４】本発明の画像表示装置を駆動させるときの駆動波形の一例を示す図である。
【図５】本発明の画像表示装置を駆動させるときの駆動波形の他の例を示す図である。
【図６】本発明の実施形態１における走査信号線駆動回路の構成及びこれらに接続される電源線の構成を示す図であって、図６（ａ）は、外部電源回路ＶＧＥＮと各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３とを接続する電源線のうち、走査信号線駆動回路ＧＤ１及びＧＤ３を駆動させる電源電位ＶＧＬ１、ＶＧＨ１を入力するための電源線と、走査信号線駆動回路ＧＤ２を駆動させる電源電位ＶＧＬ２、ＶＧＨ２を入力するための電源線とを別々に設けた場合を示すもの、図６（ｂ）は、各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３を駆動させる各電源電位ＶＧＬ１、ＶＧＬ２、ＶＧＬ３、ＶＧＨ１、ＶＧＨ２、ＶＧＨ３を入力するための電源線を別々に設けた場合を示すものである。
【図７】図６の（ａ）に示した電源線の端子構造を示す図である。
【図８】図６の（ａ）に示した電源線の他の端子構造を示す図である。
【図９】本発明の実施形態２における走査信号線駆動回路の構成及びこれらに接続される電源線の構成を示す図である。
【図１０】本発明の画像表示装置を投射型表示装置に適用させたときの構成図である。
【図１１】従来のアクティブマトリクス型液晶表示装置の構成例を示す図である。
【図１２】図１１における画素ＰＩＸの詳細図である。
【図１３】一部の画素を用いて表示を行う場合の表示例を示した図であって、図１３（ａ）は画像表示領域の上下に非表示領域を設けた場合であり、図１３（ｂ）は画像表示領域の上下及び左右に非表示領域を設けた場合である。
【符号の説明】
１ 絶縁基板
２ ベースコート層
３ ソース領域
４ チャネル領域
５ ドレイン領域
６ ゲート絶縁膜
７ ゲート電極
８ 層間絶縁層
９ 金属配線
１０ 金属配線
ＡＲＹ 画素アレイ
ＧＤ 走査信号線駆動回路
ＧＬ 走査信号線
ＳＤ データ信号線駆動回路
ＳＬ データ信号線
ＰＩＸ 画素
ＣＴＬ 外部コントロール回路
ＶＧＥＮ 外部電源回路
ＳＷ スイッチング素子
ＣＬ 液晶容量
ＣＳ 補助容量
ＶＧＬ 走査信号線駆動回路を駆動させるための電源電位
ＶＧＨ 走査信号線駆動回路を駆動させるための電源電位
【発明の属する技術分野】
本発明は、マトリクス状に配列された画素の全体又は一部を用いて複数の画像フォーマットに対応する画像を表示する機能を有する画像表示装置に備えられる走査信号線駆動回路、及び画像表示装置に関するものである。
【０００２】
【従来の技術】
従来から用いられている画像表示装置としては様々なタイプのものが有るが、ここではアクティブマトリクス型液晶表示装置を例に挙げて説明する。
【０００３】
一般に液晶表示装置は、画素や信号線等が多数形成されたアクティブ基板と、表示領域全面に透明電極やカラーフィルタ等が形成された対向基板とが所定の間隙を保って貼り合わされ、該間隙に液晶が注入された液晶セルに所望の信号を書き込んで表示を行うものである。
【０００４】
図１１は、従来のアクティブマトリクス型液晶表示装置の構成の一例を示すものである。この液晶表示装置は、図１１に示すように、画素アレイＡＲＹと、走査信号線駆動回路ＧＤと、データ信号線駆動回路ＳＤとを有している。前記画素アレイＡＲＹ内には、前記走査信号線駆動回路ＧＤに接続された複数の走査信号線ＧＬと、前記データ信号線駆動回路ＳＤに接続された複数のデータ信号線ＳＬとで囲まれた部分に、画素ＰＩＸがマトリクス状に配置されている。
【０００５】
前記各画素ＰＩＸは、図１２に示すように、電界効果トランジスタなどからなるスイッチング素子ＳＷと、画素容量（液晶容量ＣＬと、必要によって付加される補助容量ＣＳとから成る）とによって構成される。図１２において、スイッチング素子ＳＷのドレイン及びソースを介してデータ信号線ＳＬと画素容量の一方の電極とが接続され、スイッチング素子ＳＷのゲートは走査信号線ＧＬに接続され、画素容量の他方の電極は全画素に共通な共通電極線に接続されている。
【０００６】
前記データ信号線駆動回路ＳＤは、クロック信号ＣＫＳ等のタイミング信号に同期して、図示しない外部回路より入力された映像信号ＤＡＴをサンプリングし、必要に応じて増幅して各データ信号線ＳＬに書き込む。一方、前記走査信号線駆動回路ＧＤは、クロック信号ＣＫＧ等のクロック信号に同期して走査信号線ＧＬを順次選択し、画素ＰＩＸ内に設けられたスイッチング素子ＳＷの開閉を制御する。これにより、各データ信号線ＳＬに書き込まれた映像信号ＤＡＴを各画素ＰＩＸに書き込むと共に、各画素ＰＩＸに書き込まれたデータを保持する。これにより、各液晶容量ＣＬに印加される電圧に応じて液晶の透過率又は反射率が変調され、表示を行っている。
【０００７】
従来のアクティブマトリクス型液晶表示装置は、それぞれ１つの画像フォーマットに対応するものが主であった。すなわち、例えばＶＧＡ仕様の液晶表示装置における画素数は６４０×４８０個であり、ＸＧＡ仕様の液晶表示装置における画素数は１０２４×７６８個である。なお、カラー表示の場合は、この画素数はそれぞれ３倍になる。そして、表示は画素アレイＡＲＹを全て用いて行っていた。
【０００８】
ところで、近年１つの画像表示装置で複数の画像フォーマットに対応する画像表示装置の開発が行われている。つまり、１つの画像表示装置で、ＸＧＡ仕様とＶＧＡ仕様の両画像を切り替えて表示する場合や、ハイビジョン仕様とＮＴＳＣ仕様の両画像を切り替えて表示する場合等である。
【０００９】
例えば、画像表示装置がＸＧＡ仕様の画像フォーマットに対応している場合、その画素数は１０２４×７６８個であるが、この画像表示装置を用いて、縦横比１６：９のテレビ画像（画素数は１０２４×４８０個）や、ＳＶＧＡ仕様の画像フォーマット（画素数は８００×６００個）を表示しようとする場合、▲１▼外部で補間信号を生成し、補間走査を行うことにより画面全体で表示を行う方法と、▲２▼図１３の（ａ）又は（ｂ）に示すように、画面の一部を用いて本来の画素数で表示を行う方法とがある。なお、図１３の（ａ）は画像表示領域の上下に非表示領域を設けた場合であり、（ｂ）は画像表示領域の上下及び左右に非表示領域を設けた場合である。
【００１０】
前者▲１▼の場合、補間走査を行うことにより、画面内の位置によって微妙に表示パターンが変わり、特に文字表示において字体が崩れるなどの不具合が生ずる可能性がある。一方、後者▲２▼の場合、補間走査を行わないので文字表示における字体崩れなどは生じない。したがって、手法としては後者▲２▼を用いるほうが好ましい。
【００１１】
ところで、前記▲２▼の手法を用いた場合には、画面内で表示に寄与しない領域（以下、非表示領域という）が生じてしまうが、該領域には一般的に適当なパターンや黒色を表示させている。例えば、特開平６−１８９２３１号公報では、表示に寄与しない領域に木目調等の所定のパターンを有する映像を表示させる技術が開示されている。
【００１２】
【特許文献１】
特開平６−１８９２３１号公報（公開日平成０６年０７月０８日）
【００１３】
【特許文献２】
特開平９−２１２１３９号公報（公開日平成０９年０８月１５日）
【００１４】
【特許文献３】
特開平８−０４３８５２号公報（公開日平成０８年０２月１６日）
【００１５】
【発明が解決しようとする課題】
しかしながら、特開平６−１８９２３１号公報のように、非表示領域に映像を表示させる場合には、この表示のための新たなクロック信号と映像信号とを必要とするため、外部回路の構成が複雑になってしまうという問題点があった。
【００１６】
また、前記非表示領域が、表示を行っている領域の上下に存在した場合、本来の画像フォーマットの表示に必要な走査信号線よりも多くの走査信号線を所定の期間内に走査させることが必要となるため、走査信号線駆動回路のクロック信号ＣＫＧの周波数を高める、あるいは新たなクロック信号を生成する必要があり、そのために外部回路が更に複雑になってしまうという問題点があった。
【００１７】
そこで、特開平９−２１２１３９号公報には、非表示領域を黒表示とし、更にこの非表示領域が、表示領域の上下に存在した場合、前記非表示領域の走査信号線を垂直帰線期間中に一斉に動作させて前記非表示領域の画素に黒表示に対応するデータ信号を書き込む技術が開示されている。これにより、走査信号線駆動回路のクロック信号ＣＫＧの周波数を高める必要がなくなる。
【００１８】
しかしながら、特開平９−２１２１３９号公報の技術によれば、非表示領域に対応する複数の走査信号線に接続された複数のスイッチング素子ＳＷの開閉が同時に制御されるので、前記スイッチング素子ＳＷが開状態（ＯＰＥＮ）から閉状態（ＣＬＯＳＥ）、あるいは閉状態から開状態に変化する時、つまり、非表示領域に対応する複数の走査信号線の電位レベルが切り替わる時に、走査信号線駆動回路に大きな電流が流れてしまい、その影響で表示領域に対応する走査信号線の電位レベルが変動する可能性があるという新たな問題点があった。特に、前記スイッチング素子ＳＷを開状態とする電位のレベル（スイッチング素子ＳＷがｎ−ｃｈの場合、低電位電源のレベル）が変動すると、画素スイッチの保持特性が損なわれる場合があり、表示品位を著しく低下させてしまう。
【００１９】
なお、スイッチング素子ＳＷを閉状態にするとはスイッチング素子ＳＷをＯＮにすることを意味し、開状態にするとはスイッチング素子ＳＷをＯＦＦにすることを意味している。
【００２０】
本発明は上述したような問題点に鑑みてなされたものであり、比較的単純な構成により複数の画像フォーマットに対応可能であり、かつ表示品位の良好な画像表示を可能とする走査信号線駆動回路及び画像表示装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の走査信号線駆動回路は、マトリクス状に配列された複数のスイッチング素子の開閉を制御する走査信号線を駆動する走査信号線駆動回路において、走査信号線が設けられた領域のうち、複数の走査信号線を順次に駆動する領域と複数の走査信号線を同時に駆動する領域に対応して分割されるとともに、外部回路と接続される電源線が、前記複数の走査信号線を順次に駆動する領域と前記複数の走査信号線を同時に駆動する領域に対応して分割されていることを特徴としている。
【００２２】
上記の走査信号線駆動回路は、前記外部回路と接続される電源線のうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号を供給するための電源線のみが、前記複数の走査信号線を順次に駆動する領域と前記複数の走査信号線を同時に駆動する領域に対応して分離されている構成としてもよい。
【００２３】
また、本発明の画像表示装置は、マトリクス状に配列された複数の画素及びスイッチング素子と、前記スイッチング素子の開閉を制御する走査信号線と、前記各画素に前記スイッチング素子を介して選択的にデータ信号を供給するためのデータ信号線と、前記走査信号線及びデータ信号線を駆動する走査信号線駆動回路及びデータ信号線駆動回路と、前記各駆動回路に所望の信号を供給するための外部回路とを含んで構成され、前記画素の全体または一部を用いて複数の画像フォーマットに対応する画像を表示し、画素の一部を用いる画像フォーマットの場合に、前記走査信号線駆動回路が画像を表示しない非表示領域に対応する走査信号線を複数同時に走査する画像表示装置において、前記走査信号線駆動回路は、前記複数の画像フォーマットに対応して分割され、前記外部回路と前記走査信号線駆動回路とを接続する電源線は、各画像フォーマットに対応して分離されていることを特徴としている。
【００２４】
上記の画像表示装置は、前記外部回路と前記走査信号線駆動回路とを接続する電源線のうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号を供給するための電源線のみが、各画像フォーマットに対応して分離されている構成としてもよい。
【００２５】
上記の画像表示装置は、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ別個の端子を有している構成としてもよい。
【００２６】
上記の画像表示装置は、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ共通の端子を有して構成としてもよい。
【００２７】
上記の画像表示装置は、前記複数の画素、スイッチング素子、走査信号線駆動回路及びデータ信号線駆動回路が、同一基板上に形成されている構成としてもよい。
【００２８】
上記の画像表示装置は、少なくとも前記走査信号線駆動回路及びデータ信号線駆動回路を構成するトランジスタは、６００℃以下のプロセスで形成された多結晶シリコン薄膜トランジスタである構成としてもよい。
【００２９】
以下、上記構成による作用について説明する。本発明の画像表示装置においては、外部回路と走査信号線駆動回路とを接続する電源線を、各画像フォーマットに対応して分離させることによって、画素の一部を用いて表示を行う場合に、非表示領域に対応する複数の走査信号線に接続されたスイッチング素子の開閉が同時に制御されるため、前記スイッチング素子ＳＷが開状態から閉状態、あるいは閉状態から開状態に変化する時、つまり、非表示領域に対応する走査信号線の電位レベルが切り替わる時に、走査信号線駆動回路に大きな電流が流れた場合であっても、その影響で表示領域に対応する走査信号線の電位レベルが変動することがなくなり、表示不良の発生を抑えることが可能となる。
【００３０】
また、前記外部回路と前記走査信号線駆動回路とを接続する電源線のうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号を供給するための電源線のみを、各画像フォーマットに対応して分離させるようにしても良い。これは、表示領域に対応する走査信号線に入力される電位レベルのうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号の電位レベルが変動した場合、該スイッチング素子の保持特性が損なわれてしまうので、表示に与える影響が非常に大きいためである。また、これにより電源線の増加を極力抑えることが可能となる。
【００３１】
前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ別個の端子を有していても良い。この場合、各電源線に生ずる電位の変動の影響を更に低減させることが可能となる。
【００３２】
また、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ共通の端子を有していても良い。この場合、前記外部回路と前記走査信号線駆動回路との接続端子数の増加を回避することができるので、回路規模や実装コストの増加を抑えることが可能となる。
【００３３】
また、前記複数の画素、スイッチング素子、走査信号線駆動回路、及びデータ信号線駆動回路を同一基板上に形成することによって、各駆動回路の部品コストと実装コストの削減や、信頼性の向上を図ることが可能となる。
【００３４】
また、少なくとも前記走査信号線駆動回路及びデータ信号線駆動回路を構成するトランジスタを、６００℃以下のプロセスで形成された多結晶シリコン薄膜トランジスタとすることによって、ガラス等の低コスト基板上に大面積の画像表示装置を形成することが可能となる。また、充分な駆動能力を有する走査信号線駆動回路及びデータ信号線駆動回路を構成することができるので、外部回路の回路規模を抑えることが可能となる。
【００３５】
【発明の実施の形態】
〔実施の形態１〕
本発明の第１の実施形態について、図１乃至図１０を用いて説明する。本実施形態では、図１に示すように、画素アレイＡＲＹと、走査信号線駆動回路ＧＤと、データ信号線駆動回路ＳＤとが同一のガラス基板ＳＵＢ上に形成された、いわゆるドライバモノリシック構造を有するアクティブ基板と、対向電極やカラーフィルタなどが形成された対向基板（図示せず）とが所定の間隙を保って貼り合わされ、この間隙に液晶材料（図示せず）が注入され、さらに背面に照明装置（図示せず）を備えた直視型の液晶表示装置について説明する。
【００３６】
この液晶表示装置におけるアクティブ基板は、画素アレイＡＲＹ内に、走査信号線駆動回路ＧＤに接続されて行方向に配置された複数の走査信号線ＧＬと、データ信号線ＳＤに接続されて列方向に配置された複数のデータ信号線ＳＬと、走査信号線ＧＬとデータ信号線ＳＬとに囲まれた領域にマトリクス状に配置された複数の画素ＰＩＸとが形成されている。また、走査信号線駆動回路ＧＤ及びデータ信号線駆動回路ＳＤは、外部コントロール回路ＣＴＬからの信号と、外部電源回路ＶＧＥＮからの電源電位とによって駆動される。
【００３７】
前記各画素ＰＩＸは、図１２に示したように、電界効果トランジスタなどからなるスイッチング素子ＳＷと、画素容量（液晶容量ＣＬと、必要によって付加される補助容量ＣＳとから成る）とによって構成される。
【００３８】
このように、走査信号線駆動回路ＧＤとデータ信号線駆動回路ＳＤとを、画素アレイＡＲＹと同一基板上に、つまりモノリシックに形成することにより、これらを別々に構成して実装するよりも、駆動回路の製造コストや実装コストの低減を図ることができると共に、信頼性の向上を図ることもできる。
【００３９】
ドライバモノリシック構造を達成させるためには、前記走査信号線駆動回路ＧＤとデータ信号線駆動回路ＳＤとを、電子移動度の大きな多結晶シリコン薄膜トランジスタを用いて構成することが望ましい。この多結晶シリコン薄膜トランジスタの構造の一例を図２に示す。
【００４０】
図２において、１は絶縁基板、２はベースコート層、３はソース領域、４はチャネル領域、５はドレイン領域、６はゲート絶縁膜、７はゲート電極、８は層間絶縁膜、９、１０は金属配線である。前記ソース領域３、チャネル領域４、ドレイン領域５は多結晶シリコン薄膜からなっており、特にソース領域３、ドレイン領域５には不純物イオンが注入されている。
【００４１】
以下に、この多結晶薄膜トランジスタをガラス基板上に形成するときの製造プロセスを、図３を用いて簡単に説明する。なお、図３はｎ型トランジスタとｐ型トランジスタとを組み合わせて構成されるＣＭＯＳ−ＴＦＴについて説明したものである。
【００４２】
まず、図３（ａ）に示すようにガラス基板１１上に非晶質シリコン薄膜１２を堆積させ、続いて図３（ｂ）に示すように非晶質シリコン薄膜１２にエキシマレーザを照射する。このとき、前記非晶質シリコン１２は結晶化されて多結晶シリコン１３になる。なお、図３では省略しているが、前記ガラス基板１上にはガラス中のイオンの拡散を防止するためにＳｉＯ2などからなるオーバーコート層を形成しておく。
【００４３】
次に、図３（ｃ）乃至（ｅ）に示すように、前記多結晶シリコン１３を所望の形状にパターニングし、ＳｉＯ2などからなるゲート絶縁膜１４を形成し、更にトランジスタのゲート電極１５をアルミニウムなどで形成する。その後、図３（ｆ）に示すように、ｐ型トランジスタの形成領域をレジスト１６で覆った状態でｎ型トランジスタのソース及びドレイン領域に不純物としてＰ（リン）を添加し、続いて図３（ｇ）に示すように、ｎ型トランジスタの形成領域をレジスト１７で覆った状態でｐ型トランジスタのソース及びドレイン領域に不純物としてＢ（ボロン）を添加する。
【００４４】
その後、図３（ｈ）乃至（ｊ）に示すように、ＳｉＯ2またはＳｉＮXなどからなる層間絶縁膜１８を堆積してコンタクトホール１９を開口させた後、アルミニウムなどの金属配線２０を形成することにより、ＣＭＯＳ−ＴＦＴが完成する。
【００４５】
上述した製造方法によれば、プロセスの最高温度はゲート絶縁膜１４の形成時の６００℃程度であるので、例えば米国コーニング社製の１７３７ガラスなどの高耐熱性ガラスを用いることができ、安価に大面積化を実現することができる。
【００４６】
なお、画素アレイＡＲＹ内の各画素ＰＩＸに設けられる電界効果型スイッチング素子ＳＷとして、図２に示したような多結晶シリコン薄膜トランジスタを用いれば、前記走査信号線駆動回路ＧＤ及びデータ信号線駆動回路ＳＤ内のトランジスタと各画素ＰＩＸに設けられるトランジスタとをほぼ同一の工程で作製することが可能となる。
【００４７】
続いて、本実施形態の画像表示装置を用いて表示を行う場合について、以下に説明する。ここでは、画素アレイＡＲＹ全てを用いて表示する画像フォーマット（以下、第１の画像フォーマットという）と、図１３の（ａ）、（ｂ）に示したような、少なくとも画素アレイＡＲＹの上下に黒表示が行われる非表示領域を設けて、この非表示領域を除く画素アレイＡＲＹを用いて表示する画像フォーマット（以下、第２の画像フォーマットという）とを表示することができる液晶表示装置を例に挙げて、前記第２の画像フォーマットを表示させる場合について説明する。
【００４８】
表示領域の左右に黒表示領域（非表示領域）が存在する場合、この黒表示領域に関しては、例えば黒表示データを書き込むための専用の回路を用いることにより、本来の画像データの書き込みと同時に黒表示データをデータ信号線ＳＬに書き込むことが可能である。そして、走査信号線ＧＬをアクティブにすることにより、データ信号線ＳＬに書き込まれた黒表示データと画像データとを、それぞれ対応する画素に書き込むことができる。なお、黒表示データを書き込むための専用の回路は、一定レベルの電位を供給するだけの回路で良いため単純な構成で形成することができ、回路構成の複雑化を招くことはない。
【００４９】
一方、表示領域の上下の黒表示領域（非表示領域）に関しては、全てのデータ信号線ＳＬに黒表示データを書き込む必要があり、本来の画像データと同時に書き込むことができないので、垂直帰線期間を用いて黒表示データを書き込む。また、表示領域の上下の黒表示領域（非表示領域）に対応する走査信号線ＧＬの数が多い場合は、垂直帰線期間中にこれら全てを順次走査することが不可能である。例えば、第１の画像フォーマットがＸＧＡフォーマット（画素数１０２４×７６８）であり、第２の画像フォーマットがワイドテレビ画像（画素数１０２４×４８０）である場合、前記非表示領域に対応する走査信号線ＧＬの数は２８８本であり、これら全てを垂直帰線期間中に順次走査することは不可能である。したがって、前記垂直帰線期間中に前記非表示領域に対応する走査信号線ＧＬを複数同時に走査して黒表示データを書き込む。
【００５０】
このときの走査信号線ＧＬの信号波形を図４及び図５に示す。ここでは例として、走査信号線ＧＬが全部でｋ本であり、ｉ行目〜ｊ−１行目の走査信号線ＧＬｉ〜ＧＬｊ−１が第２の画像フォーマットの表示領域に対応する場合を示している。
【００５１】
図４においては、画像表示期間（映像信号ＤＡＴが出力されている期間）中には走査信号線ＧＬｉ〜ＧＬｊ−１が順次走査されており、垂直帰線期間中には非表示領域に対応する走査信号線ＧＬ１〜ＧＬｉ−１及びＧＬｊ〜ＧＬｋが同時に閉状態となっている。また、図５においては、垂直帰線期間を２つの期間に分割しており、垂直帰線期間の前半で画像表示領域の上側の非表示領域に対応する走査信号線ＧＬ１〜ＧＬｉ−１を同時に閉状態とし、垂直帰線期間の後半で画像表示領域の下側の非表示領域に対応する走査信号線ＧＬｊ〜ＧＬｋを同時に閉状態としている。
【００５２】
そして、前記垂直帰線期間中に映像信号ＤＡＴを黒表示データとすることにより、表示領域の上下の非表示領域に黒表示データを書き込むことが可能となる。
【００５３】
図４のように動作させた場合、非表示領域の全領域を一種類のタイミング信号で制御することができ、回路構成を簡単にすることができる。また、図５にように動作させた場合、非表示領域を２分割してタイミングをずらしているため、非表示領域に対応する走査信号線の電位レベルを切り替える時に生ずる電位変動のピークを抑えることができ、電源を供給する外部電源回路ＶＧＥＮの供給能力を小さくして回路規模の縮小や消費電力の低減を図ることができる。
【００５４】
次に、走査信号線駆動回路ＧＤの構成について、以下に詳細に説明する。本実施形態の液晶表示装置に用いられる走査信号線駆動回路ＧＤは、上述したような表示を可能とするため、図６の（ａ）、（ｂ）に示されるように３つの走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３に分けられている。そして、第１の画像フォーマットは全ての走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３に対応する領域を用いて表示され、第２の画像フォーマットは中央の走査信号線駆動回路ＧＤ２のみに対応する領域を用いて表示される。
【００５５】
図６の（ａ）は、外部電源回路ＶＧＥＮと各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３とを接続する電源線のうち、走査信号線駆動回路ＧＤ１及びＧＤ３を駆動させる電源電位ＶＧＬ１、ＶＧＨ１を入力するための電源線と、走査信号線駆動回路ＧＤ２を駆動させる電源電位ＶＧＬ２、ＶＧＨ２を入力するための電源線とを別々に設けたものである。また、図６の（ｂ）は、各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３を駆動させる各電源電位ＶＧＬ１、ＶＧＬ２、ＶＧＬ３、ＶＧＨ１、ＶＧＨ２、ＶＧＨ３を入力するための電源線を別々に設けたものである。
【００５６】
このような構成とすることにより、ある走査信号線駆動回路に大きな電流が流れた場合であっても、それが他の走査信号線駆動回路の電位に影響を与えないので表示不良の発生を抑えることができる。つまり、第２の画像フォーマットを表示させる場合、垂直帰線期間中に非表示領域に対応する複数の走査信号線ＧＬの電位レベルが同時に切り替わる時に、走査信号線駆動回路ＧＤ１、ＧＤ３に大きな電流が流れ、該駆動回路内に電位変動が生じたとしても、上述したように電源線を分離することにより、この電位変動が表示領域に対応する走査信号線駆動回路ＧＤ２の電位に影響を与えることがない。したがって、表示領域に対応する走査信号線駆動回路ＧＤ２に接続された走査信号線の電位が乱されることがなくなり、良好な画像表示を得ることが可能となる。
【００５７】
なお、上述した電位変動の影響を抑える効果をより小さくするためには、図７に示すように、前記分離された電源線がそれぞれ別個の端子を持つように形成すれば良い。
【００５８】
一方、端子数の増加やそれに伴う実装コストの増加、あるいは回路規模の増加を防ぐためには、図８に示すように、前記分離された電源線がそれぞれ共通の端子を持つように形成すれば良い。
【００５９】
〔実施の形態２〕
以下、本発明の第２の実施形態について説明する。本実施形態における走査信号線駆動回路ＧＤの構成を図９に示す。
【００６０】
図９に示されるように、本実施形態における走査信号線駆動回路ＧＤは、３つの走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３に分けられている点は実施形態１と同じであるが、各画素ＰＩＸ内に設けられているスイッチング素子ＳＷを開状態にさせる電源電位ＶＧＬを入力するための電源線のみが別々に設けられており、前記スイッチング素子ＳＷを閉状態にさせる電源電位ＶＧＨを入力するための電源線は共通となっている点が実施形態１と異なっている。
【００６１】
このような構成において、第２の画像フォーマットを表示する場合には、実施形態１で示したように、図４又は図５に示す駆動波形に基づいて各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３を動作させる。
【００６２】
この場合、垂直帰線期間中に非表示領域に対応する複数の走査信号線ＧＬが同時に閉状態から開状態に変化する時、走査信号線駆動回路ＧＤ１、ＧＤ３に大きな電流が流れて、スイッチング素子ＳＷを開状態とする電源線に電位変動が生ずる。また、非表示領域に対応する複数の走査信号線ＧＬが同時に開状態から閉状態に変化する時は、スイッチング素子ＳＷを閉状態とする電源線電位変動が生ずる。
【００６３】
垂直帰線期間中に表示領域に対応する走査信号線駆動回路ＧＤ２に接続される走査信号線にはスイッチング素子ＳＷを開状態とする電位（スイッチング素子ＳＷとして用いる画素トランジスタがｎ−ｃｈの場合は低電位）が印加されているので、スイッチング素子ＳＷを開状態とする電源線に電位変動が生じた場合に、このスイッチング素子ＳＷにリーク電流が生じてしまい、該スイッチング素子ＳＷの保持特性が損なわれて表示品位を大きく低下させることになる。
【００６４】
したがって、外部電源回路ＶＧＥＮと各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３とを接続する電源線のうち、各画素ＰＩＸ内に設けられているスイッチング素子ＳＷを開状態にさせる電源電位ＶＧＬを入力するための電源線のみを別々に設けておけば良い。このような構成とすることにより、電源線の増加が抑えられるので回路規模の増加を抑えることができる。
【００６５】
なお、本実施形態においても、上述した実施形態１と同様に、スイッチング素子ＳＷを開状態にするための電源電位ＶＧＬを入力するための電源線を、走査信号線駆動回路ＧＤ１とＧＤ３とでさらに分離しても良い。また、これらの分離された電源線の端子は、実施形態１と同様に共通にして設けても分離して設けても良い。
【００６６】
なお、上述した実施形態１及び実施形態２で説明した画像表示装置は、透過型に限らず反射型として用いることも可能である。さらに、直視型に限らず投射型として用いることも可能である。に、本発明の画像表示装置を投射型に適用した場合の光学系を含めたシステム構成を示す。図１０において、２１は光源、２２は特定の波長の光を反射し、その他の光を透過させるダイクロイックミラー、２３は反射ミラー、２４Ｒ、２４Ｇ、２４Ｂはそれぞれ赤色、緑色、青色の表示に対応した３枚の液晶表示パネル、２５は投射レンズ、２６はスクリーンである。
【００６７】
このような投射型の画像表示装置においては、複数の画像フォーマットを切り替えて表示させる場合に、非表示領域を黒表示として投射倍率を適宜変化させることによって、非表示領域を画面内からなくすことができ、違和感の無い表示を得ることができる。なお、投射型としては、フロント投射型、リア投射型のどちらにも適用することができる。
【００６８】
【発明の効果】
以上説明したように、本発明の画像表示装置においては、外部回路と走査信号線駆動回路とを接続する電源線を、各画像フォーマットに対応して分離させることによって、画素の一部を用いて表示を行う場合に、非表示領域に対応する複数の走査信号線に接続されたスイッチング素子の開閉が同時に制御されるため、前記スイッチング素子ＳＷが開状態から閉状態、あるいは閉状態から開状態に変化する時、つまり、非表示領域に対応する走査信号線の電位レベルが切り替わる時に、走査信号線駆動回路に大きな電流が流れた場合であっても、その影響で表示領域に対応する走査信号線の電位レベルが変動することがなくなり、表示不良の発生を抑えることができるという効果を奏する。
【００６９】
また、前記外部回路と前記走査信号線駆動回路とを接続する電源線のうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号を供給するための電源線のみを、各画像フォーマットに対応して分離させることにより、電源線の増加を極力抑えることができ、回路規模の増加を抑えることができるという効果を奏する。
【００７０】
また、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ別個の端子を有していることにより、各電源線に生ずる電位の変動の影響を最小限に低減させることができるという効果を奏する。
【００７１】
また、前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ共通の端子を有していることにより、前記外部回路と前記走査信号線駆動回路との接続端子数の増加を回避することができるので、回路規模や実装コストの増加を抑えることができるという効果を奏する。
【００７２】
また、前記複数の画素、スイッチング素子、走査信号線駆動回路、及びデータ信号線駆動回路を同一基板上に形成することによって、各駆動回路の部品コストと実装コストの削減や、信頼性の向上を図ることができるという効果を奏する。
【００７３】
また、少なくとも前記走査信号線駆動回路及びデータ信号線駆動回路を構成するトランジスタを、６００℃以下のプロセスで形成された多結晶シリコン薄膜トランジスタとすることによって、ガラス等の低コスト基板上に大面積の画像表示装置を形成することができるという効果を奏する。また、充分な駆動能力を有する走査信号線駆動回路及びデータ信号線駆動回路を構成することができるので、外部回路の回路規模を抑えることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の画像表示装置の構成図である。
【図２】本発明の画像表示装置に用いられる多結晶シリコン薄膜トランジスタの断面構成図である。
【図３】図２に示す多結晶シリコン薄膜トランジスタの製造工程を示す断面フロー図である。
【図４】本発明の画像表示装置を駆動させるときの駆動波形の一例を示す図である。
【図５】本発明の画像表示装置を駆動させるときの駆動波形の他の例を示す図である。
【図６】本発明の実施形態１における走査信号線駆動回路の構成及びこれらに接続される電源線の構成を示す図であって、図６（ａ）は、外部電源回路ＶＧＥＮと各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３とを接続する電源線のうち、走査信号線駆動回路ＧＤ１及びＧＤ３を駆動させる電源電位ＶＧＬ１、ＶＧＨ１を入力するための電源線と、走査信号線駆動回路ＧＤ２を駆動させる電源電位ＶＧＬ２、ＶＧＨ２を入力するための電源線とを別々に設けた場合を示すもの、図６（ｂ）は、各走査信号線駆動回路ＧＤ１、ＧＤ２、ＧＤ３を駆動させる各電源電位ＶＧＬ１、ＶＧＬ２、ＶＧＬ３、ＶＧＨ１、ＶＧＨ２、ＶＧＨ３を入力するための電源線を別々に設けた場合を示すものである。
【図７】図６の（ａ）に示した電源線の端子構造を示す図である。
【図８】図６の（ａ）に示した電源線の他の端子構造を示す図である。
【図９】本発明の実施形態２における走査信号線駆動回路の構成及びこれらに接続される電源線の構成を示す図である。
【図１０】本発明の画像表示装置を投射型表示装置に適用させたときの構成図である。
【図１１】従来のアクティブマトリクス型液晶表示装置の構成例を示す図である。
【図１２】図１１における画素ＰＩＸの詳細図である。
【図１３】一部の画素を用いて表示を行う場合の表示例を示した図であって、図１３（ａ）は画像表示領域の上下に非表示領域を設けた場合であり、図１３（ｂ）は画像表示領域の上下及び左右に非表示領域を設けた場合である。
【符号の説明】
１ 絶縁基板
２ ベースコート層
３ ソース領域
４ チャネル領域
５ ドレイン領域
６ ゲート絶縁膜
７ ゲート電極
８ 層間絶縁層
９ 金属配線
１０ 金属配線
ＡＲＹ 画素アレイ
ＧＤ 走査信号線駆動回路
ＧＬ 走査信号線
ＳＤ データ信号線駆動回路
ＳＬ データ信号線
ＰＩＸ 画素
ＣＴＬ 外部コントロール回路
ＶＧＥＮ 外部電源回路
ＳＷ スイッチング素子
ＣＬ 液晶容量
ＣＳ 補助容量
ＶＧＬ 走査信号線駆動回路を駆動させるための電源電位
ＶＧＨ 走査信号線駆動回路を駆動させるための電源電位
Claims (6)
- マトリクス状に配列された複数の画素及びスイッチング素子と、前記スイッチング素子の開閉を制御する走査信号線と、前記各画素に前記スイッチング素子を介して選択的にデータ信号を供給するためのデータ信号線と、前記走査信号線及びデータ信号線を駆動する走査信号線駆動回路及びデータ信号線駆動回路と、前記各駆動回路に所望の信号を供給するための外部回路とを含んで構成され、前記画素の全体または一部を用いて複数の画像フォーマットに対応する画像を表示し、画素の一部を用いる画像フォーマットの場合に、前記走査信号線駆動回路が画像を表示しない非表示領域に対応する走査信号線を複数同時に走査するとともに、データ信号線を介して前記非表示領域に黒表示データ以外の非表示とするデータが書き込まれる画像表示装置において、
前記走査信号線駆動回路は、前記複数の画像フォーマットに対応して分割され、前記外部回路と前記走査信号線駆動回路とを接続する電源線は、各画像フォーマットに対応して分離されていることを特徴とする画像表示装置。 - 前記外部回路と前記走査信号線駆動回路とを接続する電源線のうち、前記走査信号線に接続されたスイッチング素子を開状態にさせる信号を供給するための電源線のみが、各画像フォーマットに対応して分離されていることを特徴とする請求項１に記載の画像表示装置。
- 前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ別個の端子を有していることを特徴とする請求項１に記載の画像表示装置。
- 前記外部回路と前記走査信号線駆動回路とを接続する前記分離された電源線は、それぞれ共通の端子を有していることを特徴とする請求項１に記載の画像表示装置。
- 前記複数の画素、スイッチング素子、走査信号線駆動回路及びデータ信号線駆動回路が、同一基板上に形成されていることを特徴とする請求項１から４の何れか１項に記載の画像表示装置。
- 少なくとも前記走査信号線駆動回路及びデータ信号線駆動回路を構成するトランジスタは、６００℃以下のプロセスで形成された多結晶シリコン薄膜トランジスタであることを特徴とする請求項１から５の何れか１項に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038925A JP3779279B2 (ja) | 2003-02-17 | 2003-02-17 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038925A JP3779279B2 (ja) | 2003-02-17 | 2003-02-17 | 画像表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04145698A Division JP3411496B2 (ja) | 1998-02-24 | 1998-02-24 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003308055A JP2003308055A (ja) | 2003-10-31 |
| JP3779279B2 true JP3779279B2 (ja) | 2006-05-24 |
Family
ID=29398110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003038925A Expired - Lifetime JP3779279B2 (ja) | 2003-02-17 | 2003-02-17 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3779279B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4731836B2 (ja) * | 2004-06-08 | 2011-07-27 | 株式会社 日立ディスプレイズ | 表示装置 |
| CN100395813C (zh) * | 2004-07-27 | 2008-06-18 | 精工爱普生株式会社 | 电光装置的驱动电路及驱动方法、电光装置及电子设备 |
| JP2006047848A (ja) * | 2004-08-06 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | ゲート線駆動回路 |
| JP2006053428A (ja) * | 2004-08-13 | 2006-02-23 | Toshiba Matsushita Display Technology Co Ltd | ゲート線駆動回路 |
| JP4810910B2 (ja) * | 2005-07-26 | 2011-11-09 | エプソンイメージングデバイス株式会社 | 電気光学装置、駆動方法および電子機器 |
| KR102088683B1 (ko) * | 2015-09-04 | 2020-03-13 | 삼성전자주식회사 | 영상표시장치 및 영상표시장치의 구동 방법 |
| WO2023231012A1 (zh) * | 2022-06-02 | 2023-12-07 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
-
2003
- 2003-02-17 JP JP2003038925A patent/JP3779279B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003308055A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175001B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US7375715B2 (en) | Active matrix type display device | |
| US6292183B1 (en) | Display device and drive circuit therefor | |
| JP3980167B2 (ja) | Ｔｆｔ電極基板 | |
| JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JPH09212139A (ja) | 画像表示システム | |
| JP2000010120A (ja) | 液晶装置及び電子機器 | |
| JPH10333650A (ja) | 表示装置 | |
| JP2001075503A (ja) | 表示装置 | |
| JP2001075534A (ja) | 液晶表示装置 | |
| JP3779279B2 (ja) | 画像表示装置 | |
| JP3056631B2 (ja) | 液晶表示装置 | |
| JP3411496B2 (ja) | 画像表示装置 | |
| JP3341530B2 (ja) | アクティブマトリクス表示装置 | |
| JPH10221675A (ja) | 液晶表示装置及び駆動方法 | |
| JPH11352521A (ja) | 液晶表示装置 | |
| JP3674321B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 | |
| JP3459696B2 (ja) | アクティブマトリクス表示回路 | |
| JP3782668B2 (ja) | 画像表示装置およびその駆動方法 | |
| JP2001228831A (ja) | 電気光学装置 | |
| JPH10198321A (ja) | アクティブマトリクス表示装置 | |
| JPH07311387A (ja) | アクティブマトリックス液晶表示装置 | |
| JPH08274338A (ja) | 表示装置 | |
| JP2001188521A (ja) | 画像表示装置およびその駆動方法 | |
| JP2000171829A (ja) | 半導体集積回路及び画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060301 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |