JP2835254B2 - 表示装置の駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置、エレク
トロルミネッセンスディスプレイ、プラズマディスプレ
イ等のようなマトリクス型表示装置の駆動回路に関する
ものであり、特に信号電極駆動回路に使用されるもので
ある。

【０００２】

【従来の技術】まず、アクティブマトリクス型液晶表示
装置４における表示パネル８の等価回路図及びその周辺
にある駆動回路のブロック図を図４に示し同図に基づい
て説明する。

【０００３】アクティブマトリクス型液晶表示装置４
は、マトリクスの各交点に、薄膜トランジスタ９等のア
クティブ素子を設けて液晶にかかる電圧を制御し表示を
行うもので、小型カラーテレビにおける動画像（以下
「ＡＶ画像」という）を表示する場合やノートブックパ
ソコンにおける静止画像（以下「ＯＡ画像」という）を
表示する場合の表示素子として応用されている。

【０００４】表示パネル８は、２枚のガラスの間に液晶
を挟んだ構造になっており、片側のガラス上にＸＹマト
リクス電極、もう一方のガラス上に共通電極が形成され
ている。信号電極１０は、縦方向に配された導線電極と
して複数平行に並んでいる。同様に走査電極１１は、横
方向に配された導線電極として複数平行に並んでいる。

【０００５】薄膜トランジスタ９は、各信号電極１０と
各走査電極１１の交差する箇所に施され、そのゲートｇ
が走査電極１１に接続されて、そのソースｓが信号電極
１０に接続されている。各画素電極１２は薄膜トランジ
スタ９のドレインｄに接続されている。薄膜トランジス
タ９は、走査電極１１からゲートｇに入る信号が”Ｈｉ
ｇｈ”レベルになった時、ソースｓとドレインｄ間を導
通状態とし、信号電極１０からソースｓに入力された映
像信号による電圧が画素電極１２に印加され、液晶層の
光透過率が変化し映像が表示される。

【０００６】走査電極駆動回路５は、１水平走査期間中
に１本の走査電極１１に”Ｈｉｇｈ”レベルの信号を出
力し、それ以外の走査電極１１に”Ｌｏｗ”レベルの信
号を出力する。”Ｈｉｇｈ”レベルの信号を出力する走
査電極１１は、上から一定期間毎に順次切り換える。同
じ１本の走査電極１１に接続された薄膜トランジスタ９
のゲートｇには一斉に同時にハイレベルが入力され、そ
れらの薄膜トランジスタ９のソースｓとドレインｄ間が
導通する。

【０００７】信号電極駆動回路６は、各画素の表示の濃
淡に対応した電圧振幅をもった映像画素信号を、各画素
に接続されている信号電極１０に与える。制御回路７
は、走査電極駆動回路５及び信号電極駆動回路６の動作
を制御する。

【０００８】従来の信号電極駆動回路６の回路図を図５
に示し、その駆動波形を図６に示す。図５に示す信号電
極駆動回路６は、フル階調表示用のものとする。従っ
て、図６に示すように信号電極駆動回路６へ入力される
映像信号Ｖは連続的値をとる。

【０００９】サンプルホールド回路部１は、各信号電極
１０に１組づつ対応させて設けた複数のサンプルホール
ド回路から構成されている。ｉ番目（ｉは、ｎ以下の自
然数。以下の添数字ｉはこのｉに等しいものとする。）
にある１組のサンプルホールド回路は、サンプリングス
イッチＡi 、サンプリングコンデンサＣi 、ホールドス
イッチＢi 、ホールドコンデンサＤi より構成される。

【００１０】ＭＯＳトランジスタで形成されたサンプリ
ングスイッチＡi 若しくはホールドスイッチＢi におい
て、そのゲートｇに画素サンプリングパルスＳi 、ライ
ンスイッチ信号Ｔがそれぞれ入力されており、画素サン
プリングパルスＳi 、ラインスイッチ信号Ｔが”Ｈｉｇ
ｈ”レベルになればこれらのスイッチＡi 、Ｂi がオン
状態になり、逆に画素サンプリングパルスＳi 、ライン
スイッチ信号Ｔが”Ｌｏｗ”レベルになればオフ状態に
なる。

【００１１】シフトレジスタ回路２は、端子ｔ2 から入
力された図６（ａ）に示すシフトパルスＣＫに基づき、
端子ｔ1 から供給される図６（ｂ）に示すような水平同
期パルスＳを順次シフトすることにより、普段は”Ｌｏ
ｗ”レベルであり順次一定期間”Ｈｉｇｈ”レベルにな
る図６（ｄ）、（ｅ）、（ｆ）、（ｇ）に示す画素サン
プリングパルスＳ1 、Ｓ2 、Ｓ3 、…、Ｓn をそれぞ
れ、サンプリングスイッチＡ1 、Ａ2 、Ａ3 、…、Ａn
のゲートｇに出力する。

【００１２】端子ｔ5 を介して入力された映像信号Ｖ
は、図６（ｃ）に示すように各映像画素信号Ｖ1 、Ｖ2
、Ｖ3 、…、Ｖn （ｎは、１走査線上の画素数。以下
の添数字ｎはこのｎに等しいものとする。）を時間軸上
に一定期間ごとに順次並べたものであり、全サンプリン
グスイッチＡi のソースｓに供給されている。

【００１３】サンプリングスイッチＡi のドレインｄは
ホールドスイッチＢi のソースｓに接続されている。サ
ンプリングコンデンサＣi の一方の電極は、サンプリン
グスイッチＡi とホールドスイッチＢi の接続部に接続
されており、他方の電極は接地されている。ホールドス
イッチＢi のドレインｄは、出力バッファ回路Ｅi の入
力側電極に接続されている。ホールドコンデンサＤi の
一方の電極は、ホールドスイッチＢi と出力バッファ回
路Ｅi の接続部に接続されており、他方の電極は接地さ
れている。

【００１４】順序どおりi 番目の画素サンプリングパル
スＳi が”Ｈｉｇｈ”レベルになると、サンプリングス
イッチＡi だけが一定期間オン状態になるので、その期
間の映像信号Ｖが映像画素信号Ｖ’i としてサンプリン
グコンデンサＣi に蓄えられる。このようにして、１走
査線分の映像信号Ｖが時分割され、映像画素信号Ｖ’1
、Ｖ’2 、Ｖ’3 、…、Ｖ’n としてそれぞれ各サン
プリングコンデンサＣ1、Ｃ2 、Ｃ3 、…、Ｃn に蓄え
らる。

【００１５】この後、端子Ｌ1 、Ｌ2 、Ｌ3 、…、Ｌn
を介して普段は”Ｌｏｗ”レベルであるラインスイッチ
信号Ｔが一定期間”Ｈｉｇｈ”レベルに変わり、全ホー
ルドスイッチＢ1 、Ｂ2 、Ｂ3 、…、Ｂn が同時に一定
期間オン状態になって、サンプリングコンデンサＣ1 、
Ｃ2 、Ｃ3 、…、Ｃn に蓄えられていた映像画素信号
Ｖ’1 、Ｖ’2 、Ｖ’3 、…、Ｖ’n がホールドコンデ
ンサＤ1 、Ｄ2 、Ｄ3 、…、Ｄn へ一斉に移り保持され
る。

【００１６】各出力バッファ回路Ｅ1 、Ｅ2 、Ｅ3 、
…、Ｅn は、サンプルホールド回路部１のホールドコン
デンサＤ1 、Ｄ2 、Ｄ3 、…、Ｄn 各々に保持されてい
る映像画素信号Ｖ’1 、Ｖ’2 、Ｖ’3 、…、Ｖ’n
を、映像画素信号Ｖ1 、Ｖ2 、Ｖ3 、…、Ｖn として効
率的に信号電極１０に伝える。

【００１７】以上のような回路により、各画素の表示の
濃淡に対応する振幅をもった映像画素信号Ｖ1 、Ｖ2 、
Ｖ3 、…、Ｖn が信号電極１０に印加される。

【００１８】上述のフル階調表示用の表示装置におい
て、例えばコンピュータ等が出力する映像信号Ｖによっ
て１文字の表示を２色によって行う場合、数個のドット
で文字を表現する。具体的には、文字の構成部分となる
ドットは、輝度の高い画素で「白」として表現され、バ
ックグランドの構成部分となるドットは、輝度の低い画
素により「黒」として表現される。文字を構成する画素
の画素電極１２には、”Ｈｉｇｈ”レベルの電圧ＶH が
印加されることになり、その映像信号は、図６（ｈ）に
示す映像信号Ｖa のような波形となる。

【００１９】前記映像信号Ｖa が一定期間”Ｈｉｇｈ”
レベルに立ち上がる時刻Ｔi におけるその信号電圧ＶH
が、指定されたｉ番目の画素にだけ入力されるために
は、その画素の画素電極１２に該映像信号Ｖa を供給す
るｉ番目の信号電極１０を正確に指定するため、このｉ
番目の信号電極１０に接続されたサンプルホールド回路
部１のサンプリングスイッチＡi が時刻Ｔi から一定時
間オン状態になるように、シフトレジスタ回路２が供給
する画素サンプリングパルスＳi の立ち上がり時刻Ｔi
’を、前記映像信号Ｖa が一定期間”Ｈｉｇｈ”レベ
ルに立ち上がる時刻Ｔi と一致させている。

【００２０】

【発明が解決しようとする課題】しかし、どのように電
子回路を組み立てても信号の伝達には必ず遅延が生じる
ため、画素サンプリングパルスＳi の立ち上がり時刻Ｔ
i ’と前記映像信号Ｖaが一定期間”Ｈｉｇｈ”レベル
に立ち上がる時刻Ｔi とを完全に一致させることは不可
能である。例えば、映像信号Ｖa が図６（ｉ）に示す映
像信号Ｖb のように遅延すれば、ｉ番目及び（ｉ＋１）
番目の画素サンプリングパルスＳi 、Ｓ(i+1) の立ち上
がり時刻Ｔi ’、Ｔ(i+1) ’において、映像信号Ｖb
は”Ｈｉｇｈ”レベルの信号電圧ＶH になっているの
で、これら両方の画素の画素電極１２に”Ｈｉｇｈ”レ
ベルの電圧ＶH が印加されることになる。

【００２１】また、映像信号Ｖは通常、信号電極駆動回
路６に入力される前に、必ず増幅回路・バッファ回路等
を通るが、これらの回路を通過すると、その周波数帯域
により、通過した後の信号が歪んでしまう。例えば、前
述のｉ番目の画素電極１２に印加される映像信号Ｖa
は、図６（ｊ）に示す映像信号Ｖc のように歪んでしま
うことがある。従って、画素サンプリングパルスＳi の
立ち上がり時刻Ｔi ’と前記映像信号Ｖa が一定期間”
Ｈｉｇｈ”レベルに立ち上がる時刻Ｔi とを完全に一致
させることが仮にできたとしても、ｉ番目及び（ｉ＋
１）番目の画素サンプリングパルスＳi 、Ｓ(i+1) の立
ち上がり時刻Ｔi ’、Ｔ(i+1) ’において、映像信号Ｖ
b は”Ｈｉｇｈ”レベルの信号電圧ＶH になっているの
で、これら両方の画素の画素電極１２に”Ｈｉｇｈ”レ
ベルの電圧ＶH が印加されてしまう。従って、ＯＡ画像
を表示する場合、文字等を構成する画素の位置がどうし
てもずれたり、複数の画素に表示され文字等がにじんだ
りする現象が起こる。

【００２２】本発明は、このような問題を解決し、各画
素に正確に映像信号を供給することのできる信号電極駆
動回路を持つ表示装置を提供することを目的とする。

【００２３】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の表示装置の駆動回路は、マトリクス型表示
装置の各信号電極に表示画素の表示の濃淡に対応する信
号電圧を入力するために、各画素の表示信号が時系列的
に並んだ入力信号のうちの、表示する画素に相当する電
圧を抜き取るためのスイッチ手段とコンデンサを有する
信号電極数に対応した複数のサンプルホールド回路と、
該サンプルホールド回路のサンプリング動作を順次実施
していくため前記スイッチ手段に加える第１スイッチ信
号を発生する第１スイッチ信号供給手段と、サンプルホ
ールド回路にホールドされた電圧を信号電極に出力する
ための出力回路とを有するものであって、前記入力映像
信号中における表示したい表示画素の映像画素信号が含
まれる期間だけオン状態とし、他の期間はオフ状態とな
るように指示する第２スイッチ信号によって前記第１ス
イッチ信号を出力するか禁止するかを選択するゲート手
段と、サンプルホールド回路をリセットするために前記
ゲート手段の出力の如何にかかわらず前記サンプルホー
ルド回路の全てのスイッチ手段をオンさせるモードと、
サンプルホールド回路を動作させるために前記ゲート手
段の出力を通過させて前記スイッチ手段に与えるモード
とを有する手段と、を有すことを特徴とする。

【００２４】

【作用】このような構成であると、１水平走査期間内に
おいてまずサンプルホールド回路の全てのスイッチ手段
をオンさせることにより、サンプルホールド回路のコン
デンサ全てに同じ”Ｌｏｗ”レベルの信号電圧をサンプ
リングできる。

【００２５】さらに、ゲート手段により表示したい画素
に対してだけ第１スイッチ信号を出力し、他の画素には
出力を禁止するので、表示したい画素に対応するサンプ
ルホールド回路のコンデンサには”Ｈｉｇｈ”レベルの
信号電圧をサンプリングし、他の画素に対応するサンプ
ルホールド回路のコンデンサには”Ｌｏｗ”レベルの信
号電圧がホールドされたままとすることができる。従っ
て、ＯＡ画像を表示する場合、表示する画素の位置ずれ
やにじみが生じない良好な表示が得られる。

【００２６】

【実施例】本発明を実施した信号電極駆動回路６の回路
図を図１に示子、その駆動波形を図２に示す。図１にお
いて、図５に示し説明したものと同じ箇所には同じ番号
を付し説明を省略する。図２（Ａ）は、シフトパルスＣ
Ｋの波形を示している。

【００２７】論理ゲート回路３は、ＯＲ論理回路Ｇ1 、
Ｇ2 、Ｇ3 、…、Ｇn 及びＡＮＤ論理回路Ｆ1 、Ｆ2 、
Ｆ3 、…、Ｆn から構成される。

【００２８】ＡＮＤ論理回路Ｆ1 、Ｆ2 、Ｆ3 、…、Ｆ
n は、２つの入力端子から入力されたスイッチ信号が、
少なくとも一方が”Ｌｏｗ”レベルであれば”Ｌｏｗ”
レベルとなり、２つの入力端子から入力されたスイッチ
信号いずれも”Ｈｉｇｈ”レベルであれば”Ｈｉｇｈ”
レベルとなるスイッチ信号Ｓ’1 、Ｓ’2 、Ｓ’3 、
…、Ｓ’n を出力する。ＡＮＤ論理回路Ｆ1 、Ｆ2 、Ｆ
3 、…、Ｆn 各々の片方の入力端子は、端子ｔ3 に接続
されている。端子ｔ3 には、スイッチ信号ＣOFFが入力
される。

【００２９】ＯＲ回路Ｇ1 、Ｇ2 、Ｇ3 、…、Ｇn は、
２つの入力端子から入力されたスイッチ信号が、少なく
とも一方が”Ｈｉｇｈ”レベルであれば”Ｈｉｇｈ”レ
ベルとなり、２つの入力端子から入力されたスイッチ信
号いずれも”Ｌｏｗ”レベルであれば”Ｌｏｗ”レベル
となるスイッチ信号Ｓ”1 、Ｓ”2 、Ｓ”3 、…、Ｓ”
n を出力する。ＯＲ回路Ｇ1 、Ｇ2 、Ｇ3 、…、Ｇn 各
々の片方の入力端子は、端子ｔ4 に接続されている。端
子ｔ4 には、スイッチ信号ＣONが入力される。

【００３０】１水平走査期間内において、ｉ番目の画素
だけに表示する場合を想定して説明する。マイクロコン
ピュータ等のメモリ（図示せず）に基づいて、外部制御
機器（図示せず）はｉ番目の画素だけに表示するため
に、シフトレジスタ２から出力される図２（Ｈ）に示す
画素サンプリングパルスＳi とタイミング及び波形が一
致するように、図２（Ｅ）に示すような映像信号ＣOFF
を端子ｔ3 を介して各ＡＮＤ回路Ｆｉの入力端子に供給
する。

【００３１】まず１番目の操作手順として、図２（Ｄ）
に示すようにスイッチ信号ＣONを一定期間”Ｈｉｇｈ”
レベルにすると、各画素サンプリングパルスＳi （ｉ
は、ｎ以下の自然数。以下の添数字ｉはこのｉに等しい
ものとする。）、スイッチ信号ＣOFF 、及びスイッチ信
号Ｓ’i にかかわらず、ＯＲ回路Ｇi によって、全スイ
ッチ信号Ｓ”i はその一定期間”Ｈｉｇｈ”レベルとな
り、全サンプリングスイッチＡi のソースｓとドレイン
ｄは導通する。このとき、図２（Ｃ）に示すように映像
信号Ｖを”Ｌｏｗ”レベルに設定しておけば、全サンプ
リングコンデンサＣi に”Ｌｏｗ”レベルの映像画素信
号Ｖ’i を保持することができる。

【００３２】次に２番目の操作手順として、図２（Ｄ）
に示すようにスイッチ信号ＣONを”Ｌｏｗ”レベルと
し、図２（Ｂ）に示すように時刻Ｔ0 において水平同期
パルスＳが立ち上がったのを受けて、図２（Ｃ）に示す
ように継続して１水平走査期間が終了するまで映像信号
Ｖを”Ｈｉｇｈ”レベルに設定する。

【００３３】画素サンプリングパルスＳ１、Ｓ２、…、
Ｓi-1 、Ｓi+1 、…、Ｓn が入力される時は、前述した
ように図２（Ｅ）に示す波形を有するスイッチ信号ＣOF
F は、”Ｌｏｗ”レベルとなっている。従ってＡＮＤ回
路Ｆi は、画素サンプリングパルスＳi の如何にかかわ
らず、必ず”Ｌｏｗ”レベルのスイッチ信号Ｓ’i を出
力する。ＯＲ回路Ｇi は、スイッチ信号ＣONも”Ｌｏ
ｗ”レベルのままであるので、”Ｌｏｗ”レベルのスイ
ッチ信号Ｓ”i を出力する。故にこのとき、すべてのサ
ンプリングコンデンサＣi には、、まだ”Ｌｏｗ”レベ
ルの映像画素信号Ｖ’i が保持されたままである。

【００３４】逆に、画素サンプリングパルスＳi が入力
される期間Ｔi 〜Ｔ(i+1) には、前述のとおりスイッチ
信号ＣOFF は”Ｈｉｇｈ”レベルとなっている。この期
間Ｔi 〜Ｔ(i+1) には、図２（Ｆ）、（Ｇ）、（Ｈ）に
示すように画素サンプリングパルスＳ1 、Ｓ2 、Ｓ3 、
…、Ｓn のうち、画素サンプリングパルスＳi だけが”
Ｈｉｇｈ”レベルであり、他は”Ｌｏｗ”レベルとなっ
ているので、図２（Ｋ）に示すＡＮＤ回路Ｆi が出力す
るスイッチ信号Ｓ’i だけが、”Ｈｉｇｈ”レベルとな
り、一方他のＡＮＤ回路Ｆ1 、…、Ｆ(i-1) 、Ｆ(i+1)
、…、Ｆn が出力するスイッチ信号Ｓ’1 、…、Ｓ’
(i-1) 、Ｓ’(i+1) 、…、Ｓ’n はいずれも、図２
（Ｉ）、（Ｊ）に示すように”Ｌｏｗ”レベルとなる。

【００３５】スイッチ信号ＣONは”Ｌｏｗ”レベルのま
まであるので、”Ｈｉｇｈ”レベルのスイッチ信号Ｓ’
i の入力を受けたＯＲ回路Ｇi が出力するスイッチ信号
Ｓ”i だけが”Ｈｉｇｈ”レベルとなり、一方他のＯＲ
回路Ｇ1 、…、Ｇ(i-1) 、Ｇ(i+1) 、…、Ｇn が出力す
るスイッチ信号Ｓ”1 、…、Ｓ”(i-1) 、Ｓ”(i+1)、
…、Ｓ”n はいずれも”Ｌｏｗ”レベルとなる。

【００３６】従って、表示する画素に対応するサンプリ
ングコンデンサＣi だけには、”Ｈｉｇｈ”レベル”の
映像画素信号Ｖi が保持されるが、他のサンプリングコ
ンデンサＣ1 、…、Ｃ(i-1) 、Ｃ(i+1) 、…、Ｃn に
は、”Ｌｏｗ”レベルの映像画素信号Ｖ’1 、…、Ｖ’
(i-1) 、Ｖ’(i+1) 、…、Ｖ’n が保持されたままであ
るので、ずれやにじみのない正確で鮮明な文字などの具
体画像を得ることができる。

【００３７】以上述べたコンピュータ等から得られる図
２（Ｂ）に示す２値の映像信号Ｖを再生してＯＡ画像を
表示する場合だけでなく、スイッチ信号ＣOFF を”Ｈｉ
ｇｈ”レベルに、且つスイッチ信号ＣONを”Ｌｏｗ”レ
ベルに固定してだけで、容易にオーディオビデオ等の図
６（Ａ）に示したような連続値を有する映像信号Ｖを再
生してＡＶ画像を表示することもできる。

【００３８】次に、本発明を実施した３原色を用いたフ
ルカラー表示を行う場合の信号電極駆動回路６の回路図
を図３に示す。図３において、図１に示し説明したもの
と同じ箇所には同じ番号を付し説明を省略する。まず、
１水平走査期間内において、ｉ番目の画素だけにフルカ
ラー表示する場合には、上述のとおり操作を行うが、下
記の点を変更する。

【００３９】図１における映像信号Ｖに相当するものと
して、３原色別々に供給するため、赤色用の映像信号Ｖ
R 、緑色用の映像信号ＶG 、青色用の映像信号ＶB をそ
れぞれ端子ｔ5R、ｔ5G、ｔ5Bを介して供給する。

【００４０】さらに、該映像信号ＶR 、ＶG 、ＶB を時
分割して、サンプリングコンデンサＣi により映像画素
信号Ｖ’i を保持する動作の同期を確実に行うため、図
１におけるスイッチ信号ＣOFF に相当するものとして、
信号ＣOFFR、ＣOFFG、ＣOFFBを端子ｔ3R、ｔ3G、ｔ3Bを
介して供給している。

【００４１】スイッチ信号ＣOFFR、ＣOFFG、ＣOFFB、映
像信号ＶR 、ＶG 、ＶB はそれぞれ、交互にＡＮＤ回路
Ｆi 、Ｆ(i+1)1、Ｆ(i+2) 、サンプリングスイッチＡi
、Ａ(i+1) 、Ａ'(i+2)（ｉは、ｎ以下の自然数。）に
入力される。

【００４２】シフトレジスタ回路２は、画素サンプリン
グパルスＳj を、ＡＮＤ回路Ｆ3j、Ｆ(3j-1)、Ｆ(3j-2)
各々の片方の入力端子に同時に供給する。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
１台の表示装置でＯＡ画像及びＡＶ画像のいずれも表示
できその切換を容易に行うことができる。且つＯＡ画像
を表示する場合、表示する画素の位置ずれや画像のにじ
みが生じない良好な表示が得られ、表示装置の汎用性を
高めることができる。

【図面の簡単な説明】

【図１】 本発明を実施した液晶表示装置の信号電極駆
動回路の回路図。

【図２】 本発明を実施した液晶表示装置の信号電極駆
動回路における各信号の波形を示す図。

【図３】 本発明を実施した他の液晶表示装置の信号電
極駆動回路の回路図。

【図４】 一般の液晶表示装置の構成を示すブロック回
路図。

【図５】 従来の液晶表示装置の信号電極駆動回路の回
路図。

【図６】 従来の液晶表示装置の信号電極駆動回路にお
ける各信号の波形を示す図。

【符号の説明】

１ サンプルホールド回路部 ２ シフトレジスタ回路 ３ 論理ゲート回路 ４ アクティブマトリクス型液晶表示装置 ５ 走査電極駆動回路 ６ 信号電極駆動回路 ７ 制御回路 ８ 表示パネル ９ 薄膜トランジスタ １０ 信号電極 １１ 走査電極 １２ 画素電極 ｔ1 〜ｔ5 、ｔ3R、ｔ3G、ｔ3B、ｔ5R、ｔ5G、ｔ5B 端
子 Ｌ1 〜Ｌn 端子 Ａ1 〜Ａn サンプリングスイッチ Ｂ1 〜Ｂn ホールドスイッチ Ｃ1 〜Ｃn サンプリングコンデンサ Ｄ1 〜Ｄn ホールドコンデンサ Ｅ1 〜Ｅn 出力バッファ回路 Ｆ1 〜Ｆn ＡＮＤ回路 Ｇ1 〜Ｇn ＯＲ回路 ＣＫ シフトパルス ＣOFF 、ＣOFFR、ＣOFFG、ＣOFFB 信号 ＣON 信号 Ｓ 水平同期パルス Ｓ1 〜Ｓn 画素サンプリングパルス Ｓ’1 〜Ｓ’n スイッチ信号 Ｓ”1 〜Ｓ”n スイッチ信号 Ｖ 映像信号 （ＶR 赤色、ＶG 緑色、ＶB 青色） Ｖ1 〜Ｖn 映像画素信号 Ｖ’1 〜Ｖ’n 映像画素信号 Ｔ ラインスイッチ信号

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 マトリクス型表示装置の各信号電極に表
   示画素の表示の濃淡に対応する信号電圧を入力するため
   に、各画素の表示信号が時系列的に並んだ入力信号のう
   ちの、表示する画素に相当する電圧を抜き取るためのス
   イッチ手段とコンデンサを有する信号電極数に対応した
   複数のサンプルホールド回路と、該サンプルホールド回
   路のサンプリング動作を順次実施していくため前記スイ
   ッチ手段に加える第１スイッチ信号を発生する第１スイ
   ッチ信号供給手段と、サンプルホールド回路にホールド
   された電圧を信号電極に出力するための出力回路とを有
   する表示装置の駆動回路において、 前記入力映像信号中における表示したい表示画素の映像
   画素信号が含まれる期間だけオン状態とし、他の期間は
   オフ状態となるように指示する第２スイッチ信号によっ
   て前記第１スイッチ信号を出力するか禁止するかを選択
   するゲート手段と、 サンプルホールド回路をリセットするために前記ゲート
   手段の出力の如何にかかわらず前記サンプルホールド回
   路の全てのスイッチ手段をオンさせるモードと、サンプ
   ルホールド回路を動作させるために前記ゲート手段の出
   力を通過させて前記スイッチ手段に与えるモードとを有
   する手段と、を有すことを特徴とする表示装置の駆動回
   路。