JP6491408B2

JP6491408B2 - 表示装置

Info

Publication number: JP6491408B2
Application number: JP2013266500A
Authority: JP
Inventors: 松本　昭一郎; 昭一郎松本
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2013-12-25
Filing date: 2013-12-25
Publication date: 2019-03-27
Anticipated expiration: 2033-12-25
Also published as: JP2015121732A

Description

本発明は、液晶表示装置あるいは有機ＥＬ表示装置の駆動回路に関し、特に、所望のゲート線およびデータ線の両方のパーシャル駆動を実現する回路技術に関する。

近年、酸化物半導体をバックプレーンＴＦＴに採用した、ＴＶや携帯／スマートフォンが商品化されるに至っている。酸化物半導体は、オフリーク特性が良好であり、リフレッシュレートを低周波化することで、低消費電力化が可能である。ローリフレッシュレート（ＬｏｗＲｅｆｒｅｓｈＲａｔｅ：ＬＲＲ）技術には、以下の２つがある。

（１）フルスクリーンＬＲＲ
前画面と今度表示しようとする画面のビデオデータが同じ場合を検出して、映像データ書き込みレート（リフレッシュレート）を低下させる方法である。この技術は、静止画像表示の場合に有効であり、通常、６０Ｈｚ動作から１０Ｈｚ以下のレートに低下させる。この場合、パネル駆動アルゴリズムを変える必要はあるが、パネル内部の回路を変える必要はない。

（２）パーシャルＬＲＲ
ゲート線毎に前画面データとの差異を検出して、異なる場合にのみ映像データを書き込む方法である。ほとんど静止画であるが、部分的にリフレッシュする必要がある画像の場合に有効である。この場合、パネル駆動アルゴリズムおよびパネル内部の回路（ゲート線駆動回路）を変える必要がある。パーシャルＬＲＲ回路を搭載した商品は、まだ市場には出回っておらず、現在、各社において、信頼性ある回路技術が開発されつつあるところと考えられる。

また、ＬＲＲ駆動にすることで、ビデオデータを書き込まない時間にタッチ検出を行うことが可能となる。この結果、より小さいポイントの検出（Ｐｅｎ先認識など）や、これまでＳ／Ｎ比が取れなかったものでの検出が可能となり、より快適なユーザインタフェース機能を提供できる。

所望のエリアのみに画像表示させることを目的とする場合の従来技術としては、表示エリア以外を黒表示する液晶表示装置がある。図７は、従来の液晶表示装置に用いられる駆動回路の一例を示したブロック図である（例えば、特許文献１参照）。

図７に示すように、ゲートドライバ１０４は、ゲートスタートパルスＧＳＰの入力ラインに従属接続された複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５と、シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５にそれぞれ接続された複数の出力切替部１０４Ａ〜１０４Ｅとを含む。複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５は、第１クロックＣＬＫ１および第２クロックＣＬＫ２のいずれか１つを入力する。

第１クロックＣＬＫ１および第２クロックＣＬＫ２は、シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５に交代に入力される。つまり、奇数番目のシフトレジスタステージＳ／Ｒ１、Ｓ／Ｒ３、Ｓ／Ｒ５には、第１クロックＣＬＫ１が入力されるが、偶数番目のシフトレジスタステージＳ／Ｒ２、Ｓ／Ｒ４には、第２クロックＣＬＫ２が入力される。

第１クロックＣＬＫ１および第２クロックＣＬＫ２は、相反する位相を有すると共に、水平同期信号の１／２に該当する周波数（すなわち、２倍に相当する周期）を有する。複数のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５は、第１クロックＣＬＫ１または第２クロックＣＬＫ２に応答し、ゲートスタートパルスＧＳＰまたは以前のシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ４からのゲート信号（Ｖｇ１〜Ｖｇ４のいずれか１つ）をラッチし、対応するゲート線ＧＬ１〜ＧＬ５に供給されるゲート信号Ｖｇ１〜Ｖｇ５を発生する。

第１シフトレジスタステージＳ／Ｒ１は、第１クロックＣＬＫ１に応答し、ゲートスタートパルスＧＳＰをラッチさせて第１ゲート信号Ｖｇ１を発生する。第１ゲート信号Ｖｇ１は、第１出力切替部１０４Ａおよび第２シフトレジスタステージＳ／Ｒ２に供給される。第２シフトレジスタステージＳ／Ｒ２は、第２クロックＣＬＫ２によって、以前のステージである第１シフトレジスタステージＳ／Ｒ１からの第１ゲート信号Ｖｇ１をラッチして、第２ゲート信号Ｖｇ２を発生する。第２ゲート信号Ｖｇ２は、第２出力切替部１０４Ｂおよび次のステージである第３シフトレジスタステージＳ／Ｒ３に供給される。

第１クロックＣＬＫ１に応答する第３シフトレジスタステージＳ／Ｒ３も、以前のステージである第２シフトレジスタステージＳ／Ｒ２からの第２ゲート信号Ｖｇ２をシフトさせて、第３ゲート信号Ｖｇ３を発生する。第３ゲート信号Ｖｇ３は、第３出力切替部１０４Ｃおよび次のステージである第４シフトレジスタステージＳ／Ｒ４に供給される。

これにより、残りのシフトレジスタステージＳ／Ｒ４、Ｓ／Ｒ５も、第１クロックＣＬＫ１または第２クロックＣＬＫ２に応答して、以前のシフトレジスタステージＳ／Ｒ３、Ｓ／Ｒ４からの第３ゲート信号Ｖｇ３または第４ゲート信号Ｖｇ４をラッチし、対応するゲート信号Ｖｇ４（またはＶｇ５）を発生する。複数の各シフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５から発生する複数のゲート信号Ｖｇ１〜Ｖｇ５は、１つの水平同期信号の期間ずつ、順次特定論理（例えば、ハイ論理）の状態でイネーブルされる。

複数の出力切替部１０４Ａ〜１０４Ｅは、液晶パネルの表示領域上の複数のゲート線ＧＬ１〜ＧＬ５と電気的にそれぞれ接続される。また、複数の出力切替部１０４Ａ〜１０４Ｅは、垂直ウィンドウ制御信号ＶＷＳ、または遅延した垂直ウィンドウ制御信号ＤＶＷＳを、共通に入力する。垂直ウィンドウ制御信号ＶＷＳまたは遅延したウィンドウ制御信号ＤＶＷＳに共通に応答する複数の各出力切替部１０４Ａ〜１０４Ｅは、対応するシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５から、対応するゲート線ＧＬ１〜ＧＬ５に供給されるゲート信号Ｖｇ１〜Ｖｇ５を切り換える。

垂直ウィンドウ制御信号ＶＷＳまたは遅延した垂直ウィンドウ制御信号ＤＶＷＳの垂直ウィンドウパルスの期間（基底論理の期間）では、出力切替部１０４Ａ〜１０４Ｅは、対応するシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５からの対応するゲート線ＧＬ１〜ＧＬ５に供給される対応するゲート信号Ｖｇ１〜Ｖｇ５を遮断する。それとは反対に、垂直ウィンドウ制御信号ＶＷＳまたは遅延した垂直ウィンドウ制御信号ＤＶＷＳの特定論理のイネーブル期間では、各出力切替部１０４Ａ〜１０４Ａは、対応するシフトレジスタステージＳ／Ｒ１〜Ｓ／Ｒ５からのゲート信号Ｖｇ１〜Ｖｇ５を対応するゲート線ＧＬ１〜ＧＬ５に供給する。また、ＣＬＫ信号は、シフトレジスタＳ／Ｒ１〜Ｓ／Ｒ５のみに導入され、出力切替部Ｖｇ１〜Ｖｇ５には導入されていない。

図８は、図７に示した従来の液晶表示装置の出力切替部の回路図と、駆動波形の一例を示した図である。第ｎ出力切替部Ｖｇｎは、第ｎシフトレジスタＳ／Ｒｎの出力Ｖｇｎを通すか通さないかを、垂直ウィンドウ制御信号ＶＷＳで制御する。ここで、垂直ウィンドウ制御信号ＶＷＳが「Ｈ」の時には、ＧＬｎ（Ｖｇｎ）が出力され、「Ｌ」の時にはＧＬｎ（Ｖｇｎ）が遮断される。

第ｎシフトレジスタＳ／Ｒｎ内のトランジスタＴｄｒｖは、第ｎ出力切換部Ｖｇｎ内のトランジスタＴＧｎを通して、ゲート線を駆動することになり、大きな駆動能力を必要とする。また、トランジスタＴＧｎ自身も、トランジスタＴｄｒｖの出力抵抗を小さくするために、大きなゲート幅に設定される。

また、垂直ウィンドウ制御信号ＶＷＳの駆動波形については、以下のようになる。図８（ｂ）に示したように、第１ゲート線ＧＬ１と第２ゲート線ＧＬ２に出力し、第３ゲート線ＧＬ３の出力を遮断する場合について説明する。この場合、第２ゲート線ＧＬ２が十分「Ｌ」になるまで、垂直ウィンドウ制御信号ＶＷＳは、「Ｈ」を維持し、その後、第３ゲート線ＧＬ３が立ち上がる前に「Ｌ」に設定される。

特開２００８−００３５４８号公報

しかしながら、従来技術には、以下のような課題がある。
特許文献１に示されたような従来技術では、数あるゲート線のうち、部分的にゲート線を選択してパーシャル駆動を行うことで、部分表示を実現しているが、以下の問題がある。まず始めに、表示装置を９０度回転した場合には、行と列が反転するため、パーシャル駆動を行うことができないといった問題がある。

例えば、画面の上部だけを部分表示する場合、従来技術では、活性化させるＧａｔｅ線を選択し、全てのＤａｔａ線にビデオデータが出力される。この状態で、表示装置を９０度回転させた場合には、１画面分のデータを表示した後は、表示装置が９０°回転した状態での画面の上部のみのデータを書き換えればよい。しかしながら、画面の上部に当たる部分は、ゲート線ではなく、データ線に対応するため、部分表示ができず、全画面（全ゲート線、全データ線）のリフレッシュが必要であった。従って、９０度回転した場にはパーシャル駆動ができず、低消費電力化できないという問題があった。

また、特許文献１においてゲート線を活性化すると、全データ線にデータを書き込む必要があり、不必要な電力が消費されることとなる。したがって、所望のゲート線とデータ線で規定される、書き換え必要な領域だけ、データ書き込みができれば、必要最小限の電力消費でリフレッシュが可能となる。

本発明は、前記のような課題を解決するためになされたものであり、所望のゲート線と所望のデータ線で規定される領域のパーシャル駆動を実現する表示装置を得ることを目的とする。

本発明に係る表示装置は、各第１ゲート線に対応して設けられ、垂直方向クロックに同期して動作する垂直方向シフトレジスタを有し、それぞれの第１ゲート線ごとに、第１ゲート線を活性化するかしないかを切り換える垂直制御信号と垂直方向シフトレジスタの出力との論理積に従って第１ゲート線を活性化するＶゲート信号を出力する垂直方向駆動部と、各第２ゲート線に対応して設けられ、水平方向クロックに同期して動作する水平方向シフトレジスタを有し、それぞれの第２ゲート線ごとに、第２ゲート線を活性化するかしないかを切り換える水平制御信号と水平方向シフトレジスタの出力との論理積に従って第２ゲート線を活性化するＨゲート信号を出力する水平方向駆動部とを備え、第１ゲート線と第２ゲート線のそれぞれをパーシャル駆動可能とする表示装置用の駆動回路と、表示装置用の駆動回路により駆動される画素回路とを備え、水平方向駆動部は、表示装置の全面を駆動する通常駆動モードと、パーシャル表示を行うエリア表示モードとのモード切換信号を読み込み、エリア表示モードが選択されたときは、水平制御信号と水平方向シフトレジスタの出力との論理積に従ってＨゲート信号を出力し、通常駆動モードが選択されたときは、Ｈゲート信号を常時「Ｈｉｇｈ」として出力し、画素回路は、１画素を構成する複数のサブピクセルと、複数のサブピクセルのオンオフ制御を行うことで、各サブピクセルの第２トランジスタに接続されたデータ線のデータを表示させる１つの第１トランジスタとを備え、複数のサブピクセルは、１つの第１トランジスタの出力に共通して接続された第２トランジスタのそれぞれのゲートがオンすることで、データ線のデータを表示し、１つの第１トランジスタは、Ｈゲート信号に接続されたゲートがオンすることで、Ｖゲート信号を、サブピクセルの第２トランジスタのゲートに対して出力し、Ｖゲート信号およびＨゲート信号により、パーシャル駆動に対応した画素表示を行い、エリア表示モードが選択されたときは、希望するＨアドレスの第２ゲート線にＨゲート信号を順次出力して活性化し、各第２ゲート線が活性化された間、希望するＶアドレスの第１ゲート線にＶゲート信号を順次出力して活性化するものである。

本発明によれば、ゲート線およびデータ線の両方をパーシャル駆動可能とする回路構成を備えることにより、所望のゲート線と所望のデータ線で規定される領域のパーシャル駆動を実現する表示装置を得ることができる。

本発明の実施の形態１におけるパーシャル駆動回路の構成および動作に関する説明図である。本発明の実施の形態１におけるパーシャル駆動回路の構成および画素回路に関する説明図である。本発明の実施の形態１における通常駆動時とパーシャル駆動時における駆動波形の対比を示した図である。本発明の実施の形態１においてエリア表示モードが選択された時のタイミングチャートである。本発明の実施の形態１における表示装置を回転させた際のゲート線、データ線の活性化領域を示した図である。本発明の実施の形態１におけるエリア部分表示を行った際のゲート線、データ線の活性化領域を示した図である。従来の液晶表示装置に用いられる駆動回路の一例を示したブロック図である。図７に示した従来の液晶表示装置の出力切替部の回路図と、駆動波形の一例を示した図である。

以下、本発明の表示装置の好適な実施の形態につき図面を用いて説明する。

実施の形態１．
図１は、本発明の実施の形態１におけるパーシャル駆動回路の構成および動作に関する説明図である。図１に示したパネルは、垂直方向のシフトレジスタおよび垂直方向の駆動回路を含む垂直方向駆動部１０と、水平方向のシフトレジスタおよび水平方向の駆動回路を含む水平方向駆動部２０と、ビデオデータドライバ３０とを含むパーシャル駆動回路を備えており、表示部１００の所望の画素をパーシャル駆動することとなる。

なお、表示部１００の内部構成としては、ＲＧＢのサブピクセルＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢを単位とする１画素が、トランジスタＴ１により駆動される状態を例示している。

なお、図１で用いられている各信号線は、以下のものである。
ＶＣＬＫ：垂直方向のクロック信号
ＶＯＥ：垂直方向のゲート活性化信号（＝ＶｅｒｔｉｃａｌＯｕｔｐｕｔＥｎａｂｌｅ信号）
Ｖｇａｔｅ：ＶＣＬＫおよびＶＯＥに基づいて、垂直方向駆動部１０で生成される垂直方向ゲート信号
ＨＣＬＫ：水平方向のクロック信号
ＨＯＥ：水平方向のゲート活性化信号（＝ＨｏｒｉｚｏｎｔａｌＯｕｔｐｕｔＥｎａｂｌｅ信号）
ＨＳＥＴ：データ線をパーシャル駆動するようにセットする信号であり、パーシャル駆動を行わない通常表示モードと、パーシャル駆動を行うエリア表示モードの切り換えを行う信号
Ｈｇａｔｅ：ＨＣＬＫ、ＨＯＥ、およびＨＳＥＴに基づいて、水平方向駆動部２０で生成される水平方向ゲート信号
Ｎｐｇ：トランジスタＴ１の出力を、各サブピクセルに供給する信号線（Ｎｏｄｅ−ＰｉｘｅｌＧａｔｅ）

また、図示は省略しているが、以下の信号も、パーシャル駆動に用いられる。
ＶＳＲ：垂直方向駆動部１０内の垂直方向シフトレジスタから出力される信号
ＨＳＲ：水平方向駆動部２０内の水平方向シフトレジスタから出力される信号
ＶＳＴ：垂直方向（１ライン毎）のスタート信号

トランジスタＴ１は、ゲートにＨｇａｔｅ信号が接続されており、入力にＶｇａｔｅ、出力にＮｐｇが接続されている。また、各サブピクセルは、ビデオデータドライバ３０の出力であるデータ線（Ｒ，Ｇ，Ｂ）と、Ｎｐｇに接続されている。

垂直方向駆動部１０は、活性化信号ＶＯＥとＶＳＲ信号との論理積（ＶＯＥ＊ＶＳＲ）が「１」の場合に、Ｖｇａｔｅを活性化する。
また、水平方向駆動部２０は、通常駆動モード時には、Ｈｇａｔｅを常に「Ｈ」として活性化し、パーシャル駆動モード時には、活性化信号ＨＯＥとＨＳＲ信号との論理積（ＨＯＥ＊ＨＳＲ）が「１」の場合に、Ｈｇａｔｅを活性化する。なお、水平方向駆動部２０は、通常駆動モード時とパーシャル駆動モード時の切り換えを、ＨＳＥＴ信号を読み取ることにより行う。

図２は、本発明の実施の形態１におけるパーシャル駆動回路の構成および画素回路に関する説明図である。基本的な構成は、先の図１と同じであるが、サブピクセル部分を、３つのトランジスタＴ２Ｒ、Ｔ２Ｇ、Ｔ２Ｂで表している。トランジスタＴ２Ｒは、ゲートに接続されたＮｐｇにより、データＲの表示、非表示が切り換えられる構成となっている。同様に、トランジスタＴ２Ｇは、ゲートに接続されたＮｐｇにより、データＧの表示、非表示が切り換えられる構成となっており、トランジスタＴ２Ｂは、ゲートに接続されたＮｐｇにより、データＢの表示、非表示が切り換えられる構成となっている。

なお、図２においては、水平方向駆動部２０やＨＣＬＫ信号は、ビデオデータドライバ３０と相対する位置に配置された場合を例示しているが、垂直方向駆動部１０と相対する位置に配置しても構わない。

図３は、本発明の実施の形態１における通常駆動時とパーシャル駆動時における駆動波形の対比を示した図である。図３（ａ）は、通常駆動時を示しており、トランジスタＴ１のＧａｔｅが、常時「Ｈ」で導通状態である場合を示している。すなわち、この場合は、ＨＣＬＫ、ＨＳＲおよび水平方向駆動部２０が停止しており、全Ｈｇａｔｅ＝「Ｈ」の状態である。

ＶＳＴ信号の発生によって、ＶＳＲは動作開始するが、Ｖｇａｔｅ信号は、ＶＯＥ信号が「Ｈ」の時に出力される。画素への表示データは、ＶＳＲの出力タイミング（ＶＣＬＫ１、２）に応じて、Ｖｇａｔｅが「Ｈ→Ｌ」にトグリングすることで、データ線から入力される。このように、Ｈ系の信号は、停止状態にあり、Ｖ系の信号のみで駆動されることとなる。

一方、図３（ｂ）は、エリア表示あるいは９０度回転時（Ｒ＝“Ｌｏｗ”）の表示に相当するパーシャル駆動時を示しており、トランジスタＴ１のゲートが、ＨＳＲとＨＯＥによる制御状態にある場合を示している。すなわち、この場合は、ＨＣＬＫ、ＨＳＲ、および水平方向駆動部２０が動作し始め、所望のＨｇａｔｅ線が選択される。Ｈｇａｔｅ線が、選択されると、Ｈｇａｔｅ＝「Ｈｉｇｈ」の状態になり、その結果、トランジスタＴ１のゲートが「Ｈｉｇｈ」となり、導通状態になる。

Ｖｇａｔｅ信号の発生は、ＶＳＲとＶＯＥ信号で制御される。そして、画素への表示データは、図３（ａ）を用いて説明した通常駆動時と同様に、ＶＳＲの出力タイミング（ＶＣＬＫ１、２）に応じて、Ｖｇａｔｅが「Ｈ→Ｌ」にトグリングすることで、データ線から入力される。

図４は、本発明の実施の形態１においてエリア表示モードが選択された時のタイミングチャートである。より具体的には、水平方向がＨｇａｔｅ＝３０１〜８００、垂直方向がＶＧａｔｅ＝１００１〜１５００で規定される領域をパーシャル表示する場合を図４（ａ）に示しており、その際の具体的なタイミングチャートを図４（ｂ）に示している。

エリア表示モードが選択された時（または、９０度回転検知時も同様）には、以下のような処理が行われる。
・Ｖ系駆動回路がリセットされ、Ｈ系動作が開始される。
・ＨＣＬＫが動作開始し、安定動作したところで、図示していないが、ＨＳＴ信号が発生し、ＨＳＲが動作開始する。
・ＨＳＲが所望のＨＡｄｄｒｅｓｓに到達する（図４（ａ）では、Ｈｇａｔｅ３００）と、ＶＳＲ＊ＨＯＥ＝１になり、これに呼応してＨｇａｔｅ線が活性化する。

・Ｖｇａｔｅの活性化は、ＸＯＥ信号で制御され、ＶＯＥ＝「Ｈ」の時、Ｘｇａｔｅが出力される。
・画素への表示データは、通常駆動時と同様に、ＶＳＲの出力タイミング（ＶＣＬＫ１、２）に応じて、Ｖｇａｔｅ「Ｈ→Ｌ」にトグリングすることで、データ線から入力される。

・ＶＯＥで選択された最終のＶｇａｔｅが活性化され、ビデオデータの書き込みが完了すると、次のＹ−ＣＬＫがトグリングし、次の書き込みが開始する。
・ソースドライバＩＣからのデータ線へのビデオデータ書き込みは、選択されたＨｇａｔｅに接続される画素のみ行われる。

本発明の効果を、図５、図６を用いて説明する。
（効果１）表示装置を９０度回転した際のデータ線のパーシャル駆動による効果
図５は、本発明の実施の形態１における表示装置を回転させた際のゲート線、データ線の活性化領域を示した図であり、具体的には、図５（ａ）〜図５（ｃ）として、以下の状態を示している。

図５（ａ）：通常使用時（９０度回転させない状態）
表示部上部のみをパーシャル駆動する場合に、上部のみのゲート線と全データ線を駆動している。
図５（ｂ）：従来技術による９０度回転時
データ線のパーシャル駆動機能を有していないため、表示部上部のみの表示にも拘らず、全ゲート線と全データ線を駆動しており、無駄な電力を消費している。
図５（ｃ）：本発明による９０度回転時
データ線のパーシャル駆動機能を有しているため、全ゲート線を駆動するとともに、表示部分のデータ線をパーシャル駆動しており、９０度回転時においても、低消費電力化を実現できる。

（効果２）エリア部分表示を行う際のデータ線のパーシャル駆動による効果
図６は、本発明の実施の形態１におけるエリア部分表示を行った際のゲート線、データ線の活性化領域を示した図であり、具体的には、図６（ａ）〜図６（ｄ）として、以下の状態を示している。上段は、表示領域、下段は、本発明のパーシャル駆動機能を用いた場合のデータ書き込みのための活性化領域を示している。
図６（ａ）：画面右上に、バッテリ状態や時間等を表示する場合
図６（ｂ）：部分的に動画を表示する場合
図６（ｃ）：部分的にピクチャを挿入する場合
図６（ｄ）：画面右端を表示する場合

従来技術であれば、全ゲート線＋全データ線を駆動して、リフレッシュすべきところである。しかしながら、本発明のパーシャル駆動機能を用いることで、活性化領域が狭められ、低消費電力化が可能となる。

以上のように、本実施の形態１によれば、従来のパーシャル駆動がゲート線に対してのみであったのに対して、データ線のパーシャル駆動も可能としている。この結果、表示領域に応じて、ゲート線とデータ線の両方をパーシャル駆動することで、ゲート線のみのパーシャル駆動よりも、さらに低消費電力化が可能である。特に、通常使用時から９０度回転した場合、およびエリア表示した場合に、有効である。

また、このようなパーシャル駆動機能を有することで、以下のような４種の駆動モードを、消費電力を抑えた状態で実現することが可能となる。
（モード１）通常駆動
（モード２）ゲート線のパーシャル駆動
（モード３）９０度回転時のパーシャル駆動
（モード４）エリア表示駆動

１０垂直方向駆動部、２０水平方向駆動部、３０ビデオデータドライバ、１００表示部。

Claims

各第１ゲート線に対応して設けられ、垂直方向クロックに同期して動作する垂直方向シフトレジスタを有し、それぞれの第１ゲート線ごとに、第１ゲート線を活性化するかしないかを切り換える垂直制御信号と前記垂直方向シフトレジスタの出力との論理積に従って第１ゲート線を活性化するＶゲート信号を出力する垂直方向駆動部と、
各第２ゲート線に対応して設けられ、水平方向クロックに同期して動作する水平方向シフトレジスタを有し、それぞれの第２ゲート線ごとに、第２ゲート線を活性化するかしないかを切り換える水平制御信号と前記水平方向シフトレジスタの出力との論理積に従って第２ゲート線を活性化するＨゲート信号を出力する水平方向駆動部と、
第１ゲート線と第２ゲート線のそれぞれをパーシャル駆動可能とする表示装置用の駆動回路と、
前記表示装置用の駆動回路により駆動される画素回路と、
を備え、
前記水平方向駆動部は、
表示装置の全面を駆動する通常駆動モードと、パーシャル表示を行うエリア表示モードとのモード切換信号を読み込み、
前記エリア表示モードが選択されたときは、前記水平制御信号と前記水平方向シフトレジスタの出力との論理積に従って前記Ｈゲート信号を出力し、
前記通常駆動モードが選択されたときは、前記Ｈゲート信号を常時「Ｈｉｇｈ」として出力し、
前記画素回路は、
１画素を構成する複数のサブピクセルと、
前記複数のサブピクセルのオンオフ制御を行うことで、各サブピクセルの第２トランジスタに接続されたデータ線のデータを表示させる１つの第１トランジスタと、
を備え、
前記複数のサブピクセルは、前記１つの第１トランジスタの出力に共通して接続された前記第２トランジスタのそれぞれのゲートがオンすることで、前記データ線のデータを表示し、
前記１つの第１トランジスタは、前記Ｈゲート信号に接続されたゲートがオンすることで、前記Ｖゲート信号を、前記サブピクセルの第２トランジスタのゲートに対して出力し、
前記Ｖゲート信号および前記Ｈゲート信号により、パーシャル駆動に対応した画素表示を行い、
前記エリア表示モードが選択されたときにおいて、エリア表示領域は、複数のＨアドレス及び複数のＶアドレスによって規定され、前記複数のＨアドレスの第２ゲート線に前記Ｈゲート信号を順次出力して活性化し、各Ｈアドレスの第２ゲート線が活性化された間、前記複数のＶアドレスの第１ゲート線に前記Ｖゲート信号を順次出力して活性化する、
表示装置。
前記サブピクセルが、液晶または有機ＥＬのいずれかで構成されている、請求項１に記載の表示装置。