JP3842444B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3842444B2 JP3842444B2 JP20973298A JP20973298A JP3842444B2 JP 3842444 B2 JP3842444 B2 JP 3842444B2 JP 20973298 A JP20973298 A JP 20973298A JP 20973298 A JP20973298 A JP 20973298A JP 3842444 B2 JP3842444 B2 JP 3842444B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- lead
- chip select
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 227
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000005520 cutting process Methods 0.000 claims description 48
- 239000011347 resin Substances 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 15
- 238000005304 joining Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Laser Beam Processing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に積層化することにより高密度実装を図る半導体装置の製造方法に関する。
近年の電子機器の小型化、高速化,更には高機能化に伴い、これに用いられる半導体装置についても同様の要求がある。
【0002】
また、このような半導体装置自体に対する要求に加え、半導体装置を実装基板に実装する時の実装効率の改善も望まれている。
そこで、リードを実装基板の表面で接続する表面実装型の半導体装置が現在主流をなしているが、更に実装効率の向上を図るため、複数個の半導体装置を積層した構造の半導体装置ユニットが提案されている。
【0003】
【従来の技術】
図1は従来における半導体装置1の斜視図であり、図2は図1におけるA−A線に沿う断面図である。この半導体装置1は、本出願人が先に提案した半導体装置であり、特開昭63−15453号公報、或いは特開昭63−15451号公報に開示されたものである。
【0004】
各図に示す半導体装置1は、半導体素子(半導体チップ)2、この半導体チップ2を封止する樹脂パッケージ3、夫々の一端部4aが半導体チップ2とワイヤ5により接続されると共に他端側がパッケージ3の底面3aに露出して外部端子6を形成するリード4、半導体チップ2が搭載されるステージ7等により構成されている。即ち、半導体装置1では、リード4の外部端子6を除く他の部分はパッケージ3内に封止された構成とされている。
【0005】
上記構成とされた半導体装置1では、リード4の内、外部端子6となる部分が樹脂パッケージ3の底面3aに露出した構成となるため、リード4のパッケージ3より側方への張り出し量を短くでき、これにより実装密度の向上を図ることができる。また、リードの張り出し部の曲げ加工が不要であり、この曲げ加工用の金型も不要となり、製造コストの低減を図ることができる等の種々の効果を奏するものである。
【0006】
しかるに上記従来の半導体装置1では、図2に示されるように、半導体チップ2の側部にリード4のワイヤ接続される端部4aが位置する構成とされていたため、パッケージ3が大型化してしまい半導体装置1の十分な小型化ができないという問題点があった。即ち、半導体装置の大きさとしては、理想的には略半導体チップの大きさと同一程度まで小型化するのが望ましいが、上記従来の半導体装置1では、半導体チップ2に対してパッケージ3の大きさが倍以上に大きくなってしまう。
【0007】
そこで本出願人は先に、上記問題点を解決しうる半導体装置として、特開平6−132453号「半導体装置及びその製造方法」を提案した。図3は、上記出願に係る半導体装置を示している。
同図に示す半導体装置10Aは、半導体チップ11と、この半導体チップ11を封止する樹脂パッケージ17と、夫々の内側端部14aが半導体チップ11と電気的に接続されると共に、外側端部がパッケージ17の底面17aに露出して外部端子16を形成し、この外部端子16を除く他の部分はパッケージ17に封止された構成の複数のリード14とを具備している。そして、上記複数のリード14をパッケージ17内で高さ方向に対し、その一部或いは全部が半導体チップ11と重なり合う構成としたことを特徴としている。
【0008】
半導体装置10Aを上記構成とすることにより、複数のリード14はパッケージ17内で高さ方向に対し、その一部或いは全部が半導体チップ11と重なり合った構成となるため、図1及び図2に示した半導体装置1に比べて、この重なり合っている部分(図中、矢印L1で示す)の面積だけ半導体装置10Aの小型化を図ることができる。尚、図3において、12はステージを、13は電極パッドを、また15はワイヤを夫々示している。
【0009】
ところで、近年では更なる高密度実装を行うために、半導体装置を上下方向に三次元的に積層(スタック)して実装することが行われるようになってきている。しかるに、図3に示す半導体装置10Aでは、これを上下方向に積層して実装することができず、更なる高密度実装化(即ち三次元的実装)を行うことができないという問題点がある。
【0010】
そこで、本出願人は先に、特開平8−8389号「半導体装置及び半導体装置ユニット」を提案した。図4は、上記出願に係る半導体装置を示している。
同図に示す半導体装置10Bは、インナーリード部18a及びアウターリード部18bよりなるリード18を具備しており、このアウターリード部18bを樹脂パッケージ17の外側に延出させると共に、このアウターリード部18bを樹脂パッケージ17の外形に沿って折曲することにより、第1乃至第3の端子部18b-1〜18b-3を形成したことを特徴とするものである。
【0011】
この構成とすることにより、第1の端子部18b-1は樹脂パッケージ17の上面に位置し、また第2の端子部18b-2は樹脂パッケージ17の下面に位置する構成となる。よって、図5及び図6に示すように、複数(図5に示す例では2個,図6に示す例では4個)の半導体装置10Bを積層(スタック)した構造の半導体装置ユニット19A,19Bを実現することができる。この半導体装置ユニット19A,19Bによれば、更なる高密度実装化を実現することができる。
【0012】
【発明が解決しようとする課題】
ところで、複数個の半導体装置10Bをスタックした構造の半導体装置ユニット19Aでは、全ての半導体装置10を常に同時に動作させることは少ない。特に半導体装置10Bがメモリ装置の場合には、スタックされた半導体装置10Bを選択的に動作させる必要が生じる。このため、半導体装置10Bには、チップセレクト端子が設けられており、このチップセレクト端子にチップセレクト信号が入力された際、当該半導体装置10Bが動作するよう構成されている。
【0013】
よって、半導体装置10Bには、チップセレクト信号をチップセレクト端子に供給するためのリード(以下、チップセレクト用リードという)が設けられている。以下、従来のチップセレクト用リードの構成について、図7及び図8を用いて説明する。尚、図7及び図8では、2個の半導体装置10C,10Dをスタックする構成を例に挙げて説明する。
【0014】
図7は、スタックされる半導体装置10C,10Dを示している。尚、図示の便宜上、樹脂パッケージ17は一点鎖線で示している。
同図に示す半導体装置10C,10Dは、夫々8本のリード18を有しており、この内2本がチップセレクト用リードとして用いられている。このチップセレクト用リードは、各半導体装置に対し、積層数と同数配設される。
【0015】
図7(A)に示す半導体装置10Cでは、符号18A-1,18B-1で示すリードがチップセレクト用リードであり、また図7(B)に示す半導体装置10Dでは符号18A-2,18B-2がチップセレクト用リードである。
図8に示すように、半導体装置10C,10Dがスタックされた状態で、半導体装置10Cのチップセレクト用リード18A-1は半導体装置10Dのチップセレクト用リード18A-2と接続され、また半導体装置10Cのチップセレクト用リード18B-1は半導体装置10Dのチップセレクト用リード18B-2と接続される。
【0016】
一方、半導体チップ11には複数の電極パッド13が設けられているが、図7に示す例では、符号13A-1,13A-2で示す電極パッドがチップセレクト端子とされている。
尚、以下の説明では、接続されたチップセレクト用リード18A-1とチップセレクト用リード18A-2を総称する時はチップセレクト用リード18Aというものとし、接続されたチップセレクト用リード18B-1とチップセレクト用リード18B-2を総称する時はチップセレクト用リード18Bというものとする。
【0017】
ここで、各半導体装置10C,10Dにおける電極パッド13A-1, 13A-2と各チップセレクト用リード18A-1,18B-1,18A-2,18B-2との接続構造に注目する。
図7(A)に示す半導体装置10Cは、ワイヤ15によりチップセレクト端子13A-1とチップセレクト用リード18B-1とが接続されており、チップセレクト用リード18A-1は何れの電極パッド13とも接続されないフリーな状態となっている。また、図7(B)に示す半導体装置10Dでは、ワイヤ15によりチップセレクト端子13A-2とチップセレクト用リード18A-2が接続されており、チップセレクト用リード18B-2は何れの電極パッド13とも接続されないフリーな状態となっている。
【0018】
次に、上記構成とされた半導体装置10C,10Dをスタックした半導体装置ユニット19Cにおいて、チップセレクト信号が各半導体チップ11に供給される構成について図8を用いて説明する。図8(A)はチップセレクト用リード18Aと半導体チップ11の接続構造を示しており、また図8(B)はチップセレクト用リード18Bと半導体チップ11の接続構造を示している。
【0019】
先ず、図8(A)に示されるチップセレクト用リード18Aと半導体チップ11の接続構造に注目すると、下部に位置する半導体装置10Cのチップセレクト用リード18A-1は、前記のように何れの電極パッド13とも接続されないフリーな状態となっている。このため、チップセレクト信号をチップセレクト用リード18Aに供給した場合、チップセレクト信号は上部に位置する半導体装置10Dのチップセレクト端子13A-2に供給され、よって上部に位置する半導体装置10Dが作動する。
【0020】
一方、図8(B)に示されるチップセレクト用リード18Bと半導体チップ11の接続構造に注目すると、上部に位置する半導体装置10Dのチップセレクト用リード18B-2は、前記のように何れの電極パッド13とも接続されないフリーな状態となっている。このため、チップセレクト信号をチップセレクト用リード18Bに供給した場合、チップセレクト信号は下部に位置する半導体装置10Cのチップセレクト端子13A-1に供給され、よって下部に位置する半導体装置10Cが作動する。
【0021】
よって、チップセレクト信号をチップセレクト用リード18A或いはチップセレクト用リード18Bに選択的に供給することにより、半導体装置10C,10Dを選択的に動作させることができる。
ところが上記の構成では、半導体装置10C,10Dを製造する段階で、具体的にはワイヤ15を配設するワイヤボンディング工程において、予めワイヤ15を所定のチップセレクト用リード18A-1,18B-1,18A-2,18B-2に選択的に接続しておく必要がある。
【0022】
このように従来の構成では、スタックされる半導体装置の製造段階において、異なる構成の半導体装置10C,10Dを夫々別個に製造しておく必要が生じ、よって半導体装置の製造が複雑となり、これに伴い製品コストが上昇してしまうという問題点があった。また、ワイヤ15の接続構造によっては、スタック用としてしか使用できない半導体装置が発生し、生産性に無駄が発生するという問題点もある。
【0023】
また、製造された状態において半導体装置10C,10Dの構成が異なっているため、スタックを行なうまで間、半導体装置10Cと半導体装置10Dとを別個に製品管理する必要が生じ、この管理が面倒であるという問題点もあった。
本発明は上記の点に鑑みてなされたものであり、製造工程及び製品管理の簡単化を図りうる半導体装置の製造方法を提供することを目的とする。
【0024】
【課題を解決するための手段】
上記の課題は、下記の手段を講じることにより解決することができる。
請求項1記載の発明は、
樹脂パッケージ内に封止された半導体チップと、該半導体チップに接続されるインナーリード部と前記樹脂パッケージの外部に延出したアウターリード部とを有する複数のリードと、前記半導体チップと前記インナーリード部とを電気的に接続する複数のワイヤとを具備する半導体装置に対し、
前記樹脂パッケージにレーザ光を照射し前記複数のワイヤのうち少なくとも1本のワイヤを切断する切断工程を具備することを特徴とするものである。
【0025】
また、請求項2記載の発明は、
請求項1記載の半導体装置の製造方法であって、
前記ワイヤを切断された前記半導体装置を複数個積層する積層工程と、
前記各半導体装置同志を電気的及び機械的に接合する接合工程とを具備することを特徴とするものである。
【0033】
これにより、半導体装置の製造工程では、スタックされる半導体装置を別個に製造する必要はなくなり、製造工程の簡単化を図ることができる。また、半導体装置の製造完了後、切断工程実施前までの半導体装置の製品管理も、スタックされる半導体装置は全て同一構成であるため別個に管理する必要はなく、製品管理の簡単化を図ることができる。
【0034】
上記請求項1記載の発明によれば、切断手段としてレーザー装置を用いたことにより、製造された半導体装置に対して容易にリード或いは接続手段を切断する処理を行なうことができる。また、レーザーの波長を適宜選定することにより、樹脂パッケージに損傷を与えることなく、リード或いは接続手段のみを切断することができる。
【0035】
【発明の実施の形態】
次に本発明の実施の形態について図面と共に説明する。
図9は本発明の第1実施例である半導体装置20Aの断面図である。同図において、21は半導体チップであり、ステージ22に固着されている。また、この半導体チップ21に設けられている電極パッド23は、チップ上面の中央位置に長手方向に沿って形成されており、その中にはチップセレクト端子23aが含まれている。
【0036】
また、同図において24は複数のリードであり、その内側に形成されたインナーリード部24aと半導体チップ21に形成された電極パッド23とはワイヤ25により接続されている。またリード24は、上記のインナーリード部24aと一体的に連続してアウターリード部24bを形成しており、このアウターリード部24bは第1乃至第3の端子部24b-1〜24b-3から構成されている。
【0037】
更に、同図において27は樹脂パッケージであり、その内部に半導体チップ21,ワイヤ25,リード24のインナーリード部24aは封止され保護される。また、上記したリード24の内、アウターリード部24bは樹脂パッケージ27の外部に延出するよう構成されている。また、樹脂パッケージ27より延出したアウターリード部24bは、2回折曲されることにより第1の端子部24b-1,第2の端子部24b-2,及び第3の端子部24b-3を形成している。
【0038】
第1の端子部24b-1は樹脂パッケージ27の上面(第2の面)に露出するよう形成されており、また第2の端子部24b-2は樹脂パッケージ27の下面(第1の面)に対向するよう形成されており、更に第3の端子部24b-3は樹脂パッケージ27の側面に対向するよう上下方向に延出するよう形成されている。即ち、アウターリード部24bは樹脂パッケージ27の外形に沿って配設された構成とされている。
【0039】
上記のように、本実施例に係る半導体装置20Aは、樹脂パッケージ27の上面に第1の端子部24b-1が形成されるのに加えて、樹脂パッケージ27の下面27bに第2の端子部24b-2が配設された構成とされている。従って、半導体装置20Aを複数個上下方向に積層(スタック)して用いることが可能となる。
図11は本発明の第1実施例である半導体装置ユニット40Aを示しており、また図12は半導体装置ユニット40Aの変形例である半導体装置ユニット40Bを示している。
【0040】
図11に示す半導体装置ユニット40Aは、図9に示した第1実施例に係る半導体装置20Aを上下方向に2個スタックした構造とされている。また、図12に示す半導体装置ユニット40Bは、第1実施例に係る半導体装置20Aを上下方向に4個スタックした構造とされている。
従って、各半導体装置ユニット40A,40Bは半導体装置20Aをスタックした状態において、上部に位置する半導体装置20Aの第2の端子部24b-2が、下部に配設された半導体装置20Aの第1の端子部24b-1と接続される構成となっている。また、第1の端子部24b-1と第2の端子部24b-2との電気的及び機械的接続は、例えば半田付け、レーザ溶接等により行なうことが考えられる。
【0041】
上記した半導体装置ユニット40A,40Bによれば、これを実装基板(図示せず)に実装する際、1個の半導体装置20Aの実装面積に複数の半導体装置20Aを実装することが可能となるため、実装効率を向上させることができる。
ここで、図9に示す半導体装置20A、及び図11及び図12に示される各半導体装置ユニット40A,40Bを構成する半導体装置20Aのワイヤ25に注目すると、複数配設されるワイヤ25の内、所定のワイヤ25は切断された構成とされている(以下、切断されたワイヤ25を切断ワイヤ25Aという)。このように、切断ワイヤ25Aが形成されることにより、半導体チップ21とリード24とは電気的接続が断たれた状態となる。
【0042】
よって、この切断ワイヤ25Aを有する半導体装置20Aをスタックした場合、切断ワイヤ25Aと接続したリード24は、単に上下の半導体装置20A(或いは、実装基板)を電気的に接続する接続配線としてのみ機能することとなる。従って、複数の半導体装置20Aをスタックする際、切断ワイヤ25の配設箇所を適宜選定しておくことにより、スタック時に上下に接続される各リード24を介して任意の半導体装置21の電極パッド23に信号を供給することが可能となる。
【0043】
具体的には、半導体チップ21のチップセレクト端子23aと接続されていたワイヤ25を切断して切断ワイヤ25Aを形成すると、複数の半導体装置20Aをスタックした際、任意の半導体装置20A(半導体チップ21)を選択的に動作させることが可能となる。
例えば、図11に示す半導体装置ユニット40Aの場合には、下部に位置する半導体装置20Aの第2の端子部24b-2にチップセレクト信号を供給すると、下部に位置する半導体装置20Aのみが動作することとなる。また、図12に示す半導体装置ユニット40Bの場合には、下部に位置する半導体装置20Aの第2の端子部24b-2にチップセレクト信号を供給すると、最下部に位置する半導体装置20Aと、上から2番目の半導体装置20Aが動作することとなる。
【0044】
このように、切断ワイヤ25Aの配設位置を適宜選定することにより、半導体装置ユニット40A,40Bの任意の半導体装置20Aを選択的に動作させる構成とすることができる。
続いて、上記構成とされた半導体装置ユニット40A,40Bの製造方法について説明する。図17は、半導体装置ユニット40A,40Bの製造工程を示す工程図である。
【0045】
半導体装置ユニット40A,40Bを製造するには、予めワイヤ25が切断されていない状態の(即ち、切断ワイヤ25Aが設けられていない)半導体装置20Aを製造しておく(ステップ10。尚、図ではステップをSと略称している))。ここで製造される半導体装置20Aは、図7を用い説明した従来の半導体装置10C,10Dと異なり、全て同一構成の装置である。尚、ワイヤ25が切断されていない半導体装置20Aは、周知の半導体製造処理により製造することができるため、その説明は省略する。
【0046】
この半導体装置20Aをスタックし半導体装置ユニット40A,40Bを製造するには、先ず所定のワイヤ25を切断する切断工程を実施する(ステップ12)。本実実施例では、ワイヤ25を切断する切断手段として、図10に示すようにレーザ装置30を用いている。そして、これレーザ装置30によりレーザ光を切断しようとするワイヤ25に照射し、これを切断して切断ワイヤ25Aを形成する。
【0047】
このように、切断手段としてレーザー装置30を用いることにより、レーザ光の照射のみでワイヤ25の切断が行なえるため、製造された半導体装置20Aに対して容易にリード24の切断処理を行なうことができる。
また、この切断工程で使用されるレーザ装置30としては、気体レーザ(CO2 レーザ等),固体レーザ(ルビーレーザ,ネオジウムレーザ等),液体レーザ(YAGレーザ,ガラスレーザ等),半導体レーザ,科学レーザ(X線レーザ等)の使用が考えられる。
【0048】
また、これらの各種レーザ装置は、いずれもレーザ光の波長(即ち、エネルギー)を調整することが可能である。よって、レーザの波長を適宜選定することにより、樹脂パッケージ27に損傷を与えることなく、リード24のみを切断することが可能である。従って、切断工程を実施することにより、樹脂パッケージ27の封止性が劣化することを防止することができる。
【0049】
上記した切断工程が終了すると、続いてステップ14Aにおいて半田ディップ処理を行なうか、或いはステップ14Bにおいて半田ペースト印刷処理を行なうことにより、半導体装置20Aの第1或いは第2の端子部12b-1, 12b-2に接合材となる半田を配設する(接合材配設工程)。
この接合材配設工程が終了すると、続いてステップ18において、半田が配設された半導体装置20Aを複数個積層する(積層工程)。この積層工程が終了すると、続いてステップ18において、熱処理(例えば、温風,赤外線リフロー等)が行なわれ、半田を溶融することにより上下方向に隣接する各半導体装置20A同志を電気的及び機械的に接合する(接合工程)。
【0050】
以上の各工程を実施することにより、半導体装置ユニット40A,40Bが製造される。尚、上記した実施例では、接合材として半田を用いた例を示したが、他の接合材を用いることも可能である。また、レーザ装置等を用いることにより、第1及び第2の端子部12b-1, 12b-2を直接接合することも可能である。
上記した半導体装置ユニット40A,40Bの製造方法によれば、切断工程では、既に製造が完了している半導体装置20Aに対してレーザ装置30を用いてリード24の切断処理が行なわれる。よって、半導体装置20Aを製造する半導体装置製造工程S10においては、同一の半導体装置20Aが製造される。そして、切断工程S12を実施することにより、個々の半導体装置20Aは積層可能な構成に加工される。
【0051】
従って、半導体装置製造工程S10では、スタックされる半導体装置20Aを別個に製造する必要はなくなり、製造工程の簡単化を図ることができる。また、半導体装置20Aの製造完了後、切断工程実施前までの半導体装置20Aの製品管理においても、管理される半導体装置20Aは全て同一構成であるため別個に管理する必要はなく、製品管理の簡単化を図ることができる。
【0052】
続いて、本発明の第2実施例である半導体装置について説明する。
図13は本発明の第2実施例である半導体装置20Bを示している。尚、図13において、図9に示した第1実施例に係る半導体装置20Aと同一構成については同一符号を付してその説明を省略する。
第1実施例に係る半導体装置20Aは、所定のワイヤ25を切断することにより切断ワイヤ25Aを形成し、これにより任意の半導体チップ21を選択的に動作させる構成とした。これに対し、本実施例に係る半導体装置20Bは、リード24に切断部26を形成することにより、リード24の外部接続端子として機能する部位(即ち、第1及び第2の端子部24b-1, 24b-1)と半導体チップ21との電気的接続が断たれるよう構成したことを特徴としている(以下、切断部26が形成されたリード24を切断リード24Aという)。
【0053】
この切断部26は、図14に示すように、レーザ装置30を用いてリード24を切断することにより形成される。この際、切断部26の形成位置は、アウターリード部24bの第1の端子部24b-1とインナーリード部24aとの境界部分に形成されている。これにより、複数の半導体装置20Bをスタックしても、切断部26が上部に位置する半導体装置の第2の端子部24b-2により短絡してしまうことはない。
【0054】
図15は本発明の第2実施例である半導体装置ユニット40Cを示しており、図16は半導体装置ユニット40Cの変形例である半導体装置ユニット40Dを示している。半導体装置ユニット40Cは半導体装置20Bを2個スタックした構成とされており、また半導体装置ユニット40Dは半導体装置20Bを4個スタックした構成とされている。
【0055】
また、切断部26の形成位置は、先に図11及び図12に示した半導体装置ユニット40A,40Bの切断ワイヤ25Aの形成位置と対応した位置に設定している。よって、図15及び図16に示す半導体装置ユニット40C,40Dは、図11及び図12に示した半導体装置ユニット40A,40Bと同一の動作を行なうこととなる。よって、本実施例に係る半導体装置ユニット40C,40Dにおいても、複数スタックされた半導体装置20Bの内、任意の半導体装置20B(半導体チップ21)を選択的に動作させることが可能となる。
【0056】
尚、上記した各実施例において切断ワイヤ25A,及び切断部26を設ける際、1個の半導体装置20A,20B内の複数のリード24及びワイヤ25に切断ワイヤ25A,及び切断部26を設ける構成としてもよい。
また、上記した実施例では、チップセレクト信号が供給されるリード24或いはワイヤ25に切断ワイヤ25A及び切断部26を形成した構成を示したが、他の信号が供給されるリード、或いは電源,グランド用のリードに切断ワイヤ25A及び切断部26を形成する構成とてもよい。
【0057】
【発明の効果】
上述の如く本発明によれば、切断手段としてレーザー装置を用いたことにより、製造された半導体装置に対して容易にリード或いは接続手段を切断する処理を行なうことができる。また、レーザーの波長を適宜選定することにより、樹脂パッケージに損傷を与えることなく、リード或いは接続手段のみを切断することができる。
【図面の簡単な説明】
【図1】従来の半導体装置の一例を説明するための図である(その1)。
【図2】従来の半導体装置の一例を説明するための図である(その2)。
【図3】従来の半導体装置の一例を説明するための図である(その3)。
【図4】従来の半導体装置の一例を説明するための図である(その4)。
【図5】従来の半導体装置ユニットの一例を説明するための図である(その1)。
【図6】従来の半導体装置ユニットの一例を説明するための図である(その2)。
【図7】従来のチップセレクト用リードの接続構造を説明するための図である(その1)。
【図8】従来のチップセレクト用リードの接続構造を説明するための図である(その2)。
【図9】本発明の第1実施例である半導体装置を示す図である。
【図10】本発明の第1実施例である半導体装置ユニットの製造方法の内、切断工程を説明するための図である。
【図11】本発明の第1実施例である半導体装置ユニットを示す図である。
【図12】本発明の第1実施例である半導体装置ユニットの変形例を示す図である。
【図13】本発明の第2実施例である半導体装置を示す図である。
【図14】本発明の第2実施例である半導体装置ユニットの製造方法の内、切断工程を説明するための図である。
【図15】本発明の第2実施例である半導体装置ユニットを示す図である。
【図16】本発明の第2実施例である半導体装置ユニットの変形例を示す図である。
【図17】本発明の一実施例である半導体装置ユニットの製造方法の工程図である。
【符号の説明】
20A,20B 半導体装置
21 半導体チップ
23 電極パッド
23a チップセレクト端子
24 リード
24A 切断リード
24a インナーリード部
24b アウターリード部
24b-1 第1の端子部
24b-2 第2の端子部
24b-3 第3の端子部
25 ワイヤ
25A 切断ワイヤ
26 切断部
27 樹脂パッケージ
30 レーザ装置
40A〜40D 半導体装置ユニット
Claims (2)
- 樹脂パッケージ内に封止された半導体チップと、該半導体チップに接続されるインナーリード部と前記樹脂パッケージの外部に延出したアウターリード部とを有する複数のリードと、前記半導体チップと前記インナーリード部とを電気的に接続する複数のワイヤとを具備する半導体装置に対し、
前記樹脂パッケージにレーザ光を照射し前記複数のワイヤのうち少なくとも1本のワイヤを切断する切断工程
を具備することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法であって、
前記ワイヤを切断された前記半導体装置を複数個積層する積層工程と、
前記各半導体装置同志を電気的及び機械的に接合する接合工程と、
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20973298A JP3842444B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置の製造方法 |
US09/301,345 US6433418B1 (en) | 1998-07-24 | 1999-04-29 | Apparatus for a vertically accumulable semiconductor device with external leads secured by a positioning mechanism |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20973298A JP3842444B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000040784A JP2000040784A (ja) | 2000-02-08 |
JP3842444B2 true JP3842444B2 (ja) | 2006-11-08 |
Family
ID=16577729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20973298A Expired - Fee Related JP3842444B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6433418B1 (ja) |
JP (1) | JP3842444B2 (ja) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010094409A (ko) * | 2000-03-30 | 2001-11-01 | 마이클 디. 오브라이언 | 반도체 패키지와 그 제조방법 |
US6787388B1 (en) * | 2000-09-07 | 2004-09-07 | Stmicroelectronics, Inc. | Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device |
JP2002222903A (ja) * | 2001-01-26 | 2002-08-09 | Mitsubishi Electric Corp | 半導体パッケージ及び半導体装置 |
JP4637380B2 (ja) * | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6791172B2 (en) * | 2001-04-25 | 2004-09-14 | General Semiconductor Of Taiwan, Ltd. | Power semiconductor device manufactured using a chip-size package |
US7057273B2 (en) * | 2001-05-15 | 2006-06-06 | Gem Services, Inc. | Surface mount package |
US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
US7026708B2 (en) * | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
US20030234443A1 (en) * | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
US6956284B2 (en) * | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
TWI229435B (en) | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
US6927497B2 (en) * | 2002-08-22 | 2005-08-09 | Intel Corporation | Multi-die semiconductor package |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
US6998721B2 (en) * | 2002-11-08 | 2006-02-14 | Stmicroelectronics, Inc. | Stacking and encapsulation of multiple interconnected integrated circuits |
TWI297938B (en) * | 2003-07-15 | 2008-06-11 | Advanced Semiconductor Eng | Semiconductor package |
JP4401181B2 (ja) | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
SG120123A1 (en) * | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
TWI228303B (en) * | 2003-10-29 | 2005-02-21 | Advanced Semiconductor Eng | Semiconductor package, method for manufacturing the same and lead frame for use in the same |
US6977431B1 (en) * | 2003-11-05 | 2005-12-20 | Amkor Technology, Inc. | Stackable semiconductor package and manufacturing method thereof |
US7633140B2 (en) * | 2003-12-09 | 2009-12-15 | Alpha And Omega Semiconductor Incorporated | Inverted J-lead for power devices |
CN100413070C (zh) * | 2004-01-30 | 2008-08-20 | 松下电器产业株式会社 | 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法 |
US7145249B2 (en) * | 2004-03-29 | 2006-12-05 | Intel Corporation | Semiconducting device with folded interposer |
US7378725B2 (en) * | 2004-03-31 | 2008-05-27 | Intel Corporation | Semiconducting device with stacked dice |
US20050285254A1 (en) * | 2004-06-23 | 2005-12-29 | Buot Joan R V | Semiconducting device having stacked dice |
US7511364B2 (en) * | 2004-08-31 | 2009-03-31 | Micron Technology, Inc. | Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same |
US7443023B2 (en) | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
EP1655778A1 (en) * | 2004-11-09 | 2006-05-10 | Optimum Care International Tech. Inc. | Chip package structure |
CN2779618Y (zh) * | 2005-01-21 | 2006-05-10 | 资重兴 | 可层叠的封装芯片结构改良 |
JP5007494B2 (ja) * | 2005-07-04 | 2012-08-22 | セイコーエプソン株式会社 | 電子デバイスの製造方法 |
TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
US20070158807A1 (en) * | 2005-12-29 | 2007-07-12 | Daoqiang Lu | Edge interconnects for die stacking |
JP4857791B2 (ja) * | 2006-02-01 | 2012-01-18 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
US8471374B2 (en) * | 2006-02-21 | 2013-06-25 | Stats Chippac Ltd. | Integrated circuit package system with L-shaped leadfingers |
US7981702B2 (en) * | 2006-03-08 | 2011-07-19 | Stats Chippac Ltd. | Integrated circuit package in package system |
SG135979A1 (en) * | 2006-03-08 | 2007-10-29 | Micron Technology Inc | Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods |
SG139573A1 (en) | 2006-07-17 | 2008-02-29 | Micron Technology Inc | Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods |
KR100833183B1 (ko) * | 2006-09-21 | 2008-05-28 | 삼성전자주식회사 | 적층형 반도체 패키지 |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
SG149726A1 (en) | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods |
SG150396A1 (en) | 2007-08-16 | 2009-03-30 | Micron Technology Inc | Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods |
US7868471B2 (en) * | 2007-09-13 | 2011-01-11 | Stats Chippac Ltd. | Integrated circuit package-in-package system with leads |
US20090194856A1 (en) * | 2008-02-06 | 2009-08-06 | Gomez Jocel P | Molded package assembly |
US8227908B2 (en) * | 2008-07-07 | 2012-07-24 | Infineon Technologies Ag | Electronic device having contact elements with a specified cross section and manufacturing thereof |
TWI411139B (zh) * | 2009-07-16 | 2013-10-01 | Cheng Kung Capital Llc | 上下電極led封裝 |
TW201212187A (en) * | 2010-09-02 | 2012-03-16 | Hon Hai Prec Ind Co Ltd | Chip |
US8692377B2 (en) * | 2011-03-23 | 2014-04-08 | Stats Chippac Ltd. | Integrated circuit packaging system with plated leads and method of manufacture thereof |
CN105904099B (zh) * | 2016-05-09 | 2017-09-29 | 环维电子(上海)有限公司 | 一种sip模组的制造方法、银胶沟槽的切割方法及*** |
EP3331007A1 (en) * | 2016-12-05 | 2018-06-06 | Melexis Technologies SA | Integrated circuit package comprising lead frame |
CN109950214A (zh) * | 2017-12-20 | 2019-06-28 | 安世有限公司 | 芯片级封装半导体器件及其制造方法 |
JP2021174954A (ja) * | 2020-04-30 | 2021-11-01 | Tdk株式会社 | 電子部品、電子部品の製造方法、電子部品パッケージ |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0627959Y2 (ja) * | 1988-10-20 | 1994-07-27 | ローム株式会社 | ダイオード |
JPH0325410Y2 (ja) | 1985-08-10 | 1991-06-03 | ||
JPS6298759A (ja) | 1985-10-25 | 1987-05-08 | Mitsubishi Electric Corp | 電子デバイス |
JPS6441252A (en) | 1987-08-06 | 1989-02-13 | Nec Corp | Semiconductor device |
JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
JPH0289355A (ja) | 1988-09-27 | 1990-03-29 | Matsushita Electron Corp | 半導体装置 |
JPH02163957A (ja) | 1988-12-16 | 1990-06-25 | Nec Corp | 半導体集積回路の樹脂封止パッケージ |
JPH02181960A (ja) | 1989-01-09 | 1990-07-16 | Nec Corp | 樹脂封止型半導体装置 |
US5224021A (en) | 1989-10-20 | 1993-06-29 | Matsushita Electric Industrial Co., Ltd. | Surface-mount network device |
NL9000161A (nl) * | 1990-01-23 | 1991-08-16 | Koninkl Philips Electronics Nv | Halfgeleiderinrichting bevattende een drager en werkwijze voor het vervaardigen van de drager. |
JP2881932B2 (ja) | 1990-03-29 | 1999-04-12 | 日本電気株式会社 | 半導体装置 |
JPH03280566A (ja) | 1990-03-29 | 1991-12-11 | Nec Corp | 表面実装型半導体装置 |
US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
JPH04144264A (ja) | 1990-10-05 | 1992-05-18 | Nec Corp | 半導体装置 |
JPH05102245A (ja) | 1991-10-11 | 1993-04-23 | Nippon Steel Corp | 半導体装置およびその製造方法 |
JP3117828B2 (ja) * | 1992-12-28 | 2000-12-18 | ローム株式会社 | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 |
JPH06334099A (ja) | 1993-05-19 | 1994-12-02 | Miyazaki Oki Electric Co Ltd | パッケージicのjベンドリード構造 |
JP2560974B2 (ja) | 1993-06-04 | 1996-12-04 | 日本電気株式会社 | 半導体装置 |
JP3238803B2 (ja) | 1993-08-24 | 2001-12-17 | ローム株式会社 | 面実装型有極性電子部品の基板実装構造 |
JPH0766325A (ja) * | 1993-08-26 | 1995-03-10 | Rohm Co Ltd | 合成樹脂パッケージ型電子部品の構造 |
JPH07263609A (ja) | 1994-03-17 | 1995-10-13 | Kawasaki Steel Corp | 半導体パッケージ |
KR970010678B1 (ko) * | 1994-03-30 | 1997-06-30 | 엘지반도체 주식회사 | 리드 프레임 및 이를 이용한 반도체 패키지 |
JPH088389A (ja) * | 1994-04-20 | 1996-01-12 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット |
US6066514A (en) * | 1996-10-18 | 2000-05-23 | Micron Technology, Inc. | Adhesion enhanced semiconductor die for mold compound packaging |
JP3417095B2 (ja) | 1994-11-21 | 2003-06-16 | 富士通株式会社 | 半導体装置 |
DE4446566A1 (de) | 1994-12-24 | 1996-06-27 | Telefunken Microelectron | Mehrpoliges, oberflächenmontierbares, elektronisches Bauelement |
KR100214463B1 (ko) | 1995-12-06 | 1999-08-02 | 구본준 | 클립형 리드프레임과 이를 사용한 패키지의 제조방법 |
US5877561A (en) * | 1995-07-28 | 1999-03-02 | Lg Semicon Co., Ltd. | Plate and column type semiconductor package having heat sink |
US6002167A (en) * | 1995-09-22 | 1999-12-14 | Hitachi Cable, Ltd. | Semiconductor device having lead on chip structure |
JPH09260568A (ja) | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5818107A (en) | 1997-01-17 | 1998-10-06 | International Business Machines Corporation | Chip stacking by edge metallization |
JP2924854B2 (ja) * | 1997-05-20 | 1999-07-26 | 日本電気株式会社 | 半導体装置、その製造方法 |
US5986209A (en) * | 1997-07-09 | 1999-11-16 | Micron Technology, Inc. | Package stack via bottom leaded plastic (BLP) packaging |
JP2000133761A (ja) * | 1998-08-20 | 2000-05-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-07-24 JP JP20973298A patent/JP3842444B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-29 US US09/301,345 patent/US6433418B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6433418B1 (en) | 2002-08-13 |
JP2000040784A (ja) | 2000-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3842444B2 (ja) | 半導体装置の製造方法 | |
JP4062358B2 (ja) | Led装置 | |
JP4731021B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US9330941B2 (en) | Package carrier and manufacturing method thereof | |
KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
JP2013239644A (ja) | 半導体発光装置 | |
US9972560B2 (en) | Lead frame and semiconductor device | |
JP6597476B2 (ja) | 配線基体の製造方法並びに配線基体及びそれを用いた発光装置。 | |
JP2004014801A (ja) | 半導体装置およびその製造方法 | |
CN111816625A (zh) | 多层芯片堆叠结构和多层芯片堆叠方法 | |
CN215771133U (zh) | 封装体及引线框架 | |
JPH11330314A (ja) | 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム | |
JP5095957B2 (ja) | 回路装置の製造方法 | |
CN103794595B (zh) | Pop封装结构及其封装方法 | |
JP2803656B2 (ja) | 半導体装置 | |
JP3469168B2 (ja) | 配線基板及び半導体装置 | |
JP3231129B2 (ja) | 積層半導体装置ならびにその製造方法 | |
JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
JPS6070752A (ja) | 半導体装置の製造方法 | |
JP3251810B2 (ja) | 集積回路装置の実装方法 | |
CN115732451A (zh) | 封装体、引线框架及其粗化方法 | |
JPS62169461A (ja) | 半導体装置 | |
JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
CN117238856A (zh) | 薄型化半导体封装件及其封装方法 | |
TW202341383A (zh) | 具複合式針腳結構的封裝元件及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |