JP4201060B2 - 半導体装置、およびその製造方法 - Google Patents
半導体装置、およびその製造方法 Download PDFInfo
- Publication number
- JP4201060B2 JP4201060B2 JP33939796A JP33939796A JP4201060B2 JP 4201060 B2 JP4201060 B2 JP 4201060B2 JP 33939796 A JP33939796 A JP 33939796A JP 33939796 A JP33939796 A JP 33939796A JP 4201060 B2 JP4201060 B2 JP 4201060B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor device
- heat sink
- semiconductor chip
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本願発明は、半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備えた半導体装置、およびその製造方法に関する。
【0002】
【従来の技術】
たとえば、モータドライブ用パワーIC、ある種のゲートアレイ、超LSI等、駆動時に生じる発熱量が大きい樹脂パッケージ型半導体装置には、樹脂パッケージ内に放熱板を組み込み、これによって放熱性能を高めたものが見うけられる。
【0003】
図7に、従来のこの種の樹脂パッケージ型半導体装置5の構造例を示す。この半導体装置5は、半導体チップ50と、この半導体チップ50が搭載されるダイパッド51と、上記半導体チップ50から発生する熱を外部に放出するための放熱板54と、上記半導体チップ50とワイヤ53を介して電気的に導通させられている複数本の内部リード52と、上記半導体チップ50ないし上記内部リード52を包み込む樹脂パッケージ56と、上記各内部リード52に連続して上記樹脂パッケージ56の外部に延出する外部リード55と、を備えて構成されている。
【0004】
上記樹脂パッケージ型半導体装置5は、リードフレームに形成されたダイパッド51の下面に上記放熱板54を接合し、上記ダイパッド51の上面に半導体チップ50をボンディングし、この半導体チップ50上に形成された上面電極(図示せず)をワイヤ53を介してこれに対応する内部リード52と結線し、さらに、合わせ状態においてダイパッド51上の半導体チップ50を収容配置可能なキャビティを有する上下の金型を用いて樹脂材料により上記ダイパッド51、半導体チップ50、内部リード52、ワイヤボンディング部52、および放熱板54を樹脂パッケージングすることにより形成される。
【0005】
【発明が解決しようとする課題】
上記ダイパッド51としてニッケル合金、たとえばニッケルを42%含む、いわゆる42アロイを用い、上記放熱板54として銅を用いた場合には、ハンダリフローの手法により上記半導体装置5を回路基板上に実装するときの熱によって上記ダイパッド51および上記放熱板54がそれぞれ熱膨張するが、上記放熱板54と上記ダイパッド51とはそれぞれ熱膨張係数が異なるために、上記放熱板54と上記ダイパッド51との間の接合部分に応力が集中してしまう。また、上記放熱板54および上記ダイパッド51の各々の接合面における上記した応力に対する伸び具合が、上記放熱板54と上記ダイパッド51と間で異なるために、上記放熱板54が反ってしまったり、あるいは上記放熱板54や上記半導体チップ50が上記ダイパッド51から剥離してしまったりする。このため、上記放熱板54に十分に熱が伝えられず上記半導体装置5の放熱性が低下してしまったり、あるいは上記半導体装置5の品質の低下を招来してしまったりする。
【0006】
したがって、上記放熱板54は、熱伝導率、すなわち放熱性が高く、しかも上記ダイパッドとの接合部分のリフロー時の高温における伸び具合が上記ダイパッド12と略同様である金属を用いて形成することが望まれる。そこで、上記ダイパッド51として42アロイを用いた場合には、アルミニウムなどの金属により形成された放熱板を用いることも考えられるが、アルミニウムは、その表面が酸化されて酸化膜が形成されやすいために、上記ダイパッドに対する接合安定性が低いといった欠点がある。特に、超音波接合法により上記放熱板54と上記ダイパッド51とを接合する場合には、上記酸化膜によって超音波供給時の金属の相互拡散が阻害されるために、上記放熱板54と上記ダイパッド51とを所定の強度をもって接合することが困難である。
【0007】
本願発明は、上記した事情のもとで考え出されたものであって、リフロー時の熱によって放熱板や半導体チップがダイパッドから剥離してしまったり、上記放熱板が反ってしまうことを回避するとともに、上記ダイパッドに対して上記放熱板が強固に接合された半導体装置、およびその製造方法を提供することをその課題とする。
【0008】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0009】
すなわち、本願発明の第1の側面に係る半導体装置は、半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備えた半導体装置であって、上記ダイパッドとしてニッケル合金を用い、上記放熱板としてアルミニウムを用いており、上記放熱板は、その表面の酸化を抑制して上記ダイパッドとの接合強度を高めるために上記ダイパッドに接する面に金属蒸着層からなる10〜20μmの厚みの耐酸化処理が施されていることを特徴としている。
【0010】
上記放熱板は、その表面に酸化による酸化膜が形成されることを抑制するために、耐酸化処理が施されているので、酸化膜が形成されることに起因した上記放熱板と上記ダイパッドとの間の接合安定性の低下を回避することができる。したがって、放熱板として表面が酸化されて酸化膜が形成されやすい金属を用いた場合であっても、上記放熱板の表面に耐酸化処理を施すことにより上記ダイパッドに対する上記放熱板の接合安定性を損なうことなく強固に上記ダイパッドに対して上記放熱板を接合することができる。
【0011】
好ましくは、上記放熱板の表面は、上記放熱板および上記ダイパッドと異なる材質の金属により耐酸化処理が施されている。
【0012】
上記放熱板として、熱伝導率、すなわち放熱性が高く、しかも上記ダイパッドとの接合部分のリフロー時の高温における伸び具合が上記ダイパッドと略同様である金属、たとえばアルミニウムなどの金属が用いられているので、リフロー時の高温によって上記放熱板が反ってしまったり、上記放熱板や上記半導体チップが上記ダイパッドから剥離してしまうことを回避することができる。したがって、上記放熱板に十分に熱が伝えられず上記半導体装置の放熱性が低下してしまったり、あるいは上記半導体装置の品質の低下を招来してしまうといった事態を回避することができる。
【0013】
なお、上記放熱板の表面に耐酸化処理を施すための金属としては、銅または銀を用いるのが好適である。
【0014】
銅および銀は、アルミニウムなどに比べて酸化されにくいために、上記放熱板の耐酸化層を形成するための金属として好適であり、また、上記銅および銀は、上記放熱板、すなわちアルミニウム、鉄、およびニッケルに対する蒸着安定性が高いといった利点をも有している。
【0015】
なお、上記放熱板と上記ダイパッドとを接合する方法としては、超音波接合法またはスポット溶接などが考えられる。
【0016】
本願発明の第2の側面に係る半導体装置の製造方法は、ダイパッドと、このダイパッドの周辺に先端部が配置された複数本の内部リードと、を備えるリードフレームを用いて半導体装置を製造するための方法であって、上記ダイパッドとしてニッケル合金を用い、上記放熱板としてアルミニウムを用いるとともに、表面の酸化を抑制して上記ダイパッドとの接合強度を高めるために表面に金属蒸着層からなる10〜20μmの厚みの耐酸化処理が施された放熱板を上記ダイパッドと接合するステップと、上記ダイパッドの上面に半導体チップをボンディングするステップと、上記半導体チップと上記各内部リードとが電気的に導通するようにワイヤを用いて結線するステップと、を含むことを特徴としている。
【0017】
このような半導体装置の製造方法によれば、上述した第1の側面に係る半導体装置の効果を奏することができる半導体装置を提供することができる。
【0018】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0019】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【0020】
図1は、本願発明に係る半導体装置10の一例を表す断面図、図2は、図1のII−II線に沿う断面図、図3は、上記半導体装置10の製造に用いるリードフレーム20の平面図、図4は、図3のリードフレーム20に形成されたダイパッド12の下面に放熱板14を接合し、さらに上記ダイパッド12の上面に半導体チップ13をボンディングした状態の平面図、図5は、図4の半導体チップ13と内部リード15とをワイヤ17で結線した状態の平面図、図6は、図5のリードフレーム20を金型3に挟持した状態の断面図である。
【0021】
図1および図2に示すように、上記半導体装置10は、半導体チップ13が搭載されるダイパッド12と、上記半導体チップ13から発生する熱を外部に放出するための放熱板14と、上記半導体チップ13と電気的に導通させられる複数本の内部リード15と、上記半導体チップ13ないし上記各内部リード15を包み込む樹脂パッケージ11と、上記各内部リード15と連続して上記樹脂パッケージ11の外部に延出する外部リード16と、を備えて構成されている。
【0022】
図4に良く表れているように、上記放熱板14は、アルミニウムによって矩形状に形成されているとともに、矩形状に形成された上記ダイパッド12よりも大の面積を有している。上記放熱板14の表面には、銀または銅などを用いた金属蒸着、金属イオン注入、あるいは金属メッキなどの方法による耐酸化処理が施されて10〜20μm程度の厚みを有する耐酸化層19が形成されている。図4および図5に良く表れているように、上記放熱板14は、平面視において上記ダイパッド12からその周縁部がはみ出すようにして上記ダイパッド12の裏面に接合されている。
【0023】
図1に示すように、上記半導体チップ13の上面と上記各内部リード15の先端部の上面とがワイヤ17によって電気的に導通するように結線されており、半導体チップ13、ダイパッド12、放熱板14、内部リード16がエポキシ樹脂などの熱硬化性樹脂を材料として金型成形などによって樹脂パッケージ11が形成されている。
【0024】
図1に示すように、上記外部リード16の先端部には、上記樹脂パッケージ11の底面と面一になるように水平部16Aが形成されており、この水平部16Aをハンダ付けすることにより上記半導体装置10が回路基板上に面実装されるように構成されている。
【0025】
次に、図3ないし図6を参照しながら上記半導体装置10の製造方法について説明する。便宜上、図3を参照しながら上記半導体装置10の製造に用いるリードフレーム20について先に説明する。
【0026】
図3に示すように、幅方向に位置するサイドフレーム21,21間を掛け渡すようにしてサポートリード22,22によって支持された平面視矩形状のダイパッド12が形成されている。そして、サイドフレーム21,21間を掛け渡すようにして、上記ダイパッド12に対してフレームの長手方向両側に形成されている各タイバー23,23によってこのタイバー23よりも外側に延びる外部リード16および内側に延びる内部リード15が一体につなげられている。このリードフレーム20は、42アロイなどのニッケル合金を材質とする金属薄板に打ち抜きプレス加工を施すことによって作成されている。
【0027】
なお、このダイパッド12は、その裏面側に放熱板14を取り付けた状態において上記放熱板14の周縁部の上面が内部リード15の先端部の下面と接触しないように上記リードフレーム20のその他の部分、たとえば上記内部リード15対してダウンオフセットされている。
【0028】
先ず、図4に示すように、矩形状に形成されたダイパッド12の下面に、上記ダイパッド12よりも大の面積を有し、かつアルミニウムによって矩形状に形成されているとともに、金属蒸着などの方法によりその表面に耐酸化処理が施されて耐酸化層19が形成された放熱板14をその周縁部が平面視において上記ダイパッド12からはみ出すように接合する。上記耐酸化層19を形成する金属としては、アルミニウムに比べて酸化されにくく、アルミニウムとの蒸着性の高い銀または銅などの金属を用いるのが好適あり、また、上記耐酸化層の厚みは、10〜20μm程度に設定されている。なお、上記ダイパッド12と上記放熱板14との接合方法は、超音波接合であっても、スポット溶接であっても、またその他であってもよい。
【0029】
上記放熱板14は、その表面が酸化されて酸化膜が形成されることを抑制するために耐酸化処理が施されているので、上記放熱板14の表面に酸化膜が形成されることに起因した上記放熱板14と上記ダイパッドとの間の接合強度が低下することを回避することができる。したがって、放熱板14として表面が酸化されて酸化膜を形成しやすい金属であるアルミニウムを用いた場合であっても、上記放熱板14の表面に耐酸化処理を施すことにより上記ダイパッド12に対する上記放熱板14の接合安定性を損なうことなく強固に上記ダイパッド12に対して上記放熱板14を接合することができる。
【0030】
また、アルミニウムは、熱伝導率、すなわち放熱性が高く、しかも上記ダイパッド12との接合部分のリフロー時の高温における伸び具合が上記ダイパッド12と略同様であるので、上記放熱板14としてアルミニウムを用いた場合には、リフロー時の高温によって上記放熱板14が反ってしまったり、上記放熱板14や上記半導体チップ13が上記ダイパッド12から剥離してしまうことを回避することができる。したがって、上記放熱板14に十分に熱が伝えられず上記半導体装置10の放熱性が低下してしまったり、あるいは上記半導体装置10の品質の低下を招来してしまうといった事態を回避することができる。
【0031】
次に、図4に示すように、上記ダイパッド12の上面に半導体チップ13を実装し、図5に示すように、この半導体チップ13の上面に形成された上面電極(図示せず)と上記各内部リード15の先端部とをワイヤ17を用いて結線して電気的に導通するようにする。
【0032】
続いて、図6に示すように、合わせ状態において上記ダイパッド12および上記半導体チップ13を収容可能なキャビティ4を形成する上下の金型30,31によって、図5に示すリードフレーム20のタイバー23の部分をはさみ付けて上記キャビティ4内に上記半導体チップ13を収容する。そして、上記上下の金型30,31の型締めを行う。
【0033】
なお、上記した上下の金型30、31のコーナー部には、ランナを介してキャビティ空間内に樹脂材料を供給するためのゲート(図示せず)が形成されており、型締めが行われた上下の金型30,31には、樹脂が注入される前からヒータなどによって熱が与えられている。
【0034】
次いで、上記ゲートからランナ(図示せず)を介してエポキシ樹脂などの熱硬化性樹脂を溶融状態でキャビティ4内に注入し、上記金型30,31に与えられた熱によって注入された樹脂を硬化させて、樹脂パッケージ11を形成させる。
【0035】
最後に、リードフレーム20にハンダメッキを行い、検査工程、標印工程を経た後に、リードフォーミングおよびリードフレームカット処理を施して、図1および図2に示すような個別の半導体装置10が得られる。
【図面の簡単な説明】
【図1】本願発明に係る半導体装置の一例を表す断面図である。
【図2】図1のII−II線に沿う断面図である。
【図3】上記半導体装置の製造に用いるリードフレームの平面図である。
【図4】図3のリードフレームに形成されたダイパッドの下面に放熱板を接合し、さらに上記ダイパッドの上面に半導体チップをボンディングした状態の平面図である。
【図5】図4の半導体チップと内部リードとをワイヤで結線した状態の平面図である。
【図6】図5のリードフレームを金型に挟持した状態の断面図である。
【図7】従来例の説明図である。
【符号の説明】
10 半導体装置
11 樹脂パッケージ
12 ダイパッド
13 半導体チップ
14 放熱板
15 内部リード
16 外部リード
17 ワイヤ
Claims (4)
- 半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備えた半導体装置であって、
上記ダイパッドとしてニッケル合金を用い、上記放熱板としてアルミニウムを用いており、
上記放熱板は、その表面の酸化を抑制して上記ダイパッドとの接合強度を高めるために上記ダイパッドに接する面に金属蒸着層からなる10〜20μmの厚みの耐酸化処理が施されていることを特徴とする、半導体装置。 - 上記放熱板の表面は、上記放熱板および上記ダイパッドと異なる材質の金属により耐酸化処理が施されている、請求項1に記載の半導体装置。
- 銅または銀を上記放熱板の耐酸化処理に用いる、請求項1または2に記載の半導体装置。
- ダイパッドと、このダイパッドの周辺に先端部が配置された複数本の内部リードと、を備えるリードフレームを用いて半導体装置を製造するための方法であって、
上記ダイパッドとしてニッケル合金を用い、上記放熱板としてアルミニウムを用いるとともに、表面の酸化を抑制して上記ダイパッドとの接合強度を高めるために表面に金属蒸着層からなる10〜20μmの厚みの耐酸化処理が施された放熱板を上記ダイパッドと接合するステップと、
上記ダイパッドの上面に半導体チップをボンディングするステップと、
上記半導体チップと上記各内部リードとが電気的に導通するようにワイヤを用いて結線するステップと、
を含むことを特徴とする、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33939796A JP4201060B2 (ja) | 1996-12-19 | 1996-12-19 | 半導体装置、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33939796A JP4201060B2 (ja) | 1996-12-19 | 1996-12-19 | 半導体装置、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10178126A JPH10178126A (ja) | 1998-06-30 |
JP4201060B2 true JP4201060B2 (ja) | 2008-12-24 |
Family
ID=18327098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33939796A Expired - Fee Related JP4201060B2 (ja) | 1996-12-19 | 1996-12-19 | 半導体装置、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4201060B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1625893A1 (en) | 2004-08-10 | 2006-02-15 | Konica Minolta Photo Imaging, Inc. | Spray coating method, spray coating device and inkjet recording sheet |
-
1996
- 1996-12-19 JP JP33939796A patent/JP4201060B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10178126A (ja) | 1998-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4699353B2 (ja) | 代替のflmpパッケージ設計およびそのパッケージ製造方法 | |
US9905497B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
CN104025287B (zh) | 半导体装置 | |
TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
JP3627591B2 (ja) | パワー半導体モジュールの製造方法 | |
JP2000003988A (ja) | リードフレームおよび半導体装置 | |
JP4023032B2 (ja) | 半導体装置の実装構造及び実装方法 | |
JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
JP6480550B2 (ja) | ワイヤボンディング方法、および半導体装置 | |
JP2010118577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
JP2006196765A (ja) | 半導体装置 | |
JP3842356B2 (ja) | 半導体装置、およびその製造方法 | |
JP3688760B2 (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
JP5381401B2 (ja) | 半導体装置およびその製造方法 | |
JP2000183113A (ja) | 集積回路ウエハに取り付けられた絶縁ゲ―ト型バイポ―ラトランジスタチップを電気接続する方法 | |
JP3813680B2 (ja) | 半導体装置の製造方法 | |
JP3732604B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
JP2001007271A (ja) | 半導体装置及びその製造方法 | |
JPS5915386B2 (ja) | 半導体装置用ヘッダの製造方法 | |
JPH08222673A (ja) | リードフレーム | |
JP5151837B2 (ja) | 半導体装置の製造方法 | |
JPH0817998A (ja) | リードフレーム | |
JPH05145004A (ja) | 半導体装置の製造方法 | |
JPH0823067A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060510 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080930 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |