JPS62169461A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62169461A
JPS62169461A JP1006686A JP1006686A JPS62169461A JP S62169461 A JPS62169461 A JP S62169461A JP 1006686 A JP1006686 A JP 1006686A JP 1006686 A JP1006686 A JP 1006686A JP S62169461 A JPS62169461 A JP S62169461A
Authority
JP
Japan
Prior art keywords
substrate
electrode
semiconductor device
capacitor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1006686A
Other languages
English (en)
Inventor
Shigeo Hayashi
林 繁夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1006686A priority Critical patent/JPS62169461A/ja
Publication of JPS62169461A publication Critical patent/JPS62169461A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に適用して特に有効な技術に関す
るもので、たとえば、高速作動を要求される半導体装置
のノイズ低減に利用して有効な技術に関するものである
[従来の技術] コンデンサ素子については、たとえば株式会社工業調査
会、1980年1月15日発行rlc化実装技術」 (
日本マイクロエレクトロニクスtM会編)、P88〜P
93に記載されている。
ところで、高速作動が要求される半導体装置では、信号
切換時の瞬時電流を吸収するために、電源端子とグラン
ド端子との間に上記のようなコンデンサを介装させるこ
とが知られている。
本発明者は、半導体装置の信号切換時の瞬時電流の吸収
について検討した。以下は、本発明者によって検討され
た技術であり、その概要は次のとおりである。
すなわら、前述のコンデンサの取付方法としては、半導
体装置とともに実装基板に装着して該実装基板のプリン
ト配線を介して該半導体装置と専通されるか、あるいは
半導体装置のビンに直接半田付けすることが考えられる
[発明が解決しようとする問題点] しかし、上記のようなコンデンサの取付手段では、ベレ
ットからコンデンサまでリードさらにはプリント配線を
経由するためにリードの抵抗弁およびインダクタンス成
分が東回となり、十分な瞬時電流すなわちノイズの低減
を十分に行えないことが本発明者によって明らかにされ
た。
本発明は、上記問題点に着目してなされたものであり、
その目的はノイズを低減して作動信頼性の高い半導体装
置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[問題点を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、パッケージの一部をコンデンサとして形成し
た半導体装置とするものである。
[作用] 上記した手段によれば、半導体装置のパンケージの一部
がそれ自体コンデンサを形成しているため、ペレットの
電源パッドおよびグランドパッドからコンデンサまでの
経路をより短くすることができる。そのため、該経路で
あるリードで発生する砥抗分およびインダクタンス成分
を抑制でき、ノイズの低減を実現して信卸性の高い半導
体装置を提供することができる。
[実施例] 第1図は、本発明の一実施例である半導体装置を示す断
面図である。
本実施例の半導体装置1は第一基板2aおよび第二基板
2bよりなるパッケージ基板2を有しており、その両側
部には導電性の金属からなる電極板3a、3bが各々取
付けられている。
前記第一基板2aは実質的にコンデンサ素子を形成して
おり、その内部は積層構造となっており、両電極板3a
、3bと導通される電極層4a、4bが交互にセラミッ
ク層5を隔てて積層されている。
り層5となるアルミナ等からなる薄板状のグリーンシー
トの表面にモリブデン等の導電性金属(電極[4a、4
b)を被着してこのグリーンシートを必要枚数だけ積層
して同時焼結することによって得ることができるもので
ある。
第二基板2bはペレット6の取付は基板であり、その中
央に実装基板7に対向してキャビティ8が形成されてい
る。このキャビティ8の底面、すなわちペレット取付面
には金等のメタライズにより電源配線N9が形成されて
おり、この電源配線層9の表面に銀ペース1−等の接合
材10によってペレット6が取付られている。前記電源
配&i!19は第二基板2bの内部を水平方向に貫通し
て一方の電極板3bと導通されている。したがって、前
記電極板3bは第一基板で構成されるコンデンサ素子の
外部電極であると同時に半導体装置l自身の電源電極と
しても兼用されることになる。
前記キャビティ8の周囲には信号配線層11およびグラ
ンド配線層12が各々所定形状で形成されており、この
うちグランド配線層12は他方の電極板3aと導通され
ている。したがって、前記電極板3aは第一基板で構成
されるコンデンサ素子の外部電極であると同時に半導体
装置l自身のグランド電極としても兼用されることにな
る。
また信号配線層11は垂直方向に実装基板7に向がって
延設された信号ピン13と各々導通されている。
また、ペレット6の電源パッド(図示せず)とT1.t
X![l!線府9、グランドパッド14aとグランド配
線N12、信号パッド14.bと信号配線層11とは各
々金(Au)等からなるワイヤ1Gにより電気的導通が
達成されている。
このワイヤ16の張設作業としては、まずワイヤ16の
先端を加熱して溶融ボールを形成し、該ボール部分をペ
レット6の各パッド14..15に押圧して第一ボンデ
ィングを行う。次に、ループを描くようにしてワイヤ1
6を張設した後、各配線層9,11.12の所定位置に
超音波振動を印加しながらワイヤ16の他端側を押圧し
て第二ボンディングを行い、最後に余線部分を切断して
ワイヤボンディング工程を完了するものである。
上記のギヤビナ48部分は断面コ字状のキャップ17に
よって覆われており、内部の気密封止が達成されている
。なお、前記信号ビン13は該キャップ17の内部を貫
通してキャップ17の最下面より垂直方向に突出されて
いる。
このように、本実施例の半導体装置1は、N′fA側お
よびグランド側についてはコンデンサ素子のものと兼用
される電極板3a、3bがら、また信号側については信
号ピン13を経て外部と導通される構造となっている。
上記構造の半導体装置1の実装基板7への取付けは以下
のように行われる。
まず、各信号ピン13を実装基板7の各挿通孔20に挿
通させて半田15で固定して該実装基板7の裏面に形成
されたプリント配線21と導通させる。次に、電極板3
a、3bを半田18で固定して実装基板7の表面に形成
されたプリント配線19と導通させる。
このように、本実施例によれば以下の効果を得ることが
できる。
(1)、パンケージの一部をコンデンサとして形成する
ことにより、ベレットの電源パッドおよびグランドパッ
ドからコンデンサまでの経路をより短くすることができ
る。そのため、該経路であるリードで発生する抵抗分お
よびインダクタンス成分を抑制でき、ノイズの低減を実
現できる。
(2)、電源電極およびグランド電極をパッケージ基板
の側部に取り付けられた電極板で兼用することにより、
配線からの経路面積を広く確保することができるため、
抵抗分およびインダクタンス成分を抑制することができ
、さらにノイズを低減することが可能となる。
(3)、上記(11および(2)により、誤動作のない
作動信頬性の高い半導体装置を提供することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、ワイヤは金(
Au)を用いた場合についてのみ説明したが、ワイヤと
して利用できる導電材料であれば銅(Cu)、アルミニ
ウム(AI)等如何なるものであってもよい。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、パンケージの一部をコンデンサで形成するこ
とにより、ベレットの電源パッドおよびグランドバンド
からコンデンサまでの経路をより短くすることができる
ため、ノイズの低減を実現でき、信顧性の高い半導体装
置を提供することができる。
【図面の簡単な説明】
第1図は、本発明の一実施例である半導体装置を示す断
面図である。 ■・・・半導体装置、2・・・パンケージ基板、2a・
・・第一基板、2b・・・第二基板、3a。 3b・・・電極板、4a、4b・・・電極層、5・・・
セラミック層、6・・・ベレット、7・・・実装基板、
8・・・キャビティ、9・・・電源配線層、IO・・・
接合材、11・・・信号配線層、12・・・グランド配
線層、13・・・信号ヒン、14a・・ ・グランドパ
ッド、14b・・・信号パッド、15・・・半田、16
・・・ワイヤ、17・・・キャップ、I8・・・半田、
19・・・プリント配線、20・・・挿通孔、21・第
  1  図

Claims (1)

    【特許請求の範囲】
  1. 1、パッケージの一部にコンデンサが形成され、上記コ
    ンデンサの外部端子が信号端子とは別にパッケージ基板
    の両側端に形成されていることを特徴とする半導体装置
JP1006686A 1986-01-22 1986-01-22 半導体装置 Pending JPS62169461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1006686A JPS62169461A (ja) 1986-01-22 1986-01-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1006686A JPS62169461A (ja) 1986-01-22 1986-01-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS62169461A true JPS62169461A (ja) 1987-07-25

Family

ID=11740006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1006686A Pending JPS62169461A (ja) 1986-01-22 1986-01-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS62169461A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095359A (en) * 1988-09-30 1992-03-10 Hitachi, Ltd. Semiconductor package and computer using the package
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US5272690A (en) * 1992-03-05 1993-12-21 International Business Machines Corporation Hologram element system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095359A (en) * 1988-09-30 1992-03-10 Hitachi, Ltd. Semiconductor package and computer using the package
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US5272690A (en) * 1992-03-05 1993-12-21 International Business Machines Corporation Hologram element system

Similar Documents

Publication Publication Date Title
US6313520B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JP3545200B2 (ja) 半導体装置
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
KR100606295B1 (ko) 회로 모듈
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS62169461A (ja) 半導体装置
JPS61150253A (ja) 半導体リ−ドフレ−ム
JPH0517709B2 (ja)
JP2990120B2 (ja) 半導体装置
JPH0462961A (ja) 半導体装置およびその製造方法
JPH0214558A (ja) 半導体集積回路装置
JPH04359457A (ja) 半導体装置およびその製造方法
JPS61284951A (ja) 半導体装置
JPH0834282B2 (ja) 半導体装置用リードフレーム
JP4153813B2 (ja) 半導体装置及びその製造方法
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JP3405718B2 (ja) 半導体装置
JPH0513011Y2 (ja)
JPH03236245A (ja) 半導体装置
JPH02164056A (ja) 半導体装置
JPH07283274A (ja) 半導体装置及び接合シート
JP2000133676A (ja) 半導体装置
JPH03211761A (ja) リードフレーム