JPH0922959A - 半導体装置及び半導体装置ユニット - Google Patents
半導体装置及び半導体装置ユニットInfo
- Publication number
- JPH0922959A JPH0922959A JP7171000A JP17100095A JPH0922959A JP H0922959 A JPH0922959 A JP H0922959A JP 7171000 A JP7171000 A JP 7171000A JP 17100095 A JP17100095 A JP 17100095A JP H0922959 A JPH0922959 A JP H0922959A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- resin package
- lead
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】従来の半導体装置はいわゆる横置型の半導体装
置であったため、実装するのに広いスペースが必要とな
り高密度実装化には限界がある。また、三次元的実装を
行うことができない。 【解決手段】半導体素子２１と、この半導体素子２１と
電気的に接続されるリード２４と、前記半導体素子２１
及びリード２４を封止する樹脂パッケージ２７とを具備
する半導体装置において、前記リード２４のアウターリ
ード部２４ｂに形成された第１の端子部２４ｂ-1を樹脂
パッケージ２７の側面２７ａに露出した状態となるよう
引出し、この第１の端子部２４ｂ-1が形成された側面２
７ａを実装面として前記樹脂パッケージ２７が立設状態
で実装される構成とする。
置であったため、実装するのに広いスペースが必要とな
り高密度実装化には限界がある。また、三次元的実装を
行うことができない。 【解決手段】半導体素子２１と、この半導体素子２１と
電気的に接続されるリード２４と、前記半導体素子２１
及びリード２４を封止する樹脂パッケージ２７とを具備
する半導体装置において、前記リード２４のアウターリ
ード部２４ｂに形成された第１の端子部２４ｂ-1を樹脂
パッケージ２７の側面２７ａに露出した状態となるよう
引出し、この第１の端子部２４ｂ-1が形成された側面２
７ａを実装面として前記樹脂パッケージ２７が立設状態
で実装される構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置ユニットに係り、特に積層化することにより高密
度実装を図る半導体装置及び半導体装置ユニットに関す
る。近年の電子機器の小型化、高速化，更には高機能化
に伴い、それらに用いられる半導体装置についても同様
の要求がある。また、このような半導体装置自体に対す
る要求に加え、半導体装置を基板に実装する時の実装効
率の改善も望まれている。
体装置ユニットに係り、特に積層化することにより高密
度実装を図る半導体装置及び半導体装置ユニットに関す
る。近年の電子機器の小型化、高速化，更には高機能化
に伴い、それらに用いられる半導体装置についても同様
の要求がある。また、このような半導体装置自体に対す
る要求に加え、半導体装置を基板に実装する時の実装効
率の改善も望まれている。
【０００２】そこで、リードを基板の表面で接続する表
面実装型の半導体装置が現在主流をなしているが、更に
実装効率の向上を図った半導体装置が望まれている。
面実装型の半導体装置が現在主流をなしているが、更に
実装効率の向上を図った半導体装置が望まれている。
【０００３】
【従来の技術】図１７は従来における半導体装置１０の
斜視図であり、図１８は図１７におけるＡ−Ａ線に沿う
断面図である。この半導体装置１は、本出願人が先に提
案した半導体装置であり、特開昭６３−１５４５３号公
報或いは特開昭６３−１５４５１号公報に開示されたも
のである。
斜視図であり、図１８は図１７におけるＡ−Ａ線に沿う
断面図である。この半導体装置１は、本出願人が先に提
案した半導体装置であり、特開昭６３−１５４５３号公
報或いは特開昭６３−１５４５１号公報に開示されたも
のである。
【０００４】各図に示す半導体装置１は、半導体素子
（半導体チップ）２、この半導体チップ２を封止する樹
脂パッケージ３、夫々の一端部４ａが半導体チップ２と
ワイヤ５により接続されると共に他端側がパッケージ３
の底面３ａに露出して外部端子６を形成するリード４、
半導体チップ２が搭載されるステージ７等により構成さ
れている。即ち、半導体装置１０では、リード４の外部
端子６を除く他の部分はパッケージ３内に封止された構
成とされている。
（半導体チップ）２、この半導体チップ２を封止する樹
脂パッケージ３、夫々の一端部４ａが半導体チップ２と
ワイヤ５により接続されると共に他端側がパッケージ３
の底面３ａに露出して外部端子６を形成するリード４、
半導体チップ２が搭載されるステージ７等により構成さ
れている。即ち、半導体装置１０では、リード４の外部
端子６を除く他の部分はパッケージ３内に封止された構
成とされている。
【０００５】上記構成とされた半導体装置１では、リー
ド４の内、外部端子６となる部分が樹脂パッケージ３の
底面３ａに露出した構成となるため、リード４のパッケ
ージ３より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。
ド４の内、外部端子６となる部分が樹脂パッケージ３の
底面３ａに露出した構成となるため、リード４のパッケ
ージ３より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。
【０００６】しかるに上記従来の半導体装置では、図１
８に示されるように、半導体チップ２の側部にリード４
のワイヤ接続される端部４ａが位置する構成とされてい
たため、パッケージ３が大型化してしまい半導体装置１
の十分な小型化ができないという問題点があった。即
ち、半導体装置の大きさとしては、理想的には略半導体
チップの大きさと同一程度まで小型化するのが望ましい
が、上記従来の半導体装置１では、半導体チップ２に対
してパッケージ３の大きさが倍以上に大きくなってしま
う。
８に示されるように、半導体チップ２の側部にリード４
のワイヤ接続される端部４ａが位置する構成とされてい
たため、パッケージ３が大型化してしまい半導体装置１
の十分な小型化ができないという問題点があった。即
ち、半導体装置の大きさとしては、理想的には略半導体
チップの大きさと同一程度まで小型化するのが望ましい
が、上記従来の半導体装置１では、半導体チップ２に対
してパッケージ３の大きさが倍以上に大きくなってしま
う。
【０００７】そこで本出願人は先に、上記問題点を解決
しうる半導体装置として、特願平４−２８１９５１号
「半導体装置及びその製造方法」を提案した。図１９
は、上記出願に係る半導体装置を示している。同図に示
す半導体装置１０は、半導体チップ１１と、この半導体
チップ１１を封止する樹脂パッケージ１７と、夫々の内
側端部１４ａが半導体チップ１１と電気的に接続される
と共に、外側端部がパッケージ１７の底面１７ａに露出
して外部端子１６を形成し、この外部端子１６を除く他
の部分はパッケージ１７に封止された構成の複数のリー
ド１４とを具備している。そして、上記複数のリード１
４をパッケージ１７内で高さ方向に対し、その一部或い
は全部が半導体チップ１１と重なり合う構成としたこと
を特徴としている。
しうる半導体装置として、特願平４−２８１９５１号
「半導体装置及びその製造方法」を提案した。図１９
は、上記出願に係る半導体装置を示している。同図に示
す半導体装置１０は、半導体チップ１１と、この半導体
チップ１１を封止する樹脂パッケージ１７と、夫々の内
側端部１４ａが半導体チップ１１と電気的に接続される
と共に、外側端部がパッケージ１７の底面１７ａに露出
して外部端子１６を形成し、この外部端子１６を除く他
の部分はパッケージ１７に封止された構成の複数のリー
ド１４とを具備している。そして、上記複数のリード１
４をパッケージ１７内で高さ方向に対し、その一部或い
は全部が半導体チップ１１と重なり合う構成としたこと
を特徴としている。
【０００８】半導体装置１０を上記構成とすることによ
り、複数のリード１４はパッケージ１７内で高さ方向に
対し、その一部或いは全部が半導体チップ１１と重なり
合った構成となるため、図１７及び図１８に示した半導
体装置１に比べて、この重なり合っている部分（図中、
矢印Ｌ１で示す）の面積だけ半導体装置１０の小型化を
図ることができる。尚、図１９において、１２はステー
ジを、１３は電極パッドを、また１５はワイヤを夫々示
している。
り、複数のリード１４はパッケージ１７内で高さ方向に
対し、その一部或いは全部が半導体チップ１１と重なり
合った構成となるため、図１７及び図１８に示した半導
体装置１に比べて、この重なり合っている部分（図中、
矢印Ｌ１で示す）の面積だけ半導体装置１０の小型化を
図ることができる。尚、図１９において、１２はステー
ジを、１３は電極パッドを、また１５はワイヤを夫々示
している。
【０００９】
【発明が解決しようとする課題】上記した先の出願に係
る半導体装置１０によれば、半導体装置１０の平面的な
面積を小さくできるため、半導体装置１０を実装基板に
平面的に実装（二次元的に実装）する場合における高密
度実装化を図ることができる。
る半導体装置１０によれば、半導体装置１０の平面的な
面積を小さくできるため、半導体装置１０を実装基板に
平面的に実装（二次元的に実装）する場合における高密
度実装化を図ることができる。
【００１０】しかるに上記した半導体装置１０は、樹脂
パッケージ３の外周６面の内最も広い面積を有する面を
実装面とした、いわゆる横置型の半導体装置であったた
め、上記した図１７及び図２８に示される半導体装置１
に対しては高密度実装化を図ることができるものの、そ
れでも広い配設スペースが必要となり高密度実装化には
限界があるという問題点があった。
パッケージ３の外周６面の内最も広い面積を有する面を
実装面とした、いわゆる横置型の半導体装置であったた
め、上記した図１７及び図２８に示される半導体装置１
に対しては高密度実装化を図ることができるものの、そ
れでも広い配設スペースが必要となり高密度実装化には
限界があるという問題点があった。
【００１１】一方、近年では更なる高密度実装を行うた
めに、半導体装置を横方向或いは上下方向に三次元的に
積層して実装することが行われるようになってきてい
る。しかるに、先の出願に係る半導体装置１０では、こ
れを横方向及び上下方向に積層して実装することができ
ず、高密度実装化（即ち三次元的実装）を行うことがで
きないという問題点があった。
めに、半導体装置を横方向或いは上下方向に三次元的に
積層して実装することが行われるようになってきてい
る。しかるに、先の出願に係る半導体装置１０では、こ
れを横方向及び上下方向に積層して実装することができ
ず、高密度実装化（即ち三次元的実装）を行うことがで
きないという問題点があった。
【００１２】本発明は上記の点に鑑みてなされたもので
あり、更なる高密度実装化を実現できる半導体装置及び
半導体装置ユニットを提供することを目的とする。
あり、更なる高密度実装化を実現できる半導体装置及び
半導体装置ユニットを提供することを目的とする。
【００１３】
【課題を解決するための手段】上記の課題は下記の手段
を講じることにより解決することができる。請求項１記
載の発明では、半導体素子と、この半導体素子と電気的
に接続されるリードと、前記半導体素子及びリードを封
止する樹脂パッケージとを具備する半導体装置におい
て、前記リードの外部接続端子となるアウターリード部
を前記樹脂パッケージの側面に露出した状態となるよう
引出し、前記アウターリード部が形成された側面を実装
面として前記樹脂パッケージが立設状態で実装される構
成としたことを特徴とするものである。
を講じることにより解決することができる。請求項１記
載の発明では、半導体素子と、この半導体素子と電気的
に接続されるリードと、前記半導体素子及びリードを封
止する樹脂パッケージとを具備する半導体装置におい
て、前記リードの外部接続端子となるアウターリード部
を前記樹脂パッケージの側面に露出した状態となるよう
引出し、前記アウターリード部が形成された側面を実装
面として前記樹脂パッケージが立設状態で実装される構
成としたことを特徴とするものである。
【００１４】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記アウターリード部
を、前記実装面に加え、前記実装面に交わり相互に対向
する二面においても露出する構成としたことを特徴とす
るものである。
項１記載の半導体装置において、前記アウターリード部
を、前記実装面に加え、前記実装面に交わり相互に対向
する二面においても露出する構成としたことを特徴とす
るものである。
【００１５】また、請求項３記載の発明では、前記請求
項１または２のいずれかに記載の半導体装置において、
前記半導体素子の背面を前記樹脂パッケージから露出し
た構成としたことを特徴とするものである。
項１または２のいずれかに記載の半導体装置において、
前記半導体素子の背面を前記樹脂パッケージから露出し
た構成としたことを特徴とするものである。
【００１６】また、請求項４記載の発明では、前記請求
項１または２のいずれかに記載の半導体装置において、
前記半導体素子をステージ上に搭載した構成としたこと
を特徴とするものである。
項１または２のいずれかに記載の半導体装置において、
前記半導体素子をステージ上に搭載した構成としたこと
を特徴とするものである。
【００１７】また、請求項５記載の発明では、前記請求
項２乃至４記載のいずれかに記載の半導体装置を複数個
横方向または横方向及び縦方向共に列設した構造を有
し、前記列設された状態において、隣接する半導体装置
間で各半導体装置に設けられたアウターリード部同士が
電気的に接続される構成としたことを特徴とするもので
ある。
項２乃至４記載のいずれかに記載の半導体装置を複数個
横方向または横方向及び縦方向共に列設した構造を有
し、前記列設された状態において、隣接する半導体装置
間で各半導体装置に設けられたアウターリード部同士が
電気的に接続される構成としたことを特徴とするもので
ある。
【００１８】上記の各手段は、下記のように作用する。
請求項１記載の発明によれば、リードの外部接続端子と
なるアウターリード部を樹脂パッケージの側面に露出し
た状態となるよう引出したことにより、このアウターリ
ード部が形成された側面を実装面として用いることがで
きる。このため、樹脂パッケージを立設状態で実装する
いわゆる縦型実装が可能となり、実装基板上において半
導体装置を実装するのに必要なスペースを小さくするこ
とができ、よって高密度実装を実現することができる。
請求項１記載の発明によれば、リードの外部接続端子と
なるアウターリード部を樹脂パッケージの側面に露出し
た状態となるよう引出したことにより、このアウターリ
ード部が形成された側面を実装面として用いることがで
きる。このため、樹脂パッケージを立設状態で実装する
いわゆる縦型実装が可能となり、実装基板上において半
導体装置を実装するのに必要なスペースを小さくするこ
とができ、よって高密度実装を実現することができる。
【００１９】また、請求項２記載の発明によれば、前記
実装面に加え、アウターリード部がこの実装面に交わり
相互に対向する二面においても露出する構成としたこと
により、半導体装置は樹脂パッケージを構成する外周面
の内、実装面と、この実装面に交わる二面２の合計３面
で電気的接続が可能となる。よって、実装基板に対する
半導体装置の実装態様を種々選定することが可能とな
り、またアウターリード部を用いて隣接する半導体装置
間を電気的に接続できるため、複数の半導体装置をスタ
ックすることも可能となる。
実装面に加え、アウターリード部がこの実装面に交わり
相互に対向する二面においても露出する構成としたこと
により、半導体装置は樹脂パッケージを構成する外周面
の内、実装面と、この実装面に交わる二面２の合計３面
で電気的接続が可能となる。よって、実装基板に対する
半導体装置の実装態様を種々選定することが可能とな
り、またアウターリード部を用いて隣接する半導体装置
間を電気的に接続できるため、複数の半導体装置をスタ
ックすることも可能となる。
【００２０】また、請求項３記載の発明によれば、半導
体素子の背面を樹脂パッケージから露出した構成とした
ため、半導体素子の放熱効率を向上できると共に、半導
体装置の小型化を図ることができる。また、請求項４記
載の発明によれば、半導体素子をステージ上に搭載した
構成としたことにより、樹脂モールド時等における半導
体素子の保持を確実に行うことができる。
体素子の背面を樹脂パッケージから露出した構成とした
ため、半導体素子の放熱効率を向上できると共に、半導
体装置の小型化を図ることができる。また、請求項４記
載の発明によれば、半導体素子をステージ上に搭載した
構成としたことにより、樹脂モールド時等における半導
体素子の保持を確実に行うことができる。
【００２１】また、請求項５記載の発明によれば、前記
請求項２乃至４記載のいずれかに記載の半導体装置を複
数個横方向または横方向及び縦方向共に列設し、この列
設された状態において、隣接する半導体装置間で夫々の
アウターリード部同士が電気的に接続される構成とした
ことにより、小さなスペースに多数の半導体装置を実装
することが可能となり、よって実装密度の向上を図るこ
とができる。
請求項２乃至４記載のいずれかに記載の半導体装置を複
数個横方向または横方向及び縦方向共に列設し、この列
設された状態において、隣接する半導体装置間で夫々の
アウターリード部同士が電気的に接続される構成とした
ことにより、小さなスペースに多数の半導体装置を実装
することが可能となり、よって実装密度の向上を図るこ
とができる。
【００２２】
【発明の実施の形態】次に本発明の実施例について図面
と共に説明する。図１は本発明の第１実施例である半導
体装置２０の断面図である。同図において、２１は例え
ばメモリチップ用の半導体素子（半導体チップ）であ
り、その表面中央位置には複数の電極パッド２２が一列
に配設されている（図１は側断面図であるため、１個の
電極パッド２２のみが現れる）。また、この半導体チッ
プ２１の電極パッド２２が形成された面（以下、表面２
１ａという）にはカバーフィルム２３が配設されてい
る。このカバーフィルム２３は、絶縁性を有した樹脂テ
ープであり、上記表面２１ａに接着された構成とされて
いる。
と共に説明する。図１は本発明の第１実施例である半導
体装置２０の断面図である。同図において、２１は例え
ばメモリチップ用の半導体素子（半導体チップ）であ
り、その表面中央位置には複数の電極パッド２２が一列
に配設されている（図１は側断面図であるため、１個の
電極パッド２２のみが現れる）。また、この半導体チッ
プ２１の電極パッド２２が形成された面（以下、表面２
１ａという）にはカバーフィルム２３が配設されてい
る。このカバーフィルム２３は、絶縁性を有した樹脂テ
ープであり、上記表面２１ａに接着された構成とされて
いる。
【００２３】また、同図において２４は複数のリード
（電極パッド２３と同様に１個のみ図示される）であ
り、その内側に形成されたインナーリード部２４ａは半
導体チップ２１の上部まで延出し、半導体チップ２１に
形成された電極パッド２２とはワイヤ２５により接続さ
れている。即ち、本実施例に係る半導体装置２０は、い
わゆるリード・オン・チップ（ＬＯＣ）構造とされてい
る。このＬＯＣ構造を採用することにより、半導体装置
２０の小型化を図ることができる。但し、インナーリー
ド部２４ａと電極パッド２２との電気的接続はワイヤ２
５を用いた接続に限定されるものではなく、バンプを用
いたフリップチップ接合を用いた構成としてもよい。
（電極パッド２３と同様に１個のみ図示される）であ
り、その内側に形成されたインナーリード部２４ａは半
導体チップ２１の上部まで延出し、半導体チップ２１に
形成された電極パッド２２とはワイヤ２５により接続さ
れている。即ち、本実施例に係る半導体装置２０は、い
わゆるリード・オン・チップ（ＬＯＣ）構造とされてい
る。このＬＯＣ構造を採用することにより、半導体装置
２０の小型化を図ることができる。但し、インナーリー
ド部２４ａと電極パッド２２との電気的接続はワイヤ２
５を用いた接続に限定されるものではなく、バンプを用
いたフリップチップ接合を用いた構成としてもよい。
【００２４】またリード２４は、上記のインナーリード
部２４ａと一体的に連続してアウターリード部２４ｂを
形成しており、このアウターリード部２４ｂは後述する
ように第１の端子部２４ｂ-1及び第２の端子部２４ｂ-2
が形成されている。尚、リード２４は、カバーフィルム
２３の上部にインナーリード部２４ａが接着されること
により半導体チップ２１に固定される構成となってい
る。
部２４ａと一体的に連続してアウターリード部２４ｂを
形成しており、このアウターリード部２４ｂは後述する
ように第１の端子部２４ｂ-1及び第２の端子部２４ｂ-2
が形成されている。尚、リード２４は、カバーフィルム
２３の上部にインナーリード部２４ａが接着されること
により半導体チップ２１に固定される構成となってい
る。
【００２５】更に、同図において２７はエポキシ樹脂等
よりなる樹脂パッケージ（梨地で示す）であり、その内
部に半導体チップ２１，リード２４，及びワイヤ２５は
封止され保護される。この樹脂パッケージ２７は略直方
体形状を有し、また平面的に見て半導体チップ２１の面
積と略等しい面積を有するよう構成されている。よっ
て、半導体装置２０はチップサイズバッケージ（ＣＳ
Ｐ）構造となり、半導体装置２０の小型化が図られてい
る。
よりなる樹脂パッケージ（梨地で示す）であり、その内
部に半導体チップ２１，リード２４，及びワイヤ２５は
封止され保護される。この樹脂パッケージ２７は略直方
体形状を有し、また平面的に見て半導体チップ２１の面
積と略等しい面積を有するよう構成されている。よっ
て、半導体装置２０はチップサイズバッケージ（ＣＳ
Ｐ）構造となり、半導体装置２０の小型化が図られてい
る。
【００２６】また、上記したリード２４の内、アウター
リード部２４ｂは樹脂パッケージ２７の外面に沿うよう
引き出されている。具体的には、樹脂パッケージ２７を
構成する外周６面の内、半導体チップ２１の電極パッド
２２が形成された面と対向する面２７ｂ（以下、表面２
７ｂという）に沿うようアウターリード部２４ｂの第２
の端子部２４ｂ-2は引き出されており、また半導体チッ
プ２１の側面と対向する面２７ａ（以下、側面２７ａと
いう）に沿うようアウターリード部２４ｂの第１の端子
部２４ｂ-1は引き出されている。
リード部２４ｂは樹脂パッケージ２７の外面に沿うよう
引き出されている。具体的には、樹脂パッケージ２７を
構成する外周６面の内、半導体チップ２１の電極パッド
２２が形成された面と対向する面２７ｂ（以下、表面２
７ｂという）に沿うようアウターリード部２４ｂの第２
の端子部２４ｂ-2は引き出されており、また半導体チッ
プ２１の側面と対向する面２７ａ（以下、側面２７ａと
いう）に沿うようアウターリード部２４ｂの第１の端子
部２４ｂ-1は引き出されている。
【００２７】また、第１の端子部２４ｂ-1は側面２７ａ
において樹脂パッケージ２７から露出され、第２の端子
部２４ｂ-2は表面２７ｂにおいて樹脂パッケージ２７か
ら露出されるよう構成されている。従って、この第１及
び第２の端子部２４ｂ-1，２４ｂ-2を外部接続端子とし
て用いることができる。
において樹脂パッケージ２７から露出され、第２の端子
部２４ｂ-2は表面２７ｂにおいて樹脂パッケージ２７か
ら露出されるよう構成されている。従って、この第１及
び第２の端子部２４ｂ-1，２４ｂ-2を外部接続端子とし
て用いることができる。
【００２８】一方、リード２４に上記構成を有するイン
ナーリード部２４ａ及びアウターリード部２４ｂを形成
するのは、リード２４を適宜折曲形成することにより実
現できる。よって、上記構成を有するリード２４を容易
に形成することができる。また、上記構成とされたリー
ド２４は、第１及び第２の端子部２４ｂ-1，２４ｂ-2を
除き、他の部位は樹脂パッケージ２７内に埋設された構
成となっているため、リード２４の保護を確実に行うこ
とができ、更に隣接する各リード２４間におけるリード
ピッチを一定に保つことができる。従って、隣接するリ
ード２４間で短絡が発生するようなことはなく、半導体
装置２０の信頼性を向上させることができる。
ナーリード部２４ａ及びアウターリード部２４ｂを形成
するのは、リード２４を適宜折曲形成することにより実
現できる。よって、上記構成を有するリード２４を容易
に形成することができる。また、上記構成とされたリー
ド２４は、第１及び第２の端子部２４ｂ-1，２４ｂ-2を
除き、他の部位は樹脂パッケージ２７内に埋設された構
成となっているため、リード２４の保護を確実に行うこ
とができ、更に隣接する各リード２４間におけるリード
ピッチを一定に保つことができる。従って、隣接するリ
ード２４間で短絡が発生するようなことはなく、半導体
装置２０の信頼性を向上させることができる。
【００２９】また、本実施例に係る半導体装置２０は、
図１に示されるように半導体チップ２１の背面２１ｂが
樹脂パッケージ２７の背面２７ｃから露出した構成とさ
れている。このように、半導体チップ２１の背面２１ｂ
を樹脂パッケージ２７から露出させることにより、半導
体チップ２１で発生する熱を効率よく外部に放熱できる
と共に、樹脂パッケージ２７の形状を小さくできる。よ
って、半導体装置２０の放熱効率を向上できると共に、
半導体装置２０の小型化を図ることができる。
図１に示されるように半導体チップ２１の背面２１ｂが
樹脂パッケージ２７の背面２７ｃから露出した構成とさ
れている。このように、半導体チップ２１の背面２１ｂ
を樹脂パッケージ２７から露出させることにより、半導
体チップ２１で発生する熱を効率よく外部に放熱できる
と共に、樹脂パッケージ２７の形状を小さくできる。よ
って、半導体装置２０の放熱効率を向上できると共に、
半導体装置２０の小型化を図ることができる。
【００３０】更に、上記した本実施例に係る半導体装置
２０によれば、外部接続端子となるアウターリード部２
４の第１の端子部２４ｂ-1を樹脂パッケージ２７の側面
２７ａに露出した状態となるよう引出したことにより、
この第１の端子部２４ｂ-1が形成された側面２７ａを実
装基板（図示せず）に実装する際の実装面として用いる
ことができる。このため、樹脂パッケージ２７を立設状
態で実装するいわゆる縦型実装が可能となる。このよう
に縦型実装が可能となることにより、実装基板上におい
て半導体装置２０を実装するのに必要とする実装スペー
スを小さくすることができ、よって高密度実装を実現す
ることができる。
２０によれば、外部接続端子となるアウターリード部２
４の第１の端子部２４ｂ-1を樹脂パッケージ２７の側面
２７ａに露出した状態となるよう引出したことにより、
この第１の端子部２４ｂ-1が形成された側面２７ａを実
装基板（図示せず）に実装する際の実装面として用いる
ことができる。このため、樹脂パッケージ２７を立設状
態で実装するいわゆる縦型実装が可能となる。このよう
に縦型実装が可能となることにより、実装基板上におい
て半導体装置２０を実装するのに必要とする実装スペー
スを小さくすることができ、よって高密度実装を実現す
ることができる。
【００３１】続いて、上記した第１実施例に係る半導体
装置２０の製造方法について、図２乃至図６を用いて説
明する。尚、図２乃至図６に示す構成において、図１に
示す構成と同一構成については同一符号を附して説明す
る。半導体装置２０を製造するには、先ずリードフレー
ム３０を製造する。リードフレーム３０を製造するに
は、先ず４２アロイ或いは銅合金等のリードフレーム材
よりなる平板状の基材を用意し、これに対し例えばプレ
ス打ち抜き加工（エッチング法等の他の加工方法を用い
ることも可能）を行う。ことにより図２に示されるよう
なリード２４，タイバー３１，クレドール３２等を有す
るリードフレーム３０が形成される。
装置２０の製造方法について、図２乃至図６を用いて説
明する。尚、図２乃至図６に示す構成において、図１に
示す構成と同一構成については同一符号を附して説明す
る。半導体装置２０を製造するには、先ずリードフレー
ム３０を製造する。リードフレーム３０を製造するに
は、先ず４２アロイ或いは銅合金等のリードフレーム材
よりなる平板状の基材を用意し、これに対し例えばプレ
ス打ち抜き加工（エッチング法等の他の加工方法を用い
ることも可能）を行う。ことにより図２に示されるよう
なリード２４，タイバー３１，クレドール３２等を有す
るリードフレーム３０が形成される。
【００３２】図２（Ｂ）は、図２（Ａ）におけるＢ−Ｂ
線に沿う断面図である。同図に示されるように、上記プ
レス打ち抜き加工時には、リード２４の成形処理（折曲
処理）も同時に行われる。これにより、インナーリード
部２４ａと第１及び第２の端子部２４ｂ-1，２４ｂ-2よ
り構成されるアウターリード部２４ｂとを具備するリー
ド２４の打ち抜き及び成形処理を同時に行うことがで
き、製造工程の簡単化を図ることができる。
線に沿う断面図である。同図に示されるように、上記プ
レス打ち抜き加工時には、リード２４の成形処理（折曲
処理）も同時に行われる。これにより、インナーリード
部２４ａと第１及び第２の端子部２４ｂ-1，２４ｂ-2よ
り構成されるアウターリード部２４ｂとを具備するリー
ド２４の打ち抜き及び成形処理を同時に行うことがで
き、製造工程の簡単化を図ることができる。
【００３３】上記のようにリードフレーム３０が形成さ
れると、続いてこのリードフレーム３０を半導体チップ
２１に取り付ける処理が行われる。半導体チップ２１の
表面２１ａには、予め電極パッド２２の配設位置近傍を
除きカバーフィルム２３を接着しておく。そして、リー
ドフレーム３０のインナーリード部２４ａをカバーフィ
ルム２３の上部に絶縁性接着剤等を用いて接着し、これ
により図３に示されるようにリードフレーム３０と半導
体チップ２１とは接合される。この際、インナーリード
部２４ａの接着位置は、電極パッド２２の形成位置と近
接するよう接着位置が選定されている。
れると、続いてこのリードフレーム３０を半導体チップ
２１に取り付ける処理が行われる。半導体チップ２１の
表面２１ａには、予め電極パッド２２の配設位置近傍を
除きカバーフィルム２３を接着しておく。そして、リー
ドフレーム３０のインナーリード部２４ａをカバーフィ
ルム２３の上部に絶縁性接着剤等を用いて接着し、これ
により図３に示されるようにリードフレーム３０と半導
体チップ２１とは接合される。この際、インナーリード
部２４ａの接着位置は、電極パッド２２の形成位置と近
接するよう接着位置が選定されている。
【００３４】上記のようにリードフレーム３０と半導体
チップ２１とが接合されると、続いて図４に示されるよ
うに、インナーリード部２４ａと電極パッド２２との間
にワイヤ２５を配設する。このワイヤ２５の配設処理
は、ワイヤボンディング装置を用いて容易かつ高速に行
うことができる。
チップ２１とが接合されると、続いて図４に示されるよ
うに、インナーリード部２４ａと電極パッド２２との間
にワイヤ２５を配設する。このワイヤ２５の配設処理
は、ワイヤボンディング装置を用いて容易かつ高速に行
うことができる。
【００３５】ワイヤボンディング処理が終了すると、続
いて半導体チップ２１及びリードフレーム３０はモール
ド金型に装着され、樹脂パッケージ２７の形成が行われ
る。このモールド処理の際、リード２４の第１及び第２
の端子部２４ｂ-1，２４ｂ-2がモールド金型のキャビテ
ィに直接当接するよう構成することにより、樹脂パッケ
ージ２７から第１及び第２の端子部２４ｂ-1，２４ｂ-2
が露出した構成を容易に実現することができる。同様
に、上記モールド処理の際に半導体チップ２１の背面２
１ｂがモールド金型のキャビティに直接当接するよう構
成することにより、樹脂パッケージ２７から背面２１ｂ
が露出した構成も容易に実現することができる。
いて半導体チップ２１及びリードフレーム３０はモール
ド金型に装着され、樹脂パッケージ２７の形成が行われ
る。このモールド処理の際、リード２４の第１及び第２
の端子部２４ｂ-1，２４ｂ-2がモールド金型のキャビテ
ィに直接当接するよう構成することにより、樹脂パッケ
ージ２７から第１及び第２の端子部２４ｂ-1，２４ｂ-2
が露出した構成を容易に実現することができる。同様
に、上記モールド処理の際に半導体チップ２１の背面２
１ｂがモールド金型のキャビティに直接当接するよう構
成することにより、樹脂パッケージ２７から背面２１ｂ
が露出した構成も容易に実現することができる。
【００３６】上記のように樹脂パッケージ２７が形成さ
れると、続いて樹脂パッケージ２７に発生してるバリを
除去するバリ取り処理，リード２４の第１及び第２の端
子部２４ｂ-1，２４ｂ-2に半田メッキを行うメッキ処
理，リードフレーム３０において不要箇所（タイバー３
１，クレドール３２等）の除去処理が行われる。そし
て、上記した一連の処理を実施することにより、図１に
示す半導体装置２０が製造される。
れると、続いて樹脂パッケージ２７に発生してるバリを
除去するバリ取り処理，リード２４の第１及び第２の端
子部２４ｂ-1，２４ｂ-2に半田メッキを行うメッキ処
理，リードフレーム３０において不要箇所（タイバー３
１，クレドール３２等）の除去処理が行われる。そし
て、上記した一連の処理を実施することにより、図１に
示す半導体装置２０が製造される。
【００３７】尚、図１乃至図５に示した例では、リード
２４としてリードフレーム３０を用い、またリード２４
と半導体チップ２１との電気的接続をワイヤ２５を用い
た例を示した。しかるに、リード及び電気的接続構造は
これに限定されるものではなく、例えば図６に示される
ように、リードとして樹脂ベースフィルムに配線が印刷
されたテープリード３３を用い、またこのテープリード
３３と半導体チップ２１との電気的接続をバンプ３４を
用いて行う構成としてもよい。
２４としてリードフレーム３０を用い、またリード２４
と半導体チップ２１との電気的接続をワイヤ２５を用い
た例を示した。しかるに、リード及び電気的接続構造は
これに限定されるものではなく、例えば図６に示される
ように、リードとして樹脂ベースフィルムに配線が印刷
されたテープリード３３を用い、またこのテープリード
３３と半導体チップ２１との電気的接続をバンプ３４を
用いて行う構成としてもよい。
【００３８】図７及び図８は、第１実施例に係る半導体
装置２０の変形例を示している。尚、各図において図１
に示した半導体装置２０と同一構成については同一符号
を附してその説明を省略する。図７に示す半導体装置４
０は、半導体チップ２１をその背面２１ｂも含め樹脂パ
ッケージ２７内に完全に封止したことを特徴とするもの
である。本変形例に係る半導体装置４０の構成は、半導
体チップ２１の発熱量が少なく、また半導体チップ２１
が湿気及び外気との接触を嫌う場合に適用すると効果が
大である。
装置２０の変形例を示している。尚、各図において図１
に示した半導体装置２０と同一構成については同一符号
を附してその説明を省略する。図７に示す半導体装置４
０は、半導体チップ２１をその背面２１ｂも含め樹脂パ
ッケージ２７内に完全に封止したことを特徴とするもの
である。本変形例に係る半導体装置４０の構成は、半導
体チップ２１の発熱量が少なく、また半導体チップ２１
が湿気及び外気との接触を嫌う場合に適用すると効果が
大である。
【００３９】また、図８に示す半導体装置４０は、半導
体チップ２１がステージ４６に載置された状態で樹脂パ
ッケージ２７内に封止されていることを特徴とするもの
である。前記した図４に示されるように、半導体チップ
２１とリードフレーム３０をインナーリード部２４ａと
カバーフィルム２３とを接着しただけの構成では、半導
体チップ２１とリードフレーム３０との接合力はさほど
強くなく、よって樹脂モールド処理におけるモールド金
型への装着時等において半導体チップ２１がリードフレ
ーム３０から離脱するおそれがある。
体チップ２１がステージ４６に載置された状態で樹脂パ
ッケージ２７内に封止されていることを特徴とするもの
である。前記した図４に示されるように、半導体チップ
２１とリードフレーム３０をインナーリード部２４ａと
カバーフィルム２３とを接着しただけの構成では、半導
体チップ２１とリードフレーム３０との接合力はさほど
強くなく、よって樹脂モールド処理におけるモールド金
型への装着時等において半導体チップ２１がリードフレ
ーム３０から離脱するおそれがある。
【００４０】しかるに、リードフレーム３０にステージ
４６を設け、このステージ４６に半導体チップ２１を搭
載する構成とすることにより、半導体チップ２１がリー
ドフレーム３０から離脱してしまうことを確実に防止す
ることができる。尚、このステージ４６は１枚のリード
フレーム３０にリード２４と一体的に形成してもよく、
またリード２４用のリードフレーム（リード用リードフ
レーム）とステージ４６用のリードフレーム（ステージ
用リードフレーム）を別個の構成とし、リード用及びス
テージ用リードフレームを溶接等により接合し一体化た
構成としてもよい。
４６を設け、このステージ４６に半導体チップ２１を搭
載する構成とすることにより、半導体チップ２１がリー
ドフレーム３０から離脱してしまうことを確実に防止す
ることができる。尚、このステージ４６は１枚のリード
フレーム３０にリード２４と一体的に形成してもよく、
またリード２４用のリードフレーム（リード用リードフ
レーム）とステージ４６用のリードフレーム（ステージ
用リードフレーム）を別個の構成とし、リード用及びス
テージ用リードフレームを溶接等により接合し一体化た
構成としてもよい。
【００４１】続いて、本発明の第２実施例について説明
する。図９は本発明の第２実施例である半導体装置５０
を示している。尚、図９において、図１に示した第１実
施例に係る半導体装置２０と対応する構成については同
一符号を附してその説明を省略する。
する。図９は本発明の第２実施例である半導体装置５０
を示している。尚、図９において、図１に示した第１実
施例に係る半導体装置２０と対応する構成については同
一符号を附してその説明を省略する。
【００４２】本実施例に係る半導体装置５０は、第１実
施例に係る半導体装置２０が樹脂パッケージ２７の側面
２７ａまでアウターリード部２４ｂを引き出した構成で
あったのに対し、更にアウターリード部２４ｂを延出さ
せて樹脂パッケージ２７の背面２７ｃまで引出し、この
背面２７ｃに第３の端子部２４ｂ-3を形成したことを特
徴とするものである。即ち、樹脂パッケージ２７の側面
２７ａ（実装面）に加え、この側面２７ａに交わり相互
に対向する表面２７ｂ及び背面２７ｃにおいてもアウタ
ーリード部２４ｂを露出させた構成としたことを特徴と
する。
施例に係る半導体装置２０が樹脂パッケージ２７の側面
２７ａまでアウターリード部２４ｂを引き出した構成で
あったのに対し、更にアウターリード部２４ｂを延出さ
せて樹脂パッケージ２７の背面２７ｃまで引出し、この
背面２７ｃに第３の端子部２４ｂ-3を形成したことを特
徴とするものである。即ち、樹脂パッケージ２７の側面
２７ａ（実装面）に加え、この側面２７ａに交わり相互
に対向する表面２７ｂ及び背面２７ｃにおいてもアウタ
ーリード部２４ｂを露出させた構成としたことを特徴と
する。
【００４３】上記構成とされた第２実施例に係る半導体
装置５０は、樹脂パッケージ２７の側面２７ａに第１の
端子部２４ｂ-1が形成されるのに加えて、樹脂パッケー
ジ２７の表面２７ｂに第２の端子部２４ｂ-2が、また樹
脂パッケージ２７の背面２７ｃに第３の端子部２４ｂ-3
が配設された構成とされている。従って、半導体装置５
０を複数個横方向に積層（スタック）して用いることが
可能となる。
装置５０は、樹脂パッケージ２７の側面２７ａに第１の
端子部２４ｂ-1が形成されるのに加えて、樹脂パッケー
ジ２７の表面２７ｂに第２の端子部２４ｂ-2が、また樹
脂パッケージ２７の背面２７ｃに第３の端子部２４ｂ-3
が配設された構成とされている。従って、半導体装置５
０を複数個横方向に積層（スタック）して用いることが
可能となる。
【００４４】図１０は、図９に示した第２実施例に係る
半導体装置５０を複数個横方向に列設した構成の半導体
装置ユニット５５を示している。同図に示す半導体装置
ユニット５５は、隣接する半導体装置５０間を電気的に
接続するのに、樹脂パッケージ２７の表面２７ｂに配設
された第２の端子部２４ｂ-2と、樹脂パッケージ２７の
背面２７ｃに配設された第３の端子部２４ｂ-3とを接続
することにより行う構成とされている。また、各半導体
装置５０と実装基板との電気的接続は、樹脂パッケージ
２７の側面２７ａに形成された第１の端子部２４ｂ-1に
より行う。
半導体装置５０を複数個横方向に列設した構成の半導体
装置ユニット５５を示している。同図に示す半導体装置
ユニット５５は、隣接する半導体装置５０間を電気的に
接続するのに、樹脂パッケージ２７の表面２７ｂに配設
された第２の端子部２４ｂ-2と、樹脂パッケージ２７の
背面２７ｃに配設された第３の端子部２４ｂ-3とを接続
することにより行う構成とされている。また、各半導体
装置５０と実装基板との電気的接続は、樹脂パッケージ
２７の側面２７ａに形成された第１の端子部２４ｂ-1に
より行う。
【００４５】このように、本実施例に係る半導体装置５
０は第１乃至第３の端子部２４ｂ-1〜２４ｂ-3を樹脂パ
ッケージ２７の各面２７ａ〜２７ｂに露出する構成とし
たことにより、複数の半導体装置５０をスタックし半導
体装置ユニット５５を構成することが可能となり、よっ
て図１に示した第１実施例に係る半導体装置２０に比べ
各半導体装置５０を密接配置できるため、実装密度を更
に向上することが可能となり、半導体装置ユニット５５
を搭載する電子機器等の小型化、高性能化を図ることが
できる。
０は第１乃至第３の端子部２４ｂ-1〜２４ｂ-3を樹脂パ
ッケージ２７の各面２７ａ〜２７ｂに露出する構成とし
たことにより、複数の半導体装置５０をスタックし半導
体装置ユニット５５を構成することが可能となり、よっ
て図１に示した第１実施例に係る半導体装置２０に比べ
各半導体装置５０を密接配置できるため、実装密度を更
に向上することが可能となり、半導体装置ユニット５５
を搭載する電子機器等の小型化、高性能化を図ることが
できる。
【００４６】図１１及び図１２は、第２実施例に係る半
導体装置５０の変形例を示している。尚、各図において
図９に示した半導体装置５０と同一構成については同一
符号を附してその説明を省略する。図１１に示す半導体
装置６０は、半導体チップ２１の背面２１ｂを樹脂パッ
ケージ２７の背面２７ｃより外部に露出した構成とした
ことを特徴とするものである。本変形例に係る構成の半
導体装置６０によれば、図１に示した半導体装置２０と
同様に半導体チップ２１の放熱効率を向上できると共
に、樹脂パッケージ２７の小型化を図ることができる。
導体装置５０の変形例を示している。尚、各図において
図９に示した半導体装置５０と同一構成については同一
符号を附してその説明を省略する。図１１に示す半導体
装置６０は、半導体チップ２１の背面２１ｂを樹脂パッ
ケージ２７の背面２７ｃより外部に露出した構成とした
ことを特徴とするものである。本変形例に係る構成の半
導体装置６０によれば、図１に示した半導体装置２０と
同様に半導体チップ２１の放熱効率を向上できると共
に、樹脂パッケージ２７の小型化を図ることができる。
【００４７】また、図１２に示す半導体装置６５は、半
導体チップ２１がステージ４６に載置された状態で樹脂
パッケージ２７内に封止されていることを特徴とするも
のである。本変形例に係る構成の半導体装置６５によれ
ば、図８に示した半導体装置４５と同様に、半導体チッ
プ２１がリードフレーム３０（図２乃至図４参照）から
離脱してしまうことを確実に防止することができる。
導体チップ２１がステージ４６に載置された状態で樹脂
パッケージ２７内に封止されていることを特徴とするも
のである。本変形例に係る構成の半導体装置６５によれ
ば、図８に示した半導体装置４５と同様に、半導体チッ
プ２１がリードフレーム３０（図２乃至図４参照）から
離脱してしまうことを確実に防止することができる。
【００４８】続いて、本発明の第３実施例について説明
する。図１３は本発明の第３実施例である半導体装置７
０を示している。尚、図１３において、図９に示した第
２実施例に係る半導体装置５０と対応する構成について
は同一符号を附してその説明を省略する。
する。図１３は本発明の第３実施例である半導体装置７
０を示している。尚、図１３において、図９に示した第
２実施例に係る半導体装置５０と対応する構成について
は同一符号を附してその説明を省略する。
【００４９】本実施例に係る半導体装置７０は、第２実
施例に係る半導体装置５０が樹脂パッケージ２７の一方
の側面２７ａにのみリード２４を引き出す構成とされて
いたのに対し、側面２７ａと対向するもう一方の側面２
７ｄにもリード７１を引き出す構成としたことを特徴と
するものである。この側面２７ｄに向け延出されたリー
ド７１は、下方に配設されたリード２４と上下に対称と
なるような形状を有する構成とされている。
施例に係る半導体装置５０が樹脂パッケージ２７の一方
の側面２７ａにのみリード２４を引き出す構成とされて
いたのに対し、側面２７ａと対向するもう一方の側面２
７ｄにもリード７１を引き出す構成としたことを特徴と
するものである。この側面２７ｄに向け延出されたリー
ド７１は、下方に配設されたリード２４と上下に対称と
なるような形状を有する構成とされている。
【００５０】具体的には、リード７１のインナーリード
部７１ａは、ワイヤ７２により半導体チップ２１に形成
された電極パッド７３に電気的に接続されている。ま
た、リード７１のアウターリード部７２ａは第１乃至第
３の端子部７１ｂ-1〜７１ｂ-3を具備した構成とされて
おり、第１の端子部７１ｂ-1は樹脂パッケージ２７の側
面２７ｄに露出し、第２の端子部７１ｂ-2は樹脂パッケ
ージ２７の表面２７ｂに露出し、更に第３の端子部７１
ｂ-3は樹脂パッケージ２７の背面２７ｃに露出した構成
とされている。
部７１ａは、ワイヤ７２により半導体チップ２１に形成
された電極パッド７３に電気的に接続されている。ま
た、リード７１のアウターリード部７２ａは第１乃至第
３の端子部７１ｂ-1〜７１ｂ-3を具備した構成とされて
おり、第１の端子部７１ｂ-1は樹脂パッケージ２７の側
面２７ｄに露出し、第２の端子部７１ｂ-2は樹脂パッケ
ージ２７の表面２７ｂに露出し、更に第３の端子部７１
ｂ-3は樹脂パッケージ２７の背面２７ｃに露出した構成
とされている。
【００５１】上記構成とされた半導体装置７０は、第２
実施例に係る半導体装置５０が樹脂パッケージ２７の下
部位置でのみしか電気的接続が行えなかったのに対し、
樹脂パッケージ２７の上部位置においてもリード７１を
用いて電気的接続を行うことが可能となる。このため、
半導体装置７０は電気的接続態様に自由度を有すること
となり、第２実施例に係る半導体装置５０が横方向にの
みスタック可能で合ったのに対し、本実施例に係る半導
体装置７０は横方向に加えて上下方向にもスタックする
ことが可能となる。
実施例に係る半導体装置５０が樹脂パッケージ２７の下
部位置でのみしか電気的接続が行えなかったのに対し、
樹脂パッケージ２７の上部位置においてもリード７１を
用いて電気的接続を行うことが可能となる。このため、
半導体装置７０は電気的接続態様に自由度を有すること
となり、第２実施例に係る半導体装置５０が横方向にの
みスタック可能で合ったのに対し、本実施例に係る半導
体装置７０は横方向に加えて上下方向にもスタックする
ことが可能となる。
【００５２】図１４は、図１３に示した第３実施例に係
る半導体装置７０を複数個横方向及び上下方向に列設し
た構成の半導体装置ユニット７５を示している。同図に
示す半導体装置ユニット７５は、横方向に隣接する半導
体装置７０間を電気的に接続するのに、樹脂パッケージ
２７の表面２７ｂに配設された第２の端子部２４ｂ-2
と、樹脂パッケージ２７の背面２７ｃに配設された第３
の端子部２４ｂ-3とを接続することにより行う構成とさ
れている。
る半導体装置７０を複数個横方向及び上下方向に列設し
た構成の半導体装置ユニット７５を示している。同図に
示す半導体装置ユニット７５は、横方向に隣接する半導
体装置７０間を電気的に接続するのに、樹脂パッケージ
２７の表面２７ｂに配設された第２の端子部２４ｂ-2
と、樹脂パッケージ２７の背面２７ｃに配設された第３
の端子部２４ｂ-3とを接続することにより行う構成とさ
れている。
【００５３】また、上下方向に隣接する半導体装置７０
間を電気的に接続するのには、下部に位置する半導体装
置７０の樹脂パッケージ２７の側面２７ｄに配設された
第１の端子部７１ｂ-1と、上部に位置する半導体装置７
０の樹脂パッケージ２７の側面２７ａに配設された第１
の端子部２４ｂ-1とを接続することにより行う構成とさ
れている。更に、各半導体装置５０と実装基板との電気
的接続は、最下部に位置する半導体装置７０の樹脂パッ
ケージ２７の側面２７ａに形成された第１の端子部２４
ｂ-1により行う。
間を電気的に接続するのには、下部に位置する半導体装
置７０の樹脂パッケージ２７の側面２７ｄに配設された
第１の端子部７１ｂ-1と、上部に位置する半導体装置７
０の樹脂パッケージ２７の側面２７ａに配設された第１
の端子部２４ｂ-1とを接続することにより行う構成とさ
れている。更に、各半導体装置５０と実装基板との電気
的接続は、最下部に位置する半導体装置７０の樹脂パッ
ケージ２７の側面２７ａに形成された第１の端子部２４
ｂ-1により行う。
【００５４】このように、本実施例に係る半導体装置７
０はリード２４に形成された第１乃至第３の端子部２４
ｂ-1〜２４ｂ-3、及びリード７１に形成された第１乃至
第３の端子部７１ｂ-1〜７１ｂ-3を樹脂パッケージ２７
の各面２７ａ〜２７ｂに露出する構成としたことによ
り、複数の半導体装置７０を横方向及び上下方向の双方
にスタックし半導体装置ユニット７５を構成することが
可能となる。よって、図１０に示した半導体装置ユニッ
ト５５に比べ、更に各半導体装置７０を高密度実装する
ことが可能となり、半導体装置ユニット７５を搭載する
電子機器等の更なる小型化を図ることができる。
０はリード２４に形成された第１乃至第３の端子部２４
ｂ-1〜２４ｂ-3、及びリード７１に形成された第１乃至
第３の端子部７１ｂ-1〜７１ｂ-3を樹脂パッケージ２７
の各面２７ａ〜２７ｂに露出する構成としたことによ
り、複数の半導体装置７０を横方向及び上下方向の双方
にスタックし半導体装置ユニット７５を構成することが
可能となる。よって、図１０に示した半導体装置ユニッ
ト５５に比べ、更に各半導体装置７０を高密度実装する
ことが可能となり、半導体装置ユニット７５を搭載する
電子機器等の更なる小型化を図ることができる。
【００５５】図１５及び図１６は、第３実施例に係る半
導体装置７０の変形例を示している。尚、各図において
図１３に示した半導体装置７０と同一構成については同
一符号を附してその説明を省略する。図１５に示す半導
体装置８０は、半導体チップ２１の背面２１ｂを樹脂パ
ッケージ２７の背面２７ｃより外部に露出した構成とし
たことを特徴とするものである。本変形例に係る構成の
半導体装置８０によれば、図１及び図１１に示した半導
体装置２０，６０と同様に半導体チップ２１の放熱効率
を向上できると共に、樹脂パッケージ２７の小型化を図
ることができる。
導体装置７０の変形例を示している。尚、各図において
図１３に示した半導体装置７０と同一構成については同
一符号を附してその説明を省略する。図１５に示す半導
体装置８０は、半導体チップ２１の背面２１ｂを樹脂パ
ッケージ２７の背面２７ｃより外部に露出した構成とし
たことを特徴とするものである。本変形例に係る構成の
半導体装置８０によれば、図１及び図１１に示した半導
体装置２０，６０と同様に半導体チップ２１の放熱効率
を向上できると共に、樹脂パッケージ２７の小型化を図
ることができる。
【００５６】また、図１６に示す半導体装置８５は、半
導体チップ２１がステージ４６に載置された状態で樹脂
パッケージ２７内に封止されていることを特徴とするも
のである。本変形例に係る構成の半導体装置８５によれ
ば、図８及び図１２に示した半導体装置４５，６５と同
様に半導体チップ２１がリードフレーム３０（図２乃至
図４参照）から離脱してしまうことを確実に防止するこ
とができる。
導体チップ２１がステージ４６に載置された状態で樹脂
パッケージ２７内に封止されていることを特徴とするも
のである。本変形例に係る構成の半導体装置８５によれ
ば、図８及び図１２に示した半導体装置４５，６５と同
様に半導体チップ２１がリードフレーム３０（図２乃至
図４参照）から離脱してしまうことを確実に防止するこ
とができる。
【００５７】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現するとができる。請求項１記載の発明によ
れば、アウターリード部が形成された側面を実装面とし
て用いることができるため、樹脂パッケージを立設状態
で実装するいわゆる縦型実装が可能となり、実装基板上
において半導体装置を実装するのに必要なスペースを小
さくすることができ、よって高密度実装を実現すること
ができる。
の効果を実現するとができる。請求項１記載の発明によ
れば、アウターリード部が形成された側面を実装面とし
て用いることができるため、樹脂パッケージを立設状態
で実装するいわゆる縦型実装が可能となり、実装基板上
において半導体装置を実装するのに必要なスペースを小
さくすることができ、よって高密度実装を実現すること
ができる。
【００５８】また、請求項２記載の発明によれば、半導
体装置は樹脂パッケージを構成する外周面の内、実装面
とこれ交わる二面２の合計３面で電気的接続が可能とな
り、よって実装基板に対する半導体装置の実装態様を種
々選定することが可能となり、またアウターリード部を
用いて隣接する半導体装置間を電気的に接続できるため
複数の半導体装置をスタックすることも可能となるた
め、実装密度を向上させることができる。
体装置は樹脂パッケージを構成する外周面の内、実装面
とこれ交わる二面２の合計３面で電気的接続が可能とな
り、よって実装基板に対する半導体装置の実装態様を種
々選定することが可能となり、またアウターリード部を
用いて隣接する半導体装置間を電気的に接続できるため
複数の半導体装置をスタックすることも可能となるた
め、実装密度を向上させることができる。
【００５９】また、請求項３記載の発明によれば、半導
体素子の放熱効率を向上できると共に、半導体装置の小
型化を図ることができる。また、請求項４記載の発明に
よれば、半導体素子をステージ上に搭載した構成とした
ことにより、樹脂モールド時等における半導体素子の保
持を確実に行うことができる。
体素子の放熱効率を向上できると共に、半導体装置の小
型化を図ることができる。また、請求項４記載の発明に
よれば、半導体素子をステージ上に搭載した構成とした
ことにより、樹脂モールド時等における半導体素子の保
持を確実に行うことができる。
【００６０】また、請求項５記載の発明によれば、小さ
なスペースに多数の半導体装置を実装することが可能と
なり、実装密度の向上を図ることができる。
なスペースに多数の半導体装置を実装することが可能と
なり、実装密度の向上を図ることができる。
【図１】本発明の第１実施例である半導体装置の断面図
である。
である。
【図２】第１実施例に係る半導体装置の製造方法を示し
ており、リードフレームの製造方法を説明するための図
である。
ており、リードフレームの製造方法を説明するための図
である。
【図３】第１実施例に係る半導体装置の製造方法を示し
ており、リードフレームを半導体素子に接合する工程を
示す図である。
ており、リードフレームを半導体素子に接合する工程を
示す図である。
【図４】第１実施例に係る半導体装置の製造方法を示し
ており、リードと半導体素子とを電気的に接続する工程
を示す図である。
ており、リードと半導体素子とを電気的に接続する工程
を示す図である。
【図５】第１実施例に係る半導体装置の製造方法を示し
ており、樹脂パッケージを形成する工程を示す図であ
る。
ており、樹脂パッケージを形成する工程を示す図であ
る。
【図６】第１実施例に係る半導体装置の製造方法を示し
ており、テープリードと半導体素子とをバンプを用いて
接続する例を示す図である。
ており、テープリードと半導体素子とをバンプを用いて
接続する例を示す図である。
【図７】本発明の第１実施例である半導体装置の変形例
を示す断面図である。
を示す断面図である。
【図８】本発明の第１実施例である半導体装置の変形例
を示す断面図である。
を示す断面図である。
【図９】本発明の第２実施例である半導体装置の断面図
である。
である。
【図１０】本発明の第２実施例である半導体装置を用い
た半導体装置ユニットの断面図である。
た半導体装置ユニットの断面図である。
【図１１】本発明の第２実施例である半導体装置の変形
例を示す断面図である。
例を示す断面図である。
【図１２】本発明の第２実施例である半導体装置の変形
例を示す断面図である。
例を示す断面図である。
【図１３】本発明の第３実施例である半導体装置の断面
図である。
図である。
【図１４】本発明の第３実施例である半導体装置を用い
た半導体装置ユニットの断面図である。
た半導体装置ユニットの断面図である。
【図１５】本発明の第３実施例である半導体装置の変形
例を示す断面図である。
例を示す断面図である。
【図１６】本発明の第３実施例である半導体装置の変形
例を示す断面図である。
例を示す断面図である。
【図１７】従来の半導体装置の一例を説明するための斜
視図である。
視図である。
【図１８】従来の半導体装置の一例を説明するための図
であり、図１７におけるＡ−Ａ線に沿う断面図である。
であり、図１７におけるＡ−Ａ線に沿う断面図である。
【図１９】従来の半導体装置の一例を説明するための図
である。
である。
２０，４０，４５，５０，６０，６５，７０，８０，８
５ 半導体装置 ２１ 半導体チップ ２２，７３ 電極パッド ２３ カバーフィルム ２４，７１ リード ２４ａ，７１ａ インナーリード部 ２４ｂ，７１ｂ アウターリード部 ２４ｂ-1，７１ｂ-1 第１の端子部 ２４ｂ-2，７１ｂ-2 第２の端子部 ２４ｂ-3，７１ｂ-3 第３の端子部 ２５，７２ ワイヤ ２７ 樹脂パッケージ ２７ａ，２７ｄ 側面 ２７ｂ 表面 ２７ｃ 背面 ３０ リードフレーム ３３ リードテープ ３４ バンプ ４６ ステージ ５５，７５ 半導体装置ユニット
５ 半導体装置 ２１ 半導体チップ ２２，７３ 電極パッド ２３ カバーフィルム ２４，７１ リード ２４ａ，７１ａ インナーリード部 ２４ｂ，７１ｂ アウターリード部 ２４ｂ-1，７１ｂ-1 第１の端子部 ２４ｂ-2，７１ｂ-2 第２の端子部 ２４ｂ-3，７１ｂ-3 第３の端子部 ２５，７２ ワイヤ ２７ 樹脂パッケージ ２７ａ，２７ｄ 側面 ２７ｂ 表面 ２７ｃ 背面 ３０ リードフレーム ３３ リードテープ ３４ バンプ ４６ ステージ ５５，７５ 半導体装置ユニット
Claims (5)
- 【請求項１】 半導体素子と、該半導体素子と電気的に
接続されるリードと、前記半導体素子及びリードを封止
する樹脂パッケージとを具備する半導体装置において、 前記リードの外部接続端子となるアウターリード部を前
記樹脂パッケージの側面に露出した状態となるよう引出
し、前記アウターリード部が形成された側面を実装面と
して前記樹脂パッケージが立設状態で実装される構成と
したことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記アウターリード部を、前記実装面に加え、前記実装
面に交わり相互に対向する二面においても露出する構成
としたことを特徴とする半導体装置。 - 【請求項３】 請求項１または２のいずれかに記載の半
導体装置において、 前記半導体素子の背面を前記樹脂パッケージから露出し
た構成としたことを特徴とする半導体装置。 - 【請求項４】 請求項１または２のいずれかに記載の半
導体装置において、 前記半導体素子をステージ上に搭載した構成としたこと
を特徴とする半導体装置。 - 【請求項５】 請求項２乃至４記載のいずれかに記載の
半導体装置を複数個横方向または横方向及び縦方向共に
列設した構造を有し、 前記列設された状態において、隣接する半導体装置間で
各半導体装置に設けられたアウターリード部同士が電気
的に接続される構成としたことを特徴とする半導体装置
ユニット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7171000A JPH0922959A (ja) | 1995-07-06 | 1995-07-06 | 半導体装置及び半導体装置ユニット |
| US08/794,763 US5760471A (en) | 1994-04-20 | 1997-02-03 | Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7171000A JPH0922959A (ja) | 1995-07-06 | 1995-07-06 | 半導体装置及び半導体装置ユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0922959A true JPH0922959A (ja) | 1997-01-21 |
Family
ID=15915257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7171000A Withdrawn JPH0922959A (ja) | 1994-04-20 | 1995-07-06 | 半導体装置及び半導体装置ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0922959A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094356A (en) * | 1997-06-04 | 2000-07-25 | Fujitsu Limited | Semiconductor device and semiconductor device module |
| EP1447845A3 (en) * | 2003-02-12 | 2005-10-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
| JP2006054319A (ja) * | 2004-08-11 | 2006-02-23 | Amosense Co Ltd | 半導体チップ埋蔵型樹脂パッケージおよび半導体チップ埋蔵型樹脂パッケージの製造方法並びに半導体チップ埋蔵型樹脂パッケージを用いた磁気センサ |
| KR100725942B1 (ko) * | 2001-03-16 | 2007-06-11 | 삼성전자주식회사 | 적층형 수직 인-라인 패키지 |
| JP2014120612A (ja) * | 2012-12-17 | 2014-06-30 | Toshiba Corp | 半導体装置、およびそれを用いた半導体モジュール |
-
1995
- 1995-07-06 JP JP7171000A patent/JPH0922959A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094356A (en) * | 1997-06-04 | 2000-07-25 | Fujitsu Limited | Semiconductor device and semiconductor device module |
| KR100281056B1 (ko) * | 1997-06-04 | 2001-02-01 | 아끼구사 나오유끼 | 반도체장치및반도체장치모듈 |
| KR100725942B1 (ko) * | 2001-03-16 | 2007-06-11 | 삼성전자주식회사 | 적층형 수직 인-라인 패키지 |
| EP1447845A3 (en) * | 2003-02-12 | 2005-10-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
| JP2006054319A (ja) * | 2004-08-11 | 2006-02-23 | Amosense Co Ltd | 半導体チップ埋蔵型樹脂パッケージおよび半導体チップ埋蔵型樹脂パッケージの製造方法並びに半導体チップ埋蔵型樹脂パッケージを用いた磁気センサ |
| JP2014120612A (ja) * | 2012-12-17 | 2014-06-30 | Toshiba Corp | 半導体装置、およびそれを用いた半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| JP3643706B2 (ja) | 半導体装置 | |
| JPH088389A (ja) | 半導体装置及び半導体装置ユニット | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| JPH07335783A (ja) | 半導体装置及び半導体装置ユニット | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JP4068336B2 (ja) | 半導体装置 | |
| JPH0685161A (ja) | 高密度実装型半導体装置 | |
| JP2932432B2 (ja) | 半導体パッケージの構造及びパッケージ方法 | |
| JP2001156251A (ja) | 半導体装置 | |
| JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JP3497775B2 (ja) | 半導体装置 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
| JP2000049279A (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP3203200B2 (ja) | 半導体装置 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2003347504A (ja) | 半導体装置及びその製造方法 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP2001118954A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |