JPH0922959A - 半導体装置及び半導体装置ユニット - Google Patents
半導体装置及び半導体装置ユニットInfo
- Publication number
- JPH0922959A JPH0922959A JP7171000A JP17100095A JPH0922959A JP H0922959 A JPH0922959 A JP H0922959A JP 7171000 A JP7171000 A JP 7171000A JP 17100095 A JP17100095 A JP 17100095A JP H0922959 A JPH0922959 A JP H0922959A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- resin package
- lead
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】従来の半導体装置はいわゆる横置型の半導体装
置であったため、実装するのに広いスペースが必要とな
り高密度実装化には限界がある。また、三次元的実装を
行うことができない。 【解決手段】半導体素子21と、この半導体素子21と
電気的に接続されるリード24と、前記半導体素子21
及びリード24を封止する樹脂パッケージ27とを具備
する半導体装置において、前記リード24のアウターリ
ード部24bに形成された第1の端子部24b-1を樹脂
パッケージ27の側面27aに露出した状態となるよう
引出し、この第1の端子部24b-1が形成された側面2
7aを実装面として前記樹脂パッケージ27が立設状態
で実装される構成とする。
置であったため、実装するのに広いスペースが必要とな
り高密度実装化には限界がある。また、三次元的実装を
行うことができない。 【解決手段】半導体素子21と、この半導体素子21と
電気的に接続されるリード24と、前記半導体素子21
及びリード24を封止する樹脂パッケージ27とを具備
する半導体装置において、前記リード24のアウターリ
ード部24bに形成された第1の端子部24b-1を樹脂
パッケージ27の側面27aに露出した状態となるよう
引出し、この第1の端子部24b-1が形成された側面2
7aを実装面として前記樹脂パッケージ27が立設状態
で実装される構成とする。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置ユニットに係り、特に積層化することにより高密
度実装を図る半導体装置及び半導体装置ユニットに関す
る。近年の電子機器の小型化、高速化,更には高機能化
に伴い、それらに用いられる半導体装置についても同様
の要求がある。また、このような半導体装置自体に対す
る要求に加え、半導体装置を基板に実装する時の実装効
率の改善も望まれている。
体装置ユニットに係り、特に積層化することにより高密
度実装を図る半導体装置及び半導体装置ユニットに関す
る。近年の電子機器の小型化、高速化,更には高機能化
に伴い、それらに用いられる半導体装置についても同様
の要求がある。また、このような半導体装置自体に対す
る要求に加え、半導体装置を基板に実装する時の実装効
率の改善も望まれている。
【0002】そこで、リードを基板の表面で接続する表
面実装型の半導体装置が現在主流をなしているが、更に
実装効率の向上を図った半導体装置が望まれている。
面実装型の半導体装置が現在主流をなしているが、更に
実装効率の向上を図った半導体装置が望まれている。
【0003】
【従来の技術】図17は従来における半導体装置10の
斜視図であり、図18は図17におけるA−A線に沿う
断面図である。この半導体装置1は、本出願人が先に提
案した半導体装置であり、特開昭63−15453号公
報或いは特開昭63−15451号公報に開示されたも
のである。
斜視図であり、図18は図17におけるA−A線に沿う
断面図である。この半導体装置1は、本出願人が先に提
案した半導体装置であり、特開昭63−15453号公
報或いは特開昭63−15451号公報に開示されたも
のである。
【0004】各図に示す半導体装置1は、半導体素子
(半導体チップ)2、この半導体チップ2を封止する樹
脂パッケージ3、夫々の一端部4aが半導体チップ2と
ワイヤ5により接続されると共に他端側がパッケージ3
の底面3aに露出して外部端子6を形成するリード4、
半導体チップ2が搭載されるステージ7等により構成さ
れている。即ち、半導体装置10では、リード4の外部
端子6を除く他の部分はパッケージ3内に封止された構
成とされている。
(半導体チップ)2、この半導体チップ2を封止する樹
脂パッケージ3、夫々の一端部4aが半導体チップ2と
ワイヤ5により接続されると共に他端側がパッケージ3
の底面3aに露出して外部端子6を形成するリード4、
半導体チップ2が搭載されるステージ7等により構成さ
れている。即ち、半導体装置10では、リード4の外部
端子6を除く他の部分はパッケージ3内に封止された構
成とされている。
【0005】上記構成とされた半導体装置1では、リー
ド4の内、外部端子6となる部分が樹脂パッケージ3の
底面3aに露出した構成となるため、リード4のパッケ
ージ3より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。
ド4の内、外部端子6となる部分が樹脂パッケージ3の
底面3aに露出した構成となるため、リード4のパッケ
ージ3より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。
【0006】しかるに上記従来の半導体装置では、図1
8に示されるように、半導体チップ2の側部にリード4
のワイヤ接続される端部4aが位置する構成とされてい
たため、パッケージ3が大型化してしまい半導体装置1
の十分な小型化ができないという問題点があった。即
ち、半導体装置の大きさとしては、理想的には略半導体
チップの大きさと同一程度まで小型化するのが望ましい
が、上記従来の半導体装置1では、半導体チップ2に対
してパッケージ3の大きさが倍以上に大きくなってしま
う。
8に示されるように、半導体チップ2の側部にリード4
のワイヤ接続される端部4aが位置する構成とされてい
たため、パッケージ3が大型化してしまい半導体装置1
の十分な小型化ができないという問題点があった。即
ち、半導体装置の大きさとしては、理想的には略半導体
チップの大きさと同一程度まで小型化するのが望ましい
が、上記従来の半導体装置1では、半導体チップ2に対
してパッケージ3の大きさが倍以上に大きくなってしま
う。
【0007】そこで本出願人は先に、上記問題点を解決
しうる半導体装置として、特願平4−281951号
「半導体装置及びその製造方法」を提案した。図19
は、上記出願に係る半導体装置を示している。同図に示
す半導体装置10は、半導体チップ11と、この半導体
チップ11を封止する樹脂パッケージ17と、夫々の内
側端部14aが半導体チップ11と電気的に接続される
と共に、外側端部がパッケージ17の底面17aに露出
して外部端子16を形成し、この外部端子16を除く他
の部分はパッケージ17に封止された構成の複数のリー
ド14とを具備している。そして、上記複数のリード1
4をパッケージ17内で高さ方向に対し、その一部或い
は全部が半導体チップ11と重なり合う構成としたこと
を特徴としている。
しうる半導体装置として、特願平4−281951号
「半導体装置及びその製造方法」を提案した。図19
は、上記出願に係る半導体装置を示している。同図に示
す半導体装置10は、半導体チップ11と、この半導体
チップ11を封止する樹脂パッケージ17と、夫々の内
側端部14aが半導体チップ11と電気的に接続される
と共に、外側端部がパッケージ17の底面17aに露出
して外部端子16を形成し、この外部端子16を除く他
の部分はパッケージ17に封止された構成の複数のリー
ド14とを具備している。そして、上記複数のリード1
4をパッケージ17内で高さ方向に対し、その一部或い
は全部が半導体チップ11と重なり合う構成としたこと
を特徴としている。
【0008】半導体装置10を上記構成とすることによ
り、複数のリード14はパッケージ17内で高さ方向に
対し、その一部或いは全部が半導体チップ11と重なり
合った構成となるため、図17及び図18に示した半導
体装置1に比べて、この重なり合っている部分(図中、
矢印L1で示す)の面積だけ半導体装置10の小型化を
図ることができる。尚、図19において、12はステー
ジを、13は電極パッドを、また15はワイヤを夫々示
している。
り、複数のリード14はパッケージ17内で高さ方向に
対し、その一部或いは全部が半導体チップ11と重なり
合った構成となるため、図17及び図18に示した半導
体装置1に比べて、この重なり合っている部分(図中、
矢印L1で示す)の面積だけ半導体装置10の小型化を
図ることができる。尚、図19において、12はステー
ジを、13は電極パッドを、また15はワイヤを夫々示
している。
【0009】
【発明が解決しようとする課題】上記した先の出願に係
る半導体装置10によれば、半導体装置10の平面的な
面積を小さくできるため、半導体装置10を実装基板に
平面的に実装(二次元的に実装)する場合における高密
度実装化を図ることができる。
る半導体装置10によれば、半導体装置10の平面的な
面積を小さくできるため、半導体装置10を実装基板に
平面的に実装(二次元的に実装)する場合における高密
度実装化を図ることができる。
【0010】しかるに上記した半導体装置10は、樹脂
パッケージ3の外周6面の内最も広い面積を有する面を
実装面とした、いわゆる横置型の半導体装置であったた
め、上記した図17及び図28に示される半導体装置1
に対しては高密度実装化を図ることができるものの、そ
れでも広い配設スペースが必要となり高密度実装化には
限界があるという問題点があった。
パッケージ3の外周6面の内最も広い面積を有する面を
実装面とした、いわゆる横置型の半導体装置であったた
め、上記した図17及び図28に示される半導体装置1
に対しては高密度実装化を図ることができるものの、そ
れでも広い配設スペースが必要となり高密度実装化には
限界があるという問題点があった。
【0011】一方、近年では更なる高密度実装を行うた
めに、半導体装置を横方向或いは上下方向に三次元的に
積層して実装することが行われるようになってきてい
る。しかるに、先の出願に係る半導体装置10では、こ
れを横方向及び上下方向に積層して実装することができ
ず、高密度実装化(即ち三次元的実装)を行うことがで
きないという問題点があった。
めに、半導体装置を横方向或いは上下方向に三次元的に
積層して実装することが行われるようになってきてい
る。しかるに、先の出願に係る半導体装置10では、こ
れを横方向及び上下方向に積層して実装することができ
ず、高密度実装化(即ち三次元的実装)を行うことがで
きないという問題点があった。
【0012】本発明は上記の点に鑑みてなされたもので
あり、更なる高密度実装化を実現できる半導体装置及び
半導体装置ユニットを提供することを目的とする。
あり、更なる高密度実装化を実現できる半導体装置及び
半導体装置ユニットを提供することを目的とする。
【0013】
【課題を解決するための手段】上記の課題は下記の手段
を講じることにより解決することができる。請求項1記
載の発明では、半導体素子と、この半導体素子と電気的
に接続されるリードと、前記半導体素子及びリードを封
止する樹脂パッケージとを具備する半導体装置におい
て、前記リードの外部接続端子となるアウターリード部
を前記樹脂パッケージの側面に露出した状態となるよう
引出し、前記アウターリード部が形成された側面を実装
面として前記樹脂パッケージが立設状態で実装される構
成としたことを特徴とするものである。
を講じることにより解決することができる。請求項1記
載の発明では、半導体素子と、この半導体素子と電気的
に接続されるリードと、前記半導体素子及びリードを封
止する樹脂パッケージとを具備する半導体装置におい
て、前記リードの外部接続端子となるアウターリード部
を前記樹脂パッケージの側面に露出した状態となるよう
引出し、前記アウターリード部が形成された側面を実装
面として前記樹脂パッケージが立設状態で実装される構
成としたことを特徴とするものである。
【0014】また、請求項2記載の発明では、前記請求
項1記載の半導体装置において、前記アウターリード部
を、前記実装面に加え、前記実装面に交わり相互に対向
する二面においても露出する構成としたことを特徴とす
るものである。
項1記載の半導体装置において、前記アウターリード部
を、前記実装面に加え、前記実装面に交わり相互に対向
する二面においても露出する構成としたことを特徴とす
るものである。
【0015】また、請求項3記載の発明では、前記請求
項1または2のいずれかに記載の半導体装置において、
前記半導体素子の背面を前記樹脂パッケージから露出し
た構成としたことを特徴とするものである。
項1または2のいずれかに記載の半導体装置において、
前記半導体素子の背面を前記樹脂パッケージから露出し
た構成としたことを特徴とするものである。
【0016】また、請求項4記載の発明では、前記請求
項1または2のいずれかに記載の半導体装置において、
前記半導体素子をステージ上に搭載した構成としたこと
を特徴とするものである。
項1または2のいずれかに記載の半導体装置において、
前記半導体素子をステージ上に搭載した構成としたこと
を特徴とするものである。
【0017】また、請求項5記載の発明では、前記請求
項2乃至4記載のいずれかに記載の半導体装置を複数個
横方向または横方向及び縦方向共に列設した構造を有
し、前記列設された状態において、隣接する半導体装置
間で各半導体装置に設けられたアウターリード部同士が
電気的に接続される構成としたことを特徴とするもので
ある。
項2乃至4記載のいずれかに記載の半導体装置を複数個
横方向または横方向及び縦方向共に列設した構造を有
し、前記列設された状態において、隣接する半導体装置
間で各半導体装置に設けられたアウターリード部同士が
電気的に接続される構成としたことを特徴とするもので
ある。
【0018】上記の各手段は、下記のように作用する。
請求項1記載の発明によれば、リードの外部接続端子と
なるアウターリード部を樹脂パッケージの側面に露出し
た状態となるよう引出したことにより、このアウターリ
ード部が形成された側面を実装面として用いることがで
きる。このため、樹脂パッケージを立設状態で実装する
いわゆる縦型実装が可能となり、実装基板上において半
導体装置を実装するのに必要なスペースを小さくするこ
とができ、よって高密度実装を実現することができる。
請求項1記載の発明によれば、リードの外部接続端子と
なるアウターリード部を樹脂パッケージの側面に露出し
た状態となるよう引出したことにより、このアウターリ
ード部が形成された側面を実装面として用いることがで
きる。このため、樹脂パッケージを立設状態で実装する
いわゆる縦型実装が可能となり、実装基板上において半
導体装置を実装するのに必要なスペースを小さくするこ
とができ、よって高密度実装を実現することができる。
【0019】また、請求項2記載の発明によれば、前記
実装面に加え、アウターリード部がこの実装面に交わり
相互に対向する二面においても露出する構成としたこと
により、半導体装置は樹脂パッケージを構成する外周面
の内、実装面と、この実装面に交わる二面2の合計3面
で電気的接続が可能となる。よって、実装基板に対する
半導体装置の実装態様を種々選定することが可能とな
り、またアウターリード部を用いて隣接する半導体装置
間を電気的に接続できるため、複数の半導体装置をスタ
ックすることも可能となる。
実装面に加え、アウターリード部がこの実装面に交わり
相互に対向する二面においても露出する構成としたこと
により、半導体装置は樹脂パッケージを構成する外周面
の内、実装面と、この実装面に交わる二面2の合計3面
で電気的接続が可能となる。よって、実装基板に対する
半導体装置の実装態様を種々選定することが可能とな
り、またアウターリード部を用いて隣接する半導体装置
間を電気的に接続できるため、複数の半導体装置をスタ
ックすることも可能となる。
【0020】また、請求項3記載の発明によれば、半導
体素子の背面を樹脂パッケージから露出した構成とした
ため、半導体素子の放熱効率を向上できると共に、半導
体装置の小型化を図ることができる。また、請求項4記
載の発明によれば、半導体素子をステージ上に搭載した
構成としたことにより、樹脂モールド時等における半導
体素子の保持を確実に行うことができる。
体素子の背面を樹脂パッケージから露出した構成とした
ため、半導体素子の放熱効率を向上できると共に、半導
体装置の小型化を図ることができる。また、請求項4記
載の発明によれば、半導体素子をステージ上に搭載した
構成としたことにより、樹脂モールド時等における半導
体素子の保持を確実に行うことができる。
【0021】また、請求項5記載の発明によれば、前記
請求項2乃至4記載のいずれかに記載の半導体装置を複
数個横方向または横方向及び縦方向共に列設し、この列
設された状態において、隣接する半導体装置間で夫々の
アウターリード部同士が電気的に接続される構成とした
ことにより、小さなスペースに多数の半導体装置を実装
することが可能となり、よって実装密度の向上を図るこ
とができる。
請求項2乃至4記載のいずれかに記載の半導体装置を複
数個横方向または横方向及び縦方向共に列設し、この列
設された状態において、隣接する半導体装置間で夫々の
アウターリード部同士が電気的に接続される構成とした
ことにより、小さなスペースに多数の半導体装置を実装
することが可能となり、よって実装密度の向上を図るこ
とができる。
【0022】
【発明の実施の形態】次に本発明の実施例について図面
と共に説明する。図1は本発明の第1実施例である半導
体装置20の断面図である。同図において、21は例え
ばメモリチップ用の半導体素子(半導体チップ)であ
り、その表面中央位置には複数の電極パッド22が一列
に配設されている(図1は側断面図であるため、1個の
電極パッド22のみが現れる)。また、この半導体チッ
プ21の電極パッド22が形成された面(以下、表面2
1aという)にはカバーフィルム23が配設されてい
る。このカバーフィルム23は、絶縁性を有した樹脂テ
ープであり、上記表面21aに接着された構成とされて
いる。
と共に説明する。図1は本発明の第1実施例である半導
体装置20の断面図である。同図において、21は例え
ばメモリチップ用の半導体素子(半導体チップ)であ
り、その表面中央位置には複数の電極パッド22が一列
に配設されている(図1は側断面図であるため、1個の
電極パッド22のみが現れる)。また、この半導体チッ
プ21の電極パッド22が形成された面(以下、表面2
1aという)にはカバーフィルム23が配設されてい
る。このカバーフィルム23は、絶縁性を有した樹脂テ
ープであり、上記表面21aに接着された構成とされて
いる。
【0023】また、同図において24は複数のリード
(電極パッド23と同様に1個のみ図示される)であ
り、その内側に形成されたインナーリード部24aは半
導体チップ21の上部まで延出し、半導体チップ21に
形成された電極パッド22とはワイヤ25により接続さ
れている。即ち、本実施例に係る半導体装置20は、い
わゆるリード・オン・チップ(LOC)構造とされてい
る。このLOC構造を採用することにより、半導体装置
20の小型化を図ることができる。但し、インナーリー
ド部24aと電極パッド22との電気的接続はワイヤ2
5を用いた接続に限定されるものではなく、バンプを用
いたフリップチップ接合を用いた構成としてもよい。
(電極パッド23と同様に1個のみ図示される)であ
り、その内側に形成されたインナーリード部24aは半
導体チップ21の上部まで延出し、半導体チップ21に
形成された電極パッド22とはワイヤ25により接続さ
れている。即ち、本実施例に係る半導体装置20は、い
わゆるリード・オン・チップ(LOC)構造とされてい
る。このLOC構造を採用することにより、半導体装置
20の小型化を図ることができる。但し、インナーリー
ド部24aと電極パッド22との電気的接続はワイヤ2
5を用いた接続に限定されるものではなく、バンプを用
いたフリップチップ接合を用いた構成としてもよい。
【0024】またリード24は、上記のインナーリード
部24aと一体的に連続してアウターリード部24bを
形成しており、このアウターリード部24bは後述する
ように第1の端子部24b-1及び第2の端子部24b-2
が形成されている。尚、リード24は、カバーフィルム
23の上部にインナーリード部24aが接着されること
により半導体チップ21に固定される構成となってい
る。
部24aと一体的に連続してアウターリード部24bを
形成しており、このアウターリード部24bは後述する
ように第1の端子部24b-1及び第2の端子部24b-2
が形成されている。尚、リード24は、カバーフィルム
23の上部にインナーリード部24aが接着されること
により半導体チップ21に固定される構成となってい
る。
【0025】更に、同図において27はエポキシ樹脂等
よりなる樹脂パッケージ(梨地で示す)であり、その内
部に半導体チップ21,リード24,及びワイヤ25は
封止され保護される。この樹脂パッケージ27は略直方
体形状を有し、また平面的に見て半導体チップ21の面
積と略等しい面積を有するよう構成されている。よっ
て、半導体装置20はチップサイズバッケージ(CS
P)構造となり、半導体装置20の小型化が図られてい
る。
よりなる樹脂パッケージ(梨地で示す)であり、その内
部に半導体チップ21,リード24,及びワイヤ25は
封止され保護される。この樹脂パッケージ27は略直方
体形状を有し、また平面的に見て半導体チップ21の面
積と略等しい面積を有するよう構成されている。よっ
て、半導体装置20はチップサイズバッケージ(CS
P)構造となり、半導体装置20の小型化が図られてい
る。
【0026】また、上記したリード24の内、アウター
リード部24bは樹脂パッケージ27の外面に沿うよう
引き出されている。具体的には、樹脂パッケージ27を
構成する外周6面の内、半導体チップ21の電極パッド
22が形成された面と対向する面27b(以下、表面2
7bという)に沿うようアウターリード部24bの第2
の端子部24b-2は引き出されており、また半導体チッ
プ21の側面と対向する面27a(以下、側面27aと
いう)に沿うようアウターリード部24bの第1の端子
部24b-1は引き出されている。
リード部24bは樹脂パッケージ27の外面に沿うよう
引き出されている。具体的には、樹脂パッケージ27を
構成する外周6面の内、半導体チップ21の電極パッド
22が形成された面と対向する面27b(以下、表面2
7bという)に沿うようアウターリード部24bの第2
の端子部24b-2は引き出されており、また半導体チッ
プ21の側面と対向する面27a(以下、側面27aと
いう)に沿うようアウターリード部24bの第1の端子
部24b-1は引き出されている。
【0027】また、第1の端子部24b-1は側面27a
において樹脂パッケージ27から露出され、第2の端子
部24b-2は表面27bにおいて樹脂パッケージ27か
ら露出されるよう構成されている。従って、この第1及
び第2の端子部24b-1,24b-2を外部接続端子とし
て用いることができる。
において樹脂パッケージ27から露出され、第2の端子
部24b-2は表面27bにおいて樹脂パッケージ27か
ら露出されるよう構成されている。従って、この第1及
び第2の端子部24b-1,24b-2を外部接続端子とし
て用いることができる。
【0028】一方、リード24に上記構成を有するイン
ナーリード部24a及びアウターリード部24bを形成
するのは、リード24を適宜折曲形成することにより実
現できる。よって、上記構成を有するリード24を容易
に形成することができる。また、上記構成とされたリー
ド24は、第1及び第2の端子部24b-1,24b-2を
除き、他の部位は樹脂パッケージ27内に埋設された構
成となっているため、リード24の保護を確実に行うこ
とができ、更に隣接する各リード24間におけるリード
ピッチを一定に保つことができる。従って、隣接するリ
ード24間で短絡が発生するようなことはなく、半導体
装置20の信頼性を向上させることができる。
ナーリード部24a及びアウターリード部24bを形成
するのは、リード24を適宜折曲形成することにより実
現できる。よって、上記構成を有するリード24を容易
に形成することができる。また、上記構成とされたリー
ド24は、第1及び第2の端子部24b-1,24b-2を
除き、他の部位は樹脂パッケージ27内に埋設された構
成となっているため、リード24の保護を確実に行うこ
とができ、更に隣接する各リード24間におけるリード
ピッチを一定に保つことができる。従って、隣接するリ
ード24間で短絡が発生するようなことはなく、半導体
装置20の信頼性を向上させることができる。
【0029】また、本実施例に係る半導体装置20は、
図1に示されるように半導体チップ21の背面21bが
樹脂パッケージ27の背面27cから露出した構成とさ
れている。このように、半導体チップ21の背面21b
を樹脂パッケージ27から露出させることにより、半導
体チップ21で発生する熱を効率よく外部に放熱できる
と共に、樹脂パッケージ27の形状を小さくできる。よ
って、半導体装置20の放熱効率を向上できると共に、
半導体装置20の小型化を図ることができる。
図1に示されるように半導体チップ21の背面21bが
樹脂パッケージ27の背面27cから露出した構成とさ
れている。このように、半導体チップ21の背面21b
を樹脂パッケージ27から露出させることにより、半導
体チップ21で発生する熱を効率よく外部に放熱できる
と共に、樹脂パッケージ27の形状を小さくできる。よ
って、半導体装置20の放熱効率を向上できると共に、
半導体装置20の小型化を図ることができる。
【0030】更に、上記した本実施例に係る半導体装置
20によれば、外部接続端子となるアウターリード部2
4の第1の端子部24b-1を樹脂パッケージ27の側面
27aに露出した状態となるよう引出したことにより、
この第1の端子部24b-1が形成された側面27aを実
装基板(図示せず)に実装する際の実装面として用いる
ことができる。このため、樹脂パッケージ27を立設状
態で実装するいわゆる縦型実装が可能となる。このよう
に縦型実装が可能となることにより、実装基板上におい
て半導体装置20を実装するのに必要とする実装スペー
スを小さくすることができ、よって高密度実装を実現す
ることができる。
20によれば、外部接続端子となるアウターリード部2
4の第1の端子部24b-1を樹脂パッケージ27の側面
27aに露出した状態となるよう引出したことにより、
この第1の端子部24b-1が形成された側面27aを実
装基板(図示せず)に実装する際の実装面として用いる
ことができる。このため、樹脂パッケージ27を立設状
態で実装するいわゆる縦型実装が可能となる。このよう
に縦型実装が可能となることにより、実装基板上におい
て半導体装置20を実装するのに必要とする実装スペー
スを小さくすることができ、よって高密度実装を実現す
ることができる。
【0031】続いて、上記した第1実施例に係る半導体
装置20の製造方法について、図2乃至図6を用いて説
明する。尚、図2乃至図6に示す構成において、図1に
示す構成と同一構成については同一符号を附して説明す
る。半導体装置20を製造するには、先ずリードフレー
ム30を製造する。リードフレーム30を製造するに
は、先ず42アロイ或いは銅合金等のリードフレーム材
よりなる平板状の基材を用意し、これに対し例えばプレ
ス打ち抜き加工(エッチング法等の他の加工方法を用い
ることも可能)を行う。ことにより図2に示されるよう
なリード24,タイバー31,クレドール32等を有す
るリードフレーム30が形成される。
装置20の製造方法について、図2乃至図6を用いて説
明する。尚、図2乃至図6に示す構成において、図1に
示す構成と同一構成については同一符号を附して説明す
る。半導体装置20を製造するには、先ずリードフレー
ム30を製造する。リードフレーム30を製造するに
は、先ず42アロイ或いは銅合金等のリードフレーム材
よりなる平板状の基材を用意し、これに対し例えばプレ
ス打ち抜き加工(エッチング法等の他の加工方法を用い
ることも可能)を行う。ことにより図2に示されるよう
なリード24,タイバー31,クレドール32等を有す
るリードフレーム30が形成される。
【0032】図2(B)は、図2(A)におけるB−B
線に沿う断面図である。同図に示されるように、上記プ
レス打ち抜き加工時には、リード24の成形処理(折曲
処理)も同時に行われる。これにより、インナーリード
部24aと第1及び第2の端子部24b-1,24b-2よ
り構成されるアウターリード部24bとを具備するリー
ド24の打ち抜き及び成形処理を同時に行うことがで
き、製造工程の簡単化を図ることができる。
線に沿う断面図である。同図に示されるように、上記プ
レス打ち抜き加工時には、リード24の成形処理(折曲
処理)も同時に行われる。これにより、インナーリード
部24aと第1及び第2の端子部24b-1,24b-2よ
り構成されるアウターリード部24bとを具備するリー
ド24の打ち抜き及び成形処理を同時に行うことがで
き、製造工程の簡単化を図ることができる。
【0033】上記のようにリードフレーム30が形成さ
れると、続いてこのリードフレーム30を半導体チップ
21に取り付ける処理が行われる。半導体チップ21の
表面21aには、予め電極パッド22の配設位置近傍を
除きカバーフィルム23を接着しておく。そして、リー
ドフレーム30のインナーリード部24aをカバーフィ
ルム23の上部に絶縁性接着剤等を用いて接着し、これ
により図3に示されるようにリードフレーム30と半導
体チップ21とは接合される。この際、インナーリード
部24aの接着位置は、電極パッド22の形成位置と近
接するよう接着位置が選定されている。
れると、続いてこのリードフレーム30を半導体チップ
21に取り付ける処理が行われる。半導体チップ21の
表面21aには、予め電極パッド22の配設位置近傍を
除きカバーフィルム23を接着しておく。そして、リー
ドフレーム30のインナーリード部24aをカバーフィ
ルム23の上部に絶縁性接着剤等を用いて接着し、これ
により図3に示されるようにリードフレーム30と半導
体チップ21とは接合される。この際、インナーリード
部24aの接着位置は、電極パッド22の形成位置と近
接するよう接着位置が選定されている。
【0034】上記のようにリードフレーム30と半導体
チップ21とが接合されると、続いて図4に示されるよ
うに、インナーリード部24aと電極パッド22との間
にワイヤ25を配設する。このワイヤ25の配設処理
は、ワイヤボンディング装置を用いて容易かつ高速に行
うことができる。
チップ21とが接合されると、続いて図4に示されるよ
うに、インナーリード部24aと電極パッド22との間
にワイヤ25を配設する。このワイヤ25の配設処理
は、ワイヤボンディング装置を用いて容易かつ高速に行
うことができる。
【0035】ワイヤボンディング処理が終了すると、続
いて半導体チップ21及びリードフレーム30はモール
ド金型に装着され、樹脂パッケージ27の形成が行われ
る。このモールド処理の際、リード24の第1及び第2
の端子部24b-1,24b-2がモールド金型のキャビテ
ィに直接当接するよう構成することにより、樹脂パッケ
ージ27から第1及び第2の端子部24b-1,24b-2
が露出した構成を容易に実現することができる。同様
に、上記モールド処理の際に半導体チップ21の背面2
1bがモールド金型のキャビティに直接当接するよう構
成することにより、樹脂パッケージ27から背面21b
が露出した構成も容易に実現することができる。
いて半導体チップ21及びリードフレーム30はモール
ド金型に装着され、樹脂パッケージ27の形成が行われ
る。このモールド処理の際、リード24の第1及び第2
の端子部24b-1,24b-2がモールド金型のキャビテ
ィに直接当接するよう構成することにより、樹脂パッケ
ージ27から第1及び第2の端子部24b-1,24b-2
が露出した構成を容易に実現することができる。同様
に、上記モールド処理の際に半導体チップ21の背面2
1bがモールド金型のキャビティに直接当接するよう構
成することにより、樹脂パッケージ27から背面21b
が露出した構成も容易に実現することができる。
【0036】上記のように樹脂パッケージ27が形成さ
れると、続いて樹脂パッケージ27に発生してるバリを
除去するバリ取り処理,リード24の第1及び第2の端
子部24b-1,24b-2に半田メッキを行うメッキ処
理,リードフレーム30において不要箇所(タイバー3
1,クレドール32等)の除去処理が行われる。そし
て、上記した一連の処理を実施することにより、図1に
示す半導体装置20が製造される。
れると、続いて樹脂パッケージ27に発生してるバリを
除去するバリ取り処理,リード24の第1及び第2の端
子部24b-1,24b-2に半田メッキを行うメッキ処
理,リードフレーム30において不要箇所(タイバー3
1,クレドール32等)の除去処理が行われる。そし
て、上記した一連の処理を実施することにより、図1に
示す半導体装置20が製造される。
【0037】尚、図1乃至図5に示した例では、リード
24としてリードフレーム30を用い、またリード24
と半導体チップ21との電気的接続をワイヤ25を用い
た例を示した。しかるに、リード及び電気的接続構造は
これに限定されるものではなく、例えば図6に示される
ように、リードとして樹脂ベースフィルムに配線が印刷
されたテープリード33を用い、またこのテープリード
33と半導体チップ21との電気的接続をバンプ34を
用いて行う構成としてもよい。
24としてリードフレーム30を用い、またリード24
と半導体チップ21との電気的接続をワイヤ25を用い
た例を示した。しかるに、リード及び電気的接続構造は
これに限定されるものではなく、例えば図6に示される
ように、リードとして樹脂ベースフィルムに配線が印刷
されたテープリード33を用い、またこのテープリード
33と半導体チップ21との電気的接続をバンプ34を
用いて行う構成としてもよい。
【0038】図7及び図8は、第1実施例に係る半導体
装置20の変形例を示している。尚、各図において図1
に示した半導体装置20と同一構成については同一符号
を附してその説明を省略する。図7に示す半導体装置4
0は、半導体チップ21をその背面21bも含め樹脂パ
ッケージ27内に完全に封止したことを特徴とするもの
である。本変形例に係る半導体装置40の構成は、半導
体チップ21の発熱量が少なく、また半導体チップ21
が湿気及び外気との接触を嫌う場合に適用すると効果が
大である。
装置20の変形例を示している。尚、各図において図1
に示した半導体装置20と同一構成については同一符号
を附してその説明を省略する。図7に示す半導体装置4
0は、半導体チップ21をその背面21bも含め樹脂パ
ッケージ27内に完全に封止したことを特徴とするもの
である。本変形例に係る半導体装置40の構成は、半導
体チップ21の発熱量が少なく、また半導体チップ21
が湿気及び外気との接触を嫌う場合に適用すると効果が
大である。
【0039】また、図8に示す半導体装置40は、半導
体チップ21がステージ46に載置された状態で樹脂パ
ッケージ27内に封止されていることを特徴とするもの
である。前記した図4に示されるように、半導体チップ
21とリードフレーム30をインナーリード部24aと
カバーフィルム23とを接着しただけの構成では、半導
体チップ21とリードフレーム30との接合力はさほど
強くなく、よって樹脂モールド処理におけるモールド金
型への装着時等において半導体チップ21がリードフレ
ーム30から離脱するおそれがある。
体チップ21がステージ46に載置された状態で樹脂パ
ッケージ27内に封止されていることを特徴とするもの
である。前記した図4に示されるように、半導体チップ
21とリードフレーム30をインナーリード部24aと
カバーフィルム23とを接着しただけの構成では、半導
体チップ21とリードフレーム30との接合力はさほど
強くなく、よって樹脂モールド処理におけるモールド金
型への装着時等において半導体チップ21がリードフレ
ーム30から離脱するおそれがある。
【0040】しかるに、リードフレーム30にステージ
46を設け、このステージ46に半導体チップ21を搭
載する構成とすることにより、半導体チップ21がリー
ドフレーム30から離脱してしまうことを確実に防止す
ることができる。尚、このステージ46は1枚のリード
フレーム30にリード24と一体的に形成してもよく、
またリード24用のリードフレーム(リード用リードフ
レーム)とステージ46用のリードフレーム(ステージ
用リードフレーム)を別個の構成とし、リード用及びス
テージ用リードフレームを溶接等により接合し一体化た
構成としてもよい。
46を設け、このステージ46に半導体チップ21を搭
載する構成とすることにより、半導体チップ21がリー
ドフレーム30から離脱してしまうことを確実に防止す
ることができる。尚、このステージ46は1枚のリード
フレーム30にリード24と一体的に形成してもよく、
またリード24用のリードフレーム(リード用リードフ
レーム)とステージ46用のリードフレーム(ステージ
用リードフレーム)を別個の構成とし、リード用及びス
テージ用リードフレームを溶接等により接合し一体化た
構成としてもよい。
【0041】続いて、本発明の第2実施例について説明
する。図9は本発明の第2実施例である半導体装置50
を示している。尚、図9において、図1に示した第1実
施例に係る半導体装置20と対応する構成については同
一符号を附してその説明を省略する。
する。図9は本発明の第2実施例である半導体装置50
を示している。尚、図9において、図1に示した第1実
施例に係る半導体装置20と対応する構成については同
一符号を附してその説明を省略する。
【0042】本実施例に係る半導体装置50は、第1実
施例に係る半導体装置20が樹脂パッケージ27の側面
27aまでアウターリード部24bを引き出した構成で
あったのに対し、更にアウターリード部24bを延出さ
せて樹脂パッケージ27の背面27cまで引出し、この
背面27cに第3の端子部24b-3を形成したことを特
徴とするものである。即ち、樹脂パッケージ27の側面
27a(実装面)に加え、この側面27aに交わり相互
に対向する表面27b及び背面27cにおいてもアウタ
ーリード部24bを露出させた構成としたことを特徴と
する。
施例に係る半導体装置20が樹脂パッケージ27の側面
27aまでアウターリード部24bを引き出した構成で
あったのに対し、更にアウターリード部24bを延出さ
せて樹脂パッケージ27の背面27cまで引出し、この
背面27cに第3の端子部24b-3を形成したことを特
徴とするものである。即ち、樹脂パッケージ27の側面
27a(実装面)に加え、この側面27aに交わり相互
に対向する表面27b及び背面27cにおいてもアウタ
ーリード部24bを露出させた構成としたことを特徴と
する。
【0043】上記構成とされた第2実施例に係る半導体
装置50は、樹脂パッケージ27の側面27aに第1の
端子部24b-1が形成されるのに加えて、樹脂パッケー
ジ27の表面27bに第2の端子部24b-2が、また樹
脂パッケージ27の背面27cに第3の端子部24b-3
が配設された構成とされている。従って、半導体装置5
0を複数個横方向に積層(スタック)して用いることが
可能となる。
装置50は、樹脂パッケージ27の側面27aに第1の
端子部24b-1が形成されるのに加えて、樹脂パッケー
ジ27の表面27bに第2の端子部24b-2が、また樹
脂パッケージ27の背面27cに第3の端子部24b-3
が配設された構成とされている。従って、半導体装置5
0を複数個横方向に積層(スタック)して用いることが
可能となる。
【0044】図10は、図9に示した第2実施例に係る
半導体装置50を複数個横方向に列設した構成の半導体
装置ユニット55を示している。同図に示す半導体装置
ユニット55は、隣接する半導体装置50間を電気的に
接続するのに、樹脂パッケージ27の表面27bに配設
された第2の端子部24b-2と、樹脂パッケージ27の
背面27cに配設された第3の端子部24b-3とを接続
することにより行う構成とされている。また、各半導体
装置50と実装基板との電気的接続は、樹脂パッケージ
27の側面27aに形成された第1の端子部24b-1に
より行う。
半導体装置50を複数個横方向に列設した構成の半導体
装置ユニット55を示している。同図に示す半導体装置
ユニット55は、隣接する半導体装置50間を電気的に
接続するのに、樹脂パッケージ27の表面27bに配設
された第2の端子部24b-2と、樹脂パッケージ27の
背面27cに配設された第3の端子部24b-3とを接続
することにより行う構成とされている。また、各半導体
装置50と実装基板との電気的接続は、樹脂パッケージ
27の側面27aに形成された第1の端子部24b-1に
より行う。
【0045】このように、本実施例に係る半導体装置5
0は第1乃至第3の端子部24b-1〜24b-3を樹脂パ
ッケージ27の各面27a〜27bに露出する構成とし
たことにより、複数の半導体装置50をスタックし半導
体装置ユニット55を構成することが可能となり、よっ
て図1に示した第1実施例に係る半導体装置20に比べ
各半導体装置50を密接配置できるため、実装密度を更
に向上することが可能となり、半導体装置ユニット55
を搭載する電子機器等の小型化、高性能化を図ることが
できる。
0は第1乃至第3の端子部24b-1〜24b-3を樹脂パ
ッケージ27の各面27a〜27bに露出する構成とし
たことにより、複数の半導体装置50をスタックし半導
体装置ユニット55を構成することが可能となり、よっ
て図1に示した第1実施例に係る半導体装置20に比べ
各半導体装置50を密接配置できるため、実装密度を更
に向上することが可能となり、半導体装置ユニット55
を搭載する電子機器等の小型化、高性能化を図ることが
できる。
【0046】図11及び図12は、第2実施例に係る半
導体装置50の変形例を示している。尚、各図において
図9に示した半導体装置50と同一構成については同一
符号を附してその説明を省略する。図11に示す半導体
装置60は、半導体チップ21の背面21bを樹脂パッ
ケージ27の背面27cより外部に露出した構成とした
ことを特徴とするものである。本変形例に係る構成の半
導体装置60によれば、図1に示した半導体装置20と
同様に半導体チップ21の放熱効率を向上できると共
に、樹脂パッケージ27の小型化を図ることができる。
導体装置50の変形例を示している。尚、各図において
図9に示した半導体装置50と同一構成については同一
符号を附してその説明を省略する。図11に示す半導体
装置60は、半導体チップ21の背面21bを樹脂パッ
ケージ27の背面27cより外部に露出した構成とした
ことを特徴とするものである。本変形例に係る構成の半
導体装置60によれば、図1に示した半導体装置20と
同様に半導体チップ21の放熱効率を向上できると共
に、樹脂パッケージ27の小型化を図ることができる。
【0047】また、図12に示す半導体装置65は、半
導体チップ21がステージ46に載置された状態で樹脂
パッケージ27内に封止されていることを特徴とするも
のである。本変形例に係る構成の半導体装置65によれ
ば、図8に示した半導体装置45と同様に、半導体チッ
プ21がリードフレーム30(図2乃至図4参照)から
離脱してしまうことを確実に防止することができる。
導体チップ21がステージ46に載置された状態で樹脂
パッケージ27内に封止されていることを特徴とするも
のである。本変形例に係る構成の半導体装置65によれ
ば、図8に示した半導体装置45と同様に、半導体チッ
プ21がリードフレーム30(図2乃至図4参照)から
離脱してしまうことを確実に防止することができる。
【0048】続いて、本発明の第3実施例について説明
する。図13は本発明の第3実施例である半導体装置7
0を示している。尚、図13において、図9に示した第
2実施例に係る半導体装置50と対応する構成について
は同一符号を附してその説明を省略する。
する。図13は本発明の第3実施例である半導体装置7
0を示している。尚、図13において、図9に示した第
2実施例に係る半導体装置50と対応する構成について
は同一符号を附してその説明を省略する。
【0049】本実施例に係る半導体装置70は、第2実
施例に係る半導体装置50が樹脂パッケージ27の一方
の側面27aにのみリード24を引き出す構成とされて
いたのに対し、側面27aと対向するもう一方の側面2
7dにもリード71を引き出す構成としたことを特徴と
するものである。この側面27dに向け延出されたリー
ド71は、下方に配設されたリード24と上下に対称と
なるような形状を有する構成とされている。
施例に係る半導体装置50が樹脂パッケージ27の一方
の側面27aにのみリード24を引き出す構成とされて
いたのに対し、側面27aと対向するもう一方の側面2
7dにもリード71を引き出す構成としたことを特徴と
するものである。この側面27dに向け延出されたリー
ド71は、下方に配設されたリード24と上下に対称と
なるような形状を有する構成とされている。
【0050】具体的には、リード71のインナーリード
部71aは、ワイヤ72により半導体チップ21に形成
された電極パッド73に電気的に接続されている。ま
た、リード71のアウターリード部72aは第1乃至第
3の端子部71b-1〜71b-3を具備した構成とされて
おり、第1の端子部71b-1は樹脂パッケージ27の側
面27dに露出し、第2の端子部71b-2は樹脂パッケ
ージ27の表面27bに露出し、更に第3の端子部71
b-3は樹脂パッケージ27の背面27cに露出した構成
とされている。
部71aは、ワイヤ72により半導体チップ21に形成
された電極パッド73に電気的に接続されている。ま
た、リード71のアウターリード部72aは第1乃至第
3の端子部71b-1〜71b-3を具備した構成とされて
おり、第1の端子部71b-1は樹脂パッケージ27の側
面27dに露出し、第2の端子部71b-2は樹脂パッケ
ージ27の表面27bに露出し、更に第3の端子部71
b-3は樹脂パッケージ27の背面27cに露出した構成
とされている。
【0051】上記構成とされた半導体装置70は、第2
実施例に係る半導体装置50が樹脂パッケージ27の下
部位置でのみしか電気的接続が行えなかったのに対し、
樹脂パッケージ27の上部位置においてもリード71を
用いて電気的接続を行うことが可能となる。このため、
半導体装置70は電気的接続態様に自由度を有すること
となり、第2実施例に係る半導体装置50が横方向にの
みスタック可能で合ったのに対し、本実施例に係る半導
体装置70は横方向に加えて上下方向にもスタックする
ことが可能となる。
実施例に係る半導体装置50が樹脂パッケージ27の下
部位置でのみしか電気的接続が行えなかったのに対し、
樹脂パッケージ27の上部位置においてもリード71を
用いて電気的接続を行うことが可能となる。このため、
半導体装置70は電気的接続態様に自由度を有すること
となり、第2実施例に係る半導体装置50が横方向にの
みスタック可能で合ったのに対し、本実施例に係る半導
体装置70は横方向に加えて上下方向にもスタックする
ことが可能となる。
【0052】図14は、図13に示した第3実施例に係
る半導体装置70を複数個横方向及び上下方向に列設し
た構成の半導体装置ユニット75を示している。同図に
示す半導体装置ユニット75は、横方向に隣接する半導
体装置70間を電気的に接続するのに、樹脂パッケージ
27の表面27bに配設された第2の端子部24b-2
と、樹脂パッケージ27の背面27cに配設された第3
の端子部24b-3とを接続することにより行う構成とさ
れている。
る半導体装置70を複数個横方向及び上下方向に列設し
た構成の半導体装置ユニット75を示している。同図に
示す半導体装置ユニット75は、横方向に隣接する半導
体装置70間を電気的に接続するのに、樹脂パッケージ
27の表面27bに配設された第2の端子部24b-2
と、樹脂パッケージ27の背面27cに配設された第3
の端子部24b-3とを接続することにより行う構成とさ
れている。
【0053】また、上下方向に隣接する半導体装置70
間を電気的に接続するのには、下部に位置する半導体装
置70の樹脂パッケージ27の側面27dに配設された
第1の端子部71b-1と、上部に位置する半導体装置7
0の樹脂パッケージ27の側面27aに配設された第1
の端子部24b-1とを接続することにより行う構成とさ
れている。更に、各半導体装置50と実装基板との電気
的接続は、最下部に位置する半導体装置70の樹脂パッ
ケージ27の側面27aに形成された第1の端子部24
b-1により行う。
間を電気的に接続するのには、下部に位置する半導体装
置70の樹脂パッケージ27の側面27dに配設された
第1の端子部71b-1と、上部に位置する半導体装置7
0の樹脂パッケージ27の側面27aに配設された第1
の端子部24b-1とを接続することにより行う構成とさ
れている。更に、各半導体装置50と実装基板との電気
的接続は、最下部に位置する半導体装置70の樹脂パッ
ケージ27の側面27aに形成された第1の端子部24
b-1により行う。
【0054】このように、本実施例に係る半導体装置7
0はリード24に形成された第1乃至第3の端子部24
b-1〜24b-3、及びリード71に形成された第1乃至
第3の端子部71b-1〜71b-3を樹脂パッケージ27
の各面27a〜27bに露出する構成としたことによ
り、複数の半導体装置70を横方向及び上下方向の双方
にスタックし半導体装置ユニット75を構成することが
可能となる。よって、図10に示した半導体装置ユニッ
ト55に比べ、更に各半導体装置70を高密度実装する
ことが可能となり、半導体装置ユニット75を搭載する
電子機器等の更なる小型化を図ることができる。
0はリード24に形成された第1乃至第3の端子部24
b-1〜24b-3、及びリード71に形成された第1乃至
第3の端子部71b-1〜71b-3を樹脂パッケージ27
の各面27a〜27bに露出する構成としたことによ
り、複数の半導体装置70を横方向及び上下方向の双方
にスタックし半導体装置ユニット75を構成することが
可能となる。よって、図10に示した半導体装置ユニッ
ト55に比べ、更に各半導体装置70を高密度実装する
ことが可能となり、半導体装置ユニット75を搭載する
電子機器等の更なる小型化を図ることができる。
【0055】図15及び図16は、第3実施例に係る半
導体装置70の変形例を示している。尚、各図において
図13に示した半導体装置70と同一構成については同
一符号を附してその説明を省略する。図15に示す半導
体装置80は、半導体チップ21の背面21bを樹脂パ
ッケージ27の背面27cより外部に露出した構成とし
たことを特徴とするものである。本変形例に係る構成の
半導体装置80によれば、図1及び図11に示した半導
体装置20,60と同様に半導体チップ21の放熱効率
を向上できると共に、樹脂パッケージ27の小型化を図
ることができる。
導体装置70の変形例を示している。尚、各図において
図13に示した半導体装置70と同一構成については同
一符号を附してその説明を省略する。図15に示す半導
体装置80は、半導体チップ21の背面21bを樹脂パ
ッケージ27の背面27cより外部に露出した構成とし
たことを特徴とするものである。本変形例に係る構成の
半導体装置80によれば、図1及び図11に示した半導
体装置20,60と同様に半導体チップ21の放熱効率
を向上できると共に、樹脂パッケージ27の小型化を図
ることができる。
【0056】また、図16に示す半導体装置85は、半
導体チップ21がステージ46に載置された状態で樹脂
パッケージ27内に封止されていることを特徴とするも
のである。本変形例に係る構成の半導体装置85によれ
ば、図8及び図12に示した半導体装置45,65と同
様に半導体チップ21がリードフレーム30(図2乃至
図4参照)から離脱してしまうことを確実に防止するこ
とができる。
導体チップ21がステージ46に載置された状態で樹脂
パッケージ27内に封止されていることを特徴とするも
のである。本変形例に係る構成の半導体装置85によれ
ば、図8及び図12に示した半導体装置45,65と同
様に半導体チップ21がリードフレーム30(図2乃至
図4参照)から離脱してしまうことを確実に防止するこ
とができる。
【0057】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現するとができる。請求項1記載の発明によ
れば、アウターリード部が形成された側面を実装面とし
て用いることができるため、樹脂パッケージを立設状態
で実装するいわゆる縦型実装が可能となり、実装基板上
において半導体装置を実装するのに必要なスペースを小
さくすることができ、よって高密度実装を実現すること
ができる。
の効果を実現するとができる。請求項1記載の発明によ
れば、アウターリード部が形成された側面を実装面とし
て用いることができるため、樹脂パッケージを立設状態
で実装するいわゆる縦型実装が可能となり、実装基板上
において半導体装置を実装するのに必要なスペースを小
さくすることができ、よって高密度実装を実現すること
ができる。
【0058】また、請求項2記載の発明によれば、半導
体装置は樹脂パッケージを構成する外周面の内、実装面
とこれ交わる二面2の合計3面で電気的接続が可能とな
り、よって実装基板に対する半導体装置の実装態様を種
々選定することが可能となり、またアウターリード部を
用いて隣接する半導体装置間を電気的に接続できるため
複数の半導体装置をスタックすることも可能となるた
め、実装密度を向上させることができる。
体装置は樹脂パッケージを構成する外周面の内、実装面
とこれ交わる二面2の合計3面で電気的接続が可能とな
り、よって実装基板に対する半導体装置の実装態様を種
々選定することが可能となり、またアウターリード部を
用いて隣接する半導体装置間を電気的に接続できるため
複数の半導体装置をスタックすることも可能となるた
め、実装密度を向上させることができる。
【0059】また、請求項3記載の発明によれば、半導
体素子の放熱効率を向上できると共に、半導体装置の小
型化を図ることができる。また、請求項4記載の発明に
よれば、半導体素子をステージ上に搭載した構成とした
ことにより、樹脂モールド時等における半導体素子の保
持を確実に行うことができる。
体素子の放熱効率を向上できると共に、半導体装置の小
型化を図ることができる。また、請求項4記載の発明に
よれば、半導体素子をステージ上に搭載した構成とした
ことにより、樹脂モールド時等における半導体素子の保
持を確実に行うことができる。
【0060】また、請求項5記載の発明によれば、小さ
なスペースに多数の半導体装置を実装することが可能と
なり、実装密度の向上を図ることができる。
なスペースに多数の半導体装置を実装することが可能と
なり、実装密度の向上を図ることができる。
【図1】本発明の第1実施例である半導体装置の断面図
である。
である。
【図2】第1実施例に係る半導体装置の製造方法を示し
ており、リードフレームの製造方法を説明するための図
である。
ており、リードフレームの製造方法を説明するための図
である。
【図3】第1実施例に係る半導体装置の製造方法を示し
ており、リードフレームを半導体素子に接合する工程を
示す図である。
ており、リードフレームを半導体素子に接合する工程を
示す図である。
【図4】第1実施例に係る半導体装置の製造方法を示し
ており、リードと半導体素子とを電気的に接続する工程
を示す図である。
ており、リードと半導体素子とを電気的に接続する工程
を示す図である。
【図5】第1実施例に係る半導体装置の製造方法を示し
ており、樹脂パッケージを形成する工程を示す図であ
る。
ており、樹脂パッケージを形成する工程を示す図であ
る。
【図6】第1実施例に係る半導体装置の製造方法を示し
ており、テープリードと半導体素子とをバンプを用いて
接続する例を示す図である。
ており、テープリードと半導体素子とをバンプを用いて
接続する例を示す図である。
【図7】本発明の第1実施例である半導体装置の変形例
を示す断面図である。
を示す断面図である。
【図8】本発明の第1実施例である半導体装置の変形例
を示す断面図である。
を示す断面図である。
【図9】本発明の第2実施例である半導体装置の断面図
である。
である。
【図10】本発明の第2実施例である半導体装置を用い
た半導体装置ユニットの断面図である。
た半導体装置ユニットの断面図である。
【図11】本発明の第2実施例である半導体装置の変形
例を示す断面図である。
例を示す断面図である。
【図12】本発明の第2実施例である半導体装置の変形
例を示す断面図である。
例を示す断面図である。
【図13】本発明の第3実施例である半導体装置の断面
図である。
図である。
【図14】本発明の第3実施例である半導体装置を用い
た半導体装置ユニットの断面図である。
た半導体装置ユニットの断面図である。
【図15】本発明の第3実施例である半導体装置の変形
例を示す断面図である。
例を示す断面図である。
【図16】本発明の第3実施例である半導体装置の変形
例を示す断面図である。
例を示す断面図である。
【図17】従来の半導体装置の一例を説明するための斜
視図である。
視図である。
【図18】従来の半導体装置の一例を説明するための図
であり、図17におけるA−A線に沿う断面図である。
であり、図17におけるA−A線に沿う断面図である。
【図19】従来の半導体装置の一例を説明するための図
である。
である。
20,40,45,50,60,65,70,80,8
5 半導体装置 21 半導体チップ 22,73 電極パッド 23 カバーフィルム 24,71 リード 24a,71a インナーリード部 24b,71b アウターリード部 24b-1,71b-1 第1の端子部 24b-2,71b-2 第2の端子部 24b-3,71b-3 第3の端子部 25,72 ワイヤ 27 樹脂パッケージ 27a,27d 側面 27b 表面 27c 背面 30 リードフレーム 33 リードテープ 34 バンプ 46 ステージ 55,75 半導体装置ユニット
5 半導体装置 21 半導体チップ 22,73 電極パッド 23 カバーフィルム 24,71 リード 24a,71a インナーリード部 24b,71b アウターリード部 24b-1,71b-1 第1の端子部 24b-2,71b-2 第2の端子部 24b-3,71b-3 第3の端子部 25,72 ワイヤ 27 樹脂パッケージ 27a,27d 側面 27b 表面 27c 背面 30 リードフレーム 33 リードテープ 34 バンプ 46 ステージ 55,75 半導体装置ユニット
Claims (5)
- 【請求項1】 半導体素子と、該半導体素子と電気的に
接続されるリードと、前記半導体素子及びリードを封止
する樹脂パッケージとを具備する半導体装置において、 前記リードの外部接続端子となるアウターリード部を前
記樹脂パッケージの側面に露出した状態となるよう引出
し、前記アウターリード部が形成された側面を実装面と
して前記樹脂パッケージが立設状態で実装される構成と
したことを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記アウターリード部を、前記実装面に加え、前記実装
面に交わり相互に対向する二面においても露出する構成
としたことを特徴とする半導体装置。 - 【請求項3】 請求項1または2のいずれかに記載の半
導体装置において、 前記半導体素子の背面を前記樹脂パッケージから露出し
た構成としたことを特徴とする半導体装置。 - 【請求項4】 請求項1または2のいずれかに記載の半
導体装置において、 前記半導体素子をステージ上に搭載した構成としたこと
を特徴とする半導体装置。 - 【請求項5】 請求項2乃至4記載のいずれかに記載の
半導体装置を複数個横方向または横方向及び縦方向共に
列設した構造を有し、 前記列設された状態において、隣接する半導体装置間で
各半導体装置に設けられたアウターリード部同士が電気
的に接続される構成としたことを特徴とする半導体装置
ユニット。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7171000A JPH0922959A (ja) | 1995-07-06 | 1995-07-06 | 半導体装置及び半導体装置ユニット |
US08/794,763 US5760471A (en) | 1994-04-20 | 1997-02-03 | Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7171000A JPH0922959A (ja) | 1995-07-06 | 1995-07-06 | 半導体装置及び半導体装置ユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0922959A true JPH0922959A (ja) | 1997-01-21 |
Family
ID=15915257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7171000A Withdrawn JPH0922959A (ja) | 1994-04-20 | 1995-07-06 | 半導体装置及び半導体装置ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0922959A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094356A (en) * | 1997-06-04 | 2000-07-25 | Fujitsu Limited | Semiconductor device and semiconductor device module |
EP1447845A3 (en) * | 2003-02-12 | 2005-10-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
JP2006054319A (ja) * | 2004-08-11 | 2006-02-23 | Amosense Co Ltd | 半導体チップ埋蔵型樹脂パッケージおよび半導体チップ埋蔵型樹脂パッケージの製造方法並びに半導体チップ埋蔵型樹脂パッケージを用いた磁気センサ |
KR100725942B1 (ko) * | 2001-03-16 | 2007-06-11 | 삼성전자주식회사 | 적층형 수직 인-라인 패키지 |
JP2014120612A (ja) * | 2012-12-17 | 2014-06-30 | Toshiba Corp | 半導体装置、およびそれを用いた半導体モジュール |
-
1995
- 1995-07-06 JP JP7171000A patent/JPH0922959A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094356A (en) * | 1997-06-04 | 2000-07-25 | Fujitsu Limited | Semiconductor device and semiconductor device module |
KR100281056B1 (ko) * | 1997-06-04 | 2001-02-01 | 아끼구사 나오유끼 | 반도체장치및반도체장치모듈 |
KR100725942B1 (ko) * | 2001-03-16 | 2007-06-11 | 삼성전자주식회사 | 적층형 수직 인-라인 패키지 |
EP1447845A3 (en) * | 2003-02-12 | 2005-10-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
JP2006054319A (ja) * | 2004-08-11 | 2006-02-23 | Amosense Co Ltd | 半導体チップ埋蔵型樹脂パッケージおよび半導体チップ埋蔵型樹脂パッケージの製造方法並びに半導体チップ埋蔵型樹脂パッケージを用いた磁気センサ |
JP2014120612A (ja) * | 2012-12-17 | 2014-06-30 | Toshiba Corp | 半導体装置、およびそれを用いた半導体モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3521758B2 (ja) | 半導体装置の製造方法 | |
JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
KR100477020B1 (ko) | 멀티 칩 패키지 | |
JP3643706B2 (ja) | 半導体装置 | |
JPH088389A (ja) | 半導体装置及び半導体装置ユニット | |
JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
JPH05109975A (ja) | 樹脂封止型半導体装置 | |
JPH07335783A (ja) | 半導体装置及び半導体装置ユニット | |
JP2002222889A (ja) | 半導体装置及びその製造方法 | |
JP4068336B2 (ja) | 半導体装置 | |
JPH0685161A (ja) | 高密度実装型半導体装置 | |
JP2932432B2 (ja) | 半導体パッケージの構造及びパッケージ方法 | |
JP2001156251A (ja) | 半導体装置 | |
JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
JP3497775B2 (ja) | 半導体装置 | |
JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
JPH10284873A (ja) | 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム | |
JPH0922959A (ja) | 半導体装置及び半導体装置ユニット | |
JP2000049279A (ja) | 半導体装置 | |
JPH10335366A (ja) | 半導体装置 | |
JP3203200B2 (ja) | 半導体装置 | |
KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2003347504A (ja) | 半導体装置及びその製造方法 | |
JP3495566B2 (ja) | 半導体装置 | |
JP2001118954A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |