JPH0325410Y2 - - Google Patents

Info

Publication number
JPH0325410Y2
JPH0325410Y2 JP1985122952U JP12295285U JPH0325410Y2 JP H0325410 Y2 JPH0325410 Y2 JP H0325410Y2 JP 1985122952 U JP1985122952 U JP 1985122952U JP 12295285 U JP12295285 U JP 12295285U JP H0325410 Y2 JPH0325410 Y2 JP H0325410Y2
Authority
JP
Japan
Prior art keywords
protrusion
package
view
protrusions
plcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985122952U
Other languages
English (en)
Other versions
JPS6249245U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985122952U priority Critical patent/JPH0325410Y2/ja
Priority to KR1019860006353A priority patent/KR900001987B1/ko
Priority to US06/894,149 priority patent/US4724280A/en
Priority to DE8686111059T priority patent/DE3679473D1/de
Priority to EP86111059A priority patent/EP0212521B1/en
Publication of JPS6249245U publication Critical patent/JPS6249245U/ja
Application granted granted Critical
Publication of JPH0325410Y2 publication Critical patent/JPH0325410Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔概要〕 プラスチツク・リーデツド・チツプ・キヤリア
（plastic leaded chip carrier、以下PLCCと略称
する）において、パツケージ裏面突起部の付け根
をつなだ形状にしたものである。
〔産業上の利用分野〕
本考案は半導体装置に関するもので、さらに詳
しく言えばPLCCのパツケージの裏面に形成され
る突起部の改良に関するものである。
〔従来の技術〕 電子部品の高密度面実装用パツケージは、従来
のパツケージ本体からパツケージの下方に延びる
ピンを設け、このピンを配線板に設けた孔に挿入
し半田付けする型のものから、リードレス・チツ
プ・キヤリア（LCC）に移行し、次いでPLCCが
開発された。LCCの後に開発されたパツケージ
には第２図に断面図で示すパツケージがあり、同
図において、２１はエポキシ・レジンのパツケー
ジ本体、２２はリード、２３は配線基板、２４は
リード２２を配線基板２３に固定する半田であ
る。第２図に示すパツケージにおいては、リード
２２が外方に拡がつて延びるため、場所をとり、
またリードが変形する問題がある。
そこで、第３図に断面図で示されるPLCCが開
発され、同図において、１１はエポキシ・レジン
のパツケージ本体、１２はリード、１３は集積回
路（IC）が形成された半導体チツプ、１４は半
導体チツプ１３の電極とリード１２とを接続する
ワイヤ、２３は第２図に示したものと同じ配線基
板、１５はリード１２を配線基板２３に半田付け
して固定する半田、を示す。このPLCCにおいて
は、リード１２がパツケージ本体１１の側から下
方にＪの字型に延びる点に特徴がある。図示の
PLCCは、LCCに比べて安価であり、パツケージ
の取り扱いが容易であり、通常のプリント基板へ
の直接実装が可能であり、熱抵抗が低いなどの点
をもつ製品である。
〔考案が解決しようとする問題点〕
第３図のPLCCのパツケージ本体の裏面は第３
図を斜め下から見た第４図の斜視図に示される構
成となつていて、リード１２は突起部１７の外方
に延在するようになつている。一例で突起部１７
の高さは0.6mm、幅は0.8mmで、突起部１７の中心
と中心との間の距離は50ミル（約1.27mm）に設定
される。
突起部１７を空隙部１８と交互に並べて配置す
る理由は、半田付けの際に用いたフラツクスを有
機洗剤で洗い流すときに、空隙部１８がないとフ
ラツクスを完全に除去ることが難しいからであ
る。
突起部１７の寸法は前記した如くに小さいもの
であり強度が十分でないため、モールドにおいて
型からイジエクト（放出）する際に、かけやひび
が発生する問題がある。そこで、突起部１７の間
の空隙部１８をなくすことも考えられるが、そう
すると前述したフラツクスの洗浄が完全になされ
えない問題がある。
本考案はこのような点に鑑みて創作されたもの
で、PLCCのパツケージ本体の裏面の従来の突起
部の改良されたものを提供することを目的とす
る。
〔問題点を解決するための手段〕
第１図は本考案実施例の斜視図である。
第１図において、隣合つた突起部１７の付け根
から突起部の高さの1/3〜1/2を連結部１９でつな
いだ構造とするものである。
〔作用〕
上記の構造により、突起部１７の強度は増大す
る一方で、連結部１９の上方には空隙部１８が形
成されているので、フラツクスの洗浄はなんら支
障なく実施しうるものである。
〔実施例〕
以下、図面を参照して本考案の実施例を詳細に
説明する。
従来の突起部１７が、モールド時に型からイジ
エクトするとき、かけやひび割れが発生すると述
べたが、それをやや詳細に説明する。第５図はモ
ールドに用いる下型３１の平面図で、下型３１に
は樹脂（例えばエポキシ・レジン）を注入するた
めのランナー３２、ゲート３３、キヤビテイ３４
が形成されている。樹脂注入が終り、上型と下型
３１とが開かれると、ランナー３２とキヤビテイ
３４に配置されたピン３５が下型の下方から図に
見て紙面の垂直方向に上つてきてランナー３２に
ある樹脂とキヤビテイ３４で作られたパツケージ
本体１１を持ち上げる。
従来の突起部１７を作るための下型３１の形状
は第６図の断面図に示される。パツケージ本体１
１をイジエクトするとき、すべてのパツケージ本
体１１が同時に持ち上げられると欠けやひび割れ
の問題はないのであるが、下型と樹脂との密着性
が各キヤビテイごとに微妙に相違し、あるパツケ
ージ本体１１が水平状態ではなく傾いて持ち上げ
られることがあり、そのとき下型３１の突起形成
部分３１ａと衝突して欠けなどが発生する。
そこで、下型の突起形成部分３１ａを第７図の
断面部に示される如く傾けることが考えられる。
図示の突起形成部分３１ａの高さとピツチによつ
て各場合につき相違はあるが、突起形成部分３１
ａの傾きを同図に点線Ａで示す如く部分にもつて
くると、突起部１７は先端が尖つたものになり取
り扱いが難しい、すなわち作業者の指などを傷つ
けるおそれある。また、パツケージの如き樹脂製
品において尖つた部分があると、そこにストレス
が集中し、取り扱い中や使用中にその尖つた部分
が最も破損し易い問題がある。
また、第７図の点線Ｂで示す如き形状に突起形
成部分の形成された下型を用いると、溝４０の底
が狭くなり溝４０にたまつたフラツクスが取れに
くくなる。
そこで、本考案においては、下型の突起形成部
分において、連結部の形成されるような型を用い
ることによつて、第１図に示される突起部１７、
空隙１８、連結部１９が形成され、パツケージ本
体のイジエクトにおいて突起部１７の欠けやひび
割れが防止され、しかも、突起部１７の相互間に
は空隙部１８が形成されているので、フラツクス
の洗浄は完全になしうる。更には、連結部１９が
形成されていることによつて、突起部１７の強度
が補強され、取り扱いや使用において突起部１７
が破損されることを防止する。そして、連結部１
９の高さは、突起部１７の高さの1/3〜1/2の範囲
内に設定する。
〔考案の効果〕
以上述べてきたように本考案によれば、パツケ
ージ本体のイジエクトが容易になされるので突起
部１７のかけ、ひび割れが防止され、突起部１７
の強度は連結部１９によつて補強され、かつ、フ
ラツクスの洗浄が完全になされるので、歩留りの
向上に有効である。
【図面の簡単な説明】
第１図は本考案実施例の斜視図、第２図は従来
例パツケージの断面図、第３図は従来のPLCCの
断面図、第４図は従来のPLCCのパツケージ本体
裏面の斜視図、第５図はモールドに用いる下型の
平面図、第６図は従来の下型の歯の断面図、第７
図は下型の歯の傾きを説明するための断面図であ
る。 第１図ないし第７図において、１１はパツケー
ジ本体、１２はリード、１３は半導体チツプ、１
４はワイヤ、１５は半田、２３は配線基板、３１
は下型、３１ａは下型の突起形成部分である。

Claims (1)

  1. 【実用新案登録請求の範囲】 半導体チツプを樹脂封止してなるパツケージ本
    体１１裏面に並べて設けられた複数の突起部と、 該突起部に対応して該本体１１の側部から下方
    にＪの字型に延びて形成された複数のリード１２
    とを有し、 該複数の突起部１７が連結部１９によつてつな
    がれ、 連結部１９の上方には空隙部１８が形成されて
    なることを特徴とする半導体装置。
JP1985122952U 1985-08-10 1985-08-10 Expired JPH0325410Y2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1985122952U JPH0325410Y2 (ja) 1985-08-10 1985-08-10
KR1019860006353A KR900001987B1 (ko) 1985-08-10 1986-08-01 집적회로용 패케이지
US06/894,149 US4724280A (en) 1985-08-10 1986-08-07 Package for integrated circuit
DE8686111059T DE3679473D1 (de) 1985-08-10 1986-08-11 Packung fuer integrierte schaltung.
EP86111059A EP0212521B1 (en) 1985-08-10 1986-08-11 Package for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985122952U JPH0325410Y2 (ja) 1985-08-10 1985-08-10

Publications (2)

Publication Number Publication Date
JPS6249245U JPS6249245U (ja) 1987-03-26
JPH0325410Y2 true JPH0325410Y2 (ja) 1991-06-03

Family

ID=14848683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985122952U Expired JPH0325410Y2 (ja) 1985-08-10 1985-08-10

Country Status (5)

Country Link
US (1) US4724280A (ja)
EP (1) EP0212521B1 (ja)
JP (1) JPH0325410Y2 (ja)
KR (1) KR900001987B1 (ja)
DE (1) DE3679473D1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005070A (en) * 1988-12-19 1991-04-02 Hewlett-Packard Company Soldering interconnect method and apparatus for semiconductor packages
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
JP3842444B2 (ja) 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4089575A (en) * 1976-09-27 1978-05-16 Amp Incorporated Connector for connecting a circuit element to the surface of a substrate
US4465898A (en) * 1981-07-27 1984-08-14 Texas Instruments Incorporated Carrier for integrated circuit
US4495376A (en) * 1981-07-27 1985-01-22 Texas Instruments Incorporated Carrier for integrated circuit
US4463217A (en) * 1981-09-14 1984-07-31 Texas Instruments Incorporated Plastic surface mounted high pinout integrated circuit package
JPS58169948A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
DE3679473D1 (de) 1991-07-04
US4724280A (en) 1988-02-09
EP0212521B1 (en) 1991-05-29
KR900001987B1 (ko) 1990-03-30
EP0212521A1 (en) 1987-03-04
KR870002643A (ko) 1987-04-06
JPS6249245U (ja) 1987-03-26

Similar Documents

Publication Publication Date Title
JP2907802B2 (ja) ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ
JP2509595B2 (ja) 電子構成要素のパツケ−ジおよびその製造方法
US20010028553A1 (en) Removable heat sink bumpers on a quad flat package
JPH0325410Y2 (ja)
US5105261A (en) Semiconductor device package having particular lead structure for mounting multiple circuit boards
JP3136029B2 (ja) 半導体装置
EP0036907B1 (en) Multi-lead plug-in type package for circuit element
KR900003885Y1 (ko) 집적회로용 패키지
JPH05114671A (ja) 半導体装置
JPS635239Y2 (ja)
US20020000674A1 (en) Semiconductor device and process for production thereof
KR0147157B1 (ko) 티형 고집적 반도체 패키지
JPS6233346Y2 (ja)
JP2879672B2 (ja) 半導体パッケージのテスト用ソケット
JPS59189662A (ja) 樹脂封止型半導体装置
JPH087645Y2 (ja) 面実装用ｉｃパッケージ
KR100206973B1 (ko) 칩 사이즈 패키지
JPH0831556B2 (ja) 半導体装置用リードフレーム
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
KR0179922B1 (ko) 직립형 패키지
KR200148118Y1 (ko) 적층형 반도체 패키지
JPH04167551A (ja) 表面実装型ｉｃパッケージ
KR200146684Y1 (ko) 열방출기능을 갖는 리드프레임
JP2567987B2 (ja) 半導体集積回路
JPS6129164A (ja) 半導体装置