JP3830339B2 - 高スルーレート差動増幅回路 - Google Patents
高スルーレート差動増幅回路 Download PDFInfo
- Publication number
- JP3830339B2 JP3830339B2 JP2000261989A JP2000261989A JP3830339B2 JP 3830339 B2 JP3830339 B2 JP 3830339B2 JP 2000261989 A JP2000261989 A JP 2000261989A JP 2000261989 A JP2000261989 A JP 2000261989A JP 3830339 B2 JP3830339 B2 JP 3830339B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- transistor
- output
- current source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
- H03F3/45219—Folded cascode stages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/4565—Controlling the common source circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45431—Indexing scheme relating to differential amplifiers the CMCL output control signal being a current signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45448—Indexing scheme relating to differential amplifiers the common source circuit [CSC] comprising an addition circuit made by mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45451—Indexing scheme relating to differential amplifiers the CSC comprising an addition circuit made by added current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は差動増幅回路の中でも、特に液晶表示装置のドライバに使用される高スルーレート差動増幅回路に関するものである。
【０００２】
【従来の技術】
従来のＲａｉｌ−ｔｏ−ｒａｉｌ差動増幅回路は図３に示すように構成されている。
【０００３】
トランジスタＭ１，Ｍ２，Ｍ３で構成されるＰ型ＭＯＳ差動入力部１と、トランジスタＭ４，Ｍ５，Ｍ６で構成されるＮ型ＭＯＳ差動入力部２と、トランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０で構成されるカレントミラー回路３と、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４で構成されるカレントミラー回路４と、トランジスタＭ１５，Ｍ１６で構成されるプッシュプル出力段５とを主要部とし、Ｖｄｄは正側電源電圧、Ｖｓｓは負側電源電圧である。
【０００４】
非反転入力（＋）はトランジスタＭ３，Ｍ５のゲートに接続され、反転入力（−）はトランジスタＭ２，Ｍ４のゲートに接続されている。トランジスタＭ２，Ｍ３からのＰ型ＭＯＳ差動入力部１の出力は、カレントミラー回路４に入力され、トランジスタＭ４，Ｍ５からのＮ型ＭＯＳ差動入力部２の出力は、カレントミラー回路３に入力されている。カレントミラー回路３とカレントミラー回路４とは抵抗器Ｒ１，Ｒ２で接続されており、プッシュプル出力段５のトランジスタＭ１５のゲートはトランジスタＭ１０と抵抗器Ｒ２の一端との接続点に接続され、プッシュプル出力段５のトランジスタＭ１６のゲートはトランジスタＭ１２と抵抗器Ｒ２の他端との接続点に接続されている。また、抵抗器Ｒ１，Ｒ２はＭＯＳトランジスタなどでも構成できる。
【０００５】
Ｃ１とＣ２は位相補償容量、Ｖｂ１〜Ｖｂ４はそれぞれのトランジスタが適切に動作するように設定されたバイアス電圧である。ここではプッシュプル出力段５の出力と負側電源電圧Ｖｓｓの間に外部負荷ＣＬが接続されている。
【０００６】
Ｐ型ＭＯＳ差動入力部１の定電流源となるトランジスタＭ１に流れる電流を（Ｉｍ１）とし、Ｎ型ＭＯＳ差動入力部２の定電流源となるトランジスタＭ６に流れる電流を（Ｉｍ６）とする。非反転入力電圧（Ｖｉｎ＋）と反転入力電圧（Ｖｉｎ−）が等しい状態、すなわち、定常状態ではＰ型ＭＯＳ差動入力部１のトランジスタＭ２，Ｍ３に流れる電流は共に（Ｉｍ１）・（１／２）であり、Ｎ型ＭＯＳ差動入力部２のトランジスタＭ４，Ｍ５に流れる電流は共に（Ｉｍ６）・（１／２）である。
【０００７】
定常状態から非反転入力電圧（Ｖｉｎ＋）が反転入力電圧（Ｖｉｎ−）より高い電圧の状態に変化するときには、Ｐ型ＭＯＳ入力側では定電流（Ｉｍ１）の大部分がトランジスタＭ２に流れ、トランジスタＭ１３に流れる電流が増加するのでカレントミラー回路４によりトランジスタＭ１２，Ｍ１４に流れる電流も増加し、出力トランジスタＭ１６のゲート電圧が下がり出力トランジスタＭ１６に流れる電流が減少し外部負荷ＣＬの引き込み電流が減少し、出力トランジスタＭ１５のゲート電圧も下がるのでＭ１５に流れる電流が増加し外部負荷ＣＬを充電する。このときＮ型ＭＯＳ入力側では定電流（Ｉｍ６）の大部分がトランジスタＭ５に流れ、トランジスタＭ１０に流れる電流が減少し、出力トランジスタＭ１５のゲート電圧が下がるのでＭ１５に流れる電流が増加し外部負荷ＣＬを充電し、出力電圧Ｖｏｕｔが上昇する。
【０００８】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より低い電圧の状態に変化するときには、Ｐ型ＭＯＳ入力側では定電流（Ｉｍ１）の大部分がトランジスタＭ３に流れ、トランジスタＭ１２に流れる電流が減少するので、出力トランジスタＭ１６のゲート電圧が上がりＭ１６に流れる電流が増加し外部負荷ＣＬの引き込み電流が増加する。
【０００９】
このときＮ型ＭＯＳ入力側では定電流（Ｉｍ６）の大部分がトランジスタＭ４に流れ、トランジスタＭ７に流れる電流が増加するのでカレントミラー回路３によりトランジスタＭ８，Ｍ１０に流れる電流も増加し、出力トランジスタＭ１５のゲート電圧が上がるので出力トランジスタＭ１５に流れる電流が減少し外部負荷ＣＬに対する充電速度が減少し、出力トランジスタＭ１６のゲート電圧も上がるので出力トランジスタＭ１６に流れる電流が増加し外部負荷ＣＬの引き込み電流が増加し、出力電圧Ｖｏｕｔが下降する。
【００１０】
【発明が解決しようとする課題】
近年、ＴＶやパソコン用ディスプレイなどに使用される液晶表示装置の大画面化、高精細化が進んでいる。それに伴いソースドライバにはより大きな負荷をより高速に駆動する能力が必要とされている。
【００１１】
図６に液晶表示装置の概略を示す。
ここで液晶パネル１０は、各走査線１１と各データ線１２との交差点に画素１３が配置されたアクティブマトリクス液晶パネルと、この液晶パネルを駆動する駆動装置とから構成され、前記駆動装置１４は、コントローラ１５によって制御される各ソースドライバ１６と各ゲートドライバ１７で構成されている。
【００１２】
ソースドライバ１６はコントローラ１５からの信号を受けて画素１３を駆動し、ゲートドライバ１７はＴＦＴ（薄膜トランジスタ）１８のゲートをスイッチングする。
【００１３】
例えば、ＸＧＡ（１０２４×７６８）の液晶パネルの場合には１０２４×３（Ｒ，Ｇ，Ｂ）＝３０７２本の出力が必要なので、出力数３８４本のソースドライバでは、３０７２／３８４＝８チップのソースドライバが使用されている。
【００１４】
そして出力数３８４本のソースドライバ１チップには３８４個の差動増幅回路が搭載されている。
ＵＸＧＡ（１６００×１２００）やＱＸＧＡ（２０４８×１５３６）などのようにより高精細な液晶パネルに対応するため、出力数４８０本や５１６本というソースドライバが要望され、この場合にはソースドライバ１６の１チップに４８０個や５１６個もの差動増幅回路が搭載される。
【００１５】
液晶パネル１０の大画面化、高精細化によりソースドライバ１６は、消費電力を抑えたままで、より大きな負荷を高速に駆動する能力が必要となっている。そのためにはソースドライバ１６に搭載される差動増幅回路としては、消費電流を抑え、大きなスルーレートが必要となる。
【００１６】
さらにソースドライバ１６には、前述のように多数の差動増幅回路が搭載されるので、チップ面積を増大しないようにできる限り回路面積の小さい簡単な回路の追加でスルーレートを向上することが必要である。
【００１７】
ソースドライバは大きなダイナミックレンジが必要なため従来の技術の差動増幅回路のようなＲａｉｌ−ｔｏ−ｒａｉｌの増幅器が用いられる場合が多い。このような差動増幅回路において外部負荷を駆動するときのスルーレートは差動入力部の電流値に比例し、位相補償容量の容量値に逆比例する。このとき回路面積を増大させないようにスルーレート向上回路の追加を行わず、スルーレートを向上するには、差動入力部の定電流源トランジスタＭ１、Ｍ６の電流Ｉｍ１、Ｉｍ６を増加させるか、位相補償容量Ｃ１，Ｃ２を小さくするという手段がある。
【００１８】
しかし、差動入力部の電流を増加させると定常電流が増加するので消費電流が増大し、位相補償容量を小さくすると安定性が失われるという課題がある。
本発明は消費電流を増大させることなくかつ、安定性を保つことができ、回路面積の増大を抑えた高スルーレートな差動増幅回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の請求項１記載の高スルーレート差動増幅回路は、同じ非反転入力端子と反転入力端子に入力が接続されたＰ型差動入力部とＮ型差動入力部を設け、前記Ｐ型差動入力部の出力で駆動されるＮ型カレントミラー回路を設け、前記Ｎ型差動入力部の出力で駆動されるＰ型カレントミラー回路を設け、前記Ｐ型カレントミラー回路の出力で駆動されるＰ型出力トランジスタと前記Ｎ型カレントミラー回路の出力で駆動されるＮ型出力トランジスタを有するプッシュプル出力段を設け、ゲートに入力されるバイアス電圧に応じた一定電流を出力するＰ型定電流源トランジスタと、前記プッシュプル出力段の前記Ｐ型出力トランジスタと共通のゲート電圧がゲートに入力されたＰ型トランジスタとを直列に接続したＰ型副電流源を設け、前記Ｐ型副電流源を前記Ｐ型差動入力部のＰ型定電流源トランジスタに並列に接続し、前記非反転入力端子から入力される非反転入力電圧と前記反転入力端子から入力される反転入力電圧が等しい定常状態から前記非反転入力電圧の方が前記反転入力電圧より高い状態に変化した後に、前記共通のゲート電圧のアナログ的な変化に応じて前記プッシュプル出力段のＰ型出力トランジスタがオンしている間、同時にオンしている前記Ｐ型副電流源のＰ型トランジスタを介して前記Ｐ型差動入力部のＰ型定電流源トランジスタから出力されるバイアス電流に対して前記Ｐ型副電流源のＰ型トランジスタから出力される前記バイアス電圧で規定される前記一定電流を並列に供給することで、前記プッシュプル出力段の出力が低電位状態から高電位状態に遷移する際に瞬時電流の増加を前記一定電流分に制限しながらスルーレートを向上させたことを特徴とし、また、本発明の請求項２記載の高スルーレート差動増幅回路は、同じ非反転入力端子と反転入力端子に入力が接続されたＰ型差動入力部とＮ型差動入力部を設け、前記Ｐ型差動入力部の出力で駆動されるＮ型カレントミラー回路を設け、前記Ｎ型差動入力部の出力で駆動されるＰ型カレントミラー回路を設け、前記Ｐ型カレントミラー回路の出力で駆動されるＰ型出力トランジスタと前記Ｎ型カレントミラー回路の出力で駆動されるＮ型出力トランジスタを有するプッシュプル出力段を設け、ゲートに入力されるバイアス電圧に応じた一定電流を出力するＮ型定電流源トランジスタと、前記プッシュプル出力段の前記Ｎ型出力トランジスタと共通のゲート電圧がゲートに入力されたＮ型トランジスタとを直列に接続したＮ型副電流源を設け、前記Ｎ型副電流源を前記Ｎ型差動入力部のＮ型定電流源トランジスタに並列に接続し、前記非反転入力端子から入力される非反転入力電圧と前記反転入力端子から入力される反転入力電圧が等しい定常状態から前記非反転入力電圧の方が前記反転入力電圧より低い状態に変化した後に、前記共通のゲート電圧のアナログ的な変化に応じて前記プッシュプル出力段のＮ型出力トランジスタがオンしている間、同時にオンしている前記Ｎ型副電流源のＮ型トランジスタを介して前記Ｎ型差動入力部のＮ型定電流源トランジスタから出力されるバイアス電流に対して前記Ｎ型副電流源のＮ型トランジスタから出力される前記バイアス電圧で規定される前記一定電流を並列に供給することで、前記プッシュプル出力段の出力が高電位状態から低電位状態に遷移する際に瞬時電流の増加を前記一定電流分に制限しながらスルーレートを向上させたことを特徴とし、高スルーレートが必要なときに差動入力部の電流を増加させられるように、出力トランジスタのゲート電圧をゲートに入力したトランジスタと定電流源トランジスタを直列に接続した構成の電流源回路を差動回路の副電流源として使用し定常電流を低電流化している。
【００２４】
本発明の請求項３記載の液晶表示装置は、各走査線と各データ線との交差点に画素が配置されたアクティブマトリクス液晶パネルと、この液晶パネルを駆動する駆動装置とから構成され、前記駆動装置は、請求項１または請求項２の高スルーレート差動増幅回路の出力段の出力を前記データ線に接続して構成したことを特徴とする。
【００２５】
【発明の実施の形態】
以下、本発明の各実施の形態を図１〜図５に基づいて説明する。
なお、従来例を示す図３と同様の作用を成すものには同一の符号を付けて説明する。
【００２６】
（実施の形態１）
図１は本発明の（実施の形態１）を示し、トランジスタＭ１７，Ｍ１８で構成されるＰ型ＭＯＳ副電流源６と、トランジスタＭ１９，Ｍ２０で構成されるＮ型ＭＯＳ副電流源７とが、従来例を示す図３の回路に追加されている点が異なっている。
【００２７】
このＰ型ＭＯＳ副電流源６は、定電流源トランジスタＭ１７とＰ型ＭＯＳ出力トランジスタＭ１５のゲート電圧をゲートに入力したトランジスタＭ１８とを直列に接続した電流源回路を、Ｐ型ＭＯＳ差動入力部１の定電流源トランジスタＭ１に並列に接続して構成されている。
【００２８】
Ｎ型ＭＯＳ副電流源７は、定電流源トランジスタＭ２０とＮ型ＭＯＳ出力トランジスタＭ１６のゲート電圧をゲートに入力したトランジスタＭ１９とを直列に接続した電流源回路を、Ｎ型ＭＯＳ差動入力部２の定電流源トランジスタＭ６に並列に接続して構成されている。
【００２９】
非反転入力電圧（Ｖｉｎ＋）と反転入力電圧（Ｖｉｎ−）が等しい状態、すなわち、定常状態ではトランジスタＭ１８，Ｍ１９はカットオフしており、Ｐ型ＭＯＳ副電流源６，Ｎ型ＭＯＳ副電流源７の電流は流れない。よって、定常状態ではＰ型ＭＯＳ差動入力部１のトランジスタＭ２，Ｍ３に流れる電流は共に（Ｉｍ１）・（１／２）であり、Ｎ型ＭＯＳ差動入力部２のトランジスタＭ４，Ｍ５に流れる電流は共に（Ｉｍ６）・（１／２）である。なお、ここでの（Ｉｍ１），（Ｉｍ６）は従来のものより小さい電流値である。
【００３０】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より高い電圧の状態に変化するとき、Ｐ型ＭＯＳ入力側では定電流（Ｉｍ１）の大部分がトランジスタＭ２に流れトランジスタＭ１３に流れる電流が増加するので、カレントミラー回路４によりトランジスタＭ１２，Ｍ１４に流れる電流も増加し、Ｎ型ＭＯＳ出力トランジスタＭ１６のゲート電圧が下がりＮ型ＭＯＳ出力トランジスタＭ１６に流れる電流が減少し外部負荷ＣＬの引き込み電流が減少し、Ｐ型ＭＯＳ出力トランジスタＭ１５のゲート電圧も下がるのでＰ型ＭＯＳ出力トランジスタＭ１５に流れる電流が増加し外部負荷ＣＬを充電する。このときＮ型ＭＯＳ入力側では定電流（Ｉｍ６）の大部分がトランジスタＭ５に流れ、トランジスタＭ１０に流れる電流が減少し、Ｐ型ＭＯＳ出力トランジスタＭ１５のゲート電圧が下がるのでＰ型ＭＯＳ出力トランジスタＭ１５に流れる電流が増加し外部負荷ＣＬを充電し、出力電圧Ｖｏｕｔが上昇する。
【００３１】
このように従来の差動増幅回路と同様に出力トランジスタＭ１５およびＭ１６のゲート電圧が下がるのでトランジスタＭ１９はカットオフしたままであるのでＮ型ＭＯＳ副電流源７は動作しないが、トランジスタＭ１８がオンしＰ型ＭＯＳ副電流源６がＰ型ＭＯＳ差動入力部１の電流を増加させることにより、トランジスタＭ２に流れる電流がより増加しトランジスタＭ１３に流れる電流がより増加し、カレントミラー回路４によりトランジスタＭ１２，Ｍ１４に流れる電流もより増加し、従来の回路のときよりも出力トランジスタＭ１５，Ｍ１６のゲート電圧が早く下がり出力トランジスタＭ１５に流れる電流が一層増加し外部負荷ＣＬを急速に充電し出力電圧Ｖｏｕｔが急上昇する。よってスルーレートが向上する。
【００３２】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より低い電圧の状態に変化するとき、Ｐ型ＭＯＳ入力側では定電流（Ｉｍ１）の大部分がトランジスタＭ３に流れ、トランジスタＭ１２に流れる電流が減少するので、出力トランジスタＭ１６のゲート電圧が上がり出力トランジスタＭ１６に流れる電流が増加し外部負荷ＣＬの引き込み電流が増加する。このときＮ型ＭＯＳ入力側では定電流（Ｉｍ６）の大部分がトランジスタＭ４に流れ、トランジスタＭ７，Ｍ９に流れる電流が増加するのでカレントミラー回路３によりトランジスタＭ８，Ｍ１０に流れる電流も増加し、出力トランジスタＭ１５のゲート電圧が上がるので出力トランジスタＭ１５に流れる電流が減少し外部負荷ＣＬに対する充電速度が減少し、出力トランジスタＭ１６のゲート電圧も上がるので出力トランジスタＭ１６に流れる電流が増加し外部負荷ＣＬを放電し、出力電圧Ｖｏｕｔが下降する。
【００３３】
このように従来の差動増幅回路と同様に出力トランジスタＭ１５及びＭ１６のゲート電圧が上がるのでトランジスタＭ１８はカットオフしたままであるのでＰ型ＭＯＳ副電流源６は動作しないが、トランジスタＭ１９がオンしＮ型ＭＯＳ副電流源７がＮ型ＭＯＳ差動入力部２の電流を増加させることにより、トランジスタＭ４に流れる電流がより増加しトランジスタＭ７に流れる電流がより増加し、カレントミラー回路３によりトランジスタＭ８，Ｍ１０に流れる電流もより増加し、従来の回路のときよりも出力トランジスタＭ１５，Ｍ１６のゲート電圧が早く上がり出力トランジスタＭ１６に流れる電流が一層増加し外部負荷ＣＬを急速に放電し出力電圧Ｖｏｕｔが急下降する。よってスルーレートが向上する。
【００３４】
本発明の効果を確認するためのシミュレーション結果の一例を示す。
電源電圧８．５ボルト、外部負荷５０ｋΩ＋８０ｐＦであり、出力ノードＶｏｕｔと反転入力端子を接続し負帰還をかけたボルテージフォロアとしている。非反転入力端子Ｖｉｎ＋に立ち上がり時は０．１ボルトから８．４ボルト、立ち下がり時は８．４ボルトから０．１ボルトに変化するステップ信号を入力した。入力信号が変化してから出力電圧Ｖｏｕｔが目標電圧の９０％に到達するまでの時間を測定した。
【００３５】
入力信号が立ち上がるとき、図３に示した従来の構成では４．８μｓであったのに対して、この図１に示した（実施の形態１）の構成では３．５μｓとスルーレートが改善された。
【００３６】
入力信号が立ち下がるとき、図３に示した従来の構成では４．７μｓであったのに対して、この図１に示した（実施の形態１）の構成では３．４μｓとスルーレートが改善された。
【００３７】
このように入力信号が立ち上りと立ち下がり共、本発明の実施によるスルーレート向上の効果が確認された。
また、この（実施の形態１）では、上記のように定常状態からＶｉｎ＋がＶｉｎ−より高い電圧の状態に変化するとき、トランジスタＭ１８がオンしＰ型ＭＯＳ副電流源６が動作するが、Ｐ型ＭＯＳ副電流源６が流す電流は定電流源トランジスタＭ１７のゲートに入力されるバイアス電圧で決まる電流値に制限でき、瞬時電流の増加を制限することができる。また、定常状態からＶｉｎ＋がＶｉｎ−より低い電圧の状態に変化するとき、トランジスタＭ１９がオンしＮ型ＭＯＳ副電流源７が動作するが、Ｎ型ＭＯＳ副電流源７の流す電流は定電流源トランジスタＭ２０のゲートに入力されるバイアス電圧で決まる電流値に制限でき、瞬時電流の増加を制限することができるので、液晶駆動装置のように多数の差動増幅器が同時に負荷を駆動する場合に起こりやすい、瞬時電流による電源電圧の変動を抑えることができる。
【００３８】
この（実施の形態１）ではＮ型ＭＯＳ副電流源７とＰ型ＭＯＳ副電流源６の両方を設けたが、副電流源はＮ型ＭＯＳ副電流源７とＰ型ＭＯＳ副電流源６のどちらか一方だけでもよい。
【００３９】
（実施の形態２）
図２は本発明の（実施の形態２）を示し、トランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４で構成されるＮ型ＭＯＳ副電流源８と、トランジスタＭ２５，Ｍ２６，Ｍ２７，Ｍ２８で構成されるＰ型ＭＯＳ副電流源９とが、従来例を示す図３の回路に追加されている点が異なっている。
【００４０】
Ｎ型ＭＯＳ副電流源８は、定電流源トランジスタＭ２１とＰ型ＭＯＳ出力トランジスタＭ１５のゲート電圧をゲートに入力したトランジスタＭ２２とを直列に接続した電流源回路を、カレントミラー回路により極性反転させＮ型ＭＯＳ差動入力部２の定電流源トランジスタＭ６に並列に接続して構成されている。
【００４１】
Ｐ型ＭＯＳ副電流源９は、定電流源トランジスタＭ２８とＮ型ＭＯＳ出力トランジスタＭ１６のゲート電圧をゲートに入力したトランジスタＭ２７とを直列に接続した電流源回路を、カレントミラー回路により極性反転させＰ型ＭＯＳ差動入力部１の定電流源トランジスタＭ１に並列に接続して構成されている。
【００４２】
非反転入力電圧（Ｖｉｎ＋）と反転入力電圧（Ｖｉｎ−）が等しい状態、すなわち、定常状態ではトランジスタＭ２２，Ｍ２７はカットオフしておりＮ型ＭＯＳ副電流源８及びＰ型ＭＯＳ副電流源９の電流は流れない。よって、定常状態ではＰ型ＭＯＳ差動入力部１のトランジスタＭ２，Ｍ３に流れる電流は共に（Ｉｍ１）・（１／２）であり、Ｎ型ＭＯＳ差動入力部２のトランジスタＭ４，Ｍ５に流れる電流は共に（Ｉｍ６）・（１／２）である。なお、ここでの（Ｉｍ１），（Ｉｍ６）は従来のものより小さい電流値である。
【００４３】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より高い電圧の状態に変化するとき、従来の差動増幅回路の場合と同様に出力トランジスタＭ１５，Ｍ１６のゲート電圧が下がる。よって、トランジスタＭ２７はカットオフしたままであるのでＰ型ＭＯＳ副電流源９は動作しないが、トランジスタＭ２２がオンし、定電流源トランジスタＭ２１の電流がトランジスタＭ２３に流れカレントミラーされトランジスタＭ２４にも電流が流れるので、Ｎ型ＭＯＳ副電流源８がＮ型ＭＯＳ差動入力部２の電流を増加させることにより、トランジスタＭ５に流れる電流がより増加し、トランジスタＭ１０に流れる電流がより減少し出力トランジスタＭ１５のゲート電圧がより下がるので、従来の回路のときよりも出力トランジスタＭ１５に流れる電流が一層増加し外部負荷ＣＬを急速に充電し出力電圧Ｖｏｕｔが急上昇する。よってスルーレートが向上する。
【００４４】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より低い電圧の状態に変化するとき、従来の差動増幅回路の場合と同様に出力トランジスタＭ１５，Ｍ１６のゲート電圧が上がる。よって、トランジスタＭ２２はカットオフしたままであるのでＮ型ＭＯＳ副電流源８は動作しないが、トランジスタＭ２７がオンし、定電流源トランジスタＭ２８の電流がトランジスタＭ２５に流れカレントミラーされトランジスタＭ２６にも電流が流れるので、Ｐ型ＭＯＳ副電流源９がＰ型ＭＯＳ差動入力部１の電流を増加させることにより、トランジスタＭ３に流れる電流がより増加しトランジスタＭ１２に流れる電流がより減少し出力トランジスタＭ１６のゲート電圧がより上がるので、従来の回路のときよりも出力トランジスタＭ１６に流れる電流が一層増加し、外部負荷ＣＬを急速に放電し出力電圧Ｖｏｕｔが急下降する。よってスルーレートが向上する。
【００４５】
本発明の効果を確認するためのシミュレーション結果の一例を示す。
電源電圧８．５ボルト、外部負荷５０ｋΩ＋８０ｐＦであり、出力ノードＶｏｕｔと反転入力端子を接続し負帰還をかけたボルテージフォロアとしている。非反転入力端子Ｖｉｎ＋に立ち上がり時は０．１ボルトから８．４ボルト、立ち下がり時は８．４ボルトから０．１ボルトに変化するステップ信号を入力した。入力信号が変化してから出力電圧Ｖｏｕｔが目標電圧の９０％に到達するまでの時間を測定した。
【００４６】
入力信号が立ち上がるとき、図３に示した従来の構成では４．８μｓであったのに対して、この図２に示した（実施の形態２）の構成では３．４μｓとスルーレートが改善された。
【００４７】
入力信号が立ち下がるとき、図３に示した従来の構成では４．７μｓであったのに対して、この図２に示した（実施の形態２）の構成では３．３μｓとスルーレートが改善された。
【００４８】
このように入力信号が立ち上りと立ち下がり共、本発明の実施によるスルーレート向上の効果が確認された。
この（実施の形態２）ではＮ型ＭＯＳ副電流源８とＰ型ＭＯＳ副電流源９の両方を設けたが、副電流源はＮ型ＭＯＳ副電流源８とＰ型ＭＯＳ副電流源９のどちらか一方だけでもよい。
【００４９】
（実施の形態３）
図４は本発明の（実施の形態３）を示し、（実施の形態１）におけるＰ型ＭＯＳ副電流源６における定電流源トランジスタＭ１７を省くとともに、Ｎ型ＭＯＳ副電流源７における定電流源トランジスタＭ２０を省いて構成されている。
【００５０】
つまり、出力段５の出力トランジスタＭ１５のゲート電圧をゲートに入力したトランジスタＭ１８の電流源回路が、Ｐ型ＭＯＳ差動入力部１の定電流源トランジスタＭ１に並列に接続して構成され、出力段５の出力トランジスタＭ１６のゲート電圧をゲートに入力したトランジスタＭ１９の電流源回路が、Ｎ型ＭＯＳ差動入力部２の定電流源トランジスタＭ６に並列に接続して構成されている。その他は（実施の形態１）と同様である。
【００５１】
液晶駆動装置のように多数の差動増幅器が同時に負荷を駆動する場合であっても、電源配線が十分に確保できるなどして電源電圧の変動をあまり考慮しなくてよい場合には、この（実施の形態３）の構成を採用することにより、（実施の形態１）に比べて回路面積の増大を抑えた高スルーレートな差動増幅回路を実現できる。
【００５２】
動作は（実施の形態１）とほぼ同様であるので、異なる部分の説明をする。
定常状態からＶｉｎ＋がＶｉｎ−より高い電圧の状態に変化するとき、トランジスタＭ１８がオンしＰ型ＭＯＳ副電流源６が動作する。（実施の形態１）ではＰ型ＭＯＳ副電流源６が流す電流は定電流源トランジスタＭ１７のゲートに入力されるバイアス電圧で決まる電流値に制限されるのに対して、この（実施の形態３）では定電流源トランジスタＭ１７がないので電流が制限されず、Ｐ型ＭＯＳ副電流源６が流す電流は（実施の形態１）より増加するのでスルーレートがより向上する。
【００５３】
また、定常状態からＶｉｎ＋がＶｉｎ−より低い電圧の状態に変化するとき、トランジスタＭ１９がオンしＮ型ＭＯＳ副電流源７が動作する。（実施の形態１）ではＮ型ＭＯＳ副電流源７の流す電流は定電流源トランジスタＭ２０のゲートに入力されるバイアス電圧で決まる電流値に制限されるのに対して、この（実施の形態３）では定電流源トランジスタＭ２０がないので電流が制限されず、Ｎ型ＭＯＳ副電流源７が流す電流は（実施の形態１）より増加するのでスルーレートがより向上する。
【００５４】
本発明の効果を確認するためのシミュレーション結果の一例を示す。
電源電圧８．５ボルト、外部負荷５０ｋΩ＋８０ｐＦであり、出力ノードＶｏｕｔと反転入力端子を接続し負帰還をかけたボルテージフォロアとしている。非反転入力端子Ｖｉｎ＋に立ち上がり時は０．１ボルトから８．４ボルト、立ち下がり時は８．４ボルトから０．１ボルトに変化するステップ信号を入力した。入力信号が変化してから出力電圧Ｖｏｕｔが目標電圧の９０％に到達するまでの時間を測定した。
【００５５】
入力信号が立ち上がるとき、図３に示した従来の構成では４．８μｓであったのに対して、この図４に示した（実施の形態３）の構成では２．１μｓとスルーレートが改善された。
【００５６】
入力信号が立ち下がるとき、図３に示した従来の構成では４．７μｓであったのに対して、この図４に示した（実施の形態３）の構成では１．９μｓとスルーレートが改善された。
【００５７】
このように入力信号が立ち上りと立ち下がり共、本発明の実施によるスルーレート向上の効果が確認された。
なお、この（実施の形態３）ではＮ型ＭＯＳ副電流源７とＰ型ＭＯＳ副電流源６の両方を設けたが、副電流源はＮ型ＭＯＳ副電流源７とＰ型ＭＯＳ副電流源６のどちらか一方だけでもよい。
【００５８】
（実施の形態４）
図５は本発明の（実施の形態４）を示し、（実施の形態２）におけるＮ型ＭＯＳ副電流源８における定電流源トランジスタＭ２１を省くとともに、Ｐ型ＭＯＳ副電流源９における定電流源トランジスタＭ２８を省いて構成されている。
【００５９】
つまり、出力段５の出力トランジスタＭ１５のゲート電圧をゲートに入力したトランジスタＭ２２の電流源回路の出力が、トランジスタＭ２３，Ｍ２４によって構成されるカレントミラー回路により極性反転させてＮ型ＭＯＳ副電流源８を構成し、このＮ型ＭＯＳ副電流源８をＮ型差動入力部２の定電流源トランジスタＭ６に並列に接続して構成され、出力段５の出力トランジスタＭ１６のゲート電圧をゲートに入力したトランジスタＭ２７の電流源回路が、トランジスタＭ２５，Ｍ２６によって構成されるカレントミラー回路により極性反転させてＰ型ＭＯＳ副電流源９を構成し、このＰ型ＭＯＳ副電流源９をＰ型差動入力部１の定電流源トランジスタＭ１に並列に接続して構成されている。その他は（実施の形態２）と同様である。
【００６０】
液晶駆動装置のように多数の差動増幅器が同時に負荷を駆動する場合であっても、電源配線が十分に確保できるなどして電源電圧の変動をあまり考慮しなくてよい場合には、この（実施の形態４）の構成を採用することにより、（実施の形態２）に比べて回路面積の増大を抑えた高スルーレートな差動増幅回路を実現できる。
【００６１】
動作は（実施の形態２）とほぼ同様であるので、異なる部分の説明をする。
定常状態からＶｉｎ＋がＶｉｎ−より高い電圧の状態に変化するとき、トランジスタＭ２２がオンしＮ型ＭＯＳ副電流源８が動作する。（実施の形態２）ではＮ型ＭＯＳ副電流源８が流す電流は定電流源トランジスタＭ２１のゲートに入力されるバイアス電圧で決まる電流値に制限されるのに対して、この（実施の形態４）では定電流源トランジスタＭ２１がないので電流が制限されず、Ｎ型ＭＯＳ副電流源８が流す電流は（実施の形態２）より増加するのでスルーレートがより向上する。
【００６２】
また、定常状態からＶｉｎ＋がＶｉｎ−より低い電圧の状態に変化するとき、トランジスタＭ２７がオンしＰＭＯＳ副電流源が動作する。（実施の形態２）ではＰ型ＭＯＳ副電流源９の流す電流は定電流源トランジスタＭ２８のゲートに入力されるバイアス電圧で決まる電流値に制限されるのに対して、この（実施の形態４）では定電流源トランジスタＭ２８がないので電流が制限されず、Ｐ型ＭＯＳ副電流源９が流す電流は（実施の形態２）より増加するのでスルーレートがより向上する。
【００６３】
本発明の効果を確認するためのシミュレーション結果の一例を示す。
電源電圧８．５ボルト、外部負荷５０ｋΩ＋８０ｐＦであり、出力ノードＶｏｕｔと反転入力端子を接続し負帰還をかけたボルテージフォロアとしている。非反転入力端子Ｖｉｎ＋に立ち上がり時は０．１ボルトから８．４ボルト、立ち下がり時は８．４ボルトから０．１ボルトに変化するステップ信号を入力した。入力信号が変化してから出力電圧Ｖｏｕｔが目標電圧の９０％に到達するまでの時間を測定した。
【００６４】
入力信号が立ち上がるとき、図３に示した従来の構成では４．８μｓであったのに対して、この図５に示した（実施の形態４）の構成では１．９μｓとスルーレートが改善された。
【００６５】
入力信号が立ち下がるとき、図３に示した従来の構成では４．７μｓであったのに対して、この図５に示した（実施の形態４）の構成では１．７μｓとスルーレートが改善された。
【００６６】
このように入力信号が立ち上りと立ち下がり共、本発明の実施によるスルーレート向上の効果が確認された。
なお、この（実施の形態４）ではＮ型ＭＯＳ副電流源８とＰ型ＭＯＳ副電流源９の両方を設けたが、副電流源はＮ型ＭＯＳ副電流源８とＰ型ＭＯＳ副電流源９のどちらか一方だけでもよい。
【００６７】
このように構成された（実施の形態１）〜（実施の形態４）の何れかの出力段５の出力を、図６に示した液晶表示装置の液晶パネル１０の前記データ線１２に接続して良好な液晶表示装置を実現できる。
【００６８】
【発明の効果】
以上のように本発明によると、スルーレートが必要なときには副電流源が差動入力部の電流を補うので、差動入力部の定電流源の電流は従来の回路より小さい値に設定でき、位相補償容量を小さくする必要がない。よって、差動増幅回路の消費電流を削減でき、安定性を保ちつつ、スルーレートを向上することができる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）の差動増幅回路の回路図
【図２】本発明の（実施の形態２）の差動増幅回路の回路図
【図３】従来の差動増幅回路の回路図
【図４】本発明の（実施の形態３）の差動増幅回路の回路図
【図５】本発明の（実施の形態４）の差動増幅回路の回路図
【図６】一般的な液晶表示装置の構成図
【符号の説明】
１ Ｐ型ＭＯＳ差動入力部（Ｐ型差動入力部）
２ Ｎ型ＭＯＳ差動入力部（Ｎ型差動入力部）
３ カレントミラー回路（Ｐ型カレントミラー回路）
４ カレントミラー回路（Ｎ型カレントミラー回路）
５ プッシュプル出力段
６ Ｐ型ＭＯＳ副電流源（第１の副電流源）
７ Ｎ型ＭＯＳ副電流源（第２の副電流源）
８ Ｎ型ＭＯＳ副電流源（第１の副電流源）
９ Ｐ型ＭＯＳ副電流源（第２の副電流源）
（＋） 非反転入力
（−） 反転入力
（Ｖｉｎ＋） 非反転入力電圧
（Ｖｉｎ−） 反転入力電圧
Ｍ１ 定電流源トランジスタ
Ｍ６ 定電流源トランジスタ
Ｍ１５ Ｐ型出力トランジスタ
Ｍ１６ Ｎ型出力トランジスタ
Ｍ１７ Ｐ型定電流源トランジスタ
Ｍ１８ Ｐ型トランジスタ
Ｍ１９ Ｎ型トランジスタ
Ｍ２０ Ｎ型定電流源トランジスタ
Ｍ２１ Ｐ型定電流源トランジスタ
Ｍ２２ Ｐ型トランジスタ
Ｍ２８ Ｎ型定電流源トランジスタ
Ｍ２７ Ｎ型トランジスタ
【発明の属する技術分野】
本発明は差動増幅回路の中でも、特に液晶表示装置のドライバに使用される高スルーレート差動増幅回路に関するものである。
【０００２】
【従来の技術】
従来のＲａｉｌ−ｔｏ−ｒａｉｌ差動増幅回路は図３に示すように構成されている。
【０００３】
トランジスタＭ１，Ｍ２，Ｍ３で構成されるＰ型ＭＯＳ差動入力部１と、トランジスタＭ４，Ｍ５，Ｍ６で構成されるＮ型ＭＯＳ差動入力部２と、トランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０で構成されるカレントミラー回路３と、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４で構成されるカレントミラー回路４と、トランジスタＭ１５，Ｍ１６で構成されるプッシュプル出力段５とを主要部とし、Ｖｄｄは正側電源電圧、Ｖｓｓは負側電源電圧である。
【０００４】
非反転入力（＋）はトランジスタＭ３，Ｍ５のゲートに接続され、反転入力（−）はトランジスタＭ２，Ｍ４のゲートに接続されている。トランジスタＭ２，Ｍ３からのＰ型ＭＯＳ差動入力部１の出力は、カレントミラー回路４に入力され、トランジスタＭ４，Ｍ５からのＮ型ＭＯＳ差動入力部２の出力は、カレントミラー回路３に入力されている。カレントミラー回路３とカレントミラー回路４とは抵抗器Ｒ１，Ｒ２で接続されており、プッシュプル出力段５のトランジスタＭ１５のゲートはトランジスタＭ１０と抵抗器Ｒ２の一端との接続点に接続され、プッシュプル出力段５のトランジスタＭ１６のゲートはトランジスタＭ１２と抵抗器Ｒ２の他端との接続点に接続されている。また、抵抗器Ｒ１，Ｒ２はＭＯＳトランジスタなどでも構成できる。
【０００５】
Ｃ１とＣ２は位相補償容量、Ｖｂ１〜Ｖｂ４はそれぞれのトランジスタが適切に動作するように設定されたバイアス電圧である。ここではプッシュプル出力段５の出力と負側電源電圧Ｖｓｓの間に外部負荷ＣＬが接続されている。
【０００６】
Ｐ型ＭＯＳ差動入力部１の定電流源となるトランジスタＭ１に流れる電流を（Ｉｍ１）とし、Ｎ型ＭＯＳ差動入力部２の定電流源となるトランジスタＭ６に流れる電流を（Ｉｍ６）とする。非反転入力電圧（Ｖｉｎ＋）と反転入力電圧（Ｖｉｎ−）が等しい状態、すなわち、定常状態ではＰ型ＭＯＳ差動入力部１のトランジスタＭ２，Ｍ３に流れる電流は共に（Ｉｍ１）・（１／２）であり、Ｎ型ＭＯＳ差動入力部２のトランジスタＭ４，Ｍ５に流れる電流は共に（Ｉｍ６）・（１／２）である。
【０００７】
定常状態から非反転入力電圧（Ｖｉｎ＋）が反転入力電圧（Ｖｉｎ−）より高い電圧の状態に変化するときには、Ｐ型ＭＯＳ入力側では定電流（Ｉｍ１）の大部分がトランジスタＭ２に流れ、トランジスタＭ１３に流れる電流が増加するのでカレントミラー回路４によりトランジスタＭ１２，Ｍ１４に流れる電流も増加し、出力トランジスタＭ１６のゲート電圧が下がり出力トランジスタＭ１６に流れる電流が減少し外部負荷ＣＬの引き込み電流が減少し、出力トランジスタＭ１５のゲート電圧も下がるのでＭ１５に流れる電流が増加し外部負荷ＣＬを充電する。このときＮ型ＭＯＳ入力側では定電流（Ｉｍ６）の大部分がトランジスタＭ５に流れ、トランジスタＭ１０に流れる電流が減少し、出力トランジスタＭ１５のゲート電圧が下がるのでＭ１５に流れる電流が増加し外部負荷ＣＬを充電し、出力電圧Ｖｏｕｔが上昇する。
【０００８】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より低い電圧の状態に変化するときには、Ｐ型ＭＯＳ入力側では定電流（Ｉｍ１）の大部分がトランジスタＭ３に流れ、トランジスタＭ１２に流れる電流が減少するので、出力トランジスタＭ１６のゲート電圧が上がりＭ１６に流れる電流が増加し外部負荷ＣＬの引き込み電流が増加する。
【０００９】
このときＮ型ＭＯＳ入力側では定電流（Ｉｍ６）の大部分がトランジスタＭ４に流れ、トランジスタＭ７に流れる電流が増加するのでカレントミラー回路３によりトランジスタＭ８，Ｍ１０に流れる電流も増加し、出力トランジスタＭ１５のゲート電圧が上がるので出力トランジスタＭ１５に流れる電流が減少し外部負荷ＣＬに対する充電速度が減少し、出力トランジスタＭ１６のゲート電圧も上がるので出力トランジスタＭ１６に流れる電流が増加し外部負荷ＣＬの引き込み電流が増加し、出力電圧Ｖｏｕｔが下降する。
【００１０】
【発明が解決しようとする課題】
近年、ＴＶやパソコン用ディスプレイなどに使用される液晶表示装置の大画面化、高精細化が進んでいる。それに伴いソースドライバにはより大きな負荷をより高速に駆動する能力が必要とされている。
【００１１】
図６に液晶表示装置の概略を示す。
ここで液晶パネル１０は、各走査線１１と各データ線１２との交差点に画素１３が配置されたアクティブマトリクス液晶パネルと、この液晶パネルを駆動する駆動装置とから構成され、前記駆動装置１４は、コントローラ１５によって制御される各ソースドライバ１６と各ゲートドライバ１７で構成されている。
【００１２】
ソースドライバ１６はコントローラ１５からの信号を受けて画素１３を駆動し、ゲートドライバ１７はＴＦＴ（薄膜トランジスタ）１８のゲートをスイッチングする。
【００１３】
例えば、ＸＧＡ（１０２４×７６８）の液晶パネルの場合には１０２４×３（Ｒ，Ｇ，Ｂ）＝３０７２本の出力が必要なので、出力数３８４本のソースドライバでは、３０７２／３８４＝８チップのソースドライバが使用されている。
【００１４】
そして出力数３８４本のソースドライバ１チップには３８４個の差動増幅回路が搭載されている。
ＵＸＧＡ（１６００×１２００）やＱＸＧＡ（２０４８×１５３６）などのようにより高精細な液晶パネルに対応するため、出力数４８０本や５１６本というソースドライバが要望され、この場合にはソースドライバ１６の１チップに４８０個や５１６個もの差動増幅回路が搭載される。
【００１５】
液晶パネル１０の大画面化、高精細化によりソースドライバ１６は、消費電力を抑えたままで、より大きな負荷を高速に駆動する能力が必要となっている。そのためにはソースドライバ１６に搭載される差動増幅回路としては、消費電流を抑え、大きなスルーレートが必要となる。
【００１６】
さらにソースドライバ１６には、前述のように多数の差動増幅回路が搭載されるので、チップ面積を増大しないようにできる限り回路面積の小さい簡単な回路の追加でスルーレートを向上することが必要である。
【００１７】
ソースドライバは大きなダイナミックレンジが必要なため従来の技術の差動増幅回路のようなＲａｉｌ−ｔｏ−ｒａｉｌの増幅器が用いられる場合が多い。このような差動増幅回路において外部負荷を駆動するときのスルーレートは差動入力部の電流値に比例し、位相補償容量の容量値に逆比例する。このとき回路面積を増大させないようにスルーレート向上回路の追加を行わず、スルーレートを向上するには、差動入力部の定電流源トランジスタＭ１、Ｍ６の電流Ｉｍ１、Ｉｍ６を増加させるか、位相補償容量Ｃ１，Ｃ２を小さくするという手段がある。
【００１８】
しかし、差動入力部の電流を増加させると定常電流が増加するので消費電流が増大し、位相補償容量を小さくすると安定性が失われるという課題がある。
本発明は消費電流を増大させることなくかつ、安定性を保つことができ、回路面積の増大を抑えた高スルーレートな差動増幅回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の請求項１記載の高スルーレート差動増幅回路は、同じ非反転入力端子と反転入力端子に入力が接続されたＰ型差動入力部とＮ型差動入力部を設け、前記Ｐ型差動入力部の出力で駆動されるＮ型カレントミラー回路を設け、前記Ｎ型差動入力部の出力で駆動されるＰ型カレントミラー回路を設け、前記Ｐ型カレントミラー回路の出力で駆動されるＰ型出力トランジスタと前記Ｎ型カレントミラー回路の出力で駆動されるＮ型出力トランジスタを有するプッシュプル出力段を設け、ゲートに入力されるバイアス電圧に応じた一定電流を出力するＰ型定電流源トランジスタと、前記プッシュプル出力段の前記Ｐ型出力トランジスタと共通のゲート電圧がゲートに入力されたＰ型トランジスタとを直列に接続したＰ型副電流源を設け、前記Ｐ型副電流源を前記Ｐ型差動入力部のＰ型定電流源トランジスタに並列に接続し、前記非反転入力端子から入力される非反転入力電圧と前記反転入力端子から入力される反転入力電圧が等しい定常状態から前記非反転入力電圧の方が前記反転入力電圧より高い状態に変化した後に、前記共通のゲート電圧のアナログ的な変化に応じて前記プッシュプル出力段のＰ型出力トランジスタがオンしている間、同時にオンしている前記Ｐ型副電流源のＰ型トランジスタを介して前記Ｐ型差動入力部のＰ型定電流源トランジスタから出力されるバイアス電流に対して前記Ｐ型副電流源のＰ型トランジスタから出力される前記バイアス電圧で規定される前記一定電流を並列に供給することで、前記プッシュプル出力段の出力が低電位状態から高電位状態に遷移する際に瞬時電流の増加を前記一定電流分に制限しながらスルーレートを向上させたことを特徴とし、また、本発明の請求項２記載の高スルーレート差動増幅回路は、同じ非反転入力端子と反転入力端子に入力が接続されたＰ型差動入力部とＮ型差動入力部を設け、前記Ｐ型差動入力部の出力で駆動されるＮ型カレントミラー回路を設け、前記Ｎ型差動入力部の出力で駆動されるＰ型カレントミラー回路を設け、前記Ｐ型カレントミラー回路の出力で駆動されるＰ型出力トランジスタと前記Ｎ型カレントミラー回路の出力で駆動されるＮ型出力トランジスタを有するプッシュプル出力段を設け、ゲートに入力されるバイアス電圧に応じた一定電流を出力するＮ型定電流源トランジスタと、前記プッシュプル出力段の前記Ｎ型出力トランジスタと共通のゲート電圧がゲートに入力されたＮ型トランジスタとを直列に接続したＮ型副電流源を設け、前記Ｎ型副電流源を前記Ｎ型差動入力部のＮ型定電流源トランジスタに並列に接続し、前記非反転入力端子から入力される非反転入力電圧と前記反転入力端子から入力される反転入力電圧が等しい定常状態から前記非反転入力電圧の方が前記反転入力電圧より低い状態に変化した後に、前記共通のゲート電圧のアナログ的な変化に応じて前記プッシュプル出力段のＮ型出力トランジスタがオンしている間、同時にオンしている前記Ｎ型副電流源のＮ型トランジスタを介して前記Ｎ型差動入力部のＮ型定電流源トランジスタから出力されるバイアス電流に対して前記Ｎ型副電流源のＮ型トランジスタから出力される前記バイアス電圧で規定される前記一定電流を並列に供給することで、前記プッシュプル出力段の出力が高電位状態から低電位状態に遷移する際に瞬時電流の増加を前記一定電流分に制限しながらスルーレートを向上させたことを特徴とし、高スルーレートが必要なときに差動入力部の電流を増加させられるように、出力トランジスタのゲート電圧をゲートに入力したトランジスタと定電流源トランジスタを直列に接続した構成の電流源回路を差動回路の副電流源として使用し定常電流を低電流化している。
【００２４】
本発明の請求項３記載の液晶表示装置は、各走査線と各データ線との交差点に画素が配置されたアクティブマトリクス液晶パネルと、この液晶パネルを駆動する駆動装置とから構成され、前記駆動装置は、請求項１または請求項２の高スルーレート差動増幅回路の出力段の出力を前記データ線に接続して構成したことを特徴とする。
【００２５】
【発明の実施の形態】
以下、本発明の各実施の形態を図１〜図５に基づいて説明する。
なお、従来例を示す図３と同様の作用を成すものには同一の符号を付けて説明する。
【００２６】
（実施の形態１）
図１は本発明の（実施の形態１）を示し、トランジスタＭ１７，Ｍ１８で構成されるＰ型ＭＯＳ副電流源６と、トランジスタＭ１９，Ｍ２０で構成されるＮ型ＭＯＳ副電流源７とが、従来例を示す図３の回路に追加されている点が異なっている。
【００２７】
このＰ型ＭＯＳ副電流源６は、定電流源トランジスタＭ１７とＰ型ＭＯＳ出力トランジスタＭ１５のゲート電圧をゲートに入力したトランジスタＭ１８とを直列に接続した電流源回路を、Ｐ型ＭＯＳ差動入力部１の定電流源トランジスタＭ１に並列に接続して構成されている。
【００２８】
Ｎ型ＭＯＳ副電流源７は、定電流源トランジスタＭ２０とＮ型ＭＯＳ出力トランジスタＭ１６のゲート電圧をゲートに入力したトランジスタＭ１９とを直列に接続した電流源回路を、Ｎ型ＭＯＳ差動入力部２の定電流源トランジスタＭ６に並列に接続して構成されている。
【００２９】
非反転入力電圧（Ｖｉｎ＋）と反転入力電圧（Ｖｉｎ−）が等しい状態、すなわち、定常状態ではトランジスタＭ１８，Ｍ１９はカットオフしており、Ｐ型ＭＯＳ副電流源６，Ｎ型ＭＯＳ副電流源７の電流は流れない。よって、定常状態ではＰ型ＭＯＳ差動入力部１のトランジスタＭ２，Ｍ３に流れる電流は共に（Ｉｍ１）・（１／２）であり、Ｎ型ＭＯＳ差動入力部２のトランジスタＭ４，Ｍ５に流れる電流は共に（Ｉｍ６）・（１／２）である。なお、ここでの（Ｉｍ１），（Ｉｍ６）は従来のものより小さい電流値である。
【００３０】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より高い電圧の状態に変化するとき、Ｐ型ＭＯＳ入力側では定電流（Ｉｍ１）の大部分がトランジスタＭ２に流れトランジスタＭ１３に流れる電流が増加するので、カレントミラー回路４によりトランジスタＭ１２，Ｍ１４に流れる電流も増加し、Ｎ型ＭＯＳ出力トランジスタＭ１６のゲート電圧が下がりＮ型ＭＯＳ出力トランジスタＭ１６に流れる電流が減少し外部負荷ＣＬの引き込み電流が減少し、Ｐ型ＭＯＳ出力トランジスタＭ１５のゲート電圧も下がるのでＰ型ＭＯＳ出力トランジスタＭ１５に流れる電流が増加し外部負荷ＣＬを充電する。このときＮ型ＭＯＳ入力側では定電流（Ｉｍ６）の大部分がトランジスタＭ５に流れ、トランジスタＭ１０に流れる電流が減少し、Ｐ型ＭＯＳ出力トランジスタＭ１５のゲート電圧が下がるのでＰ型ＭＯＳ出力トランジスタＭ１５に流れる電流が増加し外部負荷ＣＬを充電し、出力電圧Ｖｏｕｔが上昇する。
【００３１】
このように従来の差動増幅回路と同様に出力トランジスタＭ１５およびＭ１６のゲート電圧が下がるのでトランジスタＭ１９はカットオフしたままであるのでＮ型ＭＯＳ副電流源７は動作しないが、トランジスタＭ１８がオンしＰ型ＭＯＳ副電流源６がＰ型ＭＯＳ差動入力部１の電流を増加させることにより、トランジスタＭ２に流れる電流がより増加しトランジスタＭ１３に流れる電流がより増加し、カレントミラー回路４によりトランジスタＭ１２，Ｍ１４に流れる電流もより増加し、従来の回路のときよりも出力トランジスタＭ１５，Ｍ１６のゲート電圧が早く下がり出力トランジスタＭ１５に流れる電流が一層増加し外部負荷ＣＬを急速に充電し出力電圧Ｖｏｕｔが急上昇する。よってスルーレートが向上する。
【００３２】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より低い電圧の状態に変化するとき、Ｐ型ＭＯＳ入力側では定電流（Ｉｍ１）の大部分がトランジスタＭ３に流れ、トランジスタＭ１２に流れる電流が減少するので、出力トランジスタＭ１６のゲート電圧が上がり出力トランジスタＭ１６に流れる電流が増加し外部負荷ＣＬの引き込み電流が増加する。このときＮ型ＭＯＳ入力側では定電流（Ｉｍ６）の大部分がトランジスタＭ４に流れ、トランジスタＭ７，Ｍ９に流れる電流が増加するのでカレントミラー回路３によりトランジスタＭ８，Ｍ１０に流れる電流も増加し、出力トランジスタＭ１５のゲート電圧が上がるので出力トランジスタＭ１５に流れる電流が減少し外部負荷ＣＬに対する充電速度が減少し、出力トランジスタＭ１６のゲート電圧も上がるので出力トランジスタＭ１６に流れる電流が増加し外部負荷ＣＬを放電し、出力電圧Ｖｏｕｔが下降する。
【００３３】
このように従来の差動増幅回路と同様に出力トランジスタＭ１５及びＭ１６のゲート電圧が上がるのでトランジスタＭ１８はカットオフしたままであるのでＰ型ＭＯＳ副電流源６は動作しないが、トランジスタＭ１９がオンしＮ型ＭＯＳ副電流源７がＮ型ＭＯＳ差動入力部２の電流を増加させることにより、トランジスタＭ４に流れる電流がより増加しトランジスタＭ７に流れる電流がより増加し、カレントミラー回路３によりトランジスタＭ８，Ｍ１０に流れる電流もより増加し、従来の回路のときよりも出力トランジスタＭ１５，Ｍ１６のゲート電圧が早く上がり出力トランジスタＭ１６に流れる電流が一層増加し外部負荷ＣＬを急速に放電し出力電圧Ｖｏｕｔが急下降する。よってスルーレートが向上する。
【００３４】
本発明の効果を確認するためのシミュレーション結果の一例を示す。
電源電圧８．５ボルト、外部負荷５０ｋΩ＋８０ｐＦであり、出力ノードＶｏｕｔと反転入力端子を接続し負帰還をかけたボルテージフォロアとしている。非反転入力端子Ｖｉｎ＋に立ち上がり時は０．１ボルトから８．４ボルト、立ち下がり時は８．４ボルトから０．１ボルトに変化するステップ信号を入力した。入力信号が変化してから出力電圧Ｖｏｕｔが目標電圧の９０％に到達するまでの時間を測定した。
【００３５】
入力信号が立ち上がるとき、図３に示した従来の構成では４．８μｓであったのに対して、この図１に示した（実施の形態１）の構成では３．５μｓとスルーレートが改善された。
【００３６】
入力信号が立ち下がるとき、図３に示した従来の構成では４．７μｓであったのに対して、この図１に示した（実施の形態１）の構成では３．４μｓとスルーレートが改善された。
【００３７】
このように入力信号が立ち上りと立ち下がり共、本発明の実施によるスルーレート向上の効果が確認された。
また、この（実施の形態１）では、上記のように定常状態からＶｉｎ＋がＶｉｎ−より高い電圧の状態に変化するとき、トランジスタＭ１８がオンしＰ型ＭＯＳ副電流源６が動作するが、Ｐ型ＭＯＳ副電流源６が流す電流は定電流源トランジスタＭ１７のゲートに入力されるバイアス電圧で決まる電流値に制限でき、瞬時電流の増加を制限することができる。また、定常状態からＶｉｎ＋がＶｉｎ−より低い電圧の状態に変化するとき、トランジスタＭ１９がオンしＮ型ＭＯＳ副電流源７が動作するが、Ｎ型ＭＯＳ副電流源７の流す電流は定電流源トランジスタＭ２０のゲートに入力されるバイアス電圧で決まる電流値に制限でき、瞬時電流の増加を制限することができるので、液晶駆動装置のように多数の差動増幅器が同時に負荷を駆動する場合に起こりやすい、瞬時電流による電源電圧の変動を抑えることができる。
【００３８】
この（実施の形態１）ではＮ型ＭＯＳ副電流源７とＰ型ＭＯＳ副電流源６の両方を設けたが、副電流源はＮ型ＭＯＳ副電流源７とＰ型ＭＯＳ副電流源６のどちらか一方だけでもよい。
【００３９】
（実施の形態２）
図２は本発明の（実施の形態２）を示し、トランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４で構成されるＮ型ＭＯＳ副電流源８と、トランジスタＭ２５，Ｍ２６，Ｍ２７，Ｍ２８で構成されるＰ型ＭＯＳ副電流源９とが、従来例を示す図３の回路に追加されている点が異なっている。
【００４０】
Ｎ型ＭＯＳ副電流源８は、定電流源トランジスタＭ２１とＰ型ＭＯＳ出力トランジスタＭ１５のゲート電圧をゲートに入力したトランジスタＭ２２とを直列に接続した電流源回路を、カレントミラー回路により極性反転させＮ型ＭＯＳ差動入力部２の定電流源トランジスタＭ６に並列に接続して構成されている。
【００４１】
Ｐ型ＭＯＳ副電流源９は、定電流源トランジスタＭ２８とＮ型ＭＯＳ出力トランジスタＭ１６のゲート電圧をゲートに入力したトランジスタＭ２７とを直列に接続した電流源回路を、カレントミラー回路により極性反転させＰ型ＭＯＳ差動入力部１の定電流源トランジスタＭ１に並列に接続して構成されている。
【００４２】
非反転入力電圧（Ｖｉｎ＋）と反転入力電圧（Ｖｉｎ−）が等しい状態、すなわち、定常状態ではトランジスタＭ２２，Ｍ２７はカットオフしておりＮ型ＭＯＳ副電流源８及びＰ型ＭＯＳ副電流源９の電流は流れない。よって、定常状態ではＰ型ＭＯＳ差動入力部１のトランジスタＭ２，Ｍ３に流れる電流は共に（Ｉｍ１）・（１／２）であり、Ｎ型ＭＯＳ差動入力部２のトランジスタＭ４，Ｍ５に流れる電流は共に（Ｉｍ６）・（１／２）である。なお、ここでの（Ｉｍ１），（Ｉｍ６）は従来のものより小さい電流値である。
【００４３】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より高い電圧の状態に変化するとき、従来の差動増幅回路の場合と同様に出力トランジスタＭ１５，Ｍ１６のゲート電圧が下がる。よって、トランジスタＭ２７はカットオフしたままであるのでＰ型ＭＯＳ副電流源９は動作しないが、トランジスタＭ２２がオンし、定電流源トランジスタＭ２１の電流がトランジスタＭ２３に流れカレントミラーされトランジスタＭ２４にも電流が流れるので、Ｎ型ＭＯＳ副電流源８がＮ型ＭＯＳ差動入力部２の電流を増加させることにより、トランジスタＭ５に流れる電流がより増加し、トランジスタＭ１０に流れる電流がより減少し出力トランジスタＭ１５のゲート電圧がより下がるので、従来の回路のときよりも出力トランジスタＭ１５に流れる電流が一層増加し外部負荷ＣＬを急速に充電し出力電圧Ｖｏｕｔが急上昇する。よってスルーレートが向上する。
【００４４】
定常状態から（Ｖｉｎ＋）が（Ｖｉｎ−）より低い電圧の状態に変化するとき、従来の差動増幅回路の場合と同様に出力トランジスタＭ１５，Ｍ１６のゲート電圧が上がる。よって、トランジスタＭ２２はカットオフしたままであるのでＮ型ＭＯＳ副電流源８は動作しないが、トランジスタＭ２７がオンし、定電流源トランジスタＭ２８の電流がトランジスタＭ２５に流れカレントミラーされトランジスタＭ２６にも電流が流れるので、Ｐ型ＭＯＳ副電流源９がＰ型ＭＯＳ差動入力部１の電流を増加させることにより、トランジスタＭ３に流れる電流がより増加しトランジスタＭ１２に流れる電流がより減少し出力トランジスタＭ１６のゲート電圧がより上がるので、従来の回路のときよりも出力トランジスタＭ１６に流れる電流が一層増加し、外部負荷ＣＬを急速に放電し出力電圧Ｖｏｕｔが急下降する。よってスルーレートが向上する。
【００４５】
本発明の効果を確認するためのシミュレーション結果の一例を示す。
電源電圧８．５ボルト、外部負荷５０ｋΩ＋８０ｐＦであり、出力ノードＶｏｕｔと反転入力端子を接続し負帰還をかけたボルテージフォロアとしている。非反転入力端子Ｖｉｎ＋に立ち上がり時は０．１ボルトから８．４ボルト、立ち下がり時は８．４ボルトから０．１ボルトに変化するステップ信号を入力した。入力信号が変化してから出力電圧Ｖｏｕｔが目標電圧の９０％に到達するまでの時間を測定した。
【００４６】
入力信号が立ち上がるとき、図３に示した従来の構成では４．８μｓであったのに対して、この図２に示した（実施の形態２）の構成では３．４μｓとスルーレートが改善された。
【００４７】
入力信号が立ち下がるとき、図３に示した従来の構成では４．７μｓであったのに対して、この図２に示した（実施の形態２）の構成では３．３μｓとスルーレートが改善された。
【００４８】
このように入力信号が立ち上りと立ち下がり共、本発明の実施によるスルーレート向上の効果が確認された。
この（実施の形態２）ではＮ型ＭＯＳ副電流源８とＰ型ＭＯＳ副電流源９の両方を設けたが、副電流源はＮ型ＭＯＳ副電流源８とＰ型ＭＯＳ副電流源９のどちらか一方だけでもよい。
【００４９】
（実施の形態３）
図４は本発明の（実施の形態３）を示し、（実施の形態１）におけるＰ型ＭＯＳ副電流源６における定電流源トランジスタＭ１７を省くとともに、Ｎ型ＭＯＳ副電流源７における定電流源トランジスタＭ２０を省いて構成されている。
【００５０】
つまり、出力段５の出力トランジスタＭ１５のゲート電圧をゲートに入力したトランジスタＭ１８の電流源回路が、Ｐ型ＭＯＳ差動入力部１の定電流源トランジスタＭ１に並列に接続して構成され、出力段５の出力トランジスタＭ１６のゲート電圧をゲートに入力したトランジスタＭ１９の電流源回路が、Ｎ型ＭＯＳ差動入力部２の定電流源トランジスタＭ６に並列に接続して構成されている。その他は（実施の形態１）と同様である。
【００５１】
液晶駆動装置のように多数の差動増幅器が同時に負荷を駆動する場合であっても、電源配線が十分に確保できるなどして電源電圧の変動をあまり考慮しなくてよい場合には、この（実施の形態３）の構成を採用することにより、（実施の形態１）に比べて回路面積の増大を抑えた高スルーレートな差動増幅回路を実現できる。
【００５２】
動作は（実施の形態１）とほぼ同様であるので、異なる部分の説明をする。
定常状態からＶｉｎ＋がＶｉｎ−より高い電圧の状態に変化するとき、トランジスタＭ１８がオンしＰ型ＭＯＳ副電流源６が動作する。（実施の形態１）ではＰ型ＭＯＳ副電流源６が流す電流は定電流源トランジスタＭ１７のゲートに入力されるバイアス電圧で決まる電流値に制限されるのに対して、この（実施の形態３）では定電流源トランジスタＭ１７がないので電流が制限されず、Ｐ型ＭＯＳ副電流源６が流す電流は（実施の形態１）より増加するのでスルーレートがより向上する。
【００５３】
また、定常状態からＶｉｎ＋がＶｉｎ−より低い電圧の状態に変化するとき、トランジスタＭ１９がオンしＮ型ＭＯＳ副電流源７が動作する。（実施の形態１）ではＮ型ＭＯＳ副電流源７の流す電流は定電流源トランジスタＭ２０のゲートに入力されるバイアス電圧で決まる電流値に制限されるのに対して、この（実施の形態３）では定電流源トランジスタＭ２０がないので電流が制限されず、Ｎ型ＭＯＳ副電流源７が流す電流は（実施の形態１）より増加するのでスルーレートがより向上する。
【００５４】
本発明の効果を確認するためのシミュレーション結果の一例を示す。
電源電圧８．５ボルト、外部負荷５０ｋΩ＋８０ｐＦであり、出力ノードＶｏｕｔと反転入力端子を接続し負帰還をかけたボルテージフォロアとしている。非反転入力端子Ｖｉｎ＋に立ち上がり時は０．１ボルトから８．４ボルト、立ち下がり時は８．４ボルトから０．１ボルトに変化するステップ信号を入力した。入力信号が変化してから出力電圧Ｖｏｕｔが目標電圧の９０％に到達するまでの時間を測定した。
【００５５】
入力信号が立ち上がるとき、図３に示した従来の構成では４．８μｓであったのに対して、この図４に示した（実施の形態３）の構成では２．１μｓとスルーレートが改善された。
【００５６】
入力信号が立ち下がるとき、図３に示した従来の構成では４．７μｓであったのに対して、この図４に示した（実施の形態３）の構成では１．９μｓとスルーレートが改善された。
【００５７】
このように入力信号が立ち上りと立ち下がり共、本発明の実施によるスルーレート向上の効果が確認された。
なお、この（実施の形態３）ではＮ型ＭＯＳ副電流源７とＰ型ＭＯＳ副電流源６の両方を設けたが、副電流源はＮ型ＭＯＳ副電流源７とＰ型ＭＯＳ副電流源６のどちらか一方だけでもよい。
【００５８】
（実施の形態４）
図５は本発明の（実施の形態４）を示し、（実施の形態２）におけるＮ型ＭＯＳ副電流源８における定電流源トランジスタＭ２１を省くとともに、Ｐ型ＭＯＳ副電流源９における定電流源トランジスタＭ２８を省いて構成されている。
【００５９】
つまり、出力段５の出力トランジスタＭ１５のゲート電圧をゲートに入力したトランジスタＭ２２の電流源回路の出力が、トランジスタＭ２３，Ｍ２４によって構成されるカレントミラー回路により極性反転させてＮ型ＭＯＳ副電流源８を構成し、このＮ型ＭＯＳ副電流源８をＮ型差動入力部２の定電流源トランジスタＭ６に並列に接続して構成され、出力段５の出力トランジスタＭ１６のゲート電圧をゲートに入力したトランジスタＭ２７の電流源回路が、トランジスタＭ２５，Ｍ２６によって構成されるカレントミラー回路により極性反転させてＰ型ＭＯＳ副電流源９を構成し、このＰ型ＭＯＳ副電流源９をＰ型差動入力部１の定電流源トランジスタＭ１に並列に接続して構成されている。その他は（実施の形態２）と同様である。
【００６０】
液晶駆動装置のように多数の差動増幅器が同時に負荷を駆動する場合であっても、電源配線が十分に確保できるなどして電源電圧の変動をあまり考慮しなくてよい場合には、この（実施の形態４）の構成を採用することにより、（実施の形態２）に比べて回路面積の増大を抑えた高スルーレートな差動増幅回路を実現できる。
【００６１】
動作は（実施の形態２）とほぼ同様であるので、異なる部分の説明をする。
定常状態からＶｉｎ＋がＶｉｎ−より高い電圧の状態に変化するとき、トランジスタＭ２２がオンしＮ型ＭＯＳ副電流源８が動作する。（実施の形態２）ではＮ型ＭＯＳ副電流源８が流す電流は定電流源トランジスタＭ２１のゲートに入力されるバイアス電圧で決まる電流値に制限されるのに対して、この（実施の形態４）では定電流源トランジスタＭ２１がないので電流が制限されず、Ｎ型ＭＯＳ副電流源８が流す電流は（実施の形態２）より増加するのでスルーレートがより向上する。
【００６２】
また、定常状態からＶｉｎ＋がＶｉｎ−より低い電圧の状態に変化するとき、トランジスタＭ２７がオンしＰＭＯＳ副電流源が動作する。（実施の形態２）ではＰ型ＭＯＳ副電流源９の流す電流は定電流源トランジスタＭ２８のゲートに入力されるバイアス電圧で決まる電流値に制限されるのに対して、この（実施の形態４）では定電流源トランジスタＭ２８がないので電流が制限されず、Ｐ型ＭＯＳ副電流源９が流す電流は（実施の形態２）より増加するのでスルーレートがより向上する。
【００６３】
本発明の効果を確認するためのシミュレーション結果の一例を示す。
電源電圧８．５ボルト、外部負荷５０ｋΩ＋８０ｐＦであり、出力ノードＶｏｕｔと反転入力端子を接続し負帰還をかけたボルテージフォロアとしている。非反転入力端子Ｖｉｎ＋に立ち上がり時は０．１ボルトから８．４ボルト、立ち下がり時は８．４ボルトから０．１ボルトに変化するステップ信号を入力した。入力信号が変化してから出力電圧Ｖｏｕｔが目標電圧の９０％に到達するまでの時間を測定した。
【００６４】
入力信号が立ち上がるとき、図３に示した従来の構成では４．８μｓであったのに対して、この図５に示した（実施の形態４）の構成では１．９μｓとスルーレートが改善された。
【００６５】
入力信号が立ち下がるとき、図３に示した従来の構成では４．７μｓであったのに対して、この図５に示した（実施の形態４）の構成では１．７μｓとスルーレートが改善された。
【００６６】
このように入力信号が立ち上りと立ち下がり共、本発明の実施によるスルーレート向上の効果が確認された。
なお、この（実施の形態４）ではＮ型ＭＯＳ副電流源８とＰ型ＭＯＳ副電流源９の両方を設けたが、副電流源はＮ型ＭＯＳ副電流源８とＰ型ＭＯＳ副電流源９のどちらか一方だけでもよい。
【００６７】
このように構成された（実施の形態１）〜（実施の形態４）の何れかの出力段５の出力を、図６に示した液晶表示装置の液晶パネル１０の前記データ線１２に接続して良好な液晶表示装置を実現できる。
【００６８】
【発明の効果】
以上のように本発明によると、スルーレートが必要なときには副電流源が差動入力部の電流を補うので、差動入力部の定電流源の電流は従来の回路より小さい値に設定でき、位相補償容量を小さくする必要がない。よって、差動増幅回路の消費電流を削減でき、安定性を保ちつつ、スルーレートを向上することができる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）の差動増幅回路の回路図
【図２】本発明の（実施の形態２）の差動増幅回路の回路図
【図３】従来の差動増幅回路の回路図
【図４】本発明の（実施の形態３）の差動増幅回路の回路図
【図５】本発明の（実施の形態４）の差動増幅回路の回路図
【図６】一般的な液晶表示装置の構成図
【符号の説明】
１ Ｐ型ＭＯＳ差動入力部（Ｐ型差動入力部）
２ Ｎ型ＭＯＳ差動入力部（Ｎ型差動入力部）
３ カレントミラー回路（Ｐ型カレントミラー回路）
４ カレントミラー回路（Ｎ型カレントミラー回路）
５ プッシュプル出力段
６ Ｐ型ＭＯＳ副電流源（第１の副電流源）
７ Ｎ型ＭＯＳ副電流源（第２の副電流源）
８ Ｎ型ＭＯＳ副電流源（第１の副電流源）
９ Ｐ型ＭＯＳ副電流源（第２の副電流源）
（＋） 非反転入力
（−） 反転入力
（Ｖｉｎ＋） 非反転入力電圧
（Ｖｉｎ−） 反転入力電圧
Ｍ１ 定電流源トランジスタ
Ｍ６ 定電流源トランジスタ
Ｍ１５ Ｐ型出力トランジスタ
Ｍ１６ Ｎ型出力トランジスタ
Ｍ１７ Ｐ型定電流源トランジスタ
Ｍ１８ Ｐ型トランジスタ
Ｍ１９ Ｎ型トランジスタ
Ｍ２０ Ｎ型定電流源トランジスタ
Ｍ２１ Ｐ型定電流源トランジスタ
Ｍ２２ Ｐ型トランジスタ
Ｍ２８ Ｎ型定電流源トランジスタ
Ｍ２７ Ｎ型トランジスタ
Claims (3)
- 同じ非反転入力端子と反転入力端子に入力が接続されたＰ型差動入力部とＮ型差動入力部を設け、
前記Ｐ型差動入力部の出力で駆動されるＮ型カレントミラー回路を設け、
前記Ｎ型差動入力部の出力で駆動されるＰ型カレントミラー回路を設け、
前記Ｐ型カレントミラー回路の出力で駆動されるＰ型出力トランジスタと前記Ｎ型カレントミラー回路の出力で駆動されるＮ型出力トランジスタを有するプッシュプル出力段を設け、
ゲートに入力されるバイアス電圧に応じた一定電流を出力するＰ型定電流源トランジスタと、前記プッシュプル出力段の前記Ｐ型出力トランジスタと共通のゲート電圧がゲートに入力されたＰ型トランジスタとを直列に接続したＰ型副電流源を設け、
前記Ｐ型副電流源を前記Ｐ型差動入力部のＰ型定電流源トランジスタに並列に接続し、前記非反転入力端子から入力される非反転入力電圧と前記反転入力端子から入力される反転入力電圧が等しい定常状態から前記非反転入力電圧の方が前記反転入力電圧より高い状態に変化した後に、前記共通のゲート電圧のアナログ的な変化に応じて前記プッシュプル出力段のＰ型出力トランジスタがオンしている間、同時にオンしている前記Ｐ型副電流源のＰ型トランジスタを介して前記Ｐ型差動入力部のＰ型定電流源トランジスタから出力されるバイアス電流に対して前記Ｐ型副電流源のＰ型トランジスタから出力される前記バイアス電圧で規定される前記一定電流を並列に供給することで、前記プッシュプル出力段の出力が低電位状態から高電位状態に遷移する際に瞬時電流の増加を前記一定電流分に制限しながらスルーレートを向上させることを特徴とする高スルーレート差動増幅回路。 - 同じ非反転入力端子と反転入力端子に入力が接続されたＰ型差動入力部とＮ型差動入力部を設け、
前記Ｐ型差動入力部の出力で駆動されるＮ型カレントミラー回路を設け、
前記Ｎ型差動入力部の出力で駆動されるＰ型カレントミラー回路を設け、
前記Ｐ型カレントミラー回路の出力で駆動されるＰ型出力トランジスタと前記Ｎ型カレントミラー回路の出力で駆動されるＮ型出力トランジスタを有するプッシュプル出力段を設け、
ゲートに入力されるバイアス電圧に応じた一定電流を出力するＮ型定電流源トランジスタと、前記プッシュプル出力段の前記Ｎ型出力トランジスタと共通のゲート電圧がゲートに入力されたＮ型トランジスタとを直列に接続したＮ型副電流源を設け、
前記Ｎ型副電流源を前記Ｎ型差動入力部のＮ型定電流源トランジスタに並列に接続し、前記非反転入力端子から入力される非反転入力電圧と前記反転入力端子から入力される反転入力電圧が等しい定常状態から前記非反転入力電圧の方が前記反転入力電圧より低い状態に変化した後に、前記共通のゲート電圧のアナログ的な変化に応じて前記プッシュプル出力段のＮ型出力トランジスタがオンしている間、同時にオンしている前記Ｎ型副電流源のＮ型トランジスタを介して前記Ｎ型差動入力部のＮ型定電流源トランジスタから出力されるバイアス電流に対して前記Ｎ型副電流源のＮ型トランジスタから出力される前記バイアス電圧で規定される前記一定電流を並列に供給することで、前記プッシュプル出力段の出力が高電位状態から低電位状態に遷移する際に瞬時電流の増加を前記一定電流分に制限しながらスルーレートを向上させることを特徴とする高スルーレート差動増幅回路。 - 各走査線と各データ線との交差点に画素が配置されたアクティブマトリクス液晶パネルと、この液晶パネルを駆動する駆動装置とから構成され、前記駆動装置は、請求項１または請求項２の高スルーレート差動増幅回路のプッシュプル出力段の出力を前記データ線に接続して構成した液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000261989A JP3830339B2 (ja) | 1999-09-17 | 2000-08-31 | 高スルーレート差動増幅回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-262821 | 1999-09-17 | ||
| JP26282199 | 1999-09-17 | ||
| JP2000261989A JP3830339B2 (ja) | 1999-09-17 | 2000-08-31 | 高スルーレート差動増幅回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005087383A Division JP2005192260A (ja) | 1999-09-17 | 2005-03-25 | 高スルーレート差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001156559A JP2001156559A (ja) | 2001-06-08 |
| JP3830339B2 true JP3830339B2 (ja) | 2006-10-04 |
Family
ID=17381092
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000261989A Expired - Fee Related JP3830339B2 (ja) | 1999-09-17 | 2000-08-31 | 高スルーレート差動増幅回路 |
| JP2005087383A Pending JP2005192260A (ja) | 1999-09-17 | 2005-03-25 | 高スルーレート差動増幅回路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005087383A Pending JP2005192260A (ja) | 1999-09-17 | 2005-03-25 | 高スルーレート差動増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6392485B1 (ja) |
| JP (2) | JP3830339B2 (ja) |
| KR (1) | KR100758587B1 (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0110802D0 (en) * | 2001-05-02 | 2001-06-27 | Microemissive Displays Ltd | Pixel circuit and operating method |
| US6714076B1 (en) | 2001-10-16 | 2004-03-30 | Analog Devices, Inc. | Buffer circuit for op amp output stage |
| JP3908013B2 (ja) * | 2001-11-19 | 2007-04-25 | Ｎｅｃエレクトロニクス株式会社 | 表示制御回路及び表示装置 |
| US6566926B1 (en) * | 2002-06-25 | 2003-05-20 | Intel Corporation | Hysteretic self-biased amplifier |
| US7068098B1 (en) | 2002-11-25 | 2006-06-27 | National Semiconductor Corporation | Slew rate enhancement circuit |
| KR100482312B1 (ko) * | 2003-01-20 | 2005-04-14 | 엘지전자 주식회사 | 연산증폭기 |
| KR100485796B1 (ko) * | 2003-01-23 | 2005-04-28 | 삼성전자주식회사 | 부스팅 회로 |
| JP2005017536A (ja) * | 2003-06-24 | 2005-01-20 | Nec Yamagata Ltd | 表示制御回路 |
| JP4614704B2 (ja) | 2003-07-23 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 差動増幅器及びデータドライバと表示装置 |
| EP1511171B1 (en) * | 2003-08-27 | 2007-12-12 | Infineon Technologies AG | Rail-to-Rail input buffer |
| KR100560413B1 (ko) * | 2003-10-13 | 2006-03-14 | 삼성전자주식회사 | 에이비급 레일-투-레일 연산 증폭기 |
| KR100771859B1 (ko) | 2004-07-13 | 2007-11-01 | 삼성전자주식회사 | 전류 제어가 용이한 증폭 회로 |
| KR100771858B1 (ko) | 2004-07-13 | 2007-11-01 | 삼성전자주식회사 | 정지 전류 및 출력 전류의 제어가 용이한 ａｂ급 증폭 회로 |
| KR100616218B1 (ko) * | 2004-07-19 | 2006-08-25 | 매그나칩 반도체 유한회사 | 출력신호의 슬루율을 제어할 수 있는 연산증폭기 |
| KR101047109B1 (ko) * | 2004-07-29 | 2011-07-07 | 엘지디스플레이 주식회사 | 아날로그 버퍼와 그 구동방법 및 그를 이용한액정표시장치와 그 구동방법 |
| JP4663465B2 (ja) * | 2004-09-24 | 2011-04-06 | 三星電子株式会社 | スルーレートの改善のための差動増幅器回路及び方法 |
| KR100674913B1 (ko) * | 2004-09-24 | 2007-01-26 | 삼성전자주식회사 | 캐스코드 형태의 클래스 ａｂ 제어단을 구비하는 차동증폭 회로 |
| KR100674912B1 (ko) | 2004-09-24 | 2007-01-26 | 삼성전자주식회사 | 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로 |
| US7746590B2 (en) * | 2004-10-06 | 2010-06-29 | Agere Systems Inc. | Current mirrors having fast turn-on time |
| KR100744112B1 (ko) * | 2004-12-17 | 2007-08-01 | 삼성전자주식회사 | 전류 소모를 줄인 증폭기 및 증폭 방법 |
| WO2006103977A1 (ja) * | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | ディスプレイ駆動回路 |
| KR100790492B1 (ko) * | 2005-07-01 | 2008-01-02 | 삼성전자주식회사 | 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 |
| US7425867B2 (en) * | 2005-09-30 | 2008-09-16 | Agere Systems Inc. | Differential input/differential output converter circuit |
| JP4549273B2 (ja) * | 2005-10-11 | 2010-09-22 | 旭化成エレクトロニクス株式会社 | 演算増幅器 |
| JP4840908B2 (ja) * | 2005-12-07 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | 表示装置駆動回路 |
| US7544921B2 (en) * | 2006-01-19 | 2009-06-09 | Micron Technology, Inc. | Linear distributed pixel differential amplifier having mirrored inputs |
| CN101005273B (zh) * | 2006-01-20 | 2010-06-23 | 深圳赛意法微电子有限公司 | 具有改善的转换速率的差分放大器 |
| JP4572170B2 (ja) * | 2006-01-30 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | 出力回路及びこれを用いた表示装置 |
| JP4658868B2 (ja) | 2006-06-21 | 2011-03-23 | Ｏｋｉセミコンダクタ株式会社 | 増幅回路 |
| US7528655B2 (en) * | 2006-08-03 | 2009-05-05 | Intersil Americas Inc. | Amplifier with improved compensation topology and related amplifier circuit, system, and method |
| JP2008048039A (ja) * | 2006-08-11 | 2008-02-28 | Sharp Corp | 演算増幅回路およびそれを用いた半導体装置 |
| TWI343556B (en) * | 2006-08-15 | 2011-06-11 | Novatek Microelectronics Corp | Voltage buffer and source driver thereof |
| US8773934B2 (en) * | 2006-09-27 | 2014-07-08 | Silicon Storage Technology, Inc. | Power line compensation for flash memory sense amplifiers |
| JP5028972B2 (ja) * | 2006-11-27 | 2012-09-19 | 富士通セミコンダクター株式会社 | オペアンプ回路 |
| KR100800491B1 (ko) * | 2007-01-27 | 2008-02-04 | 삼성전자주식회사 | 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버 |
| US7551030B2 (en) * | 2007-02-08 | 2009-06-23 | Samsung Electronics Co., Ltd. | Two-stage operational amplifier with class AB output stage |
| JP4862694B2 (ja) * | 2007-03-02 | 2012-01-25 | ソニー株式会社 | Ｆｅｔアンプおよびそのバイアス回路 |
| US7449952B2 (en) * | 2007-03-14 | 2008-11-11 | Ili Technology Corp. | Amplifying circuit having a pull-up circuit and a pull-down circuit for increasing slew rate |
| TWI333324B (en) * | 2007-05-04 | 2010-11-11 | Novatek Microelectronics Corp | Operation amplifier and circuit for providing dynamic current thereof |
| KR100866968B1 (ko) * | 2007-05-25 | 2008-11-05 | 삼성전자주식회사 | 액정 표시 장치의 소스 드라이버, 소스 드라이버에 포함된출력 버퍼, 및 출력 버퍼의 동작 방법 |
| US7548114B2 (en) * | 2007-10-09 | 2009-06-16 | Sitronix Technology Corp. | Apparatus for slew rate enhancement of an operational amplifier |
| US7652533B2 (en) * | 2008-02-19 | 2010-01-26 | Himax Technologies Limited | Operation amplifier for improving slew rate |
| CN101546986B (zh) * | 2008-03-24 | 2011-12-14 | 奇景光电股份有限公司 | 可改善回转率的运算放大器 |
| CN101800515B (zh) * | 2009-02-10 | 2012-01-04 | 奇景光电股份有限公司 | 具有增强回转率的输出缓冲电路 |
| US7924056B2 (en) * | 2009-03-13 | 2011-04-12 | Arm Limited | Low voltage differential signalling driver |
| JP2010226592A (ja) * | 2009-03-25 | 2010-10-07 | Renesas Electronics Corp | 演算増幅器 |
| JP2011124782A (ja) | 2009-12-10 | 2011-06-23 | Renesas Electronics Corp | 差動増幅器およびその制御方法 |
| JP2011182229A (ja) | 2010-03-02 | 2011-09-15 | Renesas Electronics Corp | 差動増幅回路、表示パネルドライバ、及び、表示装置 |
| JP2011244324A (ja) * | 2010-05-20 | 2011-12-01 | Toshiba Corp | 電力増幅回路 |
| JP5665641B2 (ja) | 2010-06-08 | 2015-02-04 | ルネサスエレクトロニクス株式会社 | 出力回路及びデータドライバ及び表示装置 |
| TWI405406B (zh) * | 2010-08-20 | 2013-08-11 | Ili Technology Corp | Differential amplifier circuit |
| CN102480276B (zh) * | 2010-11-26 | 2014-08-06 | 无锡华润上华半导体有限公司 | 折叠式共源共栅运算放大器 |
| EP2495872B1 (en) * | 2011-03-01 | 2017-05-03 | OCT Circuit Technologies International Limited | Two-stage class AB operational amplifier |
| JP2013026647A (ja) | 2011-07-15 | 2013-02-04 | Sony Corp | 増幅器、液晶表示用駆動回路、及び液晶表示装置 |
| KR101916224B1 (ko) * | 2012-03-21 | 2018-11-08 | 삼성전자 주식회사 | 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치 |
| CN102622983B (zh) * | 2012-03-30 | 2013-11-06 | 深圳市华星光电技术有限公司 | 显示器的闸极驱动电路 |
| TWI524663B (zh) | 2014-03-19 | 2016-03-01 | 聯詠科技股份有限公司 | 運算放大器及其驅動電路 |
| WO2015186193A1 (ja) * | 2014-06-03 | 2015-12-10 | 株式会社日立製作所 | 増幅回路、超音波プローブ、および超音波診断装置 |
| KR20160031921A (ko) | 2014-09-15 | 2016-03-23 | 삼성전기주식회사 | 스택된 공통 게이트 구조의 인버티드 토폴로지를 갖는 신호 증폭기 |
| CN107148750A (zh) * | 2014-11-07 | 2017-09-08 | 索尼公司 | 差动放大器、接收器和电路 |
| KR101607030B1 (ko) | 2014-12-26 | 2016-04-11 | 삼성전기주식회사 | 컨커런트 듀얼밴드 신호 증폭기 |
| US9859856B1 (en) * | 2016-06-30 | 2018-01-02 | Intel IP Corporation | Low supply class AB output amplifier |
| JP7257137B2 (ja) * | 2018-12-14 | 2023-04-13 | ローム株式会社 | スイッチ装置 |
| US10931240B2 (en) | 2019-01-11 | 2021-02-23 | Analog Devices International Unlimited Company | Amplifier with reduced power consumption and improved slew rate |
| JP7059329B2 (ja) * | 2020-08-26 | 2022-04-25 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881045A (en) | 1988-10-18 | 1989-11-14 | Hewlett-Packard Company | Transistor amplifier for high slew rates and capacitive loads |
| US5337008A (en) * | 1993-02-25 | 1994-08-09 | Hewlett-Packard Corporation | High gain rail-to-rail CMOS amplifier |
| US5343164A (en) | 1993-03-25 | 1994-08-30 | John Fluke Mfg. Co., Inc. | Operational amplifier circuit with slew rate enhancement |
| GB2283382B (en) | 1993-10-28 | 1997-11-05 | Motorola Inc | An operational amplifier |
| JP2892287B2 (ja) | 1994-02-04 | 1999-05-17 | 松下電器産業株式会社 | 演算増幅器 |
| CN1136529C (zh) * | 1994-05-31 | 2004-01-28 | 夏普株式会社 | 信号放大器和图像显示装置 |
| US5777515A (en) * | 1995-05-11 | 1998-07-07 | Matsushita Electric Industrial Co., Ltd. | Operational amplifier apparatus |
| JPH09116349A (ja) | 1995-10-20 | 1997-05-02 | Matsushita Electric Ind Co Ltd | 演算増幅器 |
| JP3392271B2 (ja) * | 1995-11-02 | 2003-03-31 | シャープ株式会社 | 演算増幅回路 |
| JP3082690B2 (ja) | 1996-12-25 | 2000-08-28 | 日本電気株式会社 | 演算増幅回路 |
| JP3338771B2 (ja) * | 1997-09-04 | 2002-10-28 | 山形日本電気株式会社 | 演算増幅器 |
-
2000
- 2000-08-31 JP JP2000261989A patent/JP3830339B2/ja not_active Expired - Fee Related
- 2000-09-15 KR KR1020000054288A patent/KR100758587B1/ko not_active IP Right Cessation
- 2000-09-15 US US09/663,388 patent/US6392485B1/en not_active Expired - Lifetime
-
2005
- 2005-03-25 JP JP2005087383A patent/JP2005192260A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005192260A (ja) | 2005-07-14 |
| US6392485B1 (en) | 2002-05-21 |
| JP2001156559A (ja) | 2001-06-08 |
| KR20010030408A (ko) | 2001-04-16 |
| KR100758587B1 (ko) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830339B2 (ja) | 高スルーレート差動増幅回路 | |
| KR100550596B1 (ko) | 반도체 집적회로 | |
| US7903078B2 (en) | Data driver and display device | |
| US7342449B2 (en) | Differential amplifier, and data driver of display device using the same | |
| JP4836469B2 (ja) | 階調電圧発生回路 | |
| US7545305B2 (en) | Data driver and display device | |
| US7652538B2 (en) | Circuits and methods for improving slew rate of differential amplifiers | |
| JP4614704B2 (ja) | 差動増幅器及びデータドライバと表示装置 | |
| US8223099B2 (en) | Display and circuit for driving a display | |
| JP5075051B2 (ja) | Ａｂ級増幅回路、及び表示装置 | |
| US20120019502A1 (en) | Source driver for a liquid crystal display device and liquid crystal display device using the same | |
| Lu | High-speed driving scheme and compact high-speed low-power rail-to-rail class-B buffer amplifier for LCD applications | |
| JP4515821B2 (ja) | 駆動回路、動作状態検出回路及び表示装置 | |
| JP3234043B2 (ja) | 液晶駆動用電源回路 | |
| JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
| JP2006319921A (ja) | 演算増幅器 | |
| US7724089B2 (en) | Amplifying circuit | |
| JP2011172066A (ja) | 演算増幅器、並びに、それを用いた表示パネルドライバ及び表示装置 | |
| CN101192378A (zh) | 可调整输出级的驱动能力的*** | |
| JP4851192B2 (ja) | 差動信号受信回路 | |
| JP2007086391A (ja) | 階調電圧発生回路 | |
| US7411452B2 (en) | Low DC power rail-to-rail buffer amplifier for liquid crystal display application | |
| JP2002353792A (ja) | 駆動回路および表示装置 | |
| JP2008026783A (ja) | 表示パネル駆動回路 | |
| US20080111589A1 (en) | System for adjusting driving capability of output stage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |