JP4663465B2

JP4663465B2 - スルーレートの改善のための差動増幅器回路及び方法

Info

Publication number: JP4663465B2
Application number: JP2005278626A
Authority: JP
Inventors: 倫競崔
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-09-24
Filing date: 2005-09-26
Publication date: 2011-04-06
Anticipated expiration: 2025-09-26
Also published as: JP2006094534A

Description

本発明は、高速演算増幅器、特に、低電力を消耗し、かつスルーレートを改善する、周波数補償機能を有する差動増幅器に関する。

一般的に、演算増幅器は、色々な形態の電子回路に装着される、多機能の集積回路である。例えば、演算増幅器は、一般的に、液晶表示装置の出力ドライバ、デジタル−アナログ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ−ＡｎａｌｏｇＣｏｎｖｅｒｔｏｒ）、アナログ−デジタル変換器（ＡＤＣ：Ａｎａｌｏｇ−ＤｉｇｉｔａｌＣｏｎｖｅｒｔｏｒ）、スイッチドキャパシタフィルタ、アナログフィルタなどに使われる。

液晶表示装置で、ソースドライバ回路は、増幅されたカラー信号をＴＦＴ−ＬＣＤに伝送するために出力信号を駆動するソースラインドライバのような演算増幅器を利用して構成される。
ソースラインドライバは、演算増幅器の差動入力段の非反転及び反転入力端子に印加される、差動的に増幅された入力信号によって作動する。

演算増幅器において、その電子回路の効率及び信頼性は、スルーレート、または入力信号の作用による出力信号の反応速度に依存する。現在、ＱＶＧＡ（ＱｕａｒｔｅｒＶｉｄｅｏＧｒａｐｈｉｃＡｒｒａｙ）及びＶＧＡのような高解像度ＬＣＤパネル表示装置は、向上した解像度を提供するために継続的に開発され、かつ最適化されている。
前記解像度が向上するにつれて、ＴＦＴ−ＬＣＤパネルを駆動するための入力信号の活性周期は、さらに短縮される。結果的に、差動増幅器のスルーレートが低くなることが重要である。

図１は、演算増幅器の入力及び出力において、軌道から軌道への共通モード範囲演算を提供する、２段位相を有する一般的な演算増幅器１００を説明する。一般的に、演算増幅器１００は、差動入力回路１１０、折り畳みカスコード段１２０及びクラスＡＢ出力段１３０で構成されている。前記差動入力回路１１０及び折り畳みカスコード段１２０は、折り畳みカスコードＯＴＡ（ＯｐｅｒａｔｉｏｎａｌＴｒａｎｓｃｏｎｄｕｃｔａｎｃｅＡｍｐｌｉｆｉｅｒ）を形成するが、これは、非反転ＩＮＰ及び反転ＩＮＮ端子に印加される二つの電圧の差を増幅し、出力段１３０の電流を生成する。
しかも、前記演算増幅器１００は、位相マージンを向上させ、かつ発振を減少させるものであって、当該分野で公知のカスコードミラー周波数補償構造を具現する周波数補償回路１４０で構成される。

前記演算増幅器１００の構造及び演算は、当該分野で公知されているので、ここで詳細な説明は不要である。但し、理解のために、前記演算増幅器１００の構成要素及び作用についての簡単な説明を後述する。
前記差動入力回路１１０は、軌道から軌道への演算を提供するために設計されるが、ここで、入力の共通モード電圧は、正の電力供給軌道電圧ＶＤＤと負の電力供給軌道電圧ＶＳＳとの間の範囲で変化する。

前記差動入力回路１１０は、ＰＭＯＳトランジスタＤＴＲ１１，ＤＴＲ１２で構成された第１差動増幅器とＮＭＯＳトランジスタＤＴＲ２１，ＤＴＲ２２で構成された第２差動増幅器、第１電流電源ＩＴＲ１及び第２電流電源ＩＴＲ２で構成される。
第１演算増幅器のＰＭＯＳトランジスタＤＴＲ１１，ＤＴＲ１２は、電源電極が共通にノードＮ１０に連結されて共通電源構成を有するトランジスタ対である。

第１電流電源ＩＴＲ１は、ノードＮ１０と正の電力供給軌道電圧ＶＤＤとの間に連結される。第１電流電源ＩＴＲ１は、ＰＭＯＳトランジスタであり、これは、第１差動増幅器のバイアス電流ＩＢ１をシンクして実質的にＰＭＯＳトランジスタＤＴＲ１１，ＤＴＲ１２に一定のバイアス電流を供給させる。

ＰＭＯＳトランジスタＩＴＲ１のゲート電極に連結されたバイアス制御電圧ＶＢ１の入力は、第１差動増幅器に供給される前記バイアス電流ＩＢ１の量を制御する。
同様に、ＮＭＯＳトランジスタＤＴＲ２１，ＤＴＲ２２（第２差動増幅器）は、電源電極が共通にノードＮ２０に連結されて共通電源構成を有するトランジスタ対である。
第２電流電源ＩＴＲ２は、前記共通ノードＮ２０と負の電力供給軌道電圧ＶＳＳとの間に連結される。

第２電流電源ＩＴＲ２は、ＮＭＯＳトランジスタであり、これは、第２差動増幅器のバイアス電流ＩＢ２をシンクして、実質的にＮＭＯＳトランジスタＤＴＲ２１，ＤＴＲ２２に一定のバイアス電流を供給させる。前記トランジスタＩＴＲ２のゲート電極に連結されたバイアス制御電圧ＶＢ６の入力は、第１差動増幅器に供給される前記バイアス電流ＩＢ２の量を制御する。

一般的に、前記バイアス制御電圧ＶＢ１，ＶＢ６は、前記第１差動増幅器に供給されるバイアス電流ＩＢ１が、第２差動増幅器に供給されるバイアス電流ＩＢ２と実質的に同じ値になるように制御される（すなわち、ＩＢ１＝ＩＢ２）。
前記トランジスタＤＴＲ１１，ＤＴＲ２１のゲート電極は、正（非反転）の入力端子ＩＮＰと共通に連結されており、前記トランジスタＤＴＲ１２，ＤＴＲ２２のゲート電極は、負（反転）の入力端子ＩＮＮと共通に連結される。

前記ＮＭＯＳトランジスタＤＴＲ２１，ＤＴＲ２２のドレイン電極は、折り畳みカスコード段１２０の内部にあるノードＮ１，Ｎ１’と連結されている出力端子である。前記ＰＭＯＳトランジスタＤＴＲ１１，ＤＴＲ１２のドレイン電極は、折り畳みカスコード段１２０の内部にあるノードＮ２，Ｎ２’と連結されている出力端子である。

一般的に、前記折り畳みカスコード段１２０は、二つの電流ミラーで構成された合算回路、その電流ミラーを駆動する共通フローティング電流電源で構成される。特に、前記折り畳みカスコード段１２０は、ＰＭＯＳトランジスタＣＲＴ１，ＣＴＲ２，ＣＴＲ３，ＣＴＲ４で構成された第１制御トランジスタ集合と、ＮＭＯＳトランジスタＣＲＴ５，ＣＴＲ６，ＣＴＲ７，ＣＴＲ８で構成された第２制御トランジスタ集合と、からなる。第１制御トランジスタ集合ＣＲＴ１，ＣＴＲ２，ＣＴＲ３，ＣＴＲ４は、第１電流ミラーを形成し、第２制御トランジスタ集合ＣＲＴ５，ＣＴＲ６，ＣＴＲ７，ＣＴＲ８は、第２電流ミラーを形成する。また、バイアストランジスタＢＴＲ１，ＢＴＲ３は、前記電流ミラーを駆動するフローティング電流電源を形成する。外部バイアス電圧ＶＢ２は、前記ＣＴＲ３及びＣＴＲ４のゲートに印加され、外部バイアス電圧ＶＢ５は、前記ＣＴＲ５及びＣＴＲ６のゲートに印加される。

また、外部バイアス電圧ＶＢ３，ＶＢ４は、前記ＢＴＲ１及びＢＴＲ３のゲートにそれぞれ印加される。
前記合算回路は、前記差動入力段１１０内にある差動増幅器の出力電流を合算する演算を行うが、これは、前記ドライバ出力段１３０のために駆動電流を供給するためである。特に、第１電流ミラーＣＴＲ１〜ＣＴＲ４は、前記入力対ＤＴＲ２１，ＤＴＲ２２のドレイン電流によって負荷がかかり、第２電流ミラーＣＴＲ５〜ＣＴＲ８は、前記入力対ＤＴＲ１１，ＤＴＲ１２のドレイン電流によって負荷がかかる。

前記電流ミラー回路は、前記出力段１３０に駆動電流を供給するために、前記ノードＮ１’，Ｎ２’の出力電流を検討して、この電流を前記ノードＮ１，Ｎ２に合算する演算を行う。
前記出力段１３０は、制御ノードＮＣ１，ＮＣ２にそれぞれ連結された出力トランジスタＰＵＴＲ，ＰＤＴＲと結合された共通ソース対で形成された、クラスＡＢ出力段で構成される。

前記折り畳みカスコード段１２０は、クラスＡＢ制御を提供するための、補助対トランジスタＢＴＲ２，ＢＲＴ４によって形成されるバイアス制御回路を備える。
前記トランジスタＢＴＲ２，ＢＴＲ４は、出力トランジスタＰＵＴＲ，ＰＤＴＲに平行に駆動電流を供給するための制御ノードＮＣ１，ＮＣ２と平行に連結され、バイアス電圧ＶＢ３，ＶＢ４によってそれぞれバイアスされる。前記クラスＡＢの実行は、出力トランジスタＰＵＴＲ，ＰＤＴＲのゲート間の電圧は、定数で維持することによって行われる（すなわち、ＮＣ１−ＮＣ２＝定数）。前記フローティング電流電源は、クラスＡＢ制御回路だけでなく、合算回路もバイアスさせる。

前記バイアス制御トランジスタＢＴＲ２，ＢＴＲ４は、構造において、前記フローティング電流電源トランジスタＢＴＲ１，ＢＴＲ３と類似しており、これは、供給電源に関係ない静止電流の結果となる。

前記周波数補償回路１４０は、補償キャパシタＣ１，Ｃ２を備え、これらは、当業界に公知されたように、カスコードミラー補償を提供するために、出力ノードＮＯＵＴとカスコード段１２０との間に連結される。第１キャパシタＣ１は、出力ノードＮＯＵＴとノードＮ１との間に連結され、第２キャパシタＣ２は、出力ノードＮＯＵＴとノードＮ２との間に連結される。一般的に、前記補償回路１４０は、演算増幅器がフィードバックで構成される時の安定度を維持し、位相マージンを高めるために、必要な補償を供給するために作動する。

しかし、前記補償キャパシタの追加は、出力ノードＮＯＵＴを駆動するとき、当該キャパシタの充電及び放電に対する時間遅延の結果として、出力信号のスルーイングをもたらす。
さらに詳細には、図１の一般的な増幅器で、出力信号のスルーレートは、補償キャパシタＣ１，Ｃ２の充電及び放電に利用される、電流ＩＳによって主に決定される。前記出力信号のスルーレートは、

と決定され、ここで、Ｖｏは、出力電圧であり、スルーイングに対する利用電流ＩＳは、差動増幅器のバイアス電流であり（ＩＢ１＝ＩＢ２）、Ｃ１＝Ｃ２は、補償キャパシタのキャパシタンスである。

前記増幅器１００の設計時に、前記キャパシタＣ１，Ｃ２は、要求される安定度を得るために、例えば、増幅器利得、動作周波数、負荷インピーダンス、要求される安定化時間に基づいた、公知の技術を利用して最初に選択されることが一般的である。それにより、スルーレートは、前記差動増幅器のバイアス電流ＩＢ１＝ＩＢ２によって決定される。例えば、図１の差動増幅器を具現する一般的なＴＦＴ−ＬＣＤソースドライバ回路では、例として、バイアス電流ＩＢ１＝ＩＢ２が選択されるが、これは、出力電圧Ｖｏｕｔが最大値でスイングする時に必要な最大ドライバ出力セットアップ時間ｔＤを満足させるためである。

図４は、シングルエンディド、非反転、利得値が１である差動増幅器で構成されたとき（すなわち、出力ノードＮＯＵＴが差動増幅器の反転入力ＩＮＮに連結されている）、前記演算増幅器１００の入力及び出力電圧を説明する波形の例である。
理想的には、出力電圧の波形（ＰＤで表示される）は、入力電圧の波形（ＩＮＰで表示される）を追従せねばならない。しかし、前記出力電圧ＰＤの上昇及び下降エッジは、スルーレートによってその傾斜度が決定される、傾いた変移を有する。

図１で、出力信号ＮＰのスルーイングは、ノードＮＯＵＴの出力電圧がＶｏ１からＶｏ２に変わるとき、前記補償キャパシタＣ１，Ｃ２の充電／放電に必要な時間に起因する。このような例で、補償キャパシタＣ１，Ｃ２間の電圧は、

によって変化されねばならず、これは、前記キャパシタＣ１，Ｃ２がＣ＊ΔＶによって充電／放電されることを要求する。出力ノードＮＯＵＴに連結された補償キャパシタＣ１，Ｃ２のノードは、ＰＵＴＲ及びＰＤＴＲを通じて流れる出力電流によって容易に充電／放電されうる。

しかし、カスコードノードＮ１，Ｎ２に連結されている補償キャパシタＣ１，Ｃ２のノードは、最大値がバイアス電流ＩＢ１＝ＩＢ２と同じ小さな電流ＩＳによって充電／放電されるので、これは、実質的にスルーレートを限定する。
スルーレートを改善するために、前記補償キャパシタＣ１，Ｃ２のサイズが減少されるか、または前記差動増幅器のバイアス電流が増加されねばならない。しかし、補償キャパシタＣ１，Ｃ２のサイズを減少することは安定度を低下させ、出力電圧を発振させる結果となり、これは望ましくない。スルーレートを改善するために、前記バイアス電流を増加させうるが、これは、増加したバイアス電流レベルが、電力消耗の増加をもたらして望ましくない。

本発明が解決しようとする技術的課題は、出力信号のスルーレートを改善させうる補償キャパシタ構造を有する差動増幅器を提供することである。

前記課題を達成するための本発明の実施形態による演算増幅器は、第１供給電圧軌道部と、第２供給電圧軌道部と、第１入力端子及び第２入力端子で構成された、差動増幅器の入力段と、第１、第２、第３及び第４ノードを備え、前記差動増幅器の入力段の出力と連結されている折り畳みカスコード段と、前記折り畳みカスコード段の第１及び第２ノードにそれぞれ連結された第１及び第２出力トランジスタを備え、前記演算増幅器の出力ノードに駆動電流を発生させるための出力ドライバ段と、前記折り畳みカスコード段の第３及び第４ノードと前記演算増幅器の出力ノードとに連結された補償回路とを備え、前記出力ノードは、前記差動増幅器の入力段の第２入力端子に連結される。

前記補償回路は、第１及び第２キャパシタと、第１、第２、第３及び第４スイッチとを備え、ここで、前記第１スイッチと前記第１キャパシタとは、前記第１供給電圧軌道と前記出力ノードとの間に直列に連結され、前記第２スイッチと前記第２キャパシタとは、前記第２供給電圧軌道と前記出力ノードとの間に直列に連結され、前記第３スイッチは、前記第１スイッチと第１キャパシタとの間で前記折り畳みカスコード段の第３ノードに連結され、前記第４スイッチは、前記第２スイッチと第２キャパシタとの間で折り畳みカスコード段の第４ノードに連結され、差動増幅器の第１入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、前記制御回路は、第１周期の間には、第１及び第２キャパシタがそれぞれ第１及び第２供給電圧軌道に接続するように第１及び第２スイッチを動作させ、第３及び第４スイッチを非動作させるスイッチ制御信号を発生させ、第１周期に連続する第２周期の間には、第１及び第２スイッチを非動作させ、第１及び第２キャパシタがそれぞれ折り畳みカスコードの第３及び第４ノードに接続するように第３及び第４スイッチを動作させるスイッチ制御信号を発生させることを特徴とする。

前記課題を達成するための本発明の他の実施形態による演算増幅器は、第１差動増幅器入力段と、出力ノードＮＯＵＴを有する第２段と、出力ノードＮＯＵＴと第１差動増幅器入力段の出力ノードＮ１との間に連結される周波数補償回路とを備え、前記周波数補償回路は、第１キャパシタと、第１及び第２スイッチとを備え、ここで、第１スイッチと第１キャパシタとは、供給電圧軌道と出力ノードＮＯＵＴとの間に直列に連結され、第２スイッチは、第１スイッチと第１キャパシタとの間のノードと出力ノードＮ１に連結され、前記補償回路は、前記出力ノードＮＯＵＴ，Ｎ１の間に連結された第２キャパシタと、前記出力ノードＮＯＵＴと前記演算増幅器の出力端子との間に連結された第３スイッチとをさらに備え、前記第１差動増幅器入力段の第１入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、ここで、第１周期の間には、前記第１キャパシタが供給電圧軌道に接続するように前記第１スイッチを動作させ、前記第２及び第３スイッチを非動作させるスイッチ制御信号が発生し、ここで、第１周期に連続する第２周期の間には、前記第１スイッチを非動作させ、前記第１及び第２キャパシタが出力ノードＮＯＵＴと出力ノードＮ１との間に並列に接続し、出力ノードＮＯＵＴが出力負荷を駆動する出力パッドに接続されるように、第２及び第３スイッチを動作させるスイッチ制御信号を発生させることを特徴とする。

前記課題を達成するための本発明の他の実施形態による演算増幅器の出力電圧を発生させるための方法は、前記演算増幅器の非反転入力端子へのデータ信号入力と前記演算増幅器の反転入力端子へのフィードバック信号入力（ここで、フィードバック信号は、前記演算増幅器の出力ノードＮＯＵＴの出力電圧）とを差動的に増幅するステップと、第１補償キャパシタを、出力ドライバセットアップ周期の間に前記補償キャパシタを充電または放電させ、出力ノードＮＯＵＴを、要求される駆動出力電圧で駆動するために、出力電圧軌道と前記演算増幅器の出力ノードＮＯＵＴとの間に接続するステップと、第１補償キャパシタを、駆動出力電圧が出力負荷を駆動するために印加される駆動周期の間に周波数補償を提供するために、利得段の出力ノードＮ１と出力ノードＮＯＵＴとの間に接続するステップと、を含む。

本発明による差動増幅回路は、消費電流と回路面積とを増加させずとも、出力信号のスルーレートを改善させうる。

以下、添付された図面を参照して本発明をさらに詳細に説明する。
図２では、本発明の実施形態による演算増幅器を説明する。
前記演算増幅器２００は、スタティック電力消耗の増加なしにスルーレートを改善するように設計された周波数補償回路２４０で構成されたことを除いては、図１の演算増幅器１００と構造物が類似している。

一般的に、前記演算増幅器２００は、第１供給電圧ＶＤＤ軌道、第２供給電圧ＶＳＳ軌道、非反転入力端子ＩＮＰ及び反転入力端子ＩＮＮからなる差動増幅器の入力段１１０、前記差動増幅器の入力段１１０の出力と連結される折り畳みカスコード段１２０、出力ノードＮＯＵＴを駆動する駆動電流を発生させるクラスＡＢ出力ドライバ段１３０で構成される。前記色々な段１１０，１２０，１３０は、構造及び演算において、図１の演算増幅器と類似しており、したがって、ここで詳細な説明は不要である。

前記周波数補償回路２４０は、スイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２，ＳＷ３と補償キャパシタＣ１１，Ｃ１２，Ｃ２１，Ｃ２２とで構成される。前記補償回路２４０は、折り畳みカスコード段１２０のノードＮ１，Ｎ２と出力ノードＮＯＵＴとに連結されている。

前記出力ノードＮＯＵＴは、前記差動増幅器の入力段１１０の反転入力端子ＩＮＮにフィードバックで連結されている。前記スイッチＳＷ１１及びキャパシタＣ１１は、供給電圧ＶＤＤ軌道と出力ノードＮＯＵＴとの間に直列に連結される。前記スイッチＳＷ１２及びキャパシタＣ１２は、供給電圧ＶＳＳ軌道と出力ノードＮＯＵＴとの間に直列に連結される。

前記スイッチＳＷ２１は、折り畳みカスコード段１２０のノードＮ１と、スイッチＳＷ１１とキャパシタＣ１１との間のノードＮ１１とに連結される。前記スイッチＳＷ２２は、折り畳みカスコード段１２０のノードＮ２と、スイッチＳＷ１２とキャパシタＣ１２との間のノードＮ２２とに連結される。
また、前記キャパシタＣ２１は、折り畳みカスコード段１２０のノードＮ１と、出力ノードＮＯＵＴとの間に連結され、キャパシタＣ２２は、折り畳みカスコード段１２０のノードＮ２と出力ノードＮＯＵＴとの間に連結される。前記スイッチＳＷ３は、出力ノードＮＯＵＴと演算増幅器２００の出力端子（ＰＤ：ｐａｄ）との間に連結される。

図２の実施形態で、前記スイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２，ＳＷ３は、安定した作動及びスルーレートを向上させる方式で、任意の周期に色々な補償キャパシタＣ１１，Ｃ１２，Ｃ２１，Ｃ２２のノード接続を変化させるために、それぞれの制御信号ＣＴＲＬ１，ＣＴＲＬ２によって選別的に動作／非動作される。

核心は、補償回路２４０内の前記補償キャパシタＣ１１，Ｃ２１は、そのキャパシタＣ１１，Ｃ２１がカスコードノードＮ１と出力ノードＮＯＵＴとの間に並列に連結されるとき、全体的に図１の補償回路１４０内の補償キャパシタＣ１のように見える（Ｃ１＝Ｃ１１＋Ｃ１２）。同様に、前記補償キャパシタＣ１２，Ｃ２２は、そのキャパシタＣ１２，Ｃ２２がカスコードノードＮ２と出力ノードＮＯＵＴとの間に並列に連結されるとき、全体的に図１の補償回路１４０内の補償キャパシタＣ２のように見える（Ｃ２＝Ｃ１２＋Ｃ２２）。

しかし、後述するように、それぞれの補償キャパシタ（図１のＣ１、Ｃ２）を二つの別個のキャパシタＣ１１／Ｃ１２，Ｃ１２／Ｃ２２に動的スイッチング制御として対にしてそれぞれ分離することは、回路の安定度及び低電力を消耗しつつ、実質的なスルーレートの改善を提供する。
前記補償回路２４０を有する演算増幅器２００の動作モードの例が、図５及び図６の波形図を参照して説明されるので、ここで、演算増幅器２００は、差動入力段１１０の反転入力端子ＩＮＮと連結された出力ノードＮＯＵＴとを有する利得値段１のバッファで構成されると仮定し、入力信号は、非反転端子ＩＮＰに印加されるものとする。

説明のために、周期Ｐ（Ｐ１及びＰ２からなる）は、ＴＦＴ−ＬＣＤのローラインスキャンタイムを表すと仮定し、ここで、周期Ｐ１ｔ０〜ｔ１は、固定され、既定のソースドライバセットアップ時間を表し、周期Ｐ２は、ソースラインを駆動する周期とする。
前述したように、ＬＣＤは、高解像度を有するように設計されて、前記動作周期が短くならねばならない（例えば、周期Ｐが長くならねばならない）。結果的に、ソースラインを駆動するために必要な最大の固定セットアップタイム周期Ｐ１を制限することが望ましい。

以下、図５及び図６を参照すれば、差動増幅動作は、時間ｔ０から始め、入力信号ＩＮＰは、入力段１１０の非反転端子に印加される。また、時間ｔ０で、制御信号ＣＴＲＬ１は、スイッチＳＷ１１，ＳＷ１２を動作（クローズ）させるために表れ、第２制御信号ＣＴＲＬ２は、スイッチＳＷ２１，ＳＷ２２，ＳＷ３を非動作（オープン）させるために表れない。

したがって、時間ｔ０で、補償キャパシタＣ１１，Ｃ１２は、それぞれカスコードノードＮ１，Ｎ２から分離されて、電源ＶＤＤ及び接地ＶＳＳに連結される。その上、出力ノードＮＯＵＴは、出力パッドＰＤと連結されたキャパシタ負荷から分離される。
時間ｔ０で、前記補償回路２４０は、回路の安定度を維持し、出力電圧の発振を防止する十分な補償を提供しつつも、周期Ｐ１の間にノードＮＯＵＴの出力電圧の急激な転移が可能になるように、動的に構成されている。

特に、周期Ｐ１の間に、前記小さな補償キャパシタＣ１１，Ｃ１２は、電源及び接地電圧ＶＤＤ，ＶＳＳから供給される電流によって急激に充電／放電され、小さな補償キャパシタＣ２１，Ｃ２２は、ノードＮ１，Ｎ２から供給される小さなバイアス電流によって容易に充電／放電される。結果的に、図５に示したように、前記出力電圧ＮＯＵＴは、急激に入力電圧ＩＮＰのレベルに転移され、したがって、改善されたスルーレートを提供する。

また、安定化周期Ｐ１の間に、たとえ小さいとしても、前記補償キャパシタＣ２１，Ｃ２２は、フィードバックの結果として、安定度を維持し、出力ノードＮＯＵＴの出力電圧の発振を防止するための十分な補償を提供する。前記補償は、周期Ｐ１の間に、小さなキャパシタＣ２１，Ｃ２２によって実現されるが、これは、ノードＮＯＵＴが大きい出力キャパシタ負荷から分離され（ＳＷ３オープン）、前記キャパシタＣ２１，Ｃ２２値に比例して（負荷キャパシタンスより小さい）、小さな負荷キャパシタのように作動する有効に小さなキャパシタＣ１１，Ｃ１２によって代替されるためである。

図５及び図６を再び参照すれば、時間ｔ１で、安定化周期Ｐ１が終了すれば、前記制御信号ＣＴＲＬ１は表れず、スイッチＳＷ１１，ＳＷ１２は、非作動（オープン）され、第２制御信号ＣＴＲＬ２が表れてスイッチＳＷ２１，ＳＷ２２，ＳＷ３を作動（クローズ）させる。したがって、時間ｔ１で、出力ノードＮＯＵＴは、出力パッド（ＰＤ）と結合される（負荷と結合）。

しかも、補償キャパシタＣ１１，Ｃ１２は、電源及び接地ＶＤＤ，ＶＳＳからそれぞれ分離され、カスコードノードＮ１，Ｎ２にそれぞれ結合される。このような方式で補償キャパシタＣ１１，Ｃ２１は、ノードＮ１と出力ノードＮＯＵＴとの間に並列に結合される。同様に、補償キャパシタＣ１２，Ｃ２２は、ノードＮ２と出力ノードＮＯＵＴとの間に並列に結合される。
時間ｔ１で、補償回路２４０は、回路の安定度を維持し、出力電圧の発振を防止する十分な補償を提供しつつも、周期Ｐ２の間に安定した出力電圧として出力負荷を有効に駆動するために、動的に構成されている。

特に、時間ｔ１で、ノードＮＯＵＴの出力電圧が出力パッドＰＤに結合されるとき、出力電圧の安定度は、並列連結キャパシタＣ１１／Ｃ２１，Ｃ１２／Ｃ２２によって提供される前記補償によって維持され、フィードバックによって出力パッドＰＤ電圧は、出力ノードＮＯＵＴ電圧に結合される時に発振しない。したがって、周期Ｐ２の間に出力負荷（例、ソースライン）は、負荷線を駆動するための負荷キャパシタンスに比例する十分な補償によって駆動されうる。

図２の実施形態で、向上した安定度は、過度駆動電圧Ｖｇｓ−Ｖｔｈが事実上０ボルト（とても小さい、２０−３０ｍＶ）となるように、弱い反転状態で制御トランジスタＣＴＲ２，ＣＴＲ８を作動することによってさらに具現される。トランジスタＣＴＲ２，ＣＴＲ８の過度駆動電圧を事実上０ボルトに維持することによって、ノードＮ１の電圧は、ほぼＶＤＤに維持され、ノードＮ２の電圧は、ほぼＶＳＳに維持される。このような場合に、ノードＮ１，Ｎ１１がスイッチＳＷ２１の動作によって連結されるとき、そのノード間の重要な小さな電圧差（約０Ｖ）は、駆動周期Ｐ２の開始点で、出力電圧に電圧波を発生させない。

これと同様に、ノードＮ２，Ｎ２２がスイッチＳＷ２２の動作によって連結されるとき、そのノード間の重要な小さな電圧差（約０Ｖ）は、駆動周期Ｐ２の開始点で、出力電圧に電圧波を発生させない。
したがって、前述したように、前記周波数補償回路２４０は、他の周期の間に、補償キャパシタの結線を変える前記スイッチを制御することによって動的に構成され、それにより、十分な安定度を提供しつつも、増加したスルーレートを得られる。

図２の実施形態で、前記スイッチは、例えば、ＰＭＯＳまたはＮＭＯＳトランジスタを利用して具現されうる。前記キャパシタの比率Ｃ２１／Ｃ１１，Ｃ２２／Ｃ１２は、所望のスルーレート及び安定度を提供するために選択されうる。一つの実施形態で、Ｃ１１及びＣ２１は、前記比率がＣ２１／Ｃ１１＝１／４及びＣ２２／Ｃ１２＝１／４になるように選択される。また、前記補償キャパシタＣ１１，Ｃ２１，Ｃ１２，Ｃ２２の値は、Ｃ１１＋Ｃ２１＝Ｃ１及びＣ１２＋Ｃ２２＝Ｃ２となるように選択され、ここで、Ｃ１及びＣ２のキャパシタンス値は、図１を参照して、前述した補償キャパシタＣ１，Ｃ１の値と同じであるか、または類似した方式で選択される。前記演算増幅器２００は、図１の一般的な回路と比較するとき、（Ｃ１＋Ｃ２）／Ｃ２１値が増加したスルーレートを得られる。

図３では、本発明の実施形態による演算増幅器３００を説明する。前記演算増幅器３００は、スタティック電力消耗の増加なしにスルーレートを改善するように設計された周波数補償回路３４０で構成されたことを除いては、図１の演算増幅器１００と構造物が類似している。

一般的に、前記演算増幅器３００は、第１供給電圧ＶＤＤ軌道、第２供給電圧ＶＳＳ軌道、非反転入力端子ＩＮＰ及び反転入力端子ＩＮＮからなる差動増幅器の入力段１１０、前記差動増幅器の入力段１１０の出力と連結される折り畳みカスコード段１２０、出力ノードＮＯＵＴを駆動する駆動電流を発生させるクラスＡＢ出力ドライバ段１３０で構成される。前記色々な段１１０，１２０，１３０は、構造及び演算において、図１の演算増幅器と類似しており、したがって、ここで詳細な説明は不要である。

前記周波数補償回路３４０は、スイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２と補償キャパシタＣ１，Ｃ２とで構成される。前記補償回路３４０は、折り畳みカスコード段１２０のノードＮ１，Ｎ２と出力ノードＮＯＵＴとに連結されている。
前記出力ノードＮＯＵＴは、前記差動増幅器の入力段１１０の反転入力端子ＩＮＮにフィードバックで連結されている。前記スイッチＳＷ１１とキャパシタＣ１とは、供給電圧ＶＤＤ軌道と出力ノードＮＯＵＴとの間に直列に連結される。前記スイッチＳＷ１２とキャパシタＣ２供給電圧ＶＳＳ軌道と出力ノードＮＯＵＴとの間に直列に連結される。

前記スイッチＳＷ２１の折り畳みカスコード段１２０のノードＮ１と、スイッチＳＷ１１とキャパシタＣ１との間のノードＮ１１とに連結される。
前記スイッチＳＷ２２は、折り畳みカスコード段１２０のノードＮ２と、スイッチＳＷ１２とキャパシタＣ２との間のノードＮ２２とに連結される。
図３の実施形態で、前記スイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２は、安定した作動及びスルーレートを向上させる方式で、任意の周期に色々な補償キャパシタＣ１，Ｃ２のノード接続を変化させるために、それぞれの制御信号ＣＴＲＬ１，ＣＴＲＬ２によって、選別的に動作／非動作される。

前記補償回路３４０を有する演算増幅器３００の動作モードの例が、図７の波形図を参照して説明されるので、ここで、演算増幅器３００は、差動入力段１１０の反転入力端子ＩＮＮと連結された出力ノードＮＯＵＴを有する利得値１のバッファで構成されると仮定し、入力信号は、非反転端子ＩＮＰに印加されるものとする。
説明のために、周期Ｐ（Ｐ１及びＰ２からなる）は、ＴＦＴ−ＬＣＤのローラインスキャンタイムを表すものと仮定し、ここで、周期Ｐ１ｔ０〜ｔ１は固定され、既定のソースドライバセットアップ時間を表し、周期Ｐ２は、ソースラインを駆動する周期とする。

図７を参照すれば、差動増幅動作は、時間ｔ０から始め、入力信号ＩＮＰは、入力段１１０の非反転端子に印加される。また、時間ｔ０で、制御信号ＣＴＲＬ１は、スイッチＳＷ１１，ＳＷ１２を動作（クローズ）させるために表れ、第２制御信号ＣＴＲＬ２は、スイッチＳＷ２１，ＳＷ２２を非動作（オープン）させるために表れない。したがって、時間ｔ０で、補償キャパシタＣ１１，Ｃ１２は、それぞれカスコードノードＮ１，Ｎ２から分離されて、電源ＶＤＤと接地ＶＳＳとに連結される。

時間ｔ０で、前記補償回路３４０は、前記キャパシタＣ１，Ｃ２が電源と接地電圧ＶＤＤ，ＶＳＳから供給される電流とによって急激に充電／放電される周期Ｐ１の間に、ノードＮＯＵＴの出力電圧の急激な転移が可能になるように動的に構成されており、それにより、改善されたスルーレートを提供する。周期Ｐ１の間に、出力ノードＮＯＵＴとカスコードノードＮ１，Ｎ２との間に連結されるミラー補償キャパシタンスの不足のために、非安定度が現れることもある。

図７をさらに参照すれば、時間ｔ１で、安定化周期Ｐ１が終了すれば、前記制御信号ＣＴＲＬ１は表れず、スイッチＳＷ１１，ＳＷ１２は、非作動（オープン）され、第２制御信号ＣＴＲＬ２が表れてスイッチＳＷ２１，ＳＷ２２を作動（クローズ）させる。したがって、時間ｔ１で、補償キャパシタＣ１，Ｃ２は、電源と接地ＶＤＤ，ＶＳＳとからそれぞれ分離され、カスコードノードＮ１，Ｎ２にそれぞれ結合される。

したがって、時間ｔ１で、補償回路３４０は、回路の安定度を維持し、出力電圧の発振を防止する十分な補償を提供しつつも、周期Ｐ２の間に安定した出力電圧として出力負荷を有効に駆動するために、動的に構成されている。
たとえ周期Ｐ１の間にミラー補償の不足によって発振が発生することもあるとしても、キャパシタＣ１，Ｃ２がノードＮ１，Ｎ２に接続される周期Ｐ２の開始点で、電圧の発振が急激に緩衝されるように、前記キャパシタＣ１，Ｃ２の値は選択できる。

図３の実施形態内で、前述した図２の実施形態のように、向上した安定度は、過度駆動電圧Ｖｇｓ−Ｖｔｈが事実上０ボルト（とても小さい、２０−３０ｍＶ）となるように、弱い反転状態で制御トランジスタＣＴＲ２，ＣＴＲ８を作動することによってさらに具現される。トランジスタＣＴＲ２，ＣＴＲ８の過度駆動電圧を事実上０ボルトに維持することによって、ノードＮ１の電圧は、ほぼＶＤＤに維持され、ノードＮ２の電圧は、ほぼＶＳＳに維持される。

このような場合に、ノードＮ１，Ｎ１１がスイッチＳＷ２１の動作によって連結されるとき、そのノード間の重要な小さな電圧差（約０Ｖ）は、駆動周期Ｐ２の開始点で、出力電圧に電圧波を発生させない。
これと同様に、ノードＮ２，Ｎ２２がスイッチＳＷ２２の動作によって連結されるとき、そのノード間の重要な小さな電圧差（約０Ｖ）は、駆動周期Ｐ２の開始点で、出力電圧に電圧波を発生させない。

図２及び図３に示した増幅器は、本発明の実施形態の方法によって、周波数補償回路を具現した増幅器回路の単純な例であるということが分かる。本発明の周波数補償回路及び方法は、フィードバックを有する多段階段の色々な形態の増幅器で、安定度を維持するために一般的に適用されうるということは認定される。例として、図８及び図９は、本発明の実施形態による演算増幅器のハイレベルの構造説明である。

特に、図８を参照すれば、演算増幅器４００は、第１及び第２段Ｓ１，Ｓ２を有する２段位相と出力ノードＮＯＵＴとＳ１段の出力ノード（例、カスコードノード）との間に連結される周波数補償回路４４０で構成される。
第１段Ｓ１は、差動入力及び適切な構造物を有する利得段（例、カスコード回路）からなる。第２段は、要求されるクラス演算（例、クラスＡＢ、クラスＡなど）に関する適切な構造物を有する利得段（または、出力段）からなる。出力ノードＮＯＵＴは、入力段Ｓ１の反転入力端子に連結される。

前記周波数補償回路４４０は、補償キャパシタＣ１１，Ｃ１２及びスイッチＳｗ１，ＳＷ２，ＳＷ３からなり、周波数補償を提供し、フィードバックの結果として出力電圧の安定度を維持するために作動する。前記周波数補償回路４４０は、演算及び構造物で、図２の周波数補償回路２４０と類似しており、したがって、ここで詳細な説明は不要である。
図９を参照すれば、演算増幅器５００は、第１及び第２段Ｓ１，Ｓ２を有する２段位相及び出力ノードＮＯＵＴとＳ１段の出力ノード（例、カスコードノード）との間に連結する周波数補償回路５４０で構成される。図８の実施形態のように、第１段Ｓ１は、差動入力及び適切な構造物を有する利得段（例、カスコード回路）で構成される。第２段は、要求されるクラス演算（例、クラスＡＢ、クラスＡなど）に関する適切な構造物を有する利得段（または、出力段）で構成される。

出力ノードＮＯＵＴは、入力段Ｓ１の反転入力端子に連結される。前記周波数補償回路５４０は、補償キャパシタＣ１及びスイッチＳｗ１，ＳＷ２からなり、周波数補償を提供し、フィードバックの結果として出力電圧の安定度を維持するために作動する。前記周波数補償回路５４０は、演算及び構造物で、図３の周波数補償回路３４０と類似しており、したがって、ここで詳細な説明は不要である。

本発明は、図面に示された実施形態を参考として説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。

本発明は、特に、液晶表示装置の出力ドライバ、ＤＡＣ、ＡＤＣ、スイッチドキャパシタフィルタ、アナログフィルタなどに適用可能である。

一般的な演算増幅器を説明する回路図である。本発明の実施形態による演算増幅器を説明する回路図である。本発明の他の実施形態による演算増幅器を説明する回路の図である。図１の演算増幅器がシングルエンディド、非反転、利得値が１である差動増幅器で構成されたとき、その入力及び出力電圧の波形の例を説明する図である。図２の演算増幅器が本発明の実施形態によるシングルエンディド、非反転、利得値が１である差動増幅器で構成されたとき、その入力及び出力電圧の波形の例を説明する図である。図２の演算増幅器が本発明の実施形態によって作動する場合の動作タイミングを説明する図である。図３の演算増幅器が本発明の実施形態によって作動する場合の動作タイミングを説明する図である。本発明の他の実施形態による演算増幅器を説明する回路の図である。本発明の他の実施形態による演算増幅器を説明する回路の図である。

符号の説明

１１０，１２０，１３０…段
２００…演算増幅器
２４０…周波数補償回路

Claims

演算増幅器において、
第１供給電圧軌道部と、
第２供給電圧軌道部と、
第１入力端子及び第２入力端子で形成された、差動増幅器の入力段と、
第１、第２、第３及び第４ノードを備え、前記差動増幅器の入力段の出力と連結されている折り畳みカスコード段と、
前記折り畳みカスコード段の第１及び第２ノードにそれぞれ連結された第１及び第２出力トランジスタを備え、前記演算増幅器の出力ノードに駆動電流を発生させるための出力ドライバ段と、
前記折り畳みカスコード段の第３及び第４ノードと前記演算増幅器の出力ノードとに連結された補償回路と
を備え、
前記出力ノードは、前記差動増幅器の入力段の第２入力端子に連結され、
前記補償回路は、
第１及び第２キャパシタと、
第１、第２、第３及び第４スイッチと
を備え、
ここで、前記第１スイッチと前記第１キャパシタとは、前記第１供給電圧軌道と前記出力ノードとの間に直列に連結され、前記第２スイッチと前記第２キャパシタとは、前記第２供給電圧軌道と前記出力ノードとの間に直列に連結され、前記第３スイッチは、前記第１スイッチと第１キャパシタとの間で前記折り畳みカスコード段の第３ノードに連結され、前記第４スイッチは、前記第２スイッチと第２キャパシタとの間で折り畳みカスコード段の第４ノードに連結され、
差動増幅器の第１入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、
前記制御回路は、
第１周期の間には、第１及び第２キャパシタがそれぞれ第１及び第２供給電圧軌道に接続するように第１及び第２スイッチを動作させ、第３及び第４スイッチを非動作させるスイッチ制御信号を発生させ、
第１周期に連続する第２周期の間には、第１及び第２スイッチを非動作させ、第１及び第２キャパシタがそれぞれ折り畳みカスコードの第３及び第４ノードに接続するように第３及び第４スイッチを動作させるスイッチ制御信号を発生させることを特徴とする演算増幅器。
前記補償回路は、折り畳みカスコード段の第３ノードと前記出力ノードとの間に第３キャパシタを備え、折り畳みカスコード段の第４ノードと前記出力ノードとの間に第４キャパシタをさらに備え、
前記補償回路は、出力ノードと前記演算増幅器の出力端子との間に第５スイッチをさらに備え、
差動増幅器の第１入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、
ここで、第１周期の間には、前記第１及び第２キャパシタがそれぞれ第１及び第２供給電圧軌道に接続するように前記第１及び第２スイッチを動作させ、前記第３、第４及び第５スイッチを非動作させるスイッチ制御信号を発生させ、
ここで、第１周期に連続する第２周期の間には、前記第１及び第２スイッチを非動作させ、前記第１及び第３キャパシタをそれぞれ折り畳みカスコードの第３ノードと出力端子との間に並列に接続させ、前記第２及び第４キャパシタをそれぞれ折り畳みカスコードの第４ノードと出力端子との間に並列に接続させる、前記第３、第４及び第５スイッチを動作させるスイッチ制御信号を発生させることを特徴とすることを特徴とする請求項１に記載の演算増幅器。
演算増幅器において、
第１差動増幅器入力段と、
出力ノードＮＯＵＴを有する第２段と、
出力ノードＮＯＵＴと第１差動増幅器入力段の出力ノードＮ１との間に連結される周波数補償回路と
を備え、
前記周波数補償回路は、
第１キャパシタと、
第１及び第２スイッチと
を備え、
ここで、第１スイッチと第１キャパシタとは、供給電圧軌道と出力ノードＮＯＵＴとの間に直列に連結され、第２スイッチは、第１スイッチと第１キャパシタとの間のノードと出力ノードＮ１に連結され、
前記補償回路は、
前記出力ノードＮＯＵＴ，Ｎ１の間に連結された第２キャパシタと、
前記出力ノードＮＯＵＴと前記演算増幅器の出力端子との間に連結された第３スイッチと
をさらに備え、
前記第１差動増幅器入力段の第１入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、
ここで、第１周期の間には、前記第１キャパシタが供給電圧軌道に接続するように前記第１スイッチを動作させ、前記第２及び第３スイッチを非動作させるスイッチ制御信号が発生し、
ここで、第１周期に連続する第２周期の間には、前記第１スイッチを非動作させ、前記第１及び第２キャパシタが出力ノードＮＯＵＴと出力ノードＮ１との間に並列に接続し、出力ノードＮＯＵＴが出力負荷を駆動する出力パッドに接続されるように、第２及び第３スイッチを動作させるスイッチ制御信号を発生させることを特徴とする演算増幅器。
前記第１差動増幅器入力段の第１入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、
ここで、第１周期の間には、前記第１キャパシタが供給電圧軌道に接続するように前記第１スイッチを動作させ、前記第２スイッチを非動作させるスイッチ制御信号を発生させ、
また、第１周期に連続する第２周期の間には、前記第１スイッチを非動作させ、前記第１キャパシタが出力ノードＮ１に接続するように前記第２スイッチを動作させるスイッチ制御信号を発生させることを特徴とする請求項３に記載の演算増幅器。
前記第１差動増幅器入力段は、差動増幅器とその差動増幅器の出力電流を増幅する折り畳みカスコード利得段を備えることを特徴とする請求項３に記載の演算増幅器。
前記第１キャパシタは、カスコードミラー周波数補償を提供するために、出力ノードＮＯＵＴと出力ノードＮ１との間に連結されることを特徴とする請求項５に記載の演算増幅器。
前記第１差動増幅器入力段及び前記第２段は、正の電力供給軌道電圧と負の電力供給軌道電圧との間の範囲で変化する電圧の演算を提供することを特徴とする請求項３に記載の演算増幅器。
前記第１周期は、既定のソースドライバセットアップ時間であり、前記第２周期は、ＬＣＤパネルのソースラインを駆動するための固定された周期であることを特徴とする請求項４に記載の演算増幅器。
前記第１周期は、既定のソースドライバセットアップ時間であり、前記第２周期は、ＬＣＤパネルのソースラインを駆動するための固定された周期であることを特徴とする請求項３に記載の演算増幅器。
負荷を駆動するための演算増幅器の出力電圧を発生させるための方法において、
前記演算増幅器の非反転入力端子へのデータ信号入力と前記演算増幅器の反転入力端子へのフィードバック信号入力（ここで、フィードバック信号は、前記演算増幅器の出力ノードＮＯＵＴの出力電圧）とを差動的に増幅するステップと、
第１補償キャパシタを、出力ドライバセットアップ周期の間に前記補償キャパシタを充電または放電させ、出力ノードＮＯＵＴを要求される駆動出力電圧として駆動するために、出力電圧軌道と前記演算増幅器の出力ノードＮＯＵＴとの間に接続するステップと、
第１補償キャパシタを、駆動出力電圧が出力負荷を駆動するために印加される駆動周期の間に周波数補償を提供するために、利得段の出力ノードＮ１と出力ノードＮＯＵＴとの間に接続するステップと
を含むことを特徴とする演算増幅器の出力電圧の発生方法。
出力ドライバセットアップ周期の間に、出力ノードＮＯＵＴを出力負荷に連結された出力パッドから分離するステップと、
駆動周期の間に、出力ノードＮＯＵＴを出力パッドと結合するステップと
をさらに含むことを特徴とする請求項１０に記載の演算増幅器の出力電圧の発生方法。
出力ドライバセットアップ周期の間に、出力ノードＮＯＵＴ，Ｎ１の間に連結された第２補償キャパシタを利用して周波数補償を提供するステップと、
駆動周期の間に出力負荷を駆動するとき、周波数補償を提供するために、出力ノードＮＯＵＴ，Ｎ１の間に第１及び第２補償キャパシタを並列に結合するステップと
をさらに含むことを特徴とする請求項１１に記載の演算増幅器の出力電圧の発生方法。
駆動出力電圧を利用して、ＬＣＤパネルのソースラインを駆動するステップをさらに含むことを特徴とする請求項１１に記載の演算増幅器の出力電圧の発生方法。
前記利得段は、折り畳みカスコード回路を備えることを特徴とする請求項１０に記載の演算増幅器の出力電圧の発生方法。
前記第１補償キャパシタは、前記第２補償キャパシタのキャパシタンスよりさらに大きいキャパシタンスを有することを特徴とする請求項１２に記載の演算増幅器の出力電圧の発生方法。