CN107148750A - 差动放大器、接收器和电路 - Google Patents

Abstract

一种差动放大器，具有不受噪声电阻的恶化、波形失真、带宽减小等影响的宽输入范围，当输入负载增加时不经受信号质量劣化，并且不要求单独提供用于产生参考电压的结构。差动放大器设置有差动放大器电路以及放大并输出来自差动放大器电路的差动输出的输出电路。差动放大器电路具有：第一导电型第一差动对，将对应于正相输入信号和反相输入信号的输出电流供应至输出电路；第二导电型第二差动对，将对应于正相输入信号和反相输入信号的输出电流供应至输出电路；检测单元，检测差动对的运行状态；以及替代电流供应电路，当差动对陷入断开状态时，将用于差动对的输出电流的替换流电供应至输出电路。

Description

差动放大器、接收器和电路

技术领域

本技术涉及差动放大器、接收器和电路。

背景技术

传统地，运算放大器通常包括：差动放大电路，作为用于放大并输出输入信号的差动输入级；以及源极接地电路，作为用于提供负载驱动功能并放大该信号的输出级。作为差动放大电路，具有可以输出在比高压侧电源电压和低压侧电源电压低约1V至2V的范围中的输出电压的第一配置，以及可以输出在基本上等于高压侧电源电压与低压侧电源电压之间的电压范围的范围中的输出电压的第二配置。

通常，第一配置包括P沟道MOS晶体管(以下称为PMOS)和N沟道MOS晶体管(以下称为NMOS)中的一个，并且第二配置包括PMOS和NMOS这两者(例如，PMOS的差动对和NMOS的差动对)。此外，差动输出类型对普遍的噪声电阻和输出波形的低失真有利。因此，当电力供应的范围相同时，第二配置的可接受的共用电平的范围变得比第一配置的范围更宽。相反地，当可接受的共用电平的范围相同时，与第一配置相比第二配置可以降低运算放大器的电源电压。

图9是根据第二配置的示例性运算放大器的示图，并且举例说明差动输出类型的第二配置。

运算放大器1根据输入电压Vin和xVin的输入范围具有三个运行区域。第一个是低压侧电源Vss侧上的第一运行区域，其中因为DC电平(共用电平)过低，所以断开NMOS差动对2并且运行PMOS差动对3。第二个是高压侧电源Vdd侧上的第二运行区域，其中因为DC电平(共用电平)过高，所以断开PMOS差动对3并且运行NMOS差动对2。第三个是NMOS差动对2和PMOS差动对3这两者都运行的第三运行区域。

作为第一运行区域和第二运行区域，在包含在差动放大电路中的PMOS差动对3和NMOS差动对2中的一个被断开的输入范围的情况下，负载晶体管在非饱和区域中运行。因此，存在的问题在于跨导明显减小并且运算放大器的增益减少。

例如，在第一运行区域的情况下，用于在NMOS差动对2中流动的电流变成零，并且用于在负载晶体管4p和5p中流动的电流的值变成I，其是传统值的一半。此时，负载晶体管4p和5p的偏压Pbias1是用于使得具有电流值2I的电流流动的电压值。因此，负载晶体管4p和5p的漏电压增加，并且负载晶体管4p和5p在非饱和区域中运行。通过遵循此，负载晶体管6p和7p的运行被改变为在非饱和区域中的运行。因为在非饱和区域中Gm小，所以放大器的增益减少。

另外，例如，在第二运行区域的情况下，用于在PMOS差动对3中流动的电流变成零，并且用于在负载晶体管4n和5n中流动的电流的值变成I，其是传统值的一半。此时，负载晶体管4n和5n的偏压Nbias1是用于使得具有电流值2I的电流流动的电压值。因此，负载晶体管4n和5n的漏电压增加，并且负载晶体管4n和5n在非饱和区域中运行。

通过遵循此，负载晶体管6n和7n的运行被改变为在非饱和区域中的运行。因为在非饱和区域中Gm小，所以放大器的增益减少。

作为解决该问题的技术，例如，存在单端输出配置。这个配置可以减轻增益的减少。

另外，例如，如图10所示，可以考虑通过将电平检测器布置在运算放大器处来检测输入电平并且在断开的输入级中补偿应该是最初流动的DC电流的***。利用这个***，负载晶体管可以继续在饱和区域中运行。

另外，例如，专利文献1指出其中电流补偿镜电路作为用于检测运算放大器的输入电平并添加已经提供的电流的反馈路径的配置。

文献列表

专利文献

专利文献1：日本专利申请特开第2010-206458号

发明内容

本发明待解决的问题

然而，利用单端输出配置，当输入靠近高压侧电源Vdd时，NMOS负载可能在非饱和区域中运行。另外，在单端输出的情况下，存在的问题在于造成噪声电阻劣化、波形失真和较低带宽的效果。

另外，用于通过将电平检测器布置在运算放大器的输入端处来检测输入电平并且在待断开的输入级中补偿应该被最初流动的DC电流的***造成的问题在于通过将电平检测器布置在输入端处增加输入负载并且劣化信号质量。

另外，如在专利文献1中，在其中电流补偿镜电路作为用于检测运算放大器的输入电平并且添加已经提供的电流的反馈通道的配置的情况下，必须额外提供用于产生专用于电流补偿镜电路的参考电压的配置。

本技术已经解决了上述问题。本技术的目的是实现在使宽输入范围作为第二配置的同时可以解决上述问题的宽带差动放大器、接收器和电路。

解决问题的技术方案

本技术的一个方面是差动放大器，该差动放大器包括差动放大电路以及用于放大并输出来自差动放大电路的差动输出的输出电路。差动放大电路包括：第一导电型第一差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；第二导电型第二差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；检测器，检测差动对的运行状态；以及交流电供应单元，将用于已经断开的差动对的输出电流的交流电供应至输出电路。

另外，本技术的另一方面是通过差动放大器放大输出信号的接收器，该差动放大器包括差动放大电路和用于放大并输出差动放大电路的差动输出的输出电路。差动放大电路包括：第一导电型第一差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；第二导电型第二差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；检测器，检测差动对的运行状态；以及交流电供应单元，将用于已经断开的差动对的输出电流的交流电供应至输出电路。

另外，本技术的又一方面是电路，该电路包括差动放大电路以及用于放大并输出来自差动放大电路的差动输出的输出电路。差动放大电路包括：第一导电型第一差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；第二导电型第二差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；检测器，检测差动对的运行状态；以及交流电供应单元，将用于已经断开的差动对的输出电流的交流电供应至输出电路。

应注意，上述差动放大器、接收器和电路包括各个方面，诸如，在结合其他设备和***的状态下的方面以及通过使用其他方法执行的方面。

本发明的技术效果

根据本技术，使宽输入范围作为第二配置的差动放大电路不具有噪声电阻劣化、波形失真和较低带宽的效果。另外，在差动放大电路中，不会造成由于输入负载的增加导致信号质量劣化，并且不必额外提供用于产生参考电压的配置。应注意，本文中描述的效果仅是示例性的并且不局限于此。另外，可能存在其他效果。

附图说明

图1是根据第一实施方式的差动放大器的配置的示图。

图2是根据第一实施方式的差动放大器的变形的示图。

图3是根据第一实施方式的差动放大器的变形的示图。

图4是描述根据第二实施方式的差动放大器的示图。

图5是描述根据第三实施方式的差动放大器的示图。

图6是描述根据第四实施方式的差动放大器的示图。

图7是描述根据第五实施方式的差动放大器的示图。

图8是描述根据第六实施方式的发送和接收***的示图。

图9是根据第二配置的示例性运算放大器的示图。

图10是电平检测器已经布置在运算放大器的输入端的配置的示图。

具体实施方式

下面按以下顺序描述本技术。

(A)第一实施方式：

(B)第二实施方式：

(C)第三实施方式：

(D)第四实施方式：

(E)第五实施方式：

(A)第一实施方式：

图1是根据本实施方式的差动放大器的配置的示图。图1中示出的差动放大器100包括：差动放大电路10；以及输出电路20，用于放大并输出差动放大电路10的差动输出。

差动放大电路10包括：第一放大级11，用于放大输入信号；第二放大级12，用于放大输入信号；以及补偿电路14，检测第一放大级11和第二放大级12的运行状态并且根据需要将交流电供应至输出级13。输出电路20根据从第一放大级11和第二放大级12输出的电流输出电压。

第一放大级11包括：第一导电型第一差动对11a，将根据正相输入信号Vin和反相输入信号xVin的输出电流In1和In2供应至输出电路20；以及电流源11b，设置在NMOS TN1和TN2的源极与电源端Vss之间。在本实施方式中，第一差动对11a包括NMOS TN1和TN2，并且电流源11b包括NMOS TN7。

在第一差动对11a中，正相输入信号Vin被输入至NMOS TN1的栅极，并且反相输入信号xVin被输入至NMOS TN2的栅极。第一差动对11a执行用于从输出电路20吸收根据正相输入信号Vin和反相输入信号xVin的电流的灌类型(sink-type)的操作。

偏压Nbias被施加到包括在电流源11b中的NMOS TN7的栅极，并且偏压Nbias被设置为具有电流值2I的电流在NMOS TN7中流动的电平。因此，当第一差动对11a在饱和区域运行时，具有电流值2I的电流在电流源11b中流动。

第二放大级12包括：第二导电型第二差动对12a，将根据正相输入信号Vin和反相输入信号xVin的输出电流Ip1和Ip2供应至输出电路20；以及电流源12b，设置在PMOS TP1和TP2的源极与电源端Vdd之间。在本实施方式中，第二差动对12a包括PMOS TP1和TP2，并且电流源12b包括PMOS TP7。

在第二差动对12a中，正相输入信号Vin被输入至PMOS TP1的栅极，并且反相输入信号xVin被输入至PMOS TP2的栅极。第二差动对12a执行用于将根据正相输入信号Vin和反相输入信号xVin的电流发送至输出电路20的拉类型(source type)的操作。

偏压Pbias被施加到包含在电流源12b中的PMOS TP7的栅极，并且偏压Pbias被设置为具有电流值2I的电流在PMOS TP7中流动的电平。因此，当第二差动对12a在饱和区域运行时，具有电流值2I的电流在电流源12b中流动。

补偿电路14包括：检测电路14a，作为检测器检测第一差动对11a和第二差动对12a的不饱和运行；以及交流电供应电路14b，产生用于执行断开运行的差动对的输出电流的交流电并且作为交流电供应单元将交流电供应至输出电路20。

交流电供应电路14b包括：电流源ISn1，用于产生用于NMOS TN1的输出电流In1的交流电Imn1；电流源ISn2，用于产生用于NMOS TN2的输出电流In2的交流电Imn2；电流源ISp1，用于产生用于PMOS TP1的输出电流Ip1的交流电Imp1；以及电流源ISp2，用于产生用于PMOS TP2的输出电流Ip2的交流电Imp2。

电流源ISn1连接至第三差动对21与第四差动对22之间的反相输出线L1，并且电流源ISn2连接至第三差动对21与第四差动对22之间的正相输出线L2。电流源ISp1连接至第五差动对23与第六差动对24之间的反相输出线L1，并且电流源ISp2连接至第五差动对23与第六差动对24之间的正相输出线L2。

电流源ISn1和ISn2起到用于从输出电路吸收电流的灌类型的电流源的作用，并且电流源ISp1和ISp2起到用于将电流发送至输出电路的拉类型的电流源的作用。

输出电路20包括按从电源端Vdd的一侧开始的顺序设置在电源端Vdd与电源端Vss之间的第一导电型第三差动对21、第一导电型第四差动对22、第二导电型第五差动对23以及第二导电型第六差动对24。

应注意，在以下描述中，假设通过连接在电源端Vdd与电源端Vss之间形成输出电路20的每个差动对的一个晶体管元件的源极和漏极而形成的线是反相输出线L1，并且通过连接在电源端Vdd与电源端Vss之间形成输出电路20的每个差动对的另一个晶体管元件的源极和漏极而形成的线是正相输出线L2。

第四差动对22与第五差动对23之间的反相输出线L1的电压变成差动放大器100的正相输出信号Vout，并且第四差动对22与第五差动对23之间的正相输出线L2的电压变成差动放大器100的反相输出信号xVout。

包括在第一放大级11的第一差动对11a中的NMOS TN1的漏极连接在反相输出线L1上的第三差动对21与第四差动对22之间，即，PMOS TP5与PMOS TP3之间。包括在第一放大级11的第一差动对11a中的NMOS TN2的漏极连接在正相输出线L2上的第三差动对21与第四差动对22之间，即，PMOS TP6与PMOS TP4之间。

包括在第二放大级12的第二差动对12a中的PMOS TP1的漏极连接在正相输出线L2上的第五差动对23与第六差动对24之间，即，NMOS TN3与NMOS TN5之间。包括在第二放大级12的第二差动对12a中的PMOS TP2的漏极连接在正相输出线L2上的第五差动对23与第六差动对24之间，即，NMOS TN4与NMOS TN6之间。

偏压Pbias1被施加到包括在第三差动对21中的PMOS TP5和TP6的栅极。偏压Pbias1被设置为当PMOS TP5和TP6在饱和区域中运行时使具有电流值2I的电流流动的电平。因此，当第一差动对11a在饱和区域中运行时，第三差动对21也在饱和区域中运行，并且具有电流值2I的电流在PMOS TP5和TP6中的每一个中流动。

偏压Nbias1施加到包括在第六差动对24中的NMOS TN5和TN6的栅极。偏压Nbias1被设置为当NMOS TN5和TN6在饱和区域中运行时使具有电流值2I的电流流动的电平。因此，当第二差动对12a在饱和区域中运行时，第六差动对24也在饱和区域中运行，并且具有电流值2I的电流在NMOS TN5和TN6中的每一个中流动。

偏压Pbias2施加到包括在第四差动对22中的PMOS TP3和TP4的栅极。偏压Pbias2被设置为当PMOS TP3和TP4在饱和区域中运行时具有使电流值I的电流流动的电平。因此，当第三差动对21在饱和区域中运行时，第四差动对22也在饱和区域中运行，并且具有电流值I的电流在PMOS TP3和TP4中的每一个中流动。

偏压Nbias2施加到包括在第五差动对23中的NMOS TN3和TN4的栅极。偏压Nbias2被设置为当NMOS TN3和TN4在饱和区域中运行时具有使电流值I的电流流动的电平。因此，当第六差动对24在饱和区域中运行时，第五差动对23也在饱和区域中运行，并且具有电流值I的电流在NMOS TN3和TN4中的每一个中流动。

利用以上配置，当输入电压Vin和xVin具有使第一差动对11a在饱和区域中运行的电平时，NMOS TN1的输出电流In1和NMOS TN2的输出电流In2具有电流值I。然后，具有电流值2I的电流在包含在第三差动对21中的PMOS TP5和TP6中的每一个中流动，并且具有电流值I的电流在包含在第四差动对22中的PMOS TP3和TP4中的每一个中流动。

另一方面，当输入电压Vin和xVin具有使第一差动对11a在非饱和区域中运行的电平时，因为输出电流In1和In2的电流值在NMOS TN1和TN2断开的情况下是零，所以在包括在第三差动对21中的PMOS TP5和TP6中流动的电流具有电流值I。

此时，因为施加到PMOS TP5和TP6的栅极的偏压Pbias1被设置为具有使电流值2I的电流流动的电平，所以PMOS TP5和TP6的漏电压增加，并且PMOS TP5和TP6在非饱和区域中运行。然后，通过遵循此，包括在第四差动对22中的PMOS TP3和TP4的运行被改变为在非饱和区域中运行。以此方式，用于在非饱和区域中运行的PMOS TP3、TP4、TP5和TP6的跨导小。因此，差动放大器100的增益减少。

另外，当输入电压Vin和xVin具有使第二差动对2a在饱和区域中运行的电平时，具有电流值2I的电流在包括在第六差动对24中的NMOS TN5和TN6中的每一个中流动，并且PMOS TP1的输出电流Ip1和PMOS TP2的输出电流Ip2具有电流值I。另外，具有电流值I的电流在包括在第五差动对23中的NMOS TN3和TN4中的每一个中流动。

另一方面，当输入电压Vin和xVin具有使第二差动对12a在非饱和区域中运行的电平时，因为输出电流Ip1和Ip2的电流值在PMOS TP1和TP2断开的情况下是零，在包括在第六差动对24中的NMOS TN5和TN6中流动的电流具有电流值I。

此时，因为施加到NMOS TN5和TN6的栅极的偏压Nbias1被设置为使具有电流值2I的电流流动的电平，所以NMOS TN5和TN6的漏电压增加，并且NMOS TN5和TN6在非饱和区域中运行。然后，通过遵循此，包括在第五差动对23中的NMOS TN3和TN4的运行被改变为在非饱和区域中运行。以此方式，在非饱和区域中运行的NMOS TN3、TN4、TN5和TN6的跨导小。因此，差动放大器100的增益减少。

在本实施方式中，补偿电路14被设置为防止差动放大器100的增益减少。在补偿电路14中，检测电路14a监控第一差动对11a的源端电压和第二差动对12a的源端电压，以检测第一差动对11a和第二差动对12a的不饱和运行。

当交流电供应电路14b检测第一差动对11a的断开状态时，电流源ISn1产生用于NMOS TN1的输出电流In1的交流电Imn1并且将交流电Imn1供应至输出电路20，并且电流源ISn2产生用于NMOS TN2的输出电流In2的交流电Imn2并且将交流电Imn2供应至输出电路20。交流电Imn1和Imn2的电流值被设置为与用于在饱和区域中运行的NMOS TN1和TN2的电流值相同的电流值I。

另外，当交流电供应电路14b检测第二差动对12a的断开状态时，电流源ISp1产生用于PMOS TP1的输出电流Ip1的交流电Imp1并且将交流电Imp1供应至输出电路20，并且电流源ISp2产生用于PMOS TP2的输出电流Ip2的交流电Imp2并且将交流电Imp2供应至输出电路20。交流电Imp1和Imp2的电流值I被设置为与用于在饱和区域中运行的PMOS TP1和TP2的值相同的值I。

通过设置补偿电路14，可以防止根据本实施方式的差动放大器100的增益减少。

即，即使当在输入电压Vin和xVin具有使第一差动对11a在非饱和区域中运行的电平的情况下NMOS TN1和TN2被断开并且输出电流In1和In2的电流值变成零时，交流电Imn1和Imn2也代替输出电流In1和In2被供应至包括在第三差动对21中的PMOS TP5和TP6，并且在包括在第三差动对21中的PMOS TP5和TP6中流动的电流的电流值被保持为电流值2I。

由于此，保持PMOS TP3、TP4、TP5和TP6在饱和区域中的运行，防止跨导的减少，并且防止差动放大器100的增益的减少。

另外，即使当在输入电压Vin和xVin具有使第二差动对12a在非饱和区域中运行的电平的情况下PMOS TP1和TP2被断开并且输出电流Ip1和Ip2的电流值变成零时，交流电Imp1和Imp2也代替输出电流Ip1和Ip2被供应至包括在第六差动对24中的NMOS TN5和TN6，并且在包括在第六差动对24中的NMOS TN5和TN6中流动的电流的电流值被保持为值2I。

由于此，保持NMOS TN3、TN4、TN5和TN6在饱和区域中的运行，防止跨导的减少，并且防止差动放大器100的增益的减少。

此外，可以将根据本实施方式的差动放大器100改变为图2和图3中示出的方面。

在图2中示出的实例中，补偿电路14的交流电供应电路14b包括用于分别产生第一差动对11a的交流电Imn1和Imn2的电流源ISn1和ISn2。在这种情况下，当第一差动对11a在非饱和区域中运行时，交流电Imn1和Imn2被供应至输出电路20。在输入范围低的情况下，具有这个配置的差动放大器100可以防止运行点处的增益减少。

另一方面，在图3中示出的实例中，补偿电路14的交流电供应电路14b包括分别产生第二差动对12a的交流电Imp1和Imp2的电流源ISp1和ISp2。在这种情况下，当第二差动对12a在非饱和区域中运行时，交流电Imp1和Imp2被供应至输出电路20。在输入范围高的情况下，具有这个配置的差动放大器100可以防止运行点处的增益减少。

(B)第二实施方式：

接下来，接下来，描述通过使用特定电路元件实现根据第一实施方式的差动放大器100的补偿电路14的实例。图4是描述根据本实施方式的差动放大器200的示图。图4中与第一实施方式的组件通用的组件利用相同参考标号表示，并且与第一实施方式的组件通用的组件的详细说明在以下被省略。

本实施方式包括作为检测电路14a的第一检测电路14a1和第二检测电路14a2，第一检测电路14a1检测第一差动对11a的运行状态，第二检测电路14a2检测第二差动对12a的运行状态。第一检测电路14a1包括NMOS TN8，并且第二检测电路14a2包括PMOS TP8。

另外，包括第一电流镜电路14b1作为根据第一检测电路14a1的检测结果将交流电Imn1和Imn2供应至输出电路20的交流电供应电路的配置，并且包括第二电流镜电路14b2作为根据第二检测电路14a2的检测结果将交流电Imp1和Imp2供应至输出电路20的交流电供应电路。

第一电流镜电路14b1包括PMOS TP12和TP13以及NMOS TN9至TN11，并且第二电流镜电路14b2包括NMOS TN12和TN13以及PMOS TP9至TP11。

在NMOS TN8的源极指向节点N1并且漏极指向电源端Vdd的状态下，NMOS TN8将第一差动对11a与电流源11b之间的节点N1连接至作为第二电源端的电源端Vdd。此外，关于包括在第一检测电路14a1中的NMOS TN8，电源端Vdd配置第二电源端，并且电源端Vss配置第一电源端。偏压Nbias被施加到NMOS TN8的栅极。偏压Nbias被设置为使具有电流值2I的电流在包括在电流源11b中的NMOS TN7中流动的电平。因此，当第一差动对11a断开时，电流在串联的NMOS TN8和TN7中流动。当NMOS TN8和TN7通过相同处理形成为相同大小时，具有电流值I的电流在NMOS TN8中流动。

在NMOS TN8中流动的具有电流值I的电流通过使用第一电流镜电路14b1以具有电流值I的电流被复制到NMOS TN10和TN11。NMOS TN10将电源端Vss与反相输出线L1上的第三差动对21与第四差动对22之间的一部分连接，并且NMOS TN11将电源端Vss与正相输出线L2上的第三差动对21与第四差动对22之间的一部分连接。因此，被供应至输出电路20的交流电Imn1和Imn2中的每一个具有电流值I。

PMOS TP8将第二差动对12a与电流源12b之间的节点N2连接至电源端Vss。PMOSTP8在PMOS TP8的源极指向节点N2并且漏极指向电源端Vss的状态下连接。此外，关于包括在第二检测电路14a2中的PMOS TP8，电源端Vss配置第二电源端，并且电源端Vdd配置第一电源端。偏压Pbias被施加到PMOS TP8的栅极。偏压Pbias被设置为具有电流值2I的电流在包括在电流源12b中的PMOS TP7中流动的电平。因此，当第二差动对12a断开时，电流在串联的PMOS TP8和TP7中流动。当PMOS TP8和TP7通过相同处理形成为相同大小时，具有电流值I的电流在PMOS TP8和TP7中流动。

在PMOS TP8中流动的具有电流值I的电流通过使用第二电流镜电路14b2以具有电流值I的电流被复制到PMOS TP10和TP11。PMOS TP10将电源端Vdd连接至反相输出线L1上的第三差动对21与第四差动对22之间的一部分，并且PMOS TP11将电源端Vdd连接至正相输出线L2上的第三差动对21与第四差动对22之间的一部分。因此，被供应至输出电路20的交流电Imp1和Imp2中的每一个具有电流值I。

以此方式，利用根据本实施方式的差动放大器200，补偿电路14可以通过使用晶体管元件特别实现。

(C)第三实施方式：

接下来，描述其中用于形成根据第二实施方式的差动放大器200的输出晶体管的负载晶体管通过电阻元件实现的实例。图5是描述根据本实施方式的差动放大器300的示图。图5中与第二实施方式的组件通用的组件利用相同参考标号表示，并且与第二实施方式的组件通用的组件的详细说明在以下被省略。

在图5中示出的实例中，电阻器Rp5和Rp6分别设置在包括在第三差动对21中的PMOS TP5和TP6的位置处，并且电阻器Rn5和Rn6分别代替并设置在包括在第六差动对24中的NMOS TN5和TN6的位置处。通常，用于使用晶体管负载的放大器的带宽低，并且必须消耗大电流来增加速度。因此，这使得电力消耗增加并且电路面积增加。然而，如在本实施方式中，可以通过使用电阻负载而不是晶体管负载来增加速度。另外，可以通过使用电阻元件减轻波形失真的效果。

(D)第四实施方式：

接下来，描述其中具有反馈电阻器的逆变器在根据第三实施方式的差动放大器300的后级串联连接的实例。图6是描述根据本实施方式的差动放大器400的示图。图6中与第三实施方式的组件通用的组件利用相同参考标号表示，并且与第三实施方式的组件通用的组件的详细说明在以下被省略。

在图6中示出的实例中，设置输出电路20的正相输出信号Vout被输入至的逆变电路Inv1以及输出电路20的反相输出信号xVout被输入至的逆变电路Inv2。因此，差动放大器400的正相输出信号是从逆变电路Inv1输出的正相输出信号Vout’，并且差动放大器400的反相输出信号是从逆变电路Inv1输出的反相输出信号xVout’。

逆变电路Inv1具有包括NMOS TN14和PMOS TP14的CMOS逆变电路的配置，并且输入侧通过电阻器R5连接至输出侧以施加负反馈。逆变电路Inv2具有包括NMOS TN15和PMOSTP15的CMOS逆变电路的配置，并且输入侧通过电阻器R6连接至输出侧以施加负反馈。

在根据本实施方式的差动放大器400中，即使在包括NMOS的第一差动对11a和包括PMOS的第二差动对12a中的一个断开的输入范围中，类DC拉电流和灌电流也几乎保持不变。因此，即使当逆变电路Inv1和Inv2在输出电路20的后级连接时，也不会出现逆变电路的输出被固定至低电平或者高电平的问题，并且可以增加差动放大器400的速度。

(E)第五实施方式：

接下来，描述通过使用特定电路元件实现根据第一实施方式的差动放大器100的补偿电路14的实例。图7是描述根据本实施方式的差动放大器500的示图。图7中与第一实施方式的组件通用的组件利用相同参考标号表示，并且与第一实施方式的组件通用的组件的详细说明在以下被省略。

在图7中示出的实例中，检测电路14a和交流电供应电路14b通过使用单一元件实现它们而共用。包括第一补偿电路514a和第二补偿电路514b。第一补偿电路514a起到用于检测第一差动对11a的运行状态的第一检测电路14a1的作用以及起到根据第一检测电路14a1的检测结果将交流电供应至输出电路20的交流电供应电路14b1的作用，并且第二补偿电路514b起到用于检测第二差动对12a的运行状态的第二检测电路14a2的作用以及起到根据第二检测电路14a2的检测结果将交流电供应至输出电路20的交流电供应电路14b2的作用。

第一补偿电路514a包括NMOS TN8a和NMOS TN8b，NMOS TN8a的漏极和源极分别并联连接至NMOS TN1的漏极和源极，NMOS TN8b的漏极和源极分别并联连接至NMOS TN2的漏极和源极。即，NMOS TN8a的漏极连接在反相输出线L1上的第三差动对21与第四差动对22之间，并且NMOS TN8b的漏极连接在正相输出线L2上的第三差动对21与第四差动对22之间。

第二补偿电路514b包括PMOS TP8a和PMOS TP8b，PMOS TP8a的漏极和源极分别并联连接至PMOS TP1的漏极和源极，PMOS TP8b的漏极和源极分别并联连接至PMOS TP2的漏极和源极。即，PMOS TP8a的漏极连接在反相输出线L1上的第五差动对23与第六差动对24之间，并且PMOS TP8b的漏极连接在正相输出线L2上的第五差动对23与第六差动对24之间。

偏压Nbias3被施加到NMOS TN8a和TN8b的栅极，并且偏压Pbias3被施加到PMOSTP8a和TP8b的栅极。当NMOS TN8a和TN8b在饱和状态下运行时，偏压Nbias3被设置为使具有电流值I的电流在NMOS TN8a和TN8b中的每一个中流动的电平。因此，当第一差动对11a断开时，具有电流值I的电流在NMOS TN8a和TN8b中的每一个中流动。类似地，当PMOS TP8a和TP8b在饱和状态下运行时，偏压Pbias3被设置为使具有电流值I的电流在PMOS TP8a和TP8b中的每一个中流动的电平。因此，当第二差动对12a断开时，具有电流值I的电流在PMOSTP8a和TP8b中的每一个中流动。

偏压Nbias3可等于包括在电流源11b中的NMOS TN7的偏压Nbias，并且已经单独产生的电压可用作偏压Nbias3。另外，偏压Pbias3可等于包括在电流源12b中的PMOS TP7的偏压Pbias，并且已经单独产生的电压可用作偏压Pbias3。当偏压Nbias共同使用时，NMOSTN8a和TN8b以及PMOS TP8a和TP8b的晶体管大小增加至足以减少导通电阻。

以此方式，利用根据本实施方式的差动放大器500，补偿电路14可以通过使用少量晶体管元件实现。

(F)第六实施方式：

接下来，描述包括根据实施方式的差动放大器中的任一个的接收器的示例性配置。图8是描述根据本实施方式的发送和接收***600的示图。

发送和接收***600包括经由差动连接线C相互连接的发送器610和接收器620。发送器610形成为符合预定的电力电压规格，并且从输出端611输出的输出信号在预定的电力电压范围内。类似地，接收器620形成为符合预定的电力电压规格，并且接收器620可以适当地接收在预定的电力电压范围内产生的从输入端621输入的输入信号。

接收器620包括差动放大器622、跨导运算放大器(OTA)623和数字信号处理器624。差动放大器622将从输入端621输入的具有小振幅的差动信号放大至CMOS电平(电源至接地电平)。OTA 623具有用于稳定通过差动放大器622放大并输出的输入信号的缓冲作用。数字信号处理器624用作用于通过使用输入信号执行各种信号处理的信号处理块。

差动放大器622是由根据实施方式的差动放大器中的任一个形成。差动放大器622具有宽动态范围并且可以高速运行。即，宽电力电压范围中的输入信号可以输入至接收器620。因此，从多个类DC接口标准发送器610输出的输出信号可以通过同一接收器620接收，并且可以实现具有多用途接收功能的接收器620。

应注意，在上述实施方式中，已经描述了作为补偿电路14的配置的实例，其检测包括NMOS的第一放大级11和包括PMOS的第二放大级12这两者的运行状态并且将交流电供应至第一放大级11和第二放大级12这两者。然而，很明显在所有其他实施方式中可以采用用于检测如第一实施方式中的图2和图3所示的包括NMOS的第一放大级11和包括PMOS的第二放大级12中的一个的运行状态并且将交流电供应至第一放大级11和第二放大级12中的一个的配置。

另外，在上述实施方式中，通过将偏压施加到每个晶体管元件的栅极而流动的电流的电流值不必局限于值2I和I。优选的是，使用通过接收电流的供应而运行的晶体管元件可以在饱和区域中运行的电平的电流，并且可以不同地改变施加到每个晶体管元件的栅极的偏压的值。

另外，被技术不局限于上述实施方式并且包括其中在实施方式中公开的组件未相互替换或者组件的组合被改变的配置以及其中在相关技术和实施方式中公开的组件相互替换或者组件的组合被改变的配置。另外，本技术的技术范围不局限于该实施方式并且包括权利要求和等效物中描述的问题。

应注意，本技术可以具有以下配置。

(1)一种差动放大器，包括：

差动放大电路；以及

输出电路，被配置为放大并输出来自差动放大电路的差动输出，其中

差动放大电路包括：第一导电型第一差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；第二导电型第二差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；检测器，检测差动对的运行状态；以及交流电供应单元，将用于已经断开的差动对的输出电流的交流电供应至输出电路。

(2)根据项(1)所述的差动放大器，其中

包括在输出电路中的负载晶体管被替换为电阻元件。

(3)根据项(1)或者(2)所述的差动放大器，其中

具有反馈电阻器的逆变电路在输出电路的后级串联连接。

(4)根据项(1)至(3)中任一项所述的差动放大器，其中

包括在差动对中的晶体管元件的源极经由包含晶体管元件的电流源连接至第一电源端，检测器包括具有与包括在待检测的差动对中的晶体管元件相同的导电类型的晶体管元件，检测器的晶体管元件在晶体管元件的源极指向待检测的差动对的源极和电流源之间的节点的状态下，连接在该节点与第二电源端之间，并且交流电供应单元将通过使用电流镜电路复制在检测器的晶体管元件中流动的电流而获得的电流供应至输出电路作为交流电。

(5)根据项(1)至(3)中的任一项所述的差动放大器，其中

检测器和交流电供应单元包括并联连接至包含在差动对中的相应晶体管元件的晶体管元件，以及

晶体管元件是具有与包括在待检测的差动对中的晶体管元件相同的导电类型的晶体管元件，并且偏压被施加至晶体管元件的栅极。

(6)一种通过差动放大器放大输入信号的接收器，所述差动放大器包括差动放大电路和用于放大并输出来自差动放大电路的差动输出的输出电路，其中

差动放大电路包括：第一导电型第一差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；第二导电型第二差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；检测器，检测差动对的运行状态；以及交流电供应单元，将用于已经断开的差动对的输出电流的交流电供应至输出电路。

(7)一种电路，包括：

差动放大电路；以及

输出电路，被配置为放大并输出来自差动放大电路的差动输出，其中

差动放大电路包括：第一导电型第一差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；第二导电型第二差动对，将根据正相输入信号和反相输入信号的输出电流供应至输出电路；检测器，检测差动对的运行状态；以及交流电供应单元，将用于已经断开的差动对的输出电流的交流电供应至输出电路。

符号说明

10差动放大电路 11第一放大级 11a第一差动对 11b电流源

12第二放大级 12a第二差动对 12b电流源 13输出级

14补偿电路 14a检测电路 14b交流电供应电路

14a1第一检测电路 14a2第二检测电路 14b1第一电流镜电路

14b2 第二电流镜电路 20输出电路 21第三差动对

22第四差动对 23第五差动对 24第六差动对

100至500差动放大器 514a第一补偿电路

514b第二补偿电路 600发送和接收***

610发送器 611输出端 620接收器 621输入端

622差动放大器 623 OTA 624数字信号处理器

ISn1电流源 ISn2电流源 ISp1电流源 ISp2电流源

Inv1逆变电路 Inv2逆变电路 R5电阻器 R6电阻器

Rn5电阻器 Rn6电阻器 Rp5电阻器 Rp6电阻器。

Claims (7)

1.一种差动放大器，包括：

差动放大电路；以及

输出电路，被配置为放大并输出来自所述差动放大电路的差动输出，其中

所述差动放大电路包括：第一导电型第一差动对，将根据正相输入信号和反相输入信号的输出电流供应至所述输出电路；第二导电型第二差动对，将根据正相输入信号和反相输入信号的输出电流供应至所述输出电路；检测器，检测差动对的运行状态；以及交流电供应单元，将用于已经断开的差动对的所述输出电流的交流电供应至所述输出电路。

2.根据权利要求1所述的差动放大器，其中

包括在所述输出电路中的负载晶体管被替换为电阻元件。

3.根据权利要求1所述的差动放大器，其中

具有反馈电阻器的逆变电路在所述输出电路的后级串联连接。

4.根据权利要求1所述的差动放大器，其中

包括在所述差动对中的晶体管元件的源极经由包含晶体管元件的电流源连接至第一电源端，

所述检测器包括具有与包括在待检测的差动对中的晶体管元件相同的导电类型的晶体管元件，所述检测器的晶体管元件在所述晶体管元件的源极指向所述待检测的差动对的所述源极和电流源之间的节点的状态下连接在所述节点与第二电源端之间，并且

所述交流电供应单元将通过使用电流镜电路复制在所述检测器的所述晶体管元件中流动的电流而获得的电流供应至所述输出电路作为交流电。

5.根据权利要求1所述的差动放大器，其中

所述检测器和所述交流电供应单元包括并联连接至包含在所述差动对中的相应晶体管元件的晶体管元件，以及

所述晶体管元件是具有与包括在待检测的差动对中的晶体管元件相同的导电类型的晶体管元件，并且偏压被施加到所述晶体管元件的栅极。

6.一种通过差动放大器放大输入信号的接收器，所述差动放大器包括差动放大电路和用于放大并输出来自所述差动放大电路的差动输出的输出电路，其中

所述差动放大电路包括：第一导电型第一差动对，将根据正相输入信号和反相输入信号的输出电流供应至所述输出电路；第二导电型第二差动对，将根据正相输入信号和反相输入信号的输出电流供应至所述输出电路；检测器，检测差动对的运行状态；以及交流电供应单元，将用于已经断开的差动对的所述输出电流的交流电供应至所述输出电路。

7.一种电路，包括：

差动放大电路；以及

输出电路，被配置为放大并输出来自所述差动放大电路的差动输出，其中

所述差动放大电路包括：第一导电型第一差动对，将根据正相输入信号和反相输入信号的输出电流供应至所述输出电路；第二导电型第二差动对，将根据正相输入信号和反相输入信号的输出电流供应至所述输出电路；检测器，检测差动对的运行状态；以及交流电供应单元，将用于已经断开的差动对的所述输出电流的交流电供应至所述输出电路。