KR100758587B1 - 고회전율 차동 증폭회로 - Google Patents

고회전율 차동 증폭회로 Download PDF

Info

Publication number
KR100758587B1
KR100758587B1 KR1020000054288A KR20000054288A KR100758587B1 KR 100758587 B1 KR100758587 B1 KR 100758587B1 KR 1020000054288 A KR1020000054288 A KR 1020000054288A KR 20000054288 A KR20000054288 A KR 20000054288A KR 100758587 B1 KR100758587 B1 KR 100758587B1
Authority
KR
South Korea
Prior art keywords
type
transistor
output
current source
inverting input
Prior art date
Application number
KR1020000054288A
Other languages
English (en)
Other versions
KR20010030408A (ko
Inventor
도이야스유키
오오모리테츠로
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010030408A publication Critical patent/KR20010030408A/ko
Application granted granted Critical
Publication of KR100758587B1 publication Critical patent/KR100758587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45431—Indexing scheme relating to differential amplifiers the CMCL output control signal being a current signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45448—Indexing scheme relating to differential amplifiers the common source circuit [CSC] comprising an addition circuit made by mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45451—Indexing scheme relating to differential amplifiers the CSC comprising an addition circuit made by added current sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 소비전류를 소멸시킬 수 있고 또한 안정성을 보유하는 고회전율의 차동 증폭회로를 제공하는 것을 목적으로 한다.
P형 MOS 출력트랜지스터(M15)의 게이트 전압을 게이트에 입력한 트랜지스터(M18)와 정전류원 트랜지스터(M17)을 직렬로 접속한 구성의 전류원 회로를 P형 MOS 차동입력부(1)의 정전류원 트랜지스터(M1)에 병렬로 접속한 P형 MOS 부전류원(6)과, N형 MOS 출력트랜지스터(M16)의 게이트 전압을 게이트에 입력한 트랜지스터(M19)와 정전류원 트랜지스터(M20)를 직렬로 접속한 구성의 전류원 회로를 N형 MOS 차동입력부(2)의 정전류원 트랜지스터(M6)에 병렬로 접속한 N형 MOS 부전류원(7)을 조합시켜, 고회전율이 필요한 때에 차동입력부의 전류를 증가시키도록 출력트랜지스터의 게이트 전압을 게이트에 입력한 트랜지스터와 정전류원 트랜지스터를 직렬로 접속한 구성의 전류원 회로를 차동회로의 부전류원으로서 사용하여 정상 전류를 저전류화한다.

Description

고회전율 차동 증폭회로{High slew rate differential amplifier circuit}
도 1은 본 발명 제1실시형태의 차동 증폭회로의 회로도,
도 2는 본 발명 제2실시형태의 차동 증폭회로의 회로도,
도 3은 종래의 차동 증폭회로의 회로도,
도 4는 본 발명 제3실시형태의 차동 증폭회로의 회로도,
도 5는 본 발명 제4실시형태의 차동 증폭회로의 회로도,
도 6은 일반적인 액정표시장치의 구성도이다.
본 발명은 차동 증폭회로 중에서도 특히 액정표시장치의 드라이버에 사용되는 고회전율 차동 증폭회로에 관한 것이다.
종래, 레일 투 레일(Rail-to-rail) 차동 증폭회로는 도 3에 나타낸 바와 같이 구성되어 있다. 트랜지스터(M1, M2, M3)로 구성되는 P형 MOS 차동입력부(1)와, 트랜지스터(M4, M5, M6)로 구성되는 N형 MOS 차동입력부(2)와, 트랜지스터(M7, M8, M9, M10)로 구성되는 커런트미러회로(3)와, 트랜지스터(M11, M12, M13, M14)로 구성되는 커런트미러회로(4)와, 트랜지스터(M15, M16)로 구성되는 푸시풀(push-pull) 출력단(5)을 주요부로 하고, Vdd는 플러스측 전원전압, Vss는 마이너스측 전원전압이다.
비반전 입력(+)은 트랜지스터(M3, M5)의 게이트(gate)에 접속되고, 반전 입력(-)은 트랜지스터(M2, M4)의 게이트에 접속되어 있다. 트랜지스터(M2, M3)에서의 P형 MOS 차동입력부(1)의 출력은 커런트미러회로(4)에 입력되고, 트랜지스터(M4, M5)에서의 N형 MOS 차동입력부(2)의 출력은 커런트미러회로(3)에 입력되고 있다. 커런트미러회로(3)와 커런트미러회로(4)는 저항기(R1, R2)로 접속되어 있고, 푸시풀 출력단(5)의 트랜지스터(M15)의 게이트는 트랜지스터(M10)와 저항기(R2)의 한쪽 끝과의 접속점에 접속되고, 푸시풀 출력단(5)의 트랜지스터(M16)의 게이트는 트랜지스터(M12)와 저항기(R2)의 다른쪽 끝과의 접속점에 접속되어 있다. 또, 저항기(R1, R2)는 MOS 트랜지스터 등으로도 구성할 수 있다.
C1과 C2는 위상보상용량, Vb1∼Vb4는 각각의 트랜지스터가 적절히 동작하도록 설정된 바이어스 전압이다. 여기서는 푸시풀 출력단(5)의 출력과 마이너스측 전원전압(Vss)의 사이에 외부부하(CL)가 접속되어 있다.
P형 MOS 차동입력부(1)의 정전류원이 되는 트랜지스터(M1)에 흐르는 전류를 (Ⅰm1)로 하고, N형 MOS 차동입력부(2)의 정전류원이 되는 트랜지스터(M6)에 흐르는 전류를 (Ⅰm6)로 한다. 비반전 입력전압(Vin+)과 반전 입력전압(Vin-)이 같은 상태, 즉 정상상태에서는 P형 MOS 차동입력부(1)의 트랜지스터(M2, M3)에 흐르는 전류는 모두 (Ⅰm1)·(1/2)이고, N형 MOS 차동입력부(2)의 트랜지스터(M4, M5)에 흐르는 전류는 모두 (Ⅰm6)·(1/2)이다.
정상상태에서 비반전 입력전압(Vin+)이 반전 입력전압(Vin-)보다 높은 전압의 상태로 변화할 때에는 P형 MOS 입력측에서는 정전류(Ⅰm1)의 대부분이 트랜지스터(M2)로 흘러 트랜지스터(M13)로 흐르는 전류가 증가하기 때문에 커런트미러회로(4)에 의해 트랜지스터(M12, M14)에 흐르는 전류도 증가하고, 출력트랜지스터(M16)의 게이트 전압이 낮아져서 출력트랜지스터(M16)에 흐르는 전류가 감소하여 외부부하(CL)의 도입전류가 감소하고, 출력트랜지스터(M15)의 게이트 전압도 낮아지기 때문에 M15에 흐르는 전류가 증가하여 외부부하(CL)를 충전한다. 이 때 N형 MOS 입력측에서는 정전류(Ⅰm6)의 대부분이 트랜지스터(M5)로 흘러 트랜지스터(M10)로 흐르는 전류가 감소하여 출력트랜지스터(M15)의 게이트 전압이 낮아지기 때문에 M15에 흐르는 전류가 증가하여 외부부하(CL)를 충전하고 출력전압(Vou)이 상승한다.
정상상태에서 (Vin+)이 (Vin-)보다 낮은 전압의 상태로 변화할 때에는 P형 MOS 입력측에서는 정전류(Ⅰm1) 의 대부분이 트랜지스터(M3)로 흐르고 트랜지스터(M12)로 흐르는 전류가 감소하기 때문에, 출력트랜지스터(M16)의 게이트 전압이 높아져서 M16에 흐르는 전류가 증가하고 외부부하(CL)의 도입전류가 증가한다.
이 때, N형 MOS 입력측에서는 정전류(Ⅰm6)의 대부분이 트랜지스터(M4)로 흐르고, 트랜지스터(M7)로 흐르는 전류가 증가하기 때문에 커런트미러회로(3)에 의해 트랜지스터(M8, M10)로 흐르는 전류도 증가하고, 출력트랜지스터(M15)의 게이트 전압이 높아지기 때문에 출력트랜지스터(M15)에 흐르는 전류가 감소하여 외부부하(CL)에 대한 충전속도가 감소하고, 출력트랜지스터(M16)의 게이트 전압도 상승하기 때문에 출력트랜지스터(M16)에 흐르는 전류가 증가하여 외부부하(CL)의 도입전류가 증가하고 출력전압(Vout)이 하강한다.
근래, TV나 퍼스널컴퓨터용 디스플레이 등에 사용되는 액정표시장치의 대화면화, 고정밀/세밀화가 진행되고 있다. 그것에 따라서 소스드라이버로는 보다 큰 부하를 보다 고속으로 구동하는 능력이 필요하게 되었다.
도 6에 액정표시장치의 개략을 나타낸다.
여기서 액정패널(10)은 각 주사선(11)과 각 데이터선(12)의 교차점에 화소(13)가 배치된 액티브매트릭스 액정패널과, 이 액정패널을 구동하는 구동장치로 구성되고, 상기 구동장치(14)는 컨트롤러(15)에 의해서 제어되는 각 소스드라이버(16)와 각 게이트드라이버(17)로 구성되어 있다.
소스드라이버(16)는 컨트롤러(15)로부터의 신호를 받아서 화소(13)를 구동하고, 게이트드라이버(17)는 TFT(박막 트랜지스터)(18)의 게이트를 스위칭한다.
예를 들면, XGA(1024×768)의 액정패널의 경우에는 1024×3(R, G, B)=3072개의 출력이 필요하므로, 출력수 384개의 소스드라이버에서는 3072/384=8칩의 소스드라이버가 사용되고 있다.
그리고 출력수 384개의 소스드라이버 1칩에는 384개의 차동 증폭회로가 탑재되어 있다.
UXGA(1600×1200)이나 QXGA(2048×1536) 등과 같이, 보다 고정밀하고 세밀한 액정패널에 대응하기 위하여 출력수 480개나 516개라고 하는 소스드라이버가 요망 되고, 이 경우에는 소스드라이버(16)의 1칩에 480개나 516개의 차동 증폭회로가 탑재된다.
액정패널(10)의 대화면화, 고정밀/세밀화에 의해 소스드라이버(16)는 소비전력을 억제한 채로 보다 큰 부하를 고속으로 구동하는 능력이 필요하게 되었다. 이를 위해서는 소스드라이버(16)에 탑재되는 차동 증폭회로로서는 소비전류를 억제하고 큰 회전율(slew rate)이 필요하게 된다.
또한, 소스드라이버(16)에는 전술한 바와 같이 다수의 차동 증폭회로가 탑재되기 때문에, 칩 면적을 증대하지 않도록 가능한 한 회로면적이 작은 간단한 회로의 추가로 회전율을 향상하는 것이 필요하다.
소스드라이버는 큰 다이내믹레인지(dynamic range)가 필요하기 때문에 종래 기술의 차동 증폭회로와 같은 레일 투 레일의 증폭기가 사용되는 경우가 많다. 이와 같은 차동 증폭회로에 있어서 외부부하를 구동할 때의 회전율은 차동입력부의 전류치에 비례하고, 위상보상용량의 용량치에 역비례한다. 이 때의 회로면적을 증대시키지 않도록 회전율 향상 회로의 추가를 행하지 않고 회전율을 향상하는데는, 차동입력부의 정전류원 트랜지스터(M1, M6)의 전류(Ⅰm1, Ⅰm6)를 증가시키던지, 위상보상용량(C1, C2)을 작게 하는 수단이 있다.
그러나, 차동입력부의 전류를 증가시키면 정상전류가 증가하기 때문에 소비전류가 증대하고, 위상보상용량을 작게 하면 안정성이 손실되는 문제가 있다.
본 발명은 소비전류를 증대시키지 않고 또한 안정성을 유지할 수 있으며, 회 로면적의 증대를 억제한 고회전율의 차동 증폭회로를 제공하는 것을 목적으로 한다.
본 발명의 청구항 1기재의 고회전율 차동 증폭회로는 같은 비반전 입력단자와 반전 입력단자를 입력에 접속한 P형 차동입력부와 N형 차동입력부를 설치하고,
상기 P형 차동입력부의 출력으로 구동되는 N형 커런트미러회로를 설치하고,
상기 N형 차동입력부의 출력으로 구동되는 P형 커런트미러회로를 설치하고,
상기 P형 커런트미러회로의 출력으로 구동되는 P형 출력트랜지스터와 상기 N형 커런트미러회로의 출력으로 구동되는 N형 출력트랜지스터를 갖는 푸시풀 출력단을 설치하고,
게이트에 입력되는 바이어스 전압에 따른 일정전류를 출력하는 P형 정전류원 트랜지스터와, 상기 푸시풀 출력단의 상기 P형 출력트랜지스터와 공통의 게이트 전압이 게이트에 입력된 P형 트랜지스터를 직렬로 접속한 P형 부전류원을 설치하고,
상기 P형 부전류원을 상기 P형 차동입력부의 P형 정전류원 트랜지스터에 병렬로 접속하여, 상기 비반전 입력단자로부터 입력되는 비반전 입력전압과 상기 반전 입력단자로부터 입력되는 반전입력전압이 같은 정상상태로부터 상기 비반전 입력전압 측이 상기 반전 입력전압보다 높은 상태로 변화한 후에, 상기 공통의 게이트전압의 아날로그적인 변화에 따라 상기 푸시풀 출력단의 P형 출력트랜지스터가 온하고 있는 사이, 동시에 온하고 있는 상기 P형 부전류원의 P형 트랜지스터를 통하여, 상기 P형 차동입력부의 P형 정전류원 트랜지스터로부터 출력되는 바이어스 전류에 대하여 상기 P형 부전류원의 P형 트랜지스터로부터 출력되는 상기 바이어스 전압으로 규정되는 상기 일정전류를 병렬로 공급하여, 상기 푸시풀 출력단의 출력이 저전위 상태로부터 고전위 상태로 천이하는 때에 순간전류의 증가를 상기 일정전류분으로 제한하면서, 회전율을 향상시키는 것을 특징으로 하고, 고회전율이 필요한 때에 차동입력부의 전류를 증가시키도록 출력트랜지스터의 게이트에 전압을 게이트에 입력한 트랜지스터와 정전류원 트랜지스터를 직렬로 접속한 구성의 전류원 회로를 차동회로의 부전류원으로서 사용하여 정상전류를 저전류화하고 있다.
본 발명의 청구항 2기재의 고회전율 차동 증폭회로는, 같은 비반전 입력단자와 반전 입력단자를 입력에 접속한 P형 차동입력부와 N형 차동입력부를 설치하고,
상기 P형 차동입력부의 출력으로 구동되는 N형 커런트미러회로를 설치하고,
상기 N형 차동입력부의 출력으로 구동되는 P형 커런트미러회로를 설치하고,
상기 P형 커런트미러회로의 출력으로 구동되는 P형 출력트랜지스터와 상기 N형 커런트미러회로의 출력으로 구동되는 N형 출력트랜지스터를 갖는 푸시풀 출력단을 설치하고,
게이트에 입력되는 바이어스 전압에 따른 일정전류를 출력하는 N형 정전류원 트랜지스터와, 상기 푸시풀 출력단의 상기 N형 출력트랜지스터와 공통의 게이트 전압이 게이트에 입력된 N형 트랜지스터를 직렬로 접속한 N형 부전류원을 설치하고,
상기 N형 부전류원을 상기 N형 차동입력부의 N형 정전류원 트랜지스터에 병렬로 접속하여, 상기 비반전 입력단자로부터 입력되는 비반전 입력전압과 상기 반전 입력단자로부터 입력되는 반전입력전압이 같은 정상상태로부터 상기 비반전 입력전압 측이 상기 반전 입력전압보다 낮은 상태로 변화한 후에, 상기 공통의 게이트전압의 아날로그적인 변화에 따라 상기 푸시풀 출력단의 N형 출력트랜지스터가 온하고 있는 사이, 동시에 온하고 있는 상기 N형 부전류원의 N형 트랜지스터를 통하여, 상기 N형 차동입력부의 N형 정전류원 트랜지스터로부터 출력되는 바이어스 전류에 대하여 상기 N형 부전류원의 N형 트랜지스터로부터 출력되는 상기 바이어스 전압으로 규정되는 상기 일정전류를 병렬로 공급하여, 상기 푸시풀 출력단의 출력이 고전위 상태로부터 저전위 상태로 천이하는 때에 순간전류의 증가를 상기 일정전류분으로 제한하면서, 회전율을 향상시키는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 청구항 9기재의 액정표시장치는, 각 주사선과 각 데이터선의 교차점에 화소가 배치된 액티브매트릭스 액정패널과, 이 액정패널을 구동하는 구동장치로 구성되고, 상기 구동장치는 청구항 1 또는 청구항 2에 기재된 고회전율 차동 증폭회로의 푸시풀 출력단의 출력을 상기 데이터선에 접속하여 구성한 것을 특징으로 한다.
이하, 본 발명의 각 실시형태를 도 1∼도5에 기초하여 설명한다.
또한, 종래예를 나타낸 도 3과 같은 작용을 이루는 것에는 동일 부호를 붙여서 설명한다.
제1실시형태
도 1은 본 발명의 제1실시형태를 나타내고, 트랜지스터(M17, M18)로 구성되는 P형 MOS 부전류원(6)과, 트랜지스터(M19, M20)로 구성되는 N형 MOS 부전류원(7)이 종래예를 나타낸 도 3의 회로에 추가되어 있는 점이 다르다.
이 P형 MOS 부전류원(6)은, 정전류원 트랜지스터(M17)와 P형 MOS 출력트랜지스터(M15)의 게이트 전압을 게이트에 입력한 트랜지스터(M18)를 직렬로 접속한 전류원 회로를, P형 MOS 차동입력부(1)의 정전류원 트랜지스터(M1)에 병렬로 접속하여 구성되어 있다.
N형 MOS 부전류원(7)은 정전류원 트랜지스터(M20)와 N형 MOS 출력트랜지스터(M16)의 게이트 전압을 게이트에 입력한 트랜지스터(M19)를 직렬로 접속한 전류원 회로를, N형 MOS 차동입력부(2)의 정전류원 트랜지스터(M6)에 병렬로 접속하여 구성되어 있다.
비반전 입력전압(Vin+)과 반전 입력전압(Vin-)이 같은 상태, 즉 정상상태에서는 트랜지스터(M18, M19)는 컷오프(cut-off)되어 있고, P형 MOS 부전류원(6), N형 M0S 부전류원(7)의 전류는 흐르지 않는다. 따라서, 정상 상태에서는 P형 MOS 차동입력부(1)의 트랜지스터(M2, M3)에 흐르는 전류는 모두 (Ⅰm1)·(1/2)이고, N형 MOS 차동입력부(2)의 트랜지스터(M4, M5)에 흐르는 전류는 모두 (Ⅰm6)·(1/2)이다. 또한, 여기서의 (Ⅰm1), (Ⅰm6)는 종래의 것보다 작은 전류치이다.
정상 상태에서 (Vin+)가 (Vin-)보다 높은 전압의 상태로 변화할 때, P형 MOS 입력측에서는 정전류(Ⅰm1)의 대부분이 트랜지스터(M2)로 흘러 트랜지스터(M13)로 흐르는 전류가 증가하기 때문에, 커런트미러회로(4)에 의해 트랜지스터(M12, M14)에 흐르는 전류도 증가하고, N형 MOS 출력트랜지스터(M16)의 게이트 전압이 낮아져 N형 MOS 출력트랜지스터(M16)로 흐르는 전류가 감소하여 외부부하(CL)의 도입전류가 감소하고, P형 MOS 출력트랜지스터(M15)의 게이트 전압도 낮아지기 때문에 P형 MOS 출력트랜지스터(M15)에 흐르는 전류가 증가하여 외부부하(CL)를 충전한다. 이 때 N형 MOS 입력측에서는 정전류(Ⅰm6)의 대부분이 트랜지스터(M5)로 흘러 트랜지스터(M10)로 흐르는 전류가 감소하고, P형 MOS 출력트랜지스터(M15)의 게이트 전압이 낮아지기 때문에 P형 MOS 출력트랜지스터(M15)에 흐르는 전류가 증가하여 외부부하(CL)를 충전하고, 출력전압(Vout)이 상승한다.
이와 같이 종래의 차동 증폭회로와 같이 출력트랜지스터(M15 및 M16)의 게이트 전압이 낮아지기 때문에 트랜지스터(M19)는 컷오프한 상태이므로 N형 MOS 부전류원(7)은 동작하지 않지만, 트랜지스터(M18)가 온(on)하여 P형 MOS 부전류원(6)이 P형 MOS 차동입력부(1)의 전류를 증가시킴으로써 트랜지스터(M2)로 흐르는 전류가 보다 증가하여 트랜지스터(M13)에 흐르는 전류가 보다 증가하고, 커런트미러회로(4)에 의해 트랜지스터(M12, M14)로 흐르는 전류도 보다 증가하고, 종래의 회로 때보다 출력트랜지스터(M15, M16)의 게이트 전압이 빨리 낮아져서 출력트랜지스터(M15)에 흐르는 전류가 한층 증가하여 외부부하(CL)를 급속히 충전하여 출력전압(Vout)이 급상승한다. 따라서 회전율이 향상된다.
정상상태에서 (Vin+)이 (Vin-)보다 낮은 전압의 상태로 변화할 때, P형 MOS 입력측에서는 정전류(Ⅰm1)의 대부분이 트랜지스터(M3)로 흘러 트랜지스터(M12)로 흐르는 전류가 감소하기 때문에, 출력트랜지스터(M16)의 게이트 전압이 높아지고 출력트랜지스터(M16)에 흐르는 전류가 증가하여 외부부하(CL)의 도입전류가 증가한다. 이 때 N형 MOS 입력측에서는 정전류(Ⅰm6)의 대부분이 트랜지스터(M4)로 흘러 트랜지스터(M7, M9)로 흐르는 전류가 증가하기 때문에 커런트미러회로(3)에 의해 트랜지스터(M8, M10)에 흐르는 전류도 증가하고, 출력트랜지스터(M15)의 게이트 전압이 높아지기 때문에 출력트랜지스터(M15)에 흐르는 전류가 감소하여 외부부하(CL)에 대한 충전속도가 감소하고, 출력트랜지스터(M16)의 게이트 전압도 높아지기 때문에 출력트랜지스터(M16)에 흐르는 전류가 증가하여 외부부하(CL)를 방전하고 출력전압(Vout)이 하강한다.
이와 같이 종래의 차동 증폭회로와 같이 출력트랜지스터(M15 및 M16)의 게이 트 전압이 높아지기 때문에 트랜지스터(M18)는 컷오프한 채이므로 P형 MOS 부전류원(6)은 동작하지 않지만, 트랜지스터(M19)가 온하여 N형 MOS 부전류원(7)이 N형 MOS 차동입력부(2)의 전류를 증가시킴으로써 트랜지스터(M4)에 흐르는 전류가 보다 증가하여 트랜지스터(M7)에 흐르는 전류가 보다 증가하고, 커런트미러회로(3)에 의해 트랜지스터(M8, M10)에 흐르는 전류도 보다 증가하여, 종래의 회로 때보다도 출력트랜지스터(M15, M16)의 게이트 전압이 빨리 높아져 출력트랜지스터(M16)에 흐르는 전류가 한층 증가하고 외부부하(CL)를 급속히 방전하여 출력전압(Vout)이 급하강한다. 따라서 회전율이 향상된다.
본 발명의 효과를 확인하기 위한 시뮬레이션 결과의 일예를 나타낸다.
전원전압 8.5볼트, 외부부하 50㏀+80㎊이고, 출력노드(Vout)와 반전 입력단자를 접속하여 부귀환을 한 볼티지폴로어로 하고 있다. 비반전 입력단자(Vin+)에 상승할 때에는 0.1볼트에서 8.4볼트, 하강할 때에는 8.4볼트에서 0.1볼트로 변화하는 단계신호를 입력하였다. 입력신호가 변화하고 나서 출력전압(Vout)이 목표전압의 90%에 도달할 때까지의 시간을 측정하였다.
입력신호가 상승할 때, 도 3에 나타낸 종래의 구성에서는 4.8㎲이었는데 대하여 이 도 1에 나타낸 제1실시형태의 구성에서는 3.5㎲로 회전율이 개선되었다.
입력신호가 하강할 때, 도 3에 나타낸 종래의 구성에서는 4.7㎲이었는데 대하여 이 도 1에 나타낸 제1실시형태의 구성에서는 3.4㎲로 회전율이 개선되었다.
이와 같이 입력신호의 상승과 하강 모두 본 발명의 실시에 의한 회전율 향상의 효과가 확인되었다.
또, 이 제1실시형태에서는 상기와 같이 정상상태에서 Vin+가 Vin-보다 높은 전압의 상태로 변화할 때, 트랜지스터(M18)가 온하여 P형 MOS 부전유원이 동작하지만, P형 MOS 부전류원이 흐르는 전류는 정전류원 트랜지스터(M17)의 게이트에 입력되는 바이어스 전압에서 결정하는 전류치로 제한할 수 있고, 순간전류의 증가를 제한할 수 있다. 또 정상상태에서 Vin+이 Vin-보다 낮은 전압의 상태로 변화할 때, 트랜지스터(M19)가 온하여 N형 MOS 부전류원이 동작하지만, N형 MOS 부전류원이 흐르는 전류는 정전류원 트랜지스터(M20)의 게이트에 입력되는 바이어스 전압으로 결정하는 전류치로 제한할 수 있고 순간전류의 증가를 제한할 수 있기 때문에, 액정구동장치와 같이 다수의 차동 증폭기가 동시에 부하를 구동하는 경우에 발생하기 쉬운, 순간전류에 의한 전원전압의 변동을 억제할 수 있다.
이 제1실시형태에서는 N형 MOS 부전류원(7)과 P형 MOS 부전류원(6) 양쪽을 설치하였지만, 부전류원은 N형 MOS 부전류원(7)과 P형 MOS 부전류원(6)의 어느 한쪽만이어도 좋다.
제2실시형태
도 2는 본 발명의 제2실시형태를 나타내고, 트랜지스터(M21, M22, M23, M24)로 구성되는 N형 MOS 부전류원(8)과, 트랜지스터(M25, M26M M27, M28)로 구성되는 P형 MOS 부전류원(9)이 종래예를 나타낸 도 3의 회로에 추가되어 있는 점이 다르다.
N형 MOS 부전류원(8)은 정전류원 트랜지스터(M21)와 P형 MOS 출력트랜지스터(M15)의 게이트 전압을 게이트에 입력한 트랜지스터(M22)를 직렬로 접속한 전류원 회로를, 커런트미러회로에 의해 극성 반전시켜 N형 MOS 차동입력부(2)의 정전류원 트랜지스터(M6)에 병렬로 접속하여 구성되어 있다.
P형 MOS 부전류원(9)은 정전류원 트랜지스터(M28)와 N형 MOS 출력트랜지스터(M16)의 게이트 전압을 게이트에 입력한 트랜지스터(M27)를 직렬로 접속한 전류원 회로를, 커런트미러회로에 의해 극성 반전시켜 P형 MOS 차동입력부(1)의 정전류원 트랜지스터(M1)에 병렬로 접속하여 구성되어 있다.
비반전 입력전압(Vin+)과 반전 입력전압(Vin-)이 같은 상태, 즉 정상상태에서는 트랜지스터(M22, M27)는 컷오프되어 있고, N형 MOS 부전류원(8) 및 P형 M0S 부전류원(9)의 전류는 흐르지 않는다. 따라서, 정상상태에서는 P형 MOS 차동입력부(1)의 트랜지스터(M2, M3)에 흐르는 전류는 모두 (Ⅰm1)·(1/2)이고, N형 MOS 차동입력부(2)의 트랜지스터(M4, M5)에 흐르는 전류는 모두 (Ⅰm6)·(1/2)이다. 또한, 여기서의 (Ⅰm1), (Ⅰm6)은 종래의 것보다 작은 전류치이다.
정상 상태에서 (Vin+)가 (Vin-)보다 높은 전압의 상태로 변화할 때, 종래의 차동 증폭회로의 경우와 같이 출력트랜지스터(M15, M16)의 게이트 전압이 낮아진다. 따라서, 트랜지스터(M27)는 컷오프한 상태이므로 P형 MOS 부전류원(9)은 동작하지 않지만, 트랜지스터(M22)가 온하여 정전류원 트랜지스터(M21)의 전류가 트랜지스터(M23)에 흘러 커런트미러되어 트랜지스터(M24)에도 전류가 흐르기 때문에, N형 MOS 부전류원(8)이 N형 MOS 차동입력부(2)의 전류를 증가시킴으로써 트랜지스터(M5)에 흐르는 전류가 보다 증가하고, 트랜지스터(M10)에 흐르는 전류가 보다 감소하여 출력트랜지스터(M15)의 게이트 전압이 보다 낮아지기 때문에, 종래 의 회로의 때보다도 출력트랜지스터(M15)에 흐르는 전류가 한층 증가하여 외부부하(CL)를 급속히 충전하여 출력전압(Vout)이 급상승한다. 따라서 회전율이 향상된다.
정상상태에서 (Vin+)이 (Vin-)보다 낮은 전압의 상태로 변화할 때, 종래의 차동 증폭회로의 경우와 같이 출력트랜지스터(M15, M16)의 게이트 전압이 높아진다. 따라서 트랜지스터(M22)는 컷오프한 상태이므로 N형 MOS 부전류원(8)은 동작하지 않지만, 트랜지스터(M27)가 온하여 정전류원 트랜지스터(M28)의 전류가 트랜지스터(M25)에 흘러 커런트미러되어 트랜지스터(M26)에도 전류가 흐르기 때문에, P형 MOS 부전류원(9)이 P형 MOS 차동입력부(1)의 전류를 증가시킴으로써 트랜지스터(M3)에 흐르는 전류가 보다 증가하고 트랜지스터(M12)에 흐르는 전류가 보다 감소하여 출력트랜지스터(M16)의 게이트 전압이 보다 높아지기 때문에, 종래의 회로의 때보다도 출력트랜지스터(M16)에 흐르는 전류가 한층 증가하고 외부부하(CL)를 급속히 방전하여 출력전압(Vout)이 급하강한다. 따라서 회전율이 향상된다.
본 발명의 효과를 확인하기 위한 시뮬레이션 결과의 일례를 나타낸다.
전원전압 8.5볼트, 외부부하 50㏀+80㎊이고, 출력노드(Vout)와 반전 입력단자를 접속하여 부귀환을 한 볼티지폴로어로 하고 있다. 비반전 입력단자(Vin+)에 상승할 때에는 0.1볼트에서 8.4볼트, 하강할 때에는 8.4볼트에서 0.1볼트로 변화하는 단계신호를 입력하였다. 입력신호가 변화하고 나서 출력전압(Vout)이 목표전압의 90%에 도달할 때까지의 시간을 측정하였다.
입력신호가 상승할 때, 도 3에 나타낸 종래의 구성에서는 4.8㎲이었는데 대하여 이 도 2에 나타낸 제2실시형태의 구성에서는 3.4㎲로 회전율이 개선되었다.
입력신호가 하강할 때, 도 3에 나타낸 종래의 구성에서는 4.7㎲이었는데 대하여 이 도 2에 나타낸 제2실시형태의 구성에서는 3.3㎲로 회전율이 개선되었다.
이와 같이 입력신호의 상승과 하강 모두 본 발명의 실시에 의한 회전율 향상의 효과가 확인되었다.
이 제2실시형태에서는 N형 MOS 부전류원(8)과 P형 MOS 부전류원(9)의 양쪽을 설치하였지만, 부전류원은 N형 MOS 부전류원(8)과 P형 MOS 부전류원(9)의 어느 한쪽만이어도 좋다.
제3실시형태
도 4는 본 발명의 제3실시형태를 나타내고, 제1실시형태에서의 P형 MOS 부전류원(6)에서의 정전류원 트랜지스터(M17)를 생략함과 동시에, N형 MOS 부전류원(7)에서의 정전류원 트랜지스터(M20)를 생략하여 구성되어 있다.
즉, 출력단(5)의 출력트랜지스터(M15)의 게이트 전압을 게이트에 입력한 트랜지스터(M18)의 전류원 회로가 P형 MOS 차동입력부(1)의 정전류원 트랜지스터(M1)에 병렬로 접속하여 구성되고, 출력단(5)의 출력트랜지스터(M16)의 게이트 전압을 게이트에 입력한 트랜지스터(M19)의 전류원 회로가 N형 MOS 차동입력부(2)의 정전류원 트랜지스터(M6)에 병렬로 접속하여 구성되어 있다. 그 외는 제1실시형태와 같다.
액정구동장치와 같이 다수의 차동 증폭기가 동시에 부하를 구동하는 경우에 있어서도 전원배선이 충분히 확보될 수 있거나 하여 전원전압의 변동을 그다지 고려하지 않아도 좋은 경우에는, 이 제3실시형태의 구성을 채용함으로써 제1실시형태에 비하여 회로면적의 증대를 억제한 고회전율의 차동 증폭회로를 실현할 수 있다.
동작은 제1실시형태와 거의 같기 때문에 다른 부분의 설명을 한다.
정상상태에서 (Vin+)가 (Vin-)보다 높은 전압의 상태로 변화할 때, 트랜지스터(M18)가 온하여 P형 MOS 부전류원이 동작한다. 제1실시형태에서는 P형 MOS 부전류원이 흐르는 전류는 정전류원 트랜지스터(M17)의 게이트에 입력되는 바이어스 전압에서 결정하는 전류치로 제한되는데 대하여, 이 제3실시형태에서는 정전류원 트랜지스터(M17)이 없기 때문에 전류가 제한되지 않고, P형 MOS 부전류원이 흐르는 전류는 제1실시형태보다 증가하기 때문에 회전율이 보다 향상된다.
또, 정상상태에서 (Vin+)이 (Vin-)보다 낮은 전압의 상태로 변화할 때, 트랜지스터(M19) 온하여 N형 MOS 부전류원이 동작한다. 제1실시형태에서는 N형 MOS 부전류원이 흐르는 전류는 정전류원 트랜지스터(M20)의 게이트에 입력되는 바이어스 전압에서 결정하는 전류치로 제한되는데 대하여, 이 제3실시형태에서는 정전류원 트랜지스터(M20)가 없기 때문에 전류가 제한되지 않고, N형 MOS 부전류원이 흐르는 전류는 제1실시형태보다 증가하기 때문에 회전율이 보다 향상된다.
본 발명의 효과를 확인하기 위한 시뮬레이션 결과의 일예를 나타낸다.
전원전압 8.5볼트, 외부부하 50㏀+80㎊이고, 출력노드(Vout)와 반전 입력단자를 접속하여 부귀환을 한 볼티지폴로어로 하고 있다. 비반전 입력단자(Vin+)에 상승할 때에는 0.1볼트에서 8.4볼트, 하강할 때에는 8.4볼트에서 0.1볼트로 변화하 는 단계신호를 입력하였다. 입력신호가 변화하고 나서 출력전압(Vout)이 목표전압의 90%에 도달할 때까지의 시간을 측정하였다.
입력신호가 상승할 때, 도 3에 나타낸 종래의 구성에서는 4.8㎲이었는데 대하여 이 도 4에 나타낸 제3실시형태의 구성에서는 2.1㎲로 회전율이 개선되었다.
입력신호가 하강할 때, 도 3에 나타낸 종래의 구성에서는 4.7㎲이었는데 대하여 이 도 4에 나타낸 제3실시형태의 구성에서는 1.9㎲로 회전율이 개선되었다.
이와 같이 입력신호의 상승과 하강 모두 본 발명의 실시에 의한 회전율 향상의 효과가 확인되었다.
또한, 이 제3실시형태에서는 N형 MOS 부전류원(7)과 P형 MOS 부전류원(6)의 양쪽을 설치하였지만, 부전류원은 N형 MOS 부전류원(7)과 P형 MOS 부전류원(6)의 어느 한쪽만이어도 좋다.
제4실시형태
도 5는 본 발명의 제4실시형태를 나타내고, 제2실시형태에서의 N형 MOS 부전류원(8)에서의 정전류원 트랜지스터(M21)를 생략함과 동시에, P형 MOS 부전류원(9)에서의 정전류원 트랜지스터(M28)를 생략하여 구성되어 있다.
즉, 출력단(5)의 출력트랜지스터(M15)의 게이트 전압을 게이트에 입력한 트랜지스터(M22)의 전류원 회로의 출력이 트랜지스터(M23, M24)에 의해서 구성되는 커런트미러회로에 의해 극성 반전시켜서 N형 MOS 부전류원(8)을 구성하고, 이 N형 MOS 부전류원(8)을 N형 차동입력부(2)의 정전류원 트랜지스터(M6)에 병렬로 접속하여 구성되고, 출력단(5)의 출력트랜지스터(M16)의 게이트 전압을 게이트에 입력한 트랜지스터(M27)의 전류원 회로가 트랜지스터(M25, M26)에 의해서 구성되는 커런트미러회로에 의해 극성 반전시켜서 P형 MOS 부전류원(9)을 구성하고, 이 P형 MOS 부전류원(9)을 P형 차동입력부(1)의 정전류원 트랜지스터(M1)에 병렬로 접속하여 구성되어 있다. 그 외는 제2실시형태와 같다.
액정구동장치와 같이 다수의 차동 증폭기가 동시에 부하를 구동하는 경우에 있어서도 전원배선이 충분히 확보될 수 있거나 하여 전원전압의 변동을 그다지 고려하지 않아도 좋은 경우에는, 이 제4실시형태의 구성을 채용함으로써 제2실시형태에 비하여 회로면적의 증대를 억제한 고회전율의 차동 증폭회로를 실현할 수 있다.
동작은 제2실시형태와 거의 같기 때문에 다른 부분의 설명을 한다.
정상상태에서 (Vin+)이 (Vin-)보다 높은 전압의 상태로 변화할 때, 트랜지스터(M22)가 온하여 N형 MOS 부전류원이 동작한다. 제2실시형태에서는 N형 MOS 부전류원이 흐르는 전류는 정전류원 트랜지스터(M21)의 게이트에 입력되는 바이어스 전압에서 결정하는 전류치로 제한되는데 대하여, 이 제4실시형태에서는 정전류원 트랜지스터(M21)가 없기 때문에 전류가 제한되지 않고, N형 MOS 부전류원이 흐르는 전류는 제2실시형태보다 증가하기 때문에 회전율이 보다 향상된다.
또, 정상상태에서 (Vin+)이 (Vin-)보다 낮은 전압의 상태로 변화할 때, 트랜지스터(M27)가 온하여 P형 MOS 부전류원이 동작한다. 제2실시형태에서는 P형 MOS 부전류원이 흐르는 전류는 정전류원 트랜지스터(M28)의 게이트에 입력되는 바이어스 전압에서 결정하는 전류치로 제한되는데 대하여, 이 제4실시형태에서는 정전류원 트랜지스터(M28)가 없기 때문에 전류가 제한되지 않고, P형 MOS 부전류원이 흐 르는 전류는 제2실시형태보다 증가하기 때문에 회전율이 보다 향상된다.
본 발명의 효과를 확인하기 위한 시뮬레이션 결과의 일예를 나타낸다.
전원전압 8.5볼트, 외부부하 50㏀+80㎊이고, 출력노드(Vout)와 반전 입력단자를 접속하여 부귀환을 한 볼티지폴로어로 하고 있다. 비반전 입력단자(Vin+)에 상승할 때에는 0.1볼트에서 8.4볼트, 하강할 때에는 8.4볼트에서 0.1볼트로 변화하는 단계신호를 입력하였다. 입력신호가 변화하고 나서 출력전압(Vout)이 목표전압의 90%에 도달할 때까지의 시간을 측정하였다.
입력신호가 상승할 때, 도 3에 나타낸 종래의 구성에서는 4.8㎲이었는데 대하여 이 도 5에 나타낸 제4실시형태의 구성에서는 1.9㎲로 회전율이 개선되었다.
입력신호가 하강할 때, 도 3에 나타낸 종래의 구성에서는 4.7㎲이었는데 대하여 이 도 5에 나타낸 제4실시형태의 구성에서는 1.7㎲로 회전율이 개선되었다.
이와 같이 입력신호의 상승과 하강 모두 본 발명의 실시에 의한 회전율 향상의 효과가 확인되었다.
또한, 이 제4실시형태에서는 N형 MOS 부전류원(8)과 P형 MOS 부전류원(9)의 양쪽을 설치하였지만, 부전류원은 N형 MOS 부전류원(8)과 P형 MOS 부전류원(9)의 어느 한쪽만이어도 좋다.
이와 같이 구성된 제1실시형태∼제4실시형태의 어느 하나의 출력단(5)의 출력을 도 6에 나타낸 액정표시장치의 액정패널(10)의 상기 데이터선(12)에 접속하여 양호한 액정표시장치를 실현할 수 있다.
이상과 같이 본 발명에 의하면, 회전율이 필요한 때에는 부전류원이 차동입력부의 전류를 보충하기 때문에 차동입력부의 정전류원의 전류는 종래의 회로보다 작은 값으로 설정할 수 있어, 위상보상용량을 작게 할 필요가 없다. 따라서 차동증폭회로의 소비전류를 삭감할 수 있어 안정성을 유지하면서 회전율을 향상할 수 있다.

Claims (9)

  1. 같은 비반전 입력단자와 반전 입력단자를 입력에 접속한 P형 차동입력부와 N형 차동입력부를 설치하고,
    상기 P형 차동입력부의 출력으로 구동되는 N형 커런트미러회로를 설치하고,
    상기 N형 차동입력부의 출력으로 구동되는 P형 커런트미러회로를 설치하고,
    상기 P형 커런트미러회로의 출력으로 구동되는 P형 출력트랜지스터와 상기 N형 커런트미러회로의 출력으로 구동되는 N형 출력트랜지스터를 갖는 푸시풀 출력단을 설치하고,
    게이트에 입력되는 바이어스 전압에 따른 일정전류를 출력하는 P형 정전류원 트랜지스터와, 상기 푸시풀 출력단의 상기 P형 출력트랜지스터와 공통의 게이트 전압이 게이트에 입력된 P형 트랜지스터를 직렬로 접속한 P형 부전류원을 설치하고,
    상기 P형 부전류원을 상기 P형 차동입력부의 P형 정전류원 트랜지스터에 병렬로 접속하여, 상기 비반전 입력단자로부터 입력되는 비반전 입력전압과 상기 반전 입력단자로부터 입력되는 반전입력전압이 같은 정상상태로부터 상기 비반전 입력전압 측이 상기 반전 입력전압보다 높은 상태로 변화한 후에, 상기 공통의 게이트전압의 아날로그적인 변화에 따라 상기 푸시풀 출력단의 P형 출력트랜지스터가 온하고 있는 사이, 동시에 온하고 있는 상기 P형 부전류원의 P형 트랜지스터를 통하여, 상기 P형 차동입력부의 P형 정전류원 트랜지스터로부터 출력되는 바이어스 전류에 대하여 상기 P형 부전류원의 P형 트랜지스터로부터 출력되는 상기 바이어스 전압으로 규정되는 상기 일정전류를 병렬로 공급하여, 상기 푸시풀 출력단의 출력이 저전위 상태로부터 고전위 상태로 천이하는 때에 순간전류의 증가를 상기 일정전류분으로 제한하면서, 회전율을 향상시키는 것을 특징으로 하는 고회전율 차동 증폭회로.
  2. 같은 비반전 입력단자와 반전 입력단자를 입력에 접속한 P형 차동입력부와 N형 차동입력부를 설치하고,
    상기 P형 차동입력부의 출력으로 구동되는 N형 커런트미러회로를 설치하고,
    상기 N형 차동입력부의 출력으로 구동되는 P형 커런트미러회로를 설치하고,
    상기 P형 커런트미러회로의 출력으로 구동되는 P형 출력트랜지스터와 상기 N형 커런트미러회로의 출력으로 구동되는 N형 출력트랜지스터를 갖는 푸시풀 출력단을 설치하고,
    게이트에 입력되는 바이어스 전압에 따른 일정전류를 출력하는 N형 정전류원 트랜지스터와, 상기 푸시풀 출력단의 상기 N형 출력트랜지스터와 공통의 게이트 전압이 게이트에 입력된 N형 트랜지스터를 직렬로 접속한 N형 부전류원을 설치하고,
    상기 N형 부전류원을 상기 N형 차동입력부의 N형 정전류원 트랜지스터에 병렬로 접속하여, 상기 비반전 입력단자로부터 입력되는 비반전 입력전압과 상기 반전 입력단자로부터 입력되는 반전입력전압이 같은 정상상태로부터 상기 비반전 입력전압 측이 상기 반전 입력전압보다 낮은 상태로 변화한 후에, 상기 공통의 게이트전압의 아날로그적인 변화에 따라 상기 푸시풀 출력단의 N형 출력트랜지스터가 온하고 있는 사이, 동시에 온하고 있는 상기 N형 부전류원의 N형 트랜지스터를 통하여, 상기 N형 차동입력부의 N형 정전류원 트랜지스터로부터 출력되는 바이어스 전류에 대하여 상기 N형 부전류원의 N형 트랜지스터로부터 출력되는 상기 바이어스 전압으로 규정되는 상기 일정전류를 병렬로 공급하여, 상기 푸시풀 출력단의 출력이 고전위 상태로부터 저전위 상태로 천이하는 때에 순간전류의 증가를 상기 일정전류분으로 제한하면서, 회전율을 향상시키는 것을 특징으로 하는 고회전율 차동 증폭회로.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 각 주사선과 각 데이터선의 교차점에 화소가 배치된 액티브매트릭스 액정패널과 이 액정패널을 구동하는 구동장치로 구성되고, 상기 구동장치는 제1항 또는 제2항에 기재된 고회전율 차동 증폭회로의 푸시풀 출력단의 출력을 상기 데이터선에 접속하여 구성한 것을 특징으로 하는 액정표시장치.
KR1020000054288A 1999-09-17 2000-09-15 고회전율 차동 증폭회로 KR100758587B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26282199 1999-09-17
JP99-262821 1999-09-17

Publications (2)

Publication Number Publication Date
KR20010030408A KR20010030408A (ko) 2001-04-16
KR100758587B1 true KR100758587B1 (ko) 2007-09-13

Family

ID=17381092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054288A KR100758587B1 (ko) 1999-09-17 2000-09-15 고회전율 차동 증폭회로

Country Status (3)

Country Link
US (1) US6392485B1 (ko)
JP (2) JP3830339B2 (ko)
KR (1) KR100758587B1 (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0110802D0 (en) * 2001-05-02 2001-06-27 Microemissive Displays Ltd Pixel circuit and operating method
US6714076B1 (en) 2001-10-16 2004-03-30 Analog Devices, Inc. Buffer circuit for op amp output stage
JP3908013B2 (ja) * 2001-11-19 2007-04-25 Ｎｅｃエレクトロニクス株式会社 表示制御回路及び表示装置
US6566926B1 (en) * 2002-06-25 2003-05-20 Intel Corporation Hysteretic self-biased amplifier
US7068098B1 (en) 2002-11-25 2006-06-27 National Semiconductor Corporation Slew rate enhancement circuit
KR100482312B1 (ko) * 2003-01-20 2005-04-14 엘지전자 주식회사 연산증폭기
KR100485796B1 (ko) * 2003-01-23 2005-04-28 삼성전자주식회사 부스팅 회로
JP2005017536A (ja) * 2003-06-24 2005-01-20 Nec Yamagata Ltd 表示制御回路
JP4614704B2 (ja) * 2003-07-23 2011-01-19 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバと表示装置
EP1511171B1 (en) * 2003-08-27 2007-12-12 Infineon Technologies AG Rail-to-Rail input buffer
KR100560413B1 (ko) * 2003-10-13 2006-03-14 삼성전자주식회사 에이비급 레일-투-레일 연산 증폭기
KR100771858B1 (ko) * 2004-07-13 2007-11-01 삼성전자주식회사 정지 전류 및 출력 전류의 제어가 용이한 ａｂ급 증폭 회로
KR100771859B1 (ko) * 2004-07-13 2007-11-01 삼성전자주식회사 전류 제어가 용이한 증폭 회로
KR100616218B1 (ko) * 2004-07-19 2006-08-25 매그나칩 반도체 유한회사 출력신호의 슬루율을 제어할 수 있는 연산증폭기
KR101047109B1 (ko) * 2004-07-29 2011-07-07 엘지디스플레이 주식회사 아날로그 버퍼와 그 구동방법 및 그를 이용한액정표시장치와 그 구동방법
KR100674913B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 캐스코드 형태의 클래스 ａｂ 제어단을 구비하는 차동증폭 회로
JP4663465B2 (ja) * 2004-09-24 2011-04-06 三星電子株式会社 スルーレートの改善のための差動増幅器回路及び方法
KR100674912B1 (ko) 2004-09-24 2007-01-26 삼성전자주식회사 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로
US7746590B2 (en) * 2004-10-06 2010-06-29 Agere Systems Inc. Current mirrors having fast turn-on time
KR100744112B1 (ko) * 2004-12-17 2007-08-01 삼성전자주식회사 전류 소모를 줄인 증폭기 및 증폭 방법
WO2006103977A1 (ja) 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. ディスプレイ駆動回路
KR100790492B1 (ko) * 2005-07-01 2008-01-02 삼성전자주식회사 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
US7425867B2 (en) * 2005-09-30 2008-09-16 Agere Systems Inc. Differential input/differential output converter circuit
JP4549273B2 (ja) * 2005-10-11 2010-09-22 旭化成エレクトロニクス株式会社 演算増幅器
JP4840908B2 (ja) * 2005-12-07 2011-12-21 ルネサスエレクトロニクス株式会社 表示装置駆動回路
US7544921B2 (en) * 2006-01-19 2009-06-09 Micron Technology, Inc. Linear distributed pixel differential amplifier having mirrored inputs
CN101005273B (zh) * 2006-01-20 2010-06-23 深圳赛意法微电子有限公司 具有改善的转换速率的差分放大器
JP4572170B2 (ja) * 2006-01-30 2010-10-27 Ｏｋｉセミコンダクタ株式会社 出力回路及びこれを用いた表示装置
JP4658868B2 (ja) 2006-06-21 2011-03-23 Ｏｋｉセミコンダクタ株式会社 増幅回路
US7528655B2 (en) * 2006-08-03 2009-05-05 Intersil Americas Inc. Amplifier with improved compensation topology and related amplifier circuit, system, and method
JP2008048039A (ja) * 2006-08-11 2008-02-28 Sharp Corp 演算増幅回路およびそれを用いた半導体装置
TWI343556B (en) * 2006-08-15 2011-06-11 Novatek Microelectronics Corp Voltage buffer and source driver thereof
US8773934B2 (en) * 2006-09-27 2014-07-08 Silicon Storage Technology, Inc. Power line compensation for flash memory sense amplifiers
JP5028972B2 (ja) * 2006-11-27 2012-09-19 富士通セミコンダクター株式会社 オペアンプ回路
KR100800491B1 (ko) 2007-01-27 2008-02-04 삼성전자주식회사 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버
US7551030B2 (en) * 2007-02-08 2009-06-23 Samsung Electronics Co., Ltd. Two-stage operational amplifier with class AB output stage
JP4862694B2 (ja) * 2007-03-02 2012-01-25 ソニー株式会社 Ｆｅｔアンプおよびそのバイアス回路
US7449952B2 (en) * 2007-03-14 2008-11-11 Ili Technology Corp. Amplifying circuit having a pull-up circuit and a pull-down circuit for increasing slew rate
TWI333324B (en) * 2007-05-04 2010-11-11 Novatek Microelectronics Corp Operation amplifier and circuit for providing dynamic current thereof
KR100866968B1 (ko) * 2007-05-25 2008-11-05 삼성전자주식회사 액정 표시 장치의 소스 드라이버, 소스 드라이버에 포함된출력 버퍼, 및 출력 버퍼의 동작 방법
US7548114B2 (en) * 2007-10-09 2009-06-16 Sitronix Technology Corp. Apparatus for slew rate enhancement of an operational amplifier
US7652533B2 (en) * 2008-02-19 2010-01-26 Himax Technologies Limited Operation amplifier for improving slew rate
CN101546986B (zh) * 2008-03-24 2011-12-14 奇景光电股份有限公司 可改善回转率的运算放大器
CN101800515B (zh) * 2009-02-10 2012-01-04 奇景光电股份有限公司 具有增强回转率的输出缓冲电路
US7924056B2 (en) * 2009-03-13 2011-04-12 Arm Limited Low voltage differential signalling driver
JP2010226592A (ja) * 2009-03-25 2010-10-07 Renesas Electronics Corp 演算増幅器
JP2011124782A (ja) 2009-12-10 2011-06-23 Renesas Electronics Corp 差動増幅器およびその制御方法
JP2011182229A (ja) 2010-03-02 2011-09-15 Renesas Electronics Corp 差動増幅回路、表示パネルドライバ、及び、表示装置
JP2011244324A (ja) * 2010-05-20 2011-12-01 Toshiba Corp 電力増幅回路
JP5665641B2 (ja) * 2010-06-08 2015-02-04 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置
TWI405406B (zh) * 2010-08-20 2013-08-11 Ili Technology Corp Differential amplifier circuit
CN102480276B (zh) * 2010-11-26 2014-08-06 无锡华润上华半导体有限公司 折叠式共源共栅运算放大器
EP2495872B1 (en) * 2011-03-01 2017-05-03 OCT Circuit Technologies International Limited Two-stage class AB operational amplifier
JP2013026647A (ja) 2011-07-15 2013-02-04 Sony Corp 増幅器、液晶表示用駆動回路、及び液晶表示装置
KR101916224B1 (ko) * 2012-03-21 2018-11-08 삼성전자 주식회사 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치
CN102622983B (zh) * 2012-03-30 2013-11-06 深圳市华星光电技术有限公司 显示器的闸极驱动电路
TWI524663B (zh) 2014-03-19 2016-03-01 聯詠科技股份有限公司 運算放大器及其驅動電路
WO2015186193A1 (ja) * 2014-06-03 2015-12-10 株式会社日立製作所 増幅回路、超音波プローブ、および超音波診断装置
KR20160031921A (ko) 2014-09-15 2016-03-23 삼성전기주식회사 스택된 공통 게이트 구조의 인버티드 토폴로지를 갖는 신호 증폭기
CN107148750A (zh) * 2014-11-07 2017-09-08 索尼公司 差动放大器、接收器和电路
KR101607030B1 (ko) 2014-12-26 2016-04-11 삼성전기주식회사 컨커런트 듀얼밴드 신호 증폭기
US9859856B1 (en) * 2016-06-30 2018-01-02 Intel IP Corporation Low supply class AB output amplifier
JP7257137B2 (ja) * 2018-12-14 2023-04-13 ローム株式会社 スイッチ装置
US10931240B2 (en) 2019-01-11 2021-02-23 Analog Devices International Unlimited Company Amplifier with reduced power consumption and improved slew rate
JP7059329B2 (ja) * 2020-08-26 2022-04-25 ラピスセミコンダクタ株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715249A (ja) * 1993-02-25 1995-01-17 Hewlett Packard Co <Hp> 増幅器
KR19990029514A (ko) * 1997-09-04 1999-04-26 가네꼬 히사시 연산 증폭기

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881045A (en) 1988-10-18 1989-11-14 Hewlett-Packard Company Transistor amplifier for high slew rates and capacitive loads
US5343164A (en) 1993-03-25 1994-08-30 John Fluke Mfg. Co., Inc. Operational amplifier circuit with slew rate enhancement
GB2283382B (en) 1993-10-28 1997-11-05 Motorola Inc An operational amplifier
JP2892287B2 (ja) 1994-02-04 1999-05-17 松下電器産業株式会社 演算増幅器
CN1136529C (zh) * 1994-05-31 2004-01-28 夏普株式会社 信号放大器和图像显示装置
US5777515A (en) * 1995-05-11 1998-07-07 Matsushita Electric Industrial Co., Ltd. Operational amplifier apparatus
JPH09116349A (ja) 1995-10-20 1997-05-02 Matsushita Electric Ind Co Ltd 演算増幅器
JP3392271B2 (ja) * 1995-11-02 2003-03-31 シャープ株式会社 演算増幅回路
JP3082690B2 (ja) 1996-12-25 2000-08-28 日本電気株式会社 演算増幅回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715249A (ja) * 1993-02-25 1995-01-17 Hewlett Packard Co <Hp> 増幅器
KR19990029514A (ko) * 1997-09-04 1999-04-26 가네꼬 히사시 연산 증폭기

Also Published As

Publication number Publication date
JP2001156559A (ja) 2001-06-08
JP2005192260A (ja) 2005-07-14
KR20010030408A (ko) 2001-04-16
US6392485B1 (en) 2002-05-21
JP3830339B2 (ja) 2006-10-04

Similar Documents

Publication Publication Date Title
KR100758587B1 (ko) 고회전율 차동 증폭회로
CN101174397B (zh) 数据驱动器及显示装置
KR100550596B1 (ko) 반도체 집적회로
JP4515821B2 (ja) 駆動回路、動作状態検出回路及び表示装置
US7903078B2 (en) Data driver and display device
US7342449B2 (en) Differential amplifier, and data driver of display device using the same
JP5075051B2 (ja) Ａｂ級増幅回路、及び表示装置
JP3234043B2 (ja) 液晶駆動用電源回路
US20120019502A1 (en) Source driver for a liquid crystal display device and liquid crystal display device using the same
US8139015B2 (en) Amplification circuit, driver circuit for display, and display
Lu High-speed driving scheme and compact high-speed low-power rail-to-rail class-B buffer amplifier for LCD applications
JP2015211266A (ja) 差動増幅回路及び表示駆動回路
US7724089B2 (en) Amplifying circuit
CN101192378A (zh) 可调整输出级的驱动能力的***
JP3405333B2 (ja) 電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器
EP1955437B1 (en) Small signal amplifier with large signal output boost stage
JP4851192B2 (ja) 差動信号受信回路
TWI701902B (zh) 運算放大器電路
JP3201910B2 (ja) バッファ回路及び画像表示装置
JP2002353792A (ja) 駆動回路および表示装置
US20080111589A1 (en) System for adjusting driving capability of output stage
KR20040018838A (ko) 평판 디스플레이 구동용 저소비전력 고 슬루율 연산증폭기
Yu et al. Novel low power class-B output Buffer
Wang et al. A compact rail-to-rail buffer with current positive-feedback for LCD source driver
Wang Class-AB Rail-to-Rail CMOS Buffer Amplifier for TFT-LCD Source Drivers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee