JP4515821B2 - 駆動回路、動作状態検出回路及び表示装置 - Google Patents

Description

本発明は、駆動回路、動作状態検出回路及び表示装置に関し、特に、液晶パネルなどの容量性負荷を駆動する駆動回路、動作状態検出回路及び表示装置に関する。

近年、液晶パネルは多様化が進んでおり、携帯ゲーム向けの小型のものから、大型ＴＶ向けのものまで、幅広く利用されている。これに伴い、液晶パネルを駆動する駆動回路は、様々な負荷条件において所望の動作をする必要がある。

液晶パネルの形状が異なる場合に限らず、同一形状の液晶パネル間においても、液晶パネルはその製造工程でバラツキが生じるため、駆動回路の負荷条件は、液晶パネルのドレインライン毎、つまり、駆動回路の出力ごとに異なるものとなる。また、駆動回路は、液晶パネルの水平ドット数が駆動回路の出力数で割り切れない場合には、余った出力をオープン状態で使用することもあり、この場合にも駆動回路の出力ごとに異なる負荷条件となる。さらに、駆動回路はその製造工程でテスタ装置等での特性評価を行っており、このテスタ評価時の負荷条件は液晶パネルの負荷条件とは全く違ったものとなっている。すなわち、駆動回路が駆動する負荷条件は、多種多様であり、１つの駆動回路の出力間ごとですら異なる事がある。

このような駆動回路の出力回路として、ボルテージフォロワ接続された演算増幅器が用いられることが一般的である。演算増幅器は、駆動する負荷条件の変動により位相余裕が変化する。駆動回路に用いられる演算増幅器において、位相余裕が悪化すると、演算増幅器は発振し液晶パネルの表示に不具合が生じる。そのため、駆動回路に用いられる演算増幅器は、前述したような駆動回路の出力に接続される負荷条件すべてを想定した設計が行われる。

一般的に演算増幅器の位相余裕向上の手段の一つとして、ミラー容量による位相補償が知られている。ミラー容量による位相補償は、演算増幅器の第１極と第２極を分離させ、所望の周波数特性を実現する方法であり、位相補償容量は大きければ大きいほど位相余裕は向上する。前述した負荷条件の変動に対して十分な容量値で位相補償を行えば、演算増幅器の位相余裕は向上し発振する事はない。

しかし、駆動回路には、低消費電力・高負荷駆動能力も同時に求められる。駆動回路の低消費電力化・高負荷駆動能力化には、出力回路に用いられる演算増幅器の低消費電力化・高負荷駆動能力化が不可欠である。演算増幅器のスルーレート（ＳＲ）と差動段電流（Ｉｄ）、位相補償容量値（Ｃｃ）には、次の数１の関係が成り立っている。

すなわち、演算増幅器の位相余裕を維持するために、位相補償容量値を大きくするということは、駆動能力を劣化させることになる。駆動能力を劣化させないためには演算増幅器の消費電力を増大させなければならない。つまり、低消費電力・高負荷駆動能力を実現するためには演算増幅器の位相補償容量値は小さい方が望ましい。演算増幅器の対容量性負荷の位相余裕向上の手段として、特に容量性の負荷に直列に抵抗を接続する方法が知られている。

ここで、演算増幅器の発振のメカニズムについて説明する。図５に一般的な帰還回路の基本ブロック図を示す。図５において、２４は演算増幅器、２３は帰還部を示している。図５のように演算増幅器２４を帰還した場合に、演算増幅器２４の開ループ電圧利得をＡｏ、帰還部２３の帰還率をβとすると閉ループ電圧利得は、次の数２のようになる。

これより、Ａｏβ＝−１、つまり｜Ａｏ｜＝｜１／β｜の時、入出力の位相が逆転していると、フィードバックによりアンプは発振を起こす。また、図６に、図５の帰還回路の周波数特性を示すボーデ線図を示す。図６のボーデ線図では、Ａｏと１／βが交わる点で勾配差が４０ｄＢ／ｄｅｃ以上であると、演算増幅器２４は交点の周波数ｆｏで発振する。

図７に従来の帰還回路の一例を示すブロック図を示す。駆動回路の出力回路に使われる演算増幅器は、図７のようにボルテージフォロワ接続をして使われる。図７において、２５は演算増幅器、２６は演算増幅器の出力抵抗Ｒｏ、２７は位相余裕改善用の抵抗ＲＬ、２８は負荷容量ＣＬである。この例では、１／βは次の数３となり、ボーデ線図は図８のようになる。

図８に示すように、演算増幅器の負荷容量ＣＬと直列に抵抗ＲＬを接続すると位相余裕が改善し、接続する抵抗ＲＬの抵抗値は大きければ大きいほど１／βの傾きが小さくなる。すなわち、抵抗ＲＬの抵抗値を大きくすると、１／βとＡｏとの勾配差がより小さくなるので、位相余裕の改善の効果はより大きくなる。

しかし、前述したように駆動回路には、低消費電力・高負荷駆動能力も同時に求められ、これは、すなわち出力回路に用いられる演算増幅器の低消費電力化・高負荷駆動能力化を意味する。演算増幅器の負荷と直列に抵抗を接続するということは、演算増幅器の駆動能力を劣化させ、さらには駆動能力を劣化させないためには演算増幅器の消費電力を増大させなければならない。つまり、低消費電力・高負荷駆動能力を実現するためには、演算増幅器の負荷に直列に接続する抵抗の抵抗値は小さい方が望ましい。

このような背景に鑑みて、演算増幅器に接続される負荷の抵抗値を切り替える方法が知られている。図９は、従来の液晶表示装置の駆動回路及び表示パネルの構成例を示すブロック図であり、図１０は、従来の駆動回路の構成例を示すブロック図である。以下、これらの図面に基づき説明する。

図９に示されるように、この液晶表示装置は、制御回路２９、階調電源３０、走査線駆動回路３１、データ線駆動回路３２、走査線駆動回路３１とデータ線駆動回路３２によって駆動される表示パネル３３を備えている。

ここで、表示パネル３３は、薄膜ＭＯＳトランジスタ（ＴＦＴ）３８をスイッチ素子に用いたアクティブマトリクス駆動方式のカラー液晶パネルであり、行方向および列方向にそれぞれ所定間隔で設けられた走査線３５およびデータ線３４の交点に画素を行列配置している。各画素は、等価的に容量性負荷である液晶容量３６と、走査線３５にゲートを接続したＴＦＴ３８とをデータ線３４および共通電極線３７の間に直列接続して備えている。

この表示パネル３３の各行の走査線３５には、水平同期信号および垂直同期信号などに基づいて走査線駆動回路３１により生成された走査パルスが印加され、表示パネルの各列のデータ線３４には、共通電極線３７に共通電位Ｖｃｏｍを印加している状態において、デジタル表示データに基づいてデータ線駆動回路３２により色ごとに生成されたアナログデータ信号が印加される。これにより、表示パネル３３にはカラーの文字や画像などが表示される。

次に、データ線駆動回路３２について説明する。このデータ線駆動回路３２は、各列の表示データを階調電圧の択一によりそれぞれデジタル信号からアナログ信号へ変換（Ｄ／Ａ変換）するＤ／Ａ変換回路３９とインピーダンス変換し各列のデータ線３４を駆動しアナログ表示データ信号を出力する出力回路４１を備えている。

図９と図１０に示されるように、この出力回路４１は、それぞれボルテージフォロワ接続されたＲａｉｌ−ｔｏ−ｒａｉｌ入出力可能な複数の演算増幅器４０１、データ線駆動回路３２の出力Ｖｏｕｔと演算増幅器４０１の出力Ｓｏｕｔ間に接続された低抵抗である第１のスイッチ４０２、第１のスイッチ４０２と並列に接続された高抵抗である第２のスイッチ４０３、これら複数の演算増幅器４０１へ共通のバイアス電圧を供給する共通バイアス回路４０とを備えている。例えば、スイッチ４０２は、外部制御信号Ｓ１がロウレベルのときにオンし、スイッチ４０３は、外部制御信号Ｓ２がハイレベルのときにオンする。

図１１は、駆動回路の動作を示すタイミングチャートである。例えば、図１１のｔ２の期間、すなわち、演算増幅器４０１が負荷駆動状態の時は、外部制御信号Ｓ１、Ｓ２により低抵抗である第１のスイッチ４０２、高抵抗である第２のスイッチ４０３がともにオンするよう制御される。これにより、演算増幅器４０１に入力されたＤ／Ａ変換回路３９から出力される階調電圧は、低抵抗出力スイッチ４０２と高抵抗出力スイッチ４０３を通して表示パネル３３に入力された階調電圧まで駆動する。

この時、低抵抗出力スイッチ４０２と高抵抗出力スイッチ４０３は並列接続されているため、演算増幅器４０１の出力スイッチの総抵抗値は低抵抗出力スイッチ４０２の抵抗値とほぼ同じ値となる。そのため、演算増幅器４０１の出力スイッチは低抵抗となり、高駆動化を実現可能にする。また、演算増幅器４０１の出力スイッチの抵抗値を小さくする事は、高駆動化を実現する一方で演算増幅器４０１の位相余裕を悪化させる。しかし、パネル負荷駆動時は、演算増幅器４０１は過渡状態であり位相余裕を考慮する必要はない。そのため、出力スイッチの抵抗値を小さくすることで高駆動能力を実現しても問題ない。

また、図１１のｔ１、ｔ２以外の期間、すなわち、演算増幅器４０１が定常状態の時は、外部制御信号Ｓ１、Ｓ２により低抵抗である第１のスイッチ４０２はオフ、高抵抗である第２のスイッチ４０３はオンするように制御される。これにより、演算増幅器４０１に入力されたＤ／Ａ変換回路３９から出力される階調電圧は、高抵抗出力スイッチ４０３を通して保持される。

前述したように、演算増幅器４０１の出力と負荷間に大きな抵抗素子を接続する事は、演算増幅器４０１の位相余裕を向上させ、負荷条件変動の影響を受けにくくする。このように、演算増幅器４０１が定常時は高抵抗である第２のスイッチ４０３が位相余裕改善抵抗の役割を果たすため、負荷変動に対しても良好な位相余裕が維持できる。

しかしながら、上述した従来技術であるデータ線駆動回路３２では、抵抗値の切り替えを行う制御信号のタイミングが一定であり、データ線駆動回路３２の全出力を同一に制御するため、特定の負荷条件にしか対応できないという問題点がある。

従来技術では、通常、上述の外部制御信号Ｓ１、Ｓ２はデータ線駆動回路３２内に設けられた論理回路（不図示）において内部クロックに応じてタイミング生成され、複数ある演算増幅器４０１を一括で制御する。この論理回路は、データ線駆動回路３２を製造する過程で決定してしまうため、外部制御信号Ｓ１、Ｓ２の制御タイミングも同時に決定してしまう。

すなわち、外部制御信号Ｓ１、Ｓ２の制御タイミングは、あらかじめデータ線駆動回路３２の設計者が負荷条件を想定して設計したタイミングとなるため、想定外の負荷条件に対応することは不可能である。例えば、負荷条件に応じて、負荷駆動時における出力回路４０１の出力信号Ｖｏｕｔの傾きが変動し、負荷駆動期間ｔ２の長さが変動する。従って、演算増幅器４０１の設計には負荷条件のバラツキを考慮し、ある程度、位相余裕にマージンを持たす必要がある。

さらに、液晶パネルの製造工程におけるデータライン間負荷のばらつきや、データ線駆動回路３２の出力回路４０１が出力する各出力の電圧差等、負荷条件は演算増幅器の出力ごとに異なる。さらに、データ線駆動回路３２は、液晶パネルの解像度により全出力を液晶パネルに接続しない場合がある。

たとえば、３８４出力のデータ線駆動回路３２を用いる場合、解像度がＸＧＡ（１０２４×７６８）の液晶パネルの場合には、データ線駆動回路３２を８個用いる事によりデータ線駆動回路３２の全出力を液晶パネルに接続して使用されるが、解像度がＵＸＧＡ（１６００×１２００）の液晶パネルの場合にはデータ線駆動回路３２を１３個用いる事になるが、そのなかの１個のデータ線駆動回路３２は、３８４出力のうちの１９２出力分が液晶パネルに接続されない出力オープン状態での使用となる。つまり、データ線駆動回路３２の演算増幅器４０１のうち１９２出力は重負荷であるパネル負荷を、残りの１９２出力は軽負荷である寄生成分負荷を駆動する事となる。

このような場合に、従来のデータ線駆動回路３２のように複数の演算増幅器４０１を一括制御する方式では、各ピンの負荷条件の変動には対応することは不可能である。データ線駆動回路３２の出力回路４１に使われる演算増幅器４０１はこの多様な負荷条件下すべてにおいて良好な位相余裕を持つように設計する必要があるため、位相余裕がワーストである出力ピンの負荷条件を想定したある程度のマージンを持った設計が必要となる。

演算増幅器４０１の位相余裕にマージンを持たすということは、大きな位相補償容量を必要とするということである。表示装置の駆動回路の演算増幅器４０１は、データ線駆動回路３２の１チップごとに４００以上配置されるため、演算増幅器４０１が大きな位相補償容量をもつということは高集積化の妨げとなる。さらに、大きな位相補償容量は演算増幅器４０１の駆動能力の低下を招き、演算増幅器４０１の駆動能力を維持するために消費電力の増加を余儀なくされる。

また、外部制御信号をデータ線駆動回路３２外から個別に制御できたとしても、諸所のバラツキや使用条件を考慮し、演算増幅器の負荷条件を正確に把握する事は困難であり、また、制御信号用の配線が膨大になるため高集積化の妨げとなる。

尚、従来の液晶表示装置の駆動回路として特許文献１及び２が知られている。
特開平１１−８５１１３号公報 特開２０００−２９５０４４号公報

このように、従来の液晶表示装置の駆動回路では、抵抗値の切替を行う制御信号のタイミングが一定であり全出力を同一に制御するため、特定の負荷条件に対応した動作しかできず、負荷条件によっては位相余裕や駆動能力が悪化することがあるという問題点があった。

本発明は、このような問題点を解決するためになされたもので、任意の負荷条件に対応して動作し、位相余裕や駆動能力を向上できる駆動回路を提供することを目的とする。

本発明にかかる駆動回路は、容量性負荷を駆動する駆動回路であって、入力信号を増幅し、前記増幅した信号を前記容量性負荷へ出力する増幅回路と、前記容量性負荷に対する前記増幅回路の動作状態を検出する動作状態検出回路と、前記増幅回路の出力に接続され、前記動作状態検出回路によって検出された動作状態に応じて抵抗値を変化させる可変抵抗器と、を備えるものである。これにより、負荷条件によって変化する増幅回路の動作状態を検出するため、任意の負荷条件に対応して動作し、位相余裕や駆動能力を向上することができる。

上述の駆動回路において、前記動作状態検出回路は、前記増幅回路の動作状態が、前記容量性負荷の電荷を充放電する駆動状態又は前記容量性負荷の電荷を充放電しない定常状態であるか検出し、前記可変抵抗器は、前記動作状態が駆動状態の場合と定常状態の場合とで前記抵抗値を異なる値にしてもよい。これにより、負荷条件を効率よく検出することができる。

上述の駆動回路において、前記可変抵抗器は、前記動作状態が定常状態のときの前記抵抗値よりも前記動作状態が駆動状態のときの前記抵抗値を小さくしてもよい。これにより、駆動能力を効果的に向上することができる。

上述の駆動回路において、前記動作状態検出回路は、前記増幅回路の出力電流が基準値より大きい場合、前記動作状態が駆動状態であることを検出し、前記増幅回路の出力電流が基準値より小さい場合、前記動作状態が定常状態であることを検出してもよい。これにより、増幅回路の動作状態を精度よく検出することができる。

上述の駆動回路において、前記増幅回路は、前記増幅回路の出力信号を出力する出力段トランジスタを備え、前記動作状態検出回路は、前記出力段トランジスタの制御信号を入力とする出力参照トランジスタと、前記出力参照トランジスタの電流値を基準値と比較するコンパレータと、前記コンパレータの出力に基づき、前記可変抵抗器の抵抗値を制御する抵抗制御信号を出力する抵抗制御出力回路と、を備えていてもよい。これにより、増幅回路の動作状態をより精度よく検出することができる。

上述の駆動回路において、前記増幅回路は、前記増幅回路の出力信号を出力する出力段トランジスタを備え、前記出力段トランジスタは、プッシュプル回路を構成する第１及び第２のトランジスタを有し、前記動作状態検出回路は、前記第１のトランジスタの制御信号を入力とする第１の出力参照トランジスタと、前記第１の出力参照トランジスタの電流値を基準値と比較する第１のコンパレータと、前記第２のトランジスタの制御信号を入力とする第２の出力参照トランジスタと、前記第２の出力参照トランジスタの電流値を基準値と比較する第２のコンパレータと、前記第１又は第２のコンパレータの出力に基づき、前記可変抵抗器の抵抗値を制御する抵抗制御信号を出力する抵抗制御出力回路と、を備えていてもよい。これにより、増幅回路がプッシュプル回路であっても、効率よく増幅回路の動作状態を検出することができる。

上述の駆動回路において、前記増幅回路は、前記出力段トランジスタよりも前段に差動増幅器をさらに備え、前記出力段トランジスタの出力が前記差動増幅器に帰還していてもよい。これにより、帰還回路の発振を防止することができる。

上述の駆動回路において、前記可変抵抗器は、異なる抵抗値を有する複数のトランジスタを備え、前記動作状態検出回路から出力される前記抵抗制御信号に基づいて、前記複数のトランジスタから選択されたトランジスタをオンオフし、前記抵抗値を変化させてもよい。これにより、効率よく位相余裕や駆動能力を向上することができる。

本発明にかかる動作状態検出回路は、容量性負荷を駆動する駆動回路の動作状態を検出する動作状態検出回路であって、前記駆動回路の出力電流が基準値よりも大きい場合、前記動作状態が前記容量性負荷の電荷を充放電する駆動状態であることを検出し、前記駆動回路の出力電流が基準値よりも小さい場合、前記動作状態が前記容量性負荷の電荷を充放電しない定常状態であることを検出するものである。これにより、負荷条件によって変化する増幅回路の動作状態を効率よく検出することができる。

本発明にかかる表示装置は、複数の画素と、前記複数の画素に信号を伝送する複数の配線と、を有する表示パネルと、前記複数の配線に接続され、前記複数の画素に信号を出力する駆動回路と、を備える表示装置であって、前記駆動回路は、入力されたデータをデジタル信号からアナログ信号へ変換（Ｄ／Ａ変換）するＤ／Ａ変換器と、前記Ｄ／Ａ変換された信号を増幅し出力する出力回路と、を有し、前記出力回路は、前記Ｄ／Ａ変換器の出力信号を増幅し、前記増幅した信号を前記複数の配線を介して前記複数の画素へ出力する増幅回路と、前記画素の容量性負荷に対する前記増幅回路の動作状態を検出する動作状態検出回路と、前記増幅回路の出力に接続され、前記動作状態検出回路によって検出された動作状態に応じて抵抗値を変化させる可変抵抗器と、を有するものである。これにより、任意の負荷条件に対応して動作し、位相余裕や駆動能力を向上することができ、表示装置の性能向上を図ることができる。

本発明によれば、任意の負荷条件に対応して動作し、位相余裕や駆動能力を向上できる駆動回路を提供することができる。

発明の実施の形態１．
まず、図１及び図２を用いて、本発明の実施の形態１に係る駆動回路の構成について説明する。図１は、本実施形態に係る駆動回路の構成の概略を示すブロック図である。また、図２は本実施形態に係る駆動回路の構成を詳細に示す回路図である。以下、これらの図面に基づき説明する。

この駆動回路は、図１０の駆動回路と同様に、図９のような表示パネル３３を駆動するデータ線駆動回路３２の出力回路４１として用いられる。例えば、表示パネル３３のデータ線ごとにこの駆動回路が設けられている。

図１に示されるように、本実施形態の駆動回路は、それぞれボルテージフォロワ接続されたＲａｉｌ−ｔｏ−ｒａｉｌ入出力可能な演算増幅器１、演算増幅器１に接続された動作状態検出回路２、駆動回路の出力Ｖｏｕｔと演算増幅器１の出力Ｓｏｕｔ間に接続され動作状態検出回路２によって制御される可変抵抗器３を備えている。動作状態検出回路２は、演算増幅器１の出力信号を参照することにより、負荷条件に対する演算増幅器１の動作状態を検出し、可変抵抗器３の抵抗値の切り替えを行う。

図２に示されるように、演算増幅器１は、正転入力Ｖｉｎ（＋）と反転入力Ｖｉｎ（−）をそれぞれ共通接続した第１の差動増幅器４、第２の差動増幅器５と、正の電源端子ＶＤＤ２にソースを接続し、出力端子Ｓｏｕｔにドレインを接続し、第１の差動増幅器４の出力Ｖ１にゲートを接続した第１のＰチャンネルＭＯＳトランジスタ９と、負の電源端子ＶＳＳ２にソースを接続し、出力端子Ｓｏｕｔにドレインを接続し、第２の差動増幅器５の出力Ｖ２にゲートを接続した第１のＮチャンネルＭＯＳトランジスタ１０と、第１の差動増幅器４の出力Ｖ１と第２の差動増幅器５の出力Ｖ２間に接続されたＡＢ級制御回路６と、第１の差動増幅器４の出力Ｖ１と出力端子Ｓｏｕｔ間に接続された第１の容量７と、第２の差動増幅器５の出力Ｖ２と出力端子Ｓｏｕｔ間に接続された第２の容量８とを備えている。

第１の差動増幅器４と第２の差動増幅器５は、正の電源端子ＶＤＤ２の電位から負の電源端子ＶＳＳ２の電位までの範囲の信号を動作領域とするために設けられている。Ｖｉｎに入力された信号のうち、正の電源端子ＶＤＤ２の電位側の信号は、第１の差動増幅器４を介して第１のＰチャンネルＭＯＳトランジスタ９によって増幅され、負の電源端子ＶＳＳ２の電位側の信号は、第２の差動増幅器５を介して第１のＮチャンネルＭＯＳトランジスタ１０によって増幅される。すなわち、演算増幅器１はプッシュプル型の増幅器である。

ＡＢ級制御回路６は、演算増幅器１をＡＢ級増幅器として動作させるために、第１のＰチャンネルＭＯＳトランジスタ９と第１のＮチャンネルＭＯＳトランジスタ１０に流れるバイアス電流を制御する回路である。例えば、負荷充電時は、主に、第１のＰチャンネルＭＯＳトランジスタ９を動作させ、第１のＮチャンネルＭＯＳトランジスタ１０を動作させないが、この場合でも、第１のＮチャンネルＭＯＳトランジスタ１０にバイアス電流を少し流して、スイッチングひずみの発生を低減させる。尚、スイッチングひずみを低減させるために、演算増幅器１をＡＢ級増幅器として動作させることが好ましいが、Ａ級増幅器やＢ級増幅器としてもよい。

また、第１の容量７と第２の容量８は、ミラー容量であり、これにより、位相補償し位相余裕を向上させることができる。

動作状態検出回路２は、正の電源端子ＶＤＤ２にソースを接続し、第１の差動増幅器４の出力Ｖ１にゲートを接続した第２のＰチャンネルＭＯＳトランジスタ１１と、負の電源端子ＶＳＳ２にソースを接続し、第２の差動増幅器５の出力Ｖ２にゲートを接続した第２のＮチャンネルＭＯＳトランジスタ１２と、正の電源端子ＶＤＤ２と第２のＰチャンネルＭＯＳトランジスタ１１のドレイン間に接続された第１の定電流源１３と、負の電源端子ＶＳＳ２と第２のＮチャンネルＭＯＳトランジスタ１２間に接続された第２の定電流源１４と、第２のＰチャンネルＭＯＳトランジスタ１１のドレインに入力が接続された第１のインバータ１５と、第１のインバータ１５の出力と第２のＮチャンネルＭＯＳトランジスタ１２のドレインに入力が接続された第１の２入力ＡＮＤ１６と、外部制御信号ＲＯＢと第１の２入力ＡＮＤ１６の出力に入力が接続された第１の２入力ＮＯＲ１７と、第１の２入力ＮＯＲ１７の出力に入力が接続された第２のインバータ１８を備えている。

外部制御信号ＲＯＢは、外部制御信号ＲＯを反転させた信号であり、外部制御信号ＲＯ及びＲＯＢは、図１０の従来の回路における外部制御信号Ｓ１及びＳ２と同様に、データ線駆動回路３２内に設けられた論理回路において、内部クロックに応じて生成される。

可変抵抗器３は、演算増幅器１の出力Ｓｏｕｔにソースが接続され駆動回路の出力Ｖｏｕｔにドレインが接続され、動作状態検出回路２から出力される抵抗値制御信号ＲＯ２Ｂがゲートに接続された第３のＰチャンネルＭＯＳトランジスタ１９と、演算増幅器１の出力Ｓｏｕｔにソースが接続され、駆動回路の出力Ｖｏｕｔにドレインが接続され、動作状態検出回路２から出力される抵抗値制御信号ＲＯ２がゲートに接続された第３のＮチャンネルＭＯＳトランジスタ２０と、演算増幅器１の出力Ｓｏｕｔにソースが接続され、駆動回路の出力Ｖｏｕｔにドレインが接続され、外部制御信号ＲＯＢがゲートに接続された第４のＰチャンネルＭＯＳトランジスタ２１と、演算増幅器１の出力Ｓｏｕｔにソースが接続され駆動回路の出力Ｖｏｕｔにドレインが接続され外部制御信号ＲＯがゲートに接続された第４のＮチャンネルＭＯＳトランジスタ２２とを備えている。

例えば、第３のＰチャンネルＭＯＳトランジスタ１９と第３のＮチャンネルＭＯＳトランジスタ２０は同時にオン／オフされ、オンされたときに所定の抵抗値を有する抵抗として動作し、同様に、第４のＰチャンネルＭＯＳトランジスタ２１と第４のＮチャンネルＭＯＳトランジスタ２２も同時にオン／オフされ、オンされたときに所定の抵抗値を有する抵抗として動作する。この例では、第３のＰチャンネルＭＯＳトランジスタ１９と第３のＮチャンネルＭＯＳトランジスタ２０がオンしたときの抵抗値は、第４のＰチャンネルＭＯＳトランジスタ２１と第４のＮチャンネルＭＯＳトランジスタ２２がオンしたときの抵抗値よりも小さい。

ここで、動作状態検出回路２の動作について説明する。演算増幅器１の第１のＰチャンネルＭＯＳトランジスタ９と動作状態検出回路２の第２のＰチャンネルＭＯＳトランジスタ１１はそれぞれソースとゲートが共通接続された構成となっている。そのため、第１のＰチャンネルＭＯＳトランジスタ９のゲートサイズをＷ１／Ｌ１、ドレイン電流をＩｓｐ、第２のＰチャンネルＭＯＳトランジスタ１１のゲートサイズをＷ２／Ｌ２、ドレイン電流をＩｄｐとすると、第２のＰチャンネルＭＯＳトランジスタ１１のドレイン電流Ｉｄｐは、次の数４であらわされる。

一方で、第２のＰチャンネルＭＯＳトランジスタ１１のドレインに接続されている第１の定電流源１３は、一定の電流Ｉｒｐを流そうとする。そうすると、第２のＰチャンネルＭＯＳトランジスタ１１と第１の定電流源１３は、それぞれの電流値の大小により出力を変化させる第１の電流コンパレータとして動作する。

また、演算増幅器１の第１のＮチャンネルＭＯＳトランジスタ１０と動作状態検出回路２の第２のＮチャンネルＭＯＳトランジスタ１２はそれぞれソースとゲートが共通接続された構成となっている。そのため、第１のＮチャンネルＭＯＳトランジスタ１０のゲートサイズをＷ３／Ｌ３、ドレイン電流をＩｓｎ、第２のＮチャンネルＭＯＳトランジスタ１２のゲートサイズをＷ４／Ｌ４、ドレイン電流Ｉｄｎとすると、第２のＮチャンネルＭＯＳトランジスタ１２のドレイン電流Ｉｄｎは、次の数５であらわされる。

一方で、第２のＮチャンネルＭＯＳトランジスタ１２のドレインに接続されている第２の定電流源１４は、一定の電流Ｉｒｎを流そうとする。そうすると、第２のＮチャンネルＭＯＳトランジスタ１２と第２の定電流源１４は、それぞれの電流値の大小により出力を変化させる第２の電流コンパレータとして動作する。

このように、本実施形態では、第１のＰチャンネルＭＯＳトランジスタ９のゲート電圧や第１のＮチャンネルＭＯＳトランジスタ１０のゲート電圧を所定のゲートサイズ比のトランジスタのゲート電圧とすることで、ゲートサイズ比に比例したドレイン電流を生成し、このドレイン電流の変化によって、演算増幅器１の出力信号の変化、すなわち、演算増幅器１に接続される負荷の状態の変化に起因する演算増幅器１の動作状態を検出している。

尚、この例では、第１のＰチャンネルＭＯＳトランジスタ９のゲート電圧や第１のＮチャンネルＭＯＳトランジスタ１０のゲート電圧に基づいてドレイン電流と基準電流を比較しているが、ゲート電圧を基準電圧と比較してもよい。例えば、第１のＰチャンネルＭＯＳトランジスタ９のゲート電圧や第１のＮチャンネルＭＯＳトランジスタ１０のゲート電圧をインバータに入力し、当該インバータの閾値電圧を基準電圧として、動作させてもよい。ただし、インバータの閾値電圧を基準電圧として動作させた場合は、より回路構成を簡略化することはできるが、閾値電圧の精度を確保する必要がある。

また、第１のＰチャンネルＭＯＳトランジスタ９のゲート電圧や第１のＮチャンネルＭＯＳトランジスタ１０のゲート電圧ではなく、その他の信号を参照してもよい。演算増幅器１の動作状態を検出できる信号であればよく、例えば、第１のＰチャンネルＭＯＳトランジスタ９のドレイン電流Ｉｓｐや第１のＮチャンネルＭＯＳトランジスタ１０のドレイン電流Ｉｓｎ、演算増幅器４０１の出力Ｓｏｕｔ等を直接参照してもよい。ただし、この場合には、ドレイン電流Ｉｓｐやドレイン電流Ｉｓｎ、出力Ｓｏｕｔのレベルを検出するその他の手段が必要となる。

図３に、本実施形態の駆動回路の動作を示すタイミングチャートを示す。図３において、ｔ３及びｔ４の期間は、演算増幅器１が負荷駆動状態の期間であり、ｔ３の期間は負荷充電時（負荷の電荷充電時）、ｔ４の期間は負荷放電時（負荷の電荷放電時）である。また、ｔ３及びｔ４以外の期間は、演算増幅器１が定常状態の期間であり、この間、負荷の電荷は充放電されない。ｔ１の期間は、演算増幅器１と負荷との接続を切り離す期間であり、例えば、ｔ１によって、負荷の電荷がリセットされる。ｔ１と次のｔ１との間が表示データとなる。

図３に示されるように、ｔ３及びｔ４以外の期間、すなわち、演算増幅器１が定常状態の時は、入力Ｖｉｎ（＋）と入力Ｖｉｎ（−）の差がないことから、第１のＰチャンネルＭＯＳトランジスタ９に流れる電流Ｉｓｐは数μＡ程度であるため、第２のＰチャンネルＭＯＳトランジスタ１１に流れる電流Ｉｄｐも数μＡ程度となっている。また、第１の定電流源１３の電流値Ｉｒｐは、数十μＡ程度に設計されている。そのため、演算増幅器１が定常状態の時は、第２のＰチャンネルＭＯＳトランジスタ１１が流そうとする電流Ｉｄｐに比べ、第１の定電流源１３が流そうとする電流Ｉｒｐの方が大きいため、第１の電流コンパレータはロウレベルを出力する。

同様に、演算増幅器１が定常状態の時は、通常、第１のＮチャンネルＭＯＳトランジスタ１０に流れる電流Ｉｓｎは数μＡ程度であるため、第２のＮチャンネルＭＯＳトランジスタ１２に流れる電流Ｉｄｎも数μＡ程度となっている。また、第２の定電流源１４の電流値Ｉｒｎは数十μＡ程度に設計されている。そのため、演算増幅器１が定常状態の時は、第２のＮチャンネルＭＯＳトランジスタ１２が流そうとする電流Ｉｄｎに比べ、第２の定電流源１４が流そうとする電流Ｉｒｎの方が大きいため、第２の電流コンパレータはハイレベルを出力する。

これら第１、第２の電流コンパレータの出力を、インバータ１５、第１の２入力ＡＮＤ１６、第１の２入力ＮＯＲ１７、第２のインバータ１８によって可変抵抗器制御信号へと変換することにより、動作状態検出回路２の出力ＲＯ２はロウレベル、出力ＲＯ２Ｂはハイレベルを出力する。

すなわち、インバータ１５は、第１の電流コンパレータからロウレベルが入力され、ハイレベルを出力する。次いで、第１の２入力ＡＮＤ１６は、インバータ１５と第２の電流コンパレータからハイレベルが入力され、ハイレベルを出力する。次いで、第１の２入力ＮＯＲ１７は、第１の２入力ＡＮＤ１６からハイレベルが入力され、ロウレベルをＲＯ２として出力する。次いで、第２のインバータ１８は、第１の２入力ＮＯＲ１７からロウレベルが入力され、ハイレベルをＲＯ２Ｂとして出力する。

図３に示されるように、ｔ３の期間、すなわち、演算増幅器１が負荷充電する負荷駆動状態の時は、入力Ｖｉｎ（＋）と入力Ｖｉｎ（−）に差が生じることから、第１のＰチャンネルＭＯＳトランジスタ９に流れる電流Ｉｓｐは、数百μＡに増加するため、第２のＰチャンネルＭＯＳトランジスタ１１に流れる電流Ｉｄｐも数百μＡに増加する。また、第１の定電流源１３の電流値Ｉｒｐは数十μＡ程度に設計されている。そのため、演算増幅器１が負荷充電する負荷駆動状態の時は、第２のＰチャンネルＭＯＳトランジスタ１１が流そうとする電流Ｉｄｐに比べ、第１の定電流源１３が流そうとする電流Ｉｒｐの方が小さいため、第１の電流コンパレータはハイレベルを出力する。

また、演算増幅器１が負荷充電する負荷駆動状態の時は、演算増幅器１の第１のＮチャンネルＭＯＳトランジスタ１０に流れる電流Ｉｓｎは、定常状態の時と変わらないため、第２の電流コンパレータはハイレベルを出力したままとなる。

これら第１、第２の電流コンパレータの出力を、上記と同様に、インバータ１５、第１の２入力ＡＮＤ１６、第１の２入力ＮＯＲ１７、第２のインバータ１８によって可変抵抗器制御信号へと変換することにより、動作状態検出回路２の出力ＲＯ２は、制御信号ＲＯＢがハイレベルの時はロウレベル、制御信号ＲＯＢがロウレベルの時はハイレベルを出力し、出力ＲＯ２Ｂは、制御信号ＲＯＢがハイレベルの時はハイレベル、制御信号ＲＯＢがロウレベルの時はロウレベルを出力する。

すなわち、インバータ１５は、第１の電流コンパレータからハイレベルが入力され、ロウレベルを出力する。次いで、第１の２入力ＡＮＤ１６は、インバータ１５からロウレベルが入力され、ロウレベルを出力する。次いで、第１の２入力ＮＯＲ１７は、第１の２入力ＡＮＤ１６からロウレベルが入力されるため、制御信号ＲＯＢがハイレベルのときはロウレベル、制御信号ＲＯＢがロウレベルのときはハイレベルをＲＯ２として出力する。次いで、第２のインバータ１８は、第１の２入力ＮＯＲ１７からロウレベルが入力されたときはハイレベル、第１の２入力ＮＯＲ１７からハイレベルが入力されたときはロウレベルをＲＯ２Ｂとして出力する。

また、制御信号ＲＯＢは、制御信号ＲＯの反転信号なので、ｔ１の期間はハイレベル、ｔ３の期間はロウレベルである。よって、ｔ３の期間において、ＲＯ２はハイレベル、ＲＯ２Ｂはロウレベルとなる。尚、出力Ｓｏｕｔが入力Ｖｉｎ（−）として帰還しているため、ｔ３の期間が終了すると、入力Ｖｉｎ（＋）と入力Ｖｉｎ（−）の差がなくなり、上記の定常状態の時の動作となる。

図３に示されるように、ｔ４の期間、すなわち、演算増幅器１が負荷放電する負荷駆動状態の時は、入力Ｖｉｎ（＋）と入力Ｖｉｎ（−）に差が生じることから、第１のＮチャンネルＭＯＳトランジスタ１０に流れる電流Ｉｓｎは、数百μＡに増加するため、第２のＮチャンネルＭＯＳトランジスタ１２に流れる電流Ｉｄｎも数百μＡに増加する。また、第２の定電流源１４の電流値Ｉｒｎは数十μＡ程度に設計されている。そのため、演算増幅器１が負荷放電する負荷駆動状態の時は、第２のＮチャンネルＭＯＳトランジスタ１２の流そうとする電流Ｉｄｎに比べ、第２の定電流源１４が流そうとする電流Ｉｒｎの方が小さいため、第２の電流コンパレータはロウレベルを出力する。

演算増幅器１が負荷放電する負荷駆動状態の時は、演算増幅器１の第１のＰチャンネルＭＯＳトランジスタ９に流れる電流Ｉｓｐは、定常状態の時と変わらないため、第１の電流コンパレータはロウレベルを出力したままとなる。

これら第１、第２の電流コンパレータの出力を上記と同様に可変抵抗器制御信号へ変換することにより、動作状態検出回路２の出力ＲＯ２は、制御信号ＲＯＢがハイレベルの時はロウレベル、制御信号ＲＯＢがロウレベルの時はハイレベルを出力し、出力ＲＯ２Ｂは、制御信号ＲＯＢがハイレベルの時はハイレベル、制御信号ＲＯＢがロウレベルの時はロウレベルを出力する。

また、上記と同様に、制御信号ＲＯＢは、ｔ４の期間はロウレベルであるので、ｔ４の期間において、ＲＯ２はハイレベル、ＲＯ２Ｂはロウレベルとなる。尚、ｔ３と同様、ｔ４の期間が終了すると、入力Ｖｉｎ（＋）と入力Ｖｉｎ（−）の差がなくなり、上記の定常状態の時の動作となる。

このような動作状態検出回路２の出力信号によって、可変抵抗器３は、負荷充電期間のｔ３と負荷放電期間のｔ４の間、抵抗値を小さくするように動作する。すなわち、可変抵抗器３は、動作状態検出回路２の出力ＲＯ２がハイレベル、ＲＯ２Ｂがロウレベルの期間は出力スイッチの抵抗値が小さくなるように制御し、それ以外の期間は出力スイッチの抵抗値が大きくなるように制御する。

例えば、定常状態の時は、ＲＯがハイレベル、ＲＯＢがロウレベルとなり、第４のＰチャンネルＭＯＳトランジスタ２１と第４のＮチャンネルＭＯＳトランジスタ２２がオンし、ＲＯ２がロウレベル、ＲＯ２Ｂがハイレベルとなり、第３のＮチャンネルＭＯＳトランジスタ２０と第３のＰチャンネルＭＯＳトランジスタ１９がオフする。これにより、第４のＰチャンネルＭＯＳトランジスタ２１と第４のＮチャンネルＭＯＳトランジスタ２２による抵抗のみとなり、より高い抵抗値となる。

負荷駆動状態の時は、ＲＯ２がハイレベル、ＲＯ２Ｂがロウレベルとなり、第３のＮチャンネルＭＯＳトランジスタ２０と第３のＰチャンネルＭＯＳトランジスタ１９がオンする。これにより、第３のＮチャンネルＭＯＳトランジスタ２０と第３のＰチャンネルＭＯＳトランジスタ１９による抵抗値とほぼ同じ値となり、より低い抵抗値となる。

このように、本実施形態の駆動回路では、駆動回路の出力回路に使われる演算増幅器１が個々に負荷の電荷を充放電している期間、つまり、演算増幅器１にとって位相余裕を考慮する必要のない期間を自動的に第１、第２の電流コンパレータにより検出でき、可変抵抗器３への制御信号ＲＯ２をハイレベル、ＲＯ２Ｂをロウレベルに制御し、演算増幅器１の出力に接続されている可変抵抗器３の抵抗値を下げる事ができる。また、演算増幅器１が定常状態、つまり位相余裕を考慮すべき期間は可変抵抗器３への制御信号ＲＯ２をロウレベル、ＲＯ２Ｂをハイレベルに制御し、演算増幅器１の出力に接続されている可変抵抗器３の抵抗値を上げる事ができる。これにより、駆動回路が駆動する負荷が出力ピンごとに変動した場合でも、各出力の演算増幅器がそれを自動で検出するため、演算増幅器自身が負荷駆動状態の時は出力スイッチを低抵抗とすることにより高駆動化を実現し、定常状態の時には出力スイッチを高抵抗とすることで安定な位相余裕を維持できるため、上述したあらゆる負荷変動に対応可能となる。

そのため、演算増幅器の負荷条件を考慮してマージンを持った設計を行う必要がないため、演算増幅器の位相補償容量値を小さくできる。演算増幅器にとって位相補償容量を小さくできるということは、少ない電流で高速に負荷を充放電できるということであり、低消費電力化・高駆動化を可能とする。さらに、位相補償容量を小さくできるということは、多数の演算増幅器を集積する必要のある表示装置の駆動回路にとって、チップ高集積化を可能とする。

発明の実施の形態２．
次に、図４を用いて、本発明の実施の形態２に係る駆動回路の構成について説明する。図４は、本実施形態に係る駆動回路の構成を示す回路図である。この駆動回路は、図１及び図２と同様に、演算増幅器１、動作状態検出回路２、可変抵抗器３を備えており、可変抵抗器３については、図２と同様のため図示を省略している。

図４に示されるように、演算増幅器１は、ＰチャンネルＭＯＳトランジスタ４４〜５１、ＮチャンネルＭＯＳトランジスタ５２〜５９、定電流源６０〜６２、および定電圧源６３〜６６、容量６７、６８を備える。

ＮチャンネルＭＯＳトランジスタ５２のゲートに反転入力端子Ｖｉｎ（−）を接続し、ＮチャンネルＭＯＳトランジスタ５３のゲートに正転入力端子Ｖｉｎ（＋）にゲートを接続し、定電流源６０は、ＮチャンネルＭＯＳトランジスタ５２、５３のソースおよび負の電源端子ＶＳＳ２の間に接続される。ＰチャンネルＭＯＳトランジスタ４４のゲートに反転入力端子Ｖｉｎ（−）を接続し、ＰチャンネルＭＯＳトランジスタ４５のゲートに正転入力端子Ｖｉｎ（＋）を接続し、定電流源６１は、ＰチャンネルＭＯＳトランジスタ４４、４５のソースおよび正の電源端子ＶＤＤ２の間に接続される。

ＰチャンネルＭＯＳトランジスタ４６、４７は、正の電源端子ＶＤＤ２にそれぞれソースを接続し、それぞれのゲートを互いに接続している。ＰチャンネルＭＯＳトランジスタ４６のドレインは、ノードＡを介してＮチャンネルＭＯＳトランジスタ５２のドレインに接続され、ＰチャンネルＭＯＳトランジスタ４７のドレインは、ノードＢを介してＮチャンネルＭＯＳトランジスタ５３のドレインに接続されている。

ＰチャンネルＭＯＳトランジスタ４８は、ＰチャンネルＭＯＳトランジスタ４６のドレインにソースを接続し、ＰチャンネルＭＯＳトランジスタ４６、４７のゲートにドレインを接続し、ＰチャンネルＭＯＳトランジスタ４９のゲートにゲートを接続するとともに、正の電源端子ＶＤＤ２の電位より定電圧源６４の一定の電圧だけ低くゲートをバイアスしている。ＰチャンネルＭＯＳトランジスタ４９は、ＰチャンネルＭＯＳトランジスタ４７のドレインにソースを接続し、ＰチャンネルＭＯＳトランジスタ４８と同様、正の電源端子ＶＤＤ２の電位より定電圧源６４の電圧だけ低くゲートをバイアスしている。

ＮチャンネルＭＯＳトランジスタ５４、５５は、負の電源端子ＶＳＳ２にそれぞれソースを接続し、それぞれのゲートを互いに接続している。ＮチャンネルＭＯＳトランジスタ５４のドレインは、ノードＣを介してＰチャンネルＭＯＳトランジスタ４４のドレインに接続され、ＮチャンネルＭＯＳトランジスタ５５のドレインは、ノードＤを介してＰチャンネルＭＯＳトランジスタ４５のドレインに接続されている。

ＮチャンネルＭＯＳトランジスタ５６は、ＮチャンネルＭＯＳトランジスタ５４のドレインにソースを接続し、ＮチャンネルＭＯＳトランジスタ５４、５５のゲートにドレインを接続し、ＮチャンネルＭＯＳトランジスタ５７のゲートにゲートを接続するとともに、負の電源端子ＶＳＳ２の電位より定電圧源６６の一定の電圧だけ高くゲートをバイアスしている。ＮチャンネルＭＯＳトランジスタ５７は、ＮチャンネルＭＯＳトランジスタ５５のドレインにソースを接続し、ＮチャンネルＭＯＳトランジスタ５６と同様、負の電源端子ＶＳＳ２の電位より定電圧源６６の電圧だけ高くゲートをバイアスしている。

定電流源６２は、ＰチャンネルＭＯＳトランジスタ４８のドレインと、ＮチャンネルＭＯＳトランジスタ５６のドレイン間に接続され、ＰチャンネルＭＯＳトランジスタ５０は、ＰチャンネルＭＯＳトランジスタ４９のドレインにソースを接続し、正の電源端子ＶＤＤ２の電位より定電圧源６３の一定の電圧だけ低くゲートをバイアスし、ＮチャンネルＭＯＳトランジスタ５７のドレインにドレインを接続し、ＮチャンネルＭＯＳトランジスタ５８は、ＮチャンネルＭＯＳトランジスタ５７のドレインにソースを接続し、負の電源端子ＶＳＳ２の電位より定電圧源６５の一定の電圧だけ低くゲートをバイアスし、ＰチャンネルＭＯＳトランジスタ４９のドレインにドレインを接続している。

ＰチャンネルＭＯＳトランジスタ５１は、正の電源端子ＶＤＤ２にソースを接続し、ＰチャンネルＭＯＳトランジスタ４９のドレインにゲートを接続し、出力端子Ｓｏｕｔにドレインを接続し、ＮチャンネルＭＯＳトランジスタ５９は、負の電源端子ＶＳＳ２にソースを接続し、ＮチャンネルＭＯＳトランジスタ５７のドレインにゲートを接続し、出力端子Ｓｏｕｔにドレインを接続する。

容量６７は、ＰチャンネルＭＯＳトランジスタ４７のドレインと出力端子Ｓｏｕｔの間に接続され、容量６８は、ＮチャンネルＭＯＳトランジスタ５５のドレインのドレインと出力端子Ｓｏｕｔの間に接続されている。

動作状態検出回路２は、図２と同様の構成であり、ここでは、第１のインバータ１５と第１の２入力ＡＮＤ１６と第１の２入力ＮＯＲ１７と第２のインバータ１８を制御回路としている。ＰチャンネルＭＯＳトランジスタ５１のゲートＰＧは、動作状態検出回路２のＰチャンネルＭＯＳトランジスタ１１のゲートに接続され、ＮチャンネルＭＯＳトランジスタ５９のゲートＮＧは、動作状態検出回路２のＮチャンネルＭＯＳトランジスタ１２のゲートに接続される。

本実施形態の駆動回路は、図２の駆動回路と全く同様な動作原理により動作する。ＰチャンネルＭＯＳトランジスタ５１は図２のＰチャンネルＭＯＳトランジスタ９、ＮチャンネルＭＯＳトランジスタ５９は図２のＮチャンネルＭＯＳトランジスタ１０、容量６７は図２の容量７、容量６８は図２の容量８、ＰチャンネルＭＯＳトランジスタ５０とＮチャンネルＭＯＳトランジスタ５８は図２のＡＢ級制御回路６、ＮチャンネルＭＯＳトランジスタ５２、５３及び定電流源６０は図２の第１の差動増幅器４、ＰチャンネルＭＯＳトランジスタ４４、４５及び定電流源６１は図２の第１の差動増幅器５と同様の構成要素である。その他の部分は、ＮチャンネルＭＯＳトランジスタ５２、５３の出力電流と、ＰチャンネルＭＯＳトランジスタ４４、４５の出力電流を足して、ＰチャンネルＭＯＳトランジスタ５１とＮチャンネルＭＯＳトランジスタ５９に流れる電流のバランスをとっている。

このように、本発明にかかる動作状態検出回路は、図２や図４のようなプッシュプル出力回路を有する演算増幅器すべてに適用でき、プッシュプル出力回路を有する演算増幅器すべてにおいて低消費電力・高駆動能力・高集積化を可能とする。例えば、演算増幅器において出力段のトランジスタがゲート駆動される構成であれば、同様に、動作状態検出回路によって負荷条件の変動による動作状態を検出し、可変抵抗器の抵抗値を変更することができる。

上述のようにして、近年の多様化した駆動回路の駆動する負荷条件に対応すべく、駆動回路の出力ごとに動作状態を自動検出し、出力抵抗を制御する手段を持つ演算増幅器を発明する事により、従来のオーバースペックな演算増幅器の設計マージンを軽減する事が可能となるため、従来の演算増幅器の低消費電力・高駆動能力・高集積といった特性を飛躍的に改善することができる。

尚、上述の例では、可変抵抗器３によって切り替えられる抵抗値は、演算増幅器の動作状態が定常状態と負荷駆動状態であるため、２つであるが、これに限らず、任意の数の抵抗値としてもよい。より多くの抵抗値とした場合、より細かく抵抗値の調整が可能となるが、動作状態検出回路の構成が複雑になり、回路面積が増大する。

また、上述の例では、本発明にかかる駆動回路を液晶表示パネルのデータ線駆動回路に設けられる出力回路に用いるとしたが、これに限らず、容量性負荷を駆動する回路であればその他の回路でもよい。例えば、液晶表示パネルの走査線駆動回路や、有機ＥＬ表示装置の駆動回路等としてもよい。

本発明に係る駆動回路の構成を示すブロック図である。 本発明に係る駆動回路の構成を示す回路図である。 本発明に係る駆動回路動作を示すタイミングチャートである。 本発明に係る駆動回路の構成を示す回路図である。 帰還回路の基本ブロック図である。 帰還回路の周波数特性を示すボーデ線図である。 帰還回路の構成例を示すブロック図である。 帰還回路の周波数特性を示すボーデ線図である。 従来の表示装置の駆動回路の構成例および表示パネルを示すブロック図である。 従来の駆動回路の構成を示すブロック図である。 従来の駆動回路の動作を示すタイミングチャートである。

符号の説明

１ 演算増幅器
２ 動作状態検出回路
３ 可変抵抗器
４、５ 差動増幅器
６ ＡＢ級制御回路
７、８ 容量
９、１１、１９、２１ ＰチャンネルＭＯＳトランジスタ
１０、１２、２０、２２ ＮチャンネルＭＯＳトランジスタ
１３、１４ 定電流源
１５、１８ インバータ
１６ ２入力ＡＮＤ
１７ ２入力ＮＯＲ

Claims (9)

1. 容量性負荷を駆動する駆動回路であって、
   入力信号を増幅し、前記増幅した信号を前記容量性負荷へ出力する増幅回路と、
   前記容量性負荷に対する前記増幅回路の動作状態を検出する動作状態検出回路と、
   前記増幅回路の出力に接続され、前記動作状態検出回路によって検出された動作状態に応じて抵抗値を変化させる可変抵抗器と、を備え、
   前記増幅回路は、前記増幅回路の出力信号を出力する出力段トランジスタを備え、
   前記動作状態検出回路は、
   前記出力段トランジスタの制御信号を入力とする出力参照トランジスタと、
   前記出力参照トランジスタの電流値を基準値と比較するコンパレータと、
   前記コンパレータの出力に基づき、前記可変抵抗器の抵抗値を制御する抵抗制御信号を出力する抵抗制御出力回路と、を備える駆動回路。
2. 前記動作状態検出回路は、前記増幅回路の動作状態が、前記容量性負荷の電荷を充放電する駆動状態又は前記容量性負荷の電荷を充放電しない定常状態であるか検出し、
   前記可変抵抗器は、前記動作状態が駆動状態の場合と定常状態の場合とで前記抵抗値を異なる値にする、
   請求項１に記載の駆動回路。
3. 前記可変抵抗器は、前記動作状態が定常状態のときの前記抵抗値よりも前記動作状態が駆動状態のときの前記抵抗値を小さくする、
   請求項２に記載の駆動回路。
4. 前記動作状態検出回路は、
   前記増幅回路の出力電流が基準値より大きい場合、前記動作状態が駆動状態であることを検出し、
   前記増幅回路の出力電流が基準値より小さい場合、前記動作状態が定常状態であることを検出する、
   請求項２又は３に記載の駆動回路。
5. 前記出力段トランジスタは、プッシュプル回路を構成する第１及び第２のトランジスタを有し、
   前記出力参照トランジスタは、前記第１のトランジスタの制御信号を入力とする第１の出力参照トランジスタと、前記第２のトランジスタの制御信号を入力とする第２の出力参照トランジスタと、を含み、
   前記コンパレータは、前記第１の出力参照トランジスタの電流値を基準値と比較する第１のコンパレータと、前記第２の出力参照トランジスタの電流値を基準値と比較する第２のコンパレータと、を含み、
   前記抵抗制御出力回路は、前記第１又は第２のコンパレータの出力に基づき、前記可変抵抗器の抵抗値を制御する抵抗制御信号を出力する、
   請求項１乃至４のいずれかに記載の駆動回路。
6. 前記増幅回路は、前記出力段トランジスタよりも前段に差動増幅器をさらに備え、
   前記出力段トランジスタの出力が前記差動増幅器に帰還している、
   請求項５に記載の駆動回路。
7. 前記可変抵抗器は、異なる抵抗値を有する複数のトランジスタを備え、
   前記動作状態検出回路から出力される前記抵抗制御信号に基づいて、前記複数のトランジスタから選択されたトランジスタをオンオフし、前記抵抗値を変化させる、
   請求項５又は６に記載の駆動回路。
8. 容量性負荷を駆動する駆動回路の動作状態を検出する動作状態検出回路であって、
   前記駆動回路の出力信号を出力する出力段トランジスタの制御信号を入力とする出力参照トランジスタと、
   前記出力参照トランジスタの電流値を基準値と比較するコンパレータと、
   前記コンパレータの出力に基づき、前記可変抵抗器の抵抗値を制御する抵抗制御信号を出力する抵抗制御出力回路と、を備え、
   前記出力参照トランジスタの電流値が前記基準値よりも大きい場合、前記動作状態が前記容量性負荷の電荷を充放電する駆動状態であることを検出し、前記出力参照トランジスタの電流値が前記基準値よりも小さい場合、前記動作状態が前記容量性負荷の電荷を充放電しない定常状態であることを検出する、
   動作状態検出回路。
9. 複数の画素と、前記複数の画素に信号を伝送する複数の配線と、を有する表示パネルと、
   前記複数の配線に接続され、前記複数の画素に信号を出力する駆動回路と、を備える表示装置であって、
   前記駆動回路は、
   入力されたデータをデジタル信号からアナログ信号へ変換（Ｄ／Ａ変換）するＤ／Ａ変換器と、
   前記Ｄ／Ａ変換された信号を増幅し出力する出力回路と、を有し、
   前記出力回路は、
   前記Ｄ／Ａ変換器の出力信号を増幅し、前記増幅した信号を前記複数の配線を介して前記複数の画素へ出力する増幅回路と、
   前記画素の容量性負荷に対する前記増幅回路の動作状態を検出する動作状態検出回路と、
   前記増幅回路の出力に接続され、前記動作状態検出回路によって検出された動作状態に応じて抵抗値を変化させる可変抵抗器と、を有し、
   前記増幅回路は、前記増幅回路の出力信号を出力する出力段トランジスタを備え、
   前記動作状態検出回路は、
   前記出力段トランジスタの制御信号を入力とする出力参照トランジスタと、
   前記出力参照トランジスタの電流値を基準値と比較するコンパレータと、
   前記コンパレータの出力に基づき、前記可変抵抗器の抵抗値を制御する抵抗制御信号を出力する抵抗制御出力回路と、を備える表示装置。

Images