KR100790492B1 - 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 - Google Patents

슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 Download PDF

Info

Publication number
KR100790492B1
KR100790492B1 KR1020050059313A KR20050059313A KR100790492B1 KR 100790492 B1 KR100790492 B1 KR 100790492B1 KR 1020050059313 A KR1020050059313 A KR 1020050059313A KR 20050059313 A KR20050059313 A KR 20050059313A KR 100790492 B1 KR100790492 B1 KR 100790492B1
Authority
KR
South Korea
Prior art keywords
slew rate
output buffers
bias
output
bias voltage
Prior art date
Application number
KR1020050059313A
Other languages
English (en)
Other versions
KR20070003379A (ko
Inventor
손경목
이수철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050059313A priority Critical patent/KR100790492B1/ko
Priority to US11/445,805 priority patent/US7808468B2/en
Priority to JP2006172890A priority patent/JP2007011339A/ja
Priority to DE102006031303A priority patent/DE102006031303A1/de
Priority to TW095123479A priority patent/TWI344635B/zh
Priority to CNA2006101016977A priority patent/CN1892799A/zh
Publication of KR20070003379A publication Critical patent/KR20070003379A/ko
Application granted granted Critical
Publication of KR100790492B1 publication Critical patent/KR100790492B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치에 포함된 소스 드라이버에 관한 것이다. 본 발명에 따른 소스 드라이버는 데이터 라인들을 각각 구동하기 위한 다수의 출력 버퍼들, 그리고 상기 출력 버퍼들의 슬루 레이트 분포에 따라 상기 출력 버퍼들에 입력되는 바이어스 전압을 가변하는 바이어스 회로를 포함하는 것을 특징으로 한다.

Description

슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동 방법{SOURCE DRIVER OF CONTROLLING SLEW RATE AND DRIVING METHOD OF THEREOF}
도 1은 본 발명의 바람직한 실시예에 따른 액정 표시 장치의 전체 구성을 보여주는 블록도이다.
도 2는 본 발명의 바람직한 실시예에 따른 소스 드라이버의 회로도이다.
도 3은 도 2에 도시된 출력 버퍼의 슬루 레이트 특성을 설명하기 위한 파형도이다.
도 4는 도 2에 도시된 출력 버퍼의 회로도이다.
도 5는 본 발명에 따른 출력 버퍼들의 슬루 레이트 조절 결과를 보여주는 산포도이다.
도 6은 도 2에 도시된 바이어스 회로의 회로도이다.
도 7은 도 6에 도시된 퓨징 저항부의 일 예를 보여주는 회로도이다.
삭제
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 소스 드라이버부 20 : 게이트 드라이버부
30 : 패널 100 : 소스 드라이버
110 : DAC 121~12n : 출력 버퍼
130 : 바이어스 회로 135 : 퓨징 저항부
본 발명은 표시 장치에 관한 것으로, 구체적으로는 액정 표시 장치(LCD : Liquid Crystal Display Device)에 관한 것이다.
액정 표시 장치는 소형화, 저전력 소모의 장점들을 가지며, 노트북 컴퓨터 및 LCD TV 등에 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(TFT : Thin Film Transistor)를 이용하는 액티브 매트릭스 타입(Active Matrix Type)의 액정 표시 장치는 동영상을 표시하기에 적합하다.
액정 표시 장치는 액정 패널, 다수의 데이터 라인(Data Line)들을 구동하는 구동 전압을 발생하는 소스 드라이버부, 및 다수의 게이트 라인(Gate Line)들을 구동하는 게이트 드라이버부로 구성된다.
액정 표시 장치가 대형화되면서, 액정 패널의 크기가 증가하게 되었다. 액정 패널의 크기 증가는 구동할 데이터 라인 수의 증가를 초래하고, 이는 소스 드라이버부에 구비된 출력 버퍼들의 증가로 이어진다. 액정 패널에 고른 화상을 표시하기 위해서는 출력 버퍼들의 일정한(Uniform) 특성이 요구되어진다. 그러기 위해서는 모든 출력 버퍼들에 대한 특성 파라미터들의 산포가 좋아야 한다. 출력 버퍼들이 가지는 특성 파라미터로는 슬루 레이트(Slew Rate), 게인(Gain), 위상 마진(Phase Margin), 공통 모드 제거비(CMRR : Common Mode Rejection Ratio), 전원전압 변동 제거비(PSRR : Power Supply Rejection Ratio), AC 특성 등이 있다. 출력 버퍼들이 가지는 특성 파라미터 중 슬루 레이트는 눈으로 보이는 화질 불량 여부를 결정하는 중요한 특성 파라미터이다. 따라서 소스 드라이버의 출력 버퍼들이 정해진 분포 내에 슬루 레이트 값이 산포되도록 해야된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 출력 버퍼들의 슬루 레이트가 정해진 분포 내에 산포되는 소스 드라이버를 제공하는데 있다.
본 발명에 따른 액정 표시 장치의 소스 드라이버는 데이터 라인들을 각각 구동하기 위한 다수의 출력 버퍼들, 그리고 상기 출력 버퍼들의 슬루 레이트 분포에 따라 상기 출력 버퍼들에 입력되는 바이어스 전압을 가변하는 바이어스 회로를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 각 출력 버퍼는 상기 바이어스 전압을 입력받아, 바이어스 전류를 출력하는 바이어스 전류원과, 아날로그 영상 신호와 상기 데이터 라인 구동 신호가 차동 쌍으로 입력되어 상기 바이어스 전류에 따라 가변되는 차동 전류를 출력하는 입력부와, 상기 차동 전류에 응답하여 상기 데이터 라인 구동 신호를 발생하는 증폭 출력부, 그리고 상기 데이터 라인 구동 신호의 주파수 특성을 안정화시키는 커패시터를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 슬루 레이트는 상기 바이어스 전류에 비례하고, 상기 커패시터 용량에 반비례하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 바이어스 전압은 상기 바이어스 전류를 제어하여 상기 슬루 레이트를 조정하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 바이어스 회로는 상기 바이어스 전압을 조정할 수 있는 저항과 퓨즈가 직렬 연결된 하나 이상의 저항열들을 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 퓨즈는 레이저나 과전류 공급으로 절단되어 상기 저항 값을 조정할 수 있는 것을 특징으로 한다.
이 실시예에 있어서, 상기 저항열들은 직렬 연결되며, 상기 퓨즈를 제어하여 상기 저항 값이 감소되어 상기 바이어스 전압을 증가시키는 것을 특징으로 한다.
이 실시예에 있어서, 상기 저항열들은 병렬 연결되며, 상기 퓨즈를 제어하여 상기 저항 값이 증가되어 상기 바이어스 전압을 감소시키는 것을 특징으로 한다.
이 실시예에 있어서, 상기 저항열들은 직렬 연결과 병렬 연결이 혼합되며, 상기 퓨즈를 제어하여 상기 저항 값이 증가 또는 감소되어 상기 바이어스 전압을 감소 또는 증가시키는 것을 특징으로 한다.
이 실시예에 있어서, 상기 슬루 레이트 분포의 조절은 상기 소스 드라이버가 출하되기 이전에 수행되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 출력 버퍼들의 상기 슬루 레이트 분포는 상기 액정 표시 장치의 화질 불량을 일으키지 않는 범위 내에 있는 것을 특징으로 한다.
본 발명에 따른 소스 드라이버를 구성하는 출력 버퍼들의 슬루 레이트를 제어하는 방법은 상기 출력 버퍼들의 슬루 레이트 분포를 분석하는 단계, 상기 분석 된 슬루 레이트 분포가 정해진 슬루 레이트 범위에 속하는지 판별하는 단계, 그리고 상기 판별 단계에서 상기 슬루 레이트 분포가 상기 범위를 벗어나게 되면, 상기 슬루 레이트 분포가 상기 범위에 속하도록 상기 출력 버퍼들에 인가되는 바이어스 전압을 조정하는 단계를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 슬루 레이트는 상기 출력 버퍼들 내부의 바이어스 전류와 커패시터 용량에 의해 정해지는 것을 특징으로 한다.
이 실시예에 있어서, 상기 바이어스 전압은 상기 바이어스 전류를 증가 또는 감소시켜, 상기 슬루 레이트를 조정하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 출력 버퍼들의 상기 슬루 레이트 범위는 액정 표시 장치의 화질 불량을 일으키지 않는 범위인 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면들을 참조하여 상세히 설명하도록 한다.
도 1은 본 발명에 따른 액정 표시 장치를 보여주는 도면이다. 도 1을 참조하면, 액정 표시 장치는, 액정 패널(Liquid Crystal Panel)(30), 소스 드라이버부(SD : Source Driver)(10), 및 게이트 드라이버부(GD : Gate Driver)(20)를 포함한다.
소스 드라이버부(10)는 다수 개의 소스 드라이버(SD, 100)들로 구성되고, 게이트 드라이버부(20)는 다수 개의 게이트 드라이버(GD)들로 구성된다. 소스 드라이버부(10)에 구비되어 있는 각각의 소스 드라이버(SD, 100)는 액정 패널(30) 상에 배치되는 데이터 라인(DL)들을 구동한다. 게이트 드라이버부(20)에 구비되어 있는 각각의 게이트 드라이버(GD)는 액정 패널(30) 상에 배치되는 게이트 라인(GL)들을 구동한다. 여기서, 데이터 라인은 소스 라인(Source Line) 또는 채널(Channel)이라고도 한다.
액정 패널(30)은 다수의 화소(31)들을 포함한다. 각각의 화소(31)들은 스위치 트랜지스터(Switch Transistor)(TR), 액정으로부터의 전류 누설을 감소시키기 위한 저장 커패시터(Storage Capacitor)(CST), 및 액정 커패시터(Liquid Crystal Capacitor)(CLC)를 포함한다. 스위치 트랜지스터(TR)는 게이트 라인(GL)을 구동하는 신호에 응답하여 턴온/턴오프(turn on/turn off)되고, 스위치 트랜지스터(TR)의 한 단자는 데이터 라인(DL)에 연결된다. 저장 커패시터(CST)는 스위치 트랜지스터(TR)의 타 단자와 접지 전압(VSS)사이에 연결되고, 액정 커패시터(CLC)는 스위치 트랜지스터(TR)의 타 단자와 공통 전압(Common Voltage)(VCOM) 사이에 연결된다.
소스 드라이버(100)의 내부 회로는 칩 제조업체(Chip Maker)에 따라 약간씩 차이가 있지만, 일반적으로 소스 드라이버(100)는 타이밍 컨트롤러(Timing Controller)(도시되지 않음)에서 인가된 디지털 데이터를 차례대로 쉬프트(shift) 하는 쉬프트 레지스터(Shift Register), 디지털 데이터를 대응하는 아날로그 전압값으로 변환하는 디지털 아날로그 변환부(DAC : Digital to Analog Converter), 그리고 변환된 아날로그 전압값을 입력받아서 패널의 데이터 라인들을 구동하기 위한 소스 드라이버 출력회로(Source Driver Output Circuit)를 포함하고 있다. 아날로그 전압값을 액정 패널(30)에 제공할 것을 명하는 클록신호(TP)가 입력되면, 소스 드라이버 출력부는 데이터 라인(DL)을 구동하여 턴온된 박막 트랜지스터(TR)들을 통해 액정 커패시터(CLC)에 영상신호를 인가한다. 이와 같은 기능 이외에, 본 발명에 따른 소스 드라이버(100)는 소스 드라이버(100)의 출력이 일정한 슬루 레이트 범위를 갖도록 바이어스 전압을 조정하여 출력한다. 그 결과, 소스 드라이버(100)로부터 출력되는 신호의 변동이 줄어들게 되어, 개선된 화질을 제공할 수 있게 된다. 이에 대한 상세 구성은 다음과 같다.
도 2는 본 발명의 바람직한 실시예에 따른 소스 드라이버(100)의 회로도이다. 도 2는 소스 드라이버(100)를 구성하는 여러 내부 회로들 중 출력과 관련된 회로들, 예컨대 디지털 아날로그 변환부(DAC)(110)와 바이어스 회로(130), 그리고 다수의 출력 버퍼들(121~12n)에 대한 구성을 보여주고 있다.
디지털 아날로그 변환부(110)는 디지털 영상 신호들(Digital Image Signals)을 아날로그 영상 신호들(Analog Image Signals)로 변환하여 출력한다. 디지털 아날로그 변환부(110)에서 출력되는 각각의 아날로그 영상 신호들은 계조 전압들(Gray Voltage)(VI1~VIn)을 나타낸다.
바이어스 회로(130)는 출력 버퍼들(121~12n) 각각에 바이어스 전압들(Vbias)을 공급하는 역할을 한다. 본 발명에 따른 바이어스 회로(130)는 출력 버퍼들(121~12n)이 일정한 슬루 레이트 범위를 갖도록 바이어스 전압을 조정하여 출력한다.
다수의 출력 버퍼들(121~12n)은 디지털 아날로그 변환부(110)에서 발생된 계조 전압들(VI1~VIn)과, 바이어스 회로(130)로부터 발생된 바이어스 전압들(Vbias) 을 입력받아, 지수적으로 상승하는 출력전압들(VO1~VOn)을 출력한다. 출력전압들(VO1~VOn)은 데이터 라인들(DL1~DLn)을 구동하는 구동전압이 된다. 이 경우, 출력 버퍼들(121~12n)로부터 발생되는 출력전압들(VO1~VOn)의 슬루 레이트는 출력 버퍼들(121~12n)로 제공되는 바이어스 전압(Vbias)에 의해 조절된다. 출력 버퍼들(121~12n) 및 바이어스 회로(130)의 상세 구성을 살펴 보기에 앞서 슬루 레이트에 대한 정의를 살펴보면 다음과 같다.
도 3은 도 2에 도시된 출력 버퍼의 슬루 레이트 특성을 설명하기 위한 파형도이다.
일반적으로 출력 버퍼들(121~12n)의 입력단에 큰 스텝 입력(Step Input)(VI)을 인가하면 출력전압(VO)은 시간에 따라 선형적인 기울기를 가지고 직선적으로 변화하다가 일정 전압(Va)으로 포화되는데, 이때 기울기를 슬루 레이트라 한다. 슬루 레이트가 일정 범위를 벗어나서 너무 작아지거나 또는 너무 커지게 되면, 화면에 표시되는 영상에 편차가 발생하게 된다. 따라서, 본 발명에서는 이와 같은 문제를 방지하기 위해 슬루 레이트가 일정 범위 내에 수렴할 수 있도록 출력 버퍼들(121~12n)로 슬루 레이트가 제어된 바이어스 전압(Vbias)을 발생한다.
도 4는 도 2에 도시된 출력 버퍼(121)의 회로도이다. 도 4는 폴디드 캐스코드(Folded Cascode) 연산 증폭기를 나타내는 회로도로, 출력 버퍼(121)는 바이어스 전류원(1213), 입력부(1215), 증폭 출력부(1217), 커패시터(1219)로 구성된다.
바이어스 전류원(1213)은 피모스(PMOS) 트랜지스터(MP5)로 구성된다. 제 5 피모스 트랜지스터(MP5)는 제 1 바이어스 전압(Vbias1)을 입력받아, 차동쌍인 제 1과 제 2 피모스 트랜지스터(MP1, MP2)로 바이어스 전류(I)를 공급한다.
입력부(1215)는 피모스(PMOS) 트랜지스터들(MP1, MP2)를 포함하며, 서로 상보(Complementary) 신호 관계인 제 1 입력 신호(INP)와 제 2 입력 신호(INN)를 입력받는다. 입력부(1215)는 출력 신호(VO)가 입력 신호들(INP, INN)중 반전(Inverting) 입력 신호(INN)로 피드백(Feedback)되는 전압 팔로워 구조(Voltage Follower Configuration)를 가진다. 제 1 입력 신호(INP)는 아날로그 영상 신호이고, 제 2 입력 신호(INN)는 데이터 라인 구동 신호이다. 입력부(1215)는 바이어스 전류원(1213)로부터 입력되는 바이어스 전류(I)에 대응하여 가변적인 차동 전류를 출력한다.
증폭 출력부(1217)는 피모스 트랜지스터들(MP3, MP4, MP6, MP7)와 엔모스 트랜지스터들(MN1~MN4)을 포함한다. 윌슨 전류 미러의 구성을 취하는 피모스 트랜지스터들(MP3, MP4, MP6, MP7)은 증폭부의 출력 저항을 증가시키는 역할을 한다. 제 1과 제 2 엔모스 트랜지스터(MN1, MN2)는 제 2 바이어스 전압(Vbias2)을 입력받아 이득을 증가시키기 위한 캐스코드 증폭단이 된다. 제 3과 제 4 엔모스 트랜지스터(MN3, MN4)는 제 3 바이어스 전압(Vbias3)을 입력받아 전류 전원 역할을 한다.
커패시터(1219, C)는 출력 신호(VO)의 주파수 특성을 안정화시키는 역할을 수행한다.
출력 버퍼(121)의 슬루 레이트는 출력 버퍼(121)에 포함되어 있는 커패시터(C)에 의해 발생하게 된다. 출력 버퍼(121)의 슬루 레이트를 수식으로 나타내면 아래와 같다.
Figure 112005035890903-pat00001
[수학식1]에서 I는 출력 버퍼(121)에 흐르는 전류를 나타내는 것이고, C는 출력 버퍼(121) 내의 커패시터(C)의 용량을 나타낸다. [수학식1]에서 알 수 있는 바와 같이, 출력 버퍼(121)의 슬루 레이트(SR)는 바이어스 전류(I)에 비례하고, 출력 버퍼(121)에 포함되어 있는 커패시터(C)에 반비례한다. 따라서, 본 발명에서는 바이어스 전류(I)의 양을 조절하여 출력 버퍼(121)의 슬루 레이트(SR)를 조절하게 된다. 예를 들어, 출력 버퍼(121)의 슬루 레이트(SR)가 요구되어지는 범위 보다 낮은 값을 가지는 경우에는 바이어스 전류(I)의 양을 늘려주고, 출력 버퍼(121)의 슬루 레이트(SR)가 요구되어지는 범위보다 높은 값을 가지는 경우에는 바이어스 전류(I)의 양을 줄여준다. 이와 같은 바이어스 전류(I)의 양은 바이어스 회로(130)로부터 발생된 제 1 바이어스 전압(Vbias1)의 레벨에 의해 조절된다.
도 5는 본 발명에 따른 출력 버퍼들의 슬루 레이트 조절 결과를 보여주는 산포도이다.
도 5의 BSR1과 BSR2는 슬루 레이트 개선 전의 출력 버퍼들(121~12n)의 슬루 레이트 분포를 나타내고, ASR은 슬루 레이트 개선 후의 출력 버퍼들(121~12n)의 슬루 레이트 분포를 각각 나타낸다. 요구되어지는 SR 범위(SR1~SR2)는 출력 버퍼들의 화질 불량이 발생하지 않는 안정적인 슬루 레이트 범위를 나타낸다. BSR1과 BSR2는 요구되어지는 SR 범위(SR1~SR2)를 벗어난 형태를 취한다. 따라서, 본 발명은 슬루 레이트 구성 인자 중 전류(I)를 조절하여 BSR1의 중심축 C1과 BSR2의 중심축 C2를 C0로 이동시킨다. 즉, 출력 버퍼들의 슬루 레이트 분포가 요구되어지는 SR 범위(SR1~SR2) 내에 들어올 수 있도록 바이어스 회로(130)로부터 발생된 제 1 바이어스 전압(Vbias1)의 레벨을 조절하여 출력 버퍼들의 전류(I)를 조절하게 된다. 요구되어지는 SR 범위(SR1~SR2)는 소스 드라이버 칩 제조 업체에 따라 약간의 차이를 가지며 정해질 것이다.
소스 드라이버(100)의 설계 검증 단계에서 출력 버퍼들(121~12n)의 여러 특성을 분석하여, 화질 불량을 일으킬 위험이 있는지 여부를 검사하는 단계를 거치게 된다. 검사 단계에서 특성 분석 장비(미도시됨)는 각 출력 버퍼들(121~12n)의 슬루 레이트 분포를 분석하여, 슬루 레이트 분포가 도 5의 요구되어지는 SR 범위(SR1~SR2)에 속하는지 확인하게 된다. 만약, 출력 버퍼들(121~12n)의 슬루 레이트 분포가 요구되어지는 SR 범위(SR1~SR2)를 벗어나게 되면, 특성 분석 장비는 바이어스 회로(130)를 조정하여, 출력 버퍼들(121~12n)에 인가되는 바이어스 전압을 변경하게 된다. 따라서, 출력 버퍼들(121~12n)에 인가되는 변경된 바이어스 전압은 출력 버퍼들(121~12n) 내의 전류(I)를 변화시켜, 슬루 레이트가 요구되어지는 SR 범 위(SR1~SR2)에 들어오게 된다. 바이어스 회로(130) 조정으로 인해, 소스 드라이버(100) 내의 출력 버퍼들(121~12n)이 일정한 슬루 레이트 분포를 가지게 되어, 디스플레이 장치의 화질 불량을 방지할 수 있게 된다.
도 6은 도 2에 도시된 바이어스 회로의 회로도이다. 도 6은 전류 미러 형태의 바이어스 회로(130)로, 게이트가 서로 연결된 엔모스 트랜지스터들(Q1, Q2)과 퓨징 저항부(135)로 구성된다. 바이어스 회로(130)의 기준 전류(Iref)는 전원 전압(VDD)과 전류 미러 사이에 접속되어 있는 퓨징 저항부(135)에 의해 결정된다. 출력 전류(IO)는 기준 전류(Iref)의 정수배(n)에 해당하는 값이 된다. 정수 n은 두 개의 엔모스 트랜지스터(Q1, Q2)의 크기 비를 나타내는 것으로, 제 1 트랜지스터(Q1)에 비해 제 2 트랜지스터(Q2)의 폭과 길이(W/L)가 n배 되는 것을 의미한다. 따라서, 출력 전류(IO)는 퓨징 저항부(135) 값에 의해 변하게 되며, 출력 전류(IO)는 제 1 바이어스 전압(Vbias1) 값을 조정하게 된다.
도 7은 도 6에 도시된 퓨징 저항부의 일 예를 보여주는 회로도이다. 본 발명은 바이어스 회로(130) 내의 퓨징 저항부(135)의 값을 변화시켜 제 1 바이어스 전압(Vbias1)을 조정하는 것으로, 도 7은 두 노드(N1, N2) 사이에 연결된 퓨징 저항부(135)의 일 예를 보여주는 것이다. 두 노드(N1, N2) 사이에 병렬 연결된 다수의 저항들(R1~Rn) 각각은 퓨즈들(f1~fn)과 연결되어 있다. 각 퓨즈들(f1~fn)은 바이어스 회로(130)에서 원하는 제 1 바이어스 전압(Vbias1)을 출력하기 위하여 저항값을 조정하는 역할을 한다.
퓨징 저항부(135)는 도 7의 병렬 구조와 직렬 구조가 혼합된 구조를 가질 수도 있다.
삭제
만약, 도 2의 출력 버퍼들(121~12n)의 슬루 레이트 분포가 요구되어지는 SR 범위(SR1~SR2)를 벗어나게 되면, 특성 분석 장비는 바이어스 회로(130)에서 출력 버퍼들(121~12n)로 인가해야 하는 제 1 바이어스 전압(Vbias1)을 설정하게 된다. 설정된 제 1 바이어스 전압(Vbias1)을 출력하기 위하여, 바이어스 회로(130) 내의 퓨징 저항부(135) 값이 조정된다. 원하는 퓨징 저항부(135)의 값은 퓨징 장치(미도시됨)등을 이용하여 특정 퓨즈들(f1~fn)을 컷팅(cutting)함으로써 설정된다. 특정 퓨즈들(f1~fn)을 컷팅하는 것은 레이저나 과전류를 공급하는 방법 등으로 구현할 수 있다.
앞에서 설명한 바와 같이, 본 발명에 따른 소스 드라이버는 바이어스 전압을 조정하여 소스 드라이버 내의 출력 버퍼들이 일정한 슬루 레이트 분포를 가지게 되어, 액정 디스플레이 장치의 화질 불량 현상을 방지할 수 있게 된다.
한편, 이와 같은 본 발명의 특징은 액정 표시 장치와 유사한 구동 방식을 갖는 평판 디스플레이 장치들, 예를 들면 ECD(Electrochromic display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 적어도 어느 하나에 적용될 수 있다. 그리고 본 발명이 적용되는 액정 표시 장치는 대화면 TV, HDTV(High Definition Television), 휴대용 컴퓨터, 캠코더, 자동차용 디스플레이, 정보통신용 멀티미디어, 및 가상현실 분야 등에 적용될 수 있다.
이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 바이어스 전압을 조정하여 소스 드라이버 내의 출력 버퍼들이 정해진 분포 내에 슬루 레이트 값이 산포되어, 액정 디스플레이 장치의 화질 불량 현상을 방지할 수 있게 된다.

Claims (15)

  1. 액정 표시 장치의 소스 드라이버에 있어서:
    데이터 라인들을 각각 구동하기 위한 다수의 출력 버퍼들; 그리고
    상기 출력 버퍼들의 슬루 레이트 분포에 따라 상기 출력 버퍼들에 입력되는 바이어스 전압을 가변하는 바이어스 회로를 포함하되,
    상기 바이어스 회로는 상기 바이어스 전압을 조정할 수 있는 저항과 퓨즈가 직렬 연결된 적어도 하나의 저항렬을 포함하는 것을 특징으로 하는 소스 드라이버.
  2. 제 1 항에 있어서,
    상기 각 출력 버퍼는,
    상기 바이어스 전압을 입력받아, 바이어스 전류를 출력하는 바이어스 전류원;
    아날로그 영상 신호와 상기 데이터 라인 구동 신호가 차동 쌍으로 입력되어 상기 바이어스 전류에 따라 가변되는 차동 전류를 출력하는 입력부;
    상기 차동 전류에 응답하여 상기 데이터 라인 구동 신호를 발생하는 증폭 출력부; 그리고
    상기 데이터 라인 구동 신호의 주파수 특성을 안정화시키는 커패시터를 포함하는 것을 특징으로 하는 소스 드라이버.
  3. 제 2 항에 있어서,
    상기 슬루 레이트는 상기 바이어스 전류에 비례하고, 상기 커패시터 용량에 반비례하는 것을 특징으로 하는 소스 드라이버.
  4. 제 3 항에 있어서,
    상기 바이어스 전압은 상기 바이어스 전류를 제어하여 상기 슬루 레이트를 조정하는 것을 특징으로 하는 소스 드라이버.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 퓨즈는 레이저나 과전류 공급으로 절단되어 상기 저항 값을 조정할 수 있는 것을 특징으로 하는 소스 드라이버.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 저항열들은 병렬 연결되며, 상기 퓨즈를 제어하여 상기 저항 값이 증가되어 상기 바이어스 전압을 감소시키는 것을 특징으로 하는 소스 드라이버.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 슬루 레이트 분포의 조절은 상기 소스 드라이버가 출하되기 이전에 수행되는 것을 특징으로 하는 소스 드라이버.
  11. 제 1 항에 있어서,
    상기 출력 버퍼들의 상기 슬루 레이트 분포는 상기 액정 표시 장치의 화질 불량을 일으키지 않는 범위 내에 있는 것을 특징으로 하는 소스 드라이버.
  12. 소스 드라이버를 구성하는 출력 버퍼들의 슬루 레이트를 제어하는 방법에 있어서:
    상기 출력 버퍼들의 슬루 레이트 분포를 분석하는 단계;
    상기 분석된 슬루 레이트 분포가 정해진 슬루 레이트 범위에 속하는지 판별하는 단계; 그리고
    상기 판별 단계에서 상기 슬루 레이트 분포가 상기 범위를 벗어나게 되면, 상기 슬루 레이트 분포가 상기 범위에 속하도록 상기 출력 버퍼들에 인가되는 바이어스 전압을 조정하는 단계를 포함하되,
    상기 바이어스 전압을 조정하기 위하여 저항과 퓨즈가 직렬 연결된 적어도 하나의 저항렬을 이용하는 것을 특징으로 하는 슬루 레이트 제어 방법.
  13. 제 12 항에 있어서,
    상기 슬루 레이트는 상기 출력 버퍼들 내부의 바이어스 전류와 커패시터 용량에 의해 정해지는 것을 특징으로 하는 슬루 레이트 제어 방법.
  14. 제 13 항에 있어서,
    상기 바이어스 전압은 상기 바이어스 전류를 증가 또는 감소시켜, 상기 슬루 레이트를 조정하는 것을 특징으로 하는 슬루 레이트 제어 방법.
  15. 제 12 항에 있어서,
    상기 출력 버퍼들의 상기 슬루 레이트 범위는 액정 표시 장치의 화질 불량을 일으키지 않는 범위인 것을 특징으로 하는 슬루 레이트 제어 방법.
KR1020050059313A 2005-07-01 2005-07-01 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 KR100790492B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050059313A KR100790492B1 (ko) 2005-07-01 2005-07-01 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
US11/445,805 US7808468B2 (en) 2005-07-01 2006-06-03 Source driver for controlling a slew rate and a method for controlling the slew rate
JP2006172890A JP2007011339A (ja) 2005-07-01 2006-06-22 スルーレートを制御するソースドライバ及びその制御方法
DE102006031303A DE102006031303A1 (de) 2005-07-01 2006-06-28 Sourcetreiber mit Ausgabepuffern und Verfahren zur Ausgabepuffer-Anstiegsgeschwindigkeitssteuerung
TW095123479A TWI344635B (en) 2005-07-01 2006-06-29 Source driver for controlling a slew rate and a method for controlling the slew rate
CNA2006101016977A CN1892799A (zh) 2005-07-01 2006-07-03 用于控制转换速率的源驱动器和用于控制转换速率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059313A KR100790492B1 (ko) 2005-07-01 2005-07-01 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법

Publications (2)

Publication Number Publication Date
KR20070003379A KR20070003379A (ko) 2007-01-05
KR100790492B1 true KR100790492B1 (ko) 2008-01-02

Family

ID=37597598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059313A KR100790492B1 (ko) 2005-07-01 2005-07-01 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법

Country Status (6)

Country Link
US (1) US7808468B2 (ko)
JP (1) JP2007011339A (ko)
KR (1) KR100790492B1 (ko)
CN (1) CN1892799A (ko)
DE (1) DE102006031303A1 (ko)
TW (1) TWI344635B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008139697A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp 容量性負荷駆動回路および容量性負荷駆動方法、液晶表示装置駆動方法
KR100817302B1 (ko) 2007-04-24 2008-03-27 삼성전자주식회사 데이터 드라이버 및 이를 갖는 표시장치
KR100861921B1 (ko) * 2007-05-11 2008-10-09 삼성전자주식회사 온도에 따라 슬루 레이트를 조절할 수 있는 소스 라인드라이버와 그 방법, 상기 소스 라인 드라이버를 구비하는디스플레이 장치
JP4953948B2 (ja) * 2007-07-09 2012-06-13 ルネサスエレクトロニクス株式会社 表示装置のデータドライバ、そのテスト方法及びプローブカード
JP5354899B2 (ja) * 2007-12-26 2013-11-27 ルネサスエレクトロニクス株式会社 表示パネルのデータ線駆動回路、ドライバ回路、表示装置
JP2009283506A (ja) * 2008-05-19 2009-12-03 Mitsumi Electric Co Ltd 半導体装置、半導体集積回路装置及び半導体装置の電気的特性の調整方法
KR20090123204A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 래치 회로를 이용한 레벨 쉬프터 및 이를 포함하는디스플레이 장치의 구동 회로
US20120038614A1 (en) * 2009-02-23 2012-02-16 Hidetaka Mizumaki Display device and driving device
TWI408659B (zh) * 2009-04-30 2013-09-11 Mstar Semiconductor Inc 液晶顯示面板上的驅動器以及相關控制方法
US8717349B2 (en) * 2009-08-28 2014-05-06 Himax Technologies Limited Source driver
JP5702570B2 (ja) * 2009-11-27 2015-04-15 ローム株式会社 オペアンプ及びこれを用いた液晶駆動装置、並びに、パラメータ設定回路、半導体装置、電源装置
CN102213967A (zh) * 2010-04-12 2011-10-12 辉达公司 具有电压调节功能的gpu芯片及其制作方法
JP2012008519A (ja) * 2010-05-21 2012-01-12 Optrex Corp 液晶表示パネルの駆動装置
US8476876B2 (en) * 2010-07-27 2013-07-02 Ta-I LIU Voltage-modulated circuit device to form electric power with stepped-down voltage
KR101897011B1 (ko) * 2010-11-30 2018-09-10 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
JP5856392B2 (ja) * 2011-06-06 2016-02-09 キヤノン株式会社 固体撮像装置およびカメラ
TW201331904A (zh) * 2012-01-16 2013-08-01 Ili Technology Corp 源極驅動電路、面板驅動裝置及液晶顯示設備
KR102156772B1 (ko) * 2013-12-27 2020-09-16 엘지디스플레이 주식회사 표시장치
KR20150141340A (ko) 2014-06-10 2015-12-18 삼성전자주식회사 채널 버퍼 블록을 포함하는 장치들
KR101598077B1 (ko) * 2014-10-10 2016-03-07 주식회사 동부하이텍 소스 드라이버 및 이를 포함하는 표시 장치
KR102219091B1 (ko) * 2014-12-31 2021-02-24 엘지디스플레이 주식회사 표시장치
JP2017181701A (ja) * 2016-03-30 2017-10-05 ラピスセミコンダクタ株式会社 表示ドライバ
US10832627B2 (en) * 2016-07-14 2020-11-10 Novatek Microelectronics Corp. Display apparatus and source driver thereof and operating method
TWI668932B (zh) * 2018-02-14 2019-08-11 友達光電股份有限公司 過電流保護系統和過電流保護方法
KR20220093787A (ko) * 2020-12-28 2022-07-05 엘지디스플레이 주식회사 저전력 구동 표시 장치 및 이의 구동 방법
US11656642B2 (en) 2021-02-05 2023-05-23 Analog Devices, Inc. Slew rate improvement in multistage differential amplifiers for fast transient response linear regulator applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000295044A (ja) 1999-04-05 2000-10-20 Nec Corp 出力回路
JP2003122325A (ja) 2001-10-18 2003-04-25 Toshiba Microelectronics Corp 表示装置用駆動回路
KR20040017157A (ko) * 2002-08-20 2004-02-26 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
KR20040057491A (ko) * 2002-12-26 2004-07-02 삼성전자주식회사 액정표시장치의 소오스 구동부에서 높은 슬루율을 갖는출력 버퍼

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR820000205B1 (ko) 1978-03-15 1982-03-04 히고 이찌로오 플레이닝형 다이리스터의 제조방법
US5099148A (en) * 1990-10-22 1992-03-24 Sgs-Thomson Microelectronics, Inc. Integrated circuit having multiple data outputs sharing a resistor network
KR940000181B1 (ko) 1990-12-27 1994-01-08 금성전선 주식회사 근거리 통신망 접속장치
KR940001816B1 (ko) 1991-07-26 1994-03-09 삼성전자 주식회사 슬루우레이트 스피드엎 회로
US5568084A (en) * 1994-12-16 1996-10-22 Sgs-Thomson Microelectronics, Inc. Circuit for providing a compensated bias voltage
US5640122A (en) * 1994-12-16 1997-06-17 Sgs-Thomson Microelectronics, Inc. Circuit for providing a bias voltage compensated for p-channel transistor variations
US5986489A (en) * 1996-04-03 1999-11-16 Cypress Semiconductor Corp. Slew rate control circuit for an integrated circuit
JP3417514B2 (ja) * 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
US5999056A (en) * 1998-06-30 1999-12-07 Philips Electronics North Amercia Corporation Variable gain amplifier using impedance network
US6163216A (en) * 1998-12-18 2000-12-19 Texas Instruments Tucson Corporation Wideband operational amplifier
JP3830339B2 (ja) * 1999-09-17 2006-10-04 松下電器産業株式会社 高スルーレート差動増幅回路
US6542004B1 (en) * 2000-06-20 2003-04-01 Cypress Semiconductor Corp. Output buffer method and apparatus with on resistance and skew control
US6771126B2 (en) * 2001-03-30 2004-08-03 Winbond Electronics Corporation Slew rate enhancement circuit and method
JP4115171B2 (ja) 2002-06-06 2008-07-09 三洋電機株式会社 乱数発生回路
JP4382421B2 (ja) 2003-07-22 2009-12-16 京セラミタ株式会社 画像形成装置における現像方法及び装置
JP4614704B2 (ja) * 2003-07-23 2011-01-19 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバと表示装置
US7280092B2 (en) * 2003-08-22 2007-10-09 Avago Technologies General Ip Pte Ltd Driver circuit and method for driving an electrical device with a controlled slew rate
KR100699829B1 (ko) * 2004-12-09 2007-03-27 삼성전자주식회사 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000295044A (ja) 1999-04-05 2000-10-20 Nec Corp 出力回路
JP2003122325A (ja) 2001-10-18 2003-04-25 Toshiba Microelectronics Corp 表示装置用駆動回路
KR20040017157A (ko) * 2002-08-20 2004-02-26 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
KR20040057491A (ko) * 2002-12-26 2004-07-02 삼성전자주식회사 액정표시장치의 소오스 구동부에서 높은 슬루율을 갖는출력 버퍼

Also Published As

Publication number Publication date
TWI344635B (en) 2011-07-01
US7808468B2 (en) 2010-10-05
DE102006031303A1 (de) 2007-02-15
JP2007011339A (ja) 2007-01-18
KR20070003379A (ko) 2007-01-05
CN1892799A (zh) 2007-01-10
US20070008009A1 (en) 2007-01-11
TW200703225A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR100790492B1 (ko) 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
KR100717278B1 (ko) 슬루 레이트 조절이 가능한 소스 드라이버
US7317440B2 (en) Circuit and method for driving a liquid crystal display device using low power
US7786801B2 (en) Operational amplifier having high slew rate and stability, and operating method thereof
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
US7859505B2 (en) Output buffer of a source driver in a liquid crystal display having a high slew rate and a method of controlling the output buffer
JP2005192260A (ja) 高スルーレート差動増幅回路
US11663970B2 (en) Display device, CMOS operational amplifier, and driving method of display device
US20070290752A1 (en) Adjusting methods of arithmetic multiplying circuit, drive circuit, and phase margin
KR100530557B1 (ko) 전원 장치 및 그것을 포함한 표시 장치
KR100697287B1 (ko) 소스 드라이버 및 소스 드라이버의 구동 방법
US7724089B2 (en) Amplifying circuit
US20220277705A1 (en) Display driver and display device
JP3405333B2 (ja) 電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器
US20050088390A1 (en) Differential amplifier
US8188955B2 (en) Source driving circuit with output buffer
TWI701651B (zh) 顯示裝置及穩壓方法
US6653900B2 (en) Driving method and related apparatus for improving power efficiency of an operational transconductance amplifier
US7825920B1 (en) Level regulation circuit of common signal of LCD
US11996064B2 (en) Display drive device, reference gamma voltage supply device, and display device
KR100422595B1 (ko) 저전력 ｔｆｔ ｌｃｄ 소스 구동 장치
KR20110051398A (ko) 슬루 레이트를 제어하는 소스 드라이버
US8405684B2 (en) Method and apparatus for calibrating the brightness of the carbon nanotube display
US20220246109A1 (en) Display driver, semiconductor device, and amplifier circuit
KR101338984B1 (ko) 액정표시장치의 공통전압 조절회로 및 공통전압 조절방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7