JP3655770B2 - 光受信回路 - Google Patents
光受信回路 Download PDFInfo
- Publication number
- JP3655770B2 JP3655770B2 JP08533399A JP8533399A JP3655770B2 JP 3655770 B2 JP3655770 B2 JP 3655770B2 JP 08533399 A JP08533399 A JP 08533399A JP 8533399 A JP8533399 A JP 8533399A JP 3655770 B2 JP3655770 B2 JP 3655770B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- holding
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6931—Automatic gain control of the preamplifier
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光スイッチを用いた光ネットワークおよび光ネットワークに用いる光受信器に関する。
【０００２】
【従来の技術】
光空間スイッチを用いた光ネットワークでは光の大容量性を活用しポート当たりのスループットを数Ｇｂ／ｓ〜１０Ｇｂ／ｓとすることによって、電気によるスイッチを用いた場合と比較して大容量、小型、低レイテンシのネットワークを実現することができる。このような光ネットワークにおいて特に規模が大きくなった場合、各入力ポートの光送信器出力ばらつきや経路毎の光コネクタ損失ばらつき、スイッチ素子損失ばらつき、光ファイバケーブル損失ばらつきが積み重なり、出力ポートの光受信器に入力する信号光パワーの経路毎のばらつきは大きくなる。従って、光空間スイッチによって経路を切り替えると、出力ポートの光受信器は大きくレベルの異なる信号を受信する可能性があるので、レベル差に追従して受信することが要求される。受信信号のレベル差に追従する時間は、スイッチ切り替え時のガードタイムをできる限り短くし伝送効率を高めるために数ビット程度であることが望まれるが、数Ｇｂ／ｓ以上の高速光受信器において数タイムスロットでレベル差に追従するようなものについてはあまり検討されていない。
【０００３】
従来の光ネットワーク例えば特開平４−７２９３９号公報「光スイッチを用いたパケット交換装置」における光受信器はＡＣ結合光受信器を用いている。ＡＣ結合光受信器は、ダイナミックレンジが広い、デューティ比変動が少ないなどの利点があり、1000タイムスロット程度以上の緩やかなレベル変動に追従できる。この光受信器は、レベルの異なる信号を受信するために自動利得制御（ＡＧＣ）回路増幅器を用いている。このＡＧＣの時定数は、信号中に同符号が連続しても直流レベルが変化しないように１タイムスロットの１×１０3 〜１×１０5 倍程度に設定している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のＡＣ結合光受信器ではＡＣ結合やＡＧＣ時定数が１タイムスロットの１×１０3 〜１×１０5 倍程度であるために光スイッチを切り替えた際、切り替え前と後での受信光信号レベルが異なる場合、光スイッチ切り替え後の光レベルに追従するまでには１タイムスロットの１×１０3 〜１×１０5 倍程度の時間、つまり1000ビット以上を要するので数タイムスロットで大きな光レベル差に追従して光信号を受信することは困難であるという問題があった。前記公報の例では、スイッチ切り替え時間をＡＧＣの時定数とすることによってスイッチ切り替え時のレベル変動に追従するようにしているが、1000ビット以上の時間を要するので大容量、高効率、低レイテンシのネットワークが実現できないという問題があった。また、ＡＣ結合やＡＧＣの時定数を１タイムスロットの10倍程度とすると、スイッチ切り替え時のレベル変動に10ビット程度の時間で追従することはできるが、伝送可能な符号はごくわずかになってしまうという問題があった。
【０００５】
一方、１タイムスロットの高速なレベル変動があっても受信可能なＤＣ結合型受信器には、識別レベル固定型と瞬時応答自動識別レベル制御型の二種類がある。前者の識別レベル固定型ＤＣ結合光受信器は、回路構成、設計が簡単である反面、ダイナミックレンジが狭い、受信信号レベルによってデューティ比が大きく変わる等の問題があり実用に適さない。後者の瞬時応答自動識別レベル制御型ＤＣ結合光受信器は、1 タイムスロット毎に受信信号の識別レベルを最適な値に制御するもので、デューティ比の変動が少ない、ダイナミックレンジが広い等の優れた特徴があるが、数Ｇｂ／ｓ以上の広帯域で動作するものを製作することは素子の動作速度上非常に困難である。従って、数Ｇｂ／ｓ以上で動作する実用に適したＤＣ結合光受信器は実現困難であるという問題があった。実際に光データリンクと光スイッチを用いて光ネットワークを構築する際、その光データリンク部で正しくデータを送受できなければネットワークを実現することはできない。従来技術による光受信器を用いた光ネットワークでは、大規模、大容量、小型、低レイテンシの光ネットワークを実現することは困難であるという問題があった。
【０００６】
本発明の目的は、Ｇｂ／ｓ以上の高速領域で動作しかつ数タイムスロットで入力信号のレベル変動に追従する光受信器を実現し、大規模、大容量、小型、低レイテンシの光ネットワークを実現することが可能な光受信回路を提供するものである。
【０００７】
【課題を解決するための手段】
本発明の第１の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記プリアンプ回路の出力が入力され、参照値に基づいて前記光信号の受信データを識別再生する出力差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記プリアンプ回路から出力される出力電圧の時間平均値を保持する平均値保持回路とを備え、前記出力差動アンプの参照値として前記平均値保持回路の出力を入力することを特徴とする。
【０００８】
本発明の第２の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記プリアンプ回路の出力が入力され、参照値に基づいて前記光信号の受信データを識別再生する出力差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記プリアンプ回路から出力される出力電圧のピーク値を保持する出力電圧保持回路と、前記出力電圧保持回路出力をディジタル値として前記光信号の各セルを受信している間保持するディジタル値保持回路と、前記出力差動アンプの参照値としての電圧を前記ディジタル値保持回路の出力値に基づいて予め設定した複数の電圧から選択する電圧選択回路とを備える。
【０００９】
本発明の第３の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記プリアンプ回路の出力が入力され、参照値に基づいて前記光信号の受信データを識別再生する出力差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記プリアンプ回路から出力される出力電圧を保持する出力電圧保持回路と、しきい値電圧が異なる複数の差動アンプを有し、前記出力電圧保持回路の出力をディジタルデータに変換するアナログ／ディジタル変換回路と、前記アナログ／ディジタル変換回路の出力に基づいて前記出力差動アンプの参照値としての電圧を予め設定した複数の電圧の中から前記プリアンプ回路の出力の平均値と最も近いものを判定し選択信号を出力する判定回路と、前記光信号の各セルを受信している間前記判定回路の出力を保持する判定出力保持回路と、前記判定出力保持回路からの信号に基づいて前記予め設定した複数の電圧から選択した電圧を前記出力差動アンプの参照値として入力する選択回路とを備える。
【００１０】
本発明の第４の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記光信号の受信データを識別再生するそれぞれしきい値電圧が異なる複数の差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記複数の差動アンプのそれぞれの出力電圧を保持する出力電圧保持回路と、前記出力電圧保持回路の出力に基づいて前記しきい値電圧が異なる複数の差動アンプの中からしきい値電圧が前記プリアンプ回路の出力の平均値と最も近いものを判定し選択信号を出力する判定回路と、前記光信号の各セルを受信している間前記判定回路の出力を保持する判定出力保持回路と、前記判定出力保持回路の出力によって前記複数の差動アンプの出力から一つの信号を選択する選択回路とを備える。
【００１１】
本発明の第５の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記光信号の受信データを識別再生するそれぞれしきい値電圧が異なる複数の差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記複数の差動アンプのそれぞれの出力を保持する出力電圧保持回路と、前記出力電圧保持回路の出力を前記光信号の各セルを受信している間ディジタル値として保持するディジタル値保持回路と、前記ディジタル値保持回路の保持出力に基づいて前記しきい値電圧が異なる複数の差動アンプの中からしきい値電圧が前記プリアンプ回路の出力の平均値と最も近いものを判定し選択信号を出力する判定回路と、前記判定回路の出力によって前記複数の差動アンプの出力から一つの信号を選択する選択回路とを備える。
【００１２】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。
（第１の実施形態）
図１及び図２を参照して第１の実施形態について説明する。図１は第１の実施形態のブロック図であり、光受信回路１は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、光入力信号を受光して電流を出力するホトディテクタ５に接続されており、プリアンプ回路２、出力差動アンプ３、平均値保持回路４から構成されている。前記プリアンプ回路２はトランスインピーダンス型回路として、帰還抵抗２１と出力電圧検出用抵抗２２で構成され、そのトランスインピーダンス利得は55ｄＢΩ、入力に容量が0.2 ｐＦの前記ホトディテクタ５を接続したときの３ｄＢ帯域は８ＧＨｚとなっている。前記出力差動アンプ３はリファレンス電圧Ｖref を入力信号振幅のＨｉｇｈレベルとＬｏｗレベルの中間電圧に調整することによって、データを識別再生する。前記平均値保持回路４はサンプルホールド回路４１と、前記プリアンプ回路２の出力電圧の平均値を保持する容量４２によって構成されている。前記容量４２と前記検出用抵抗２２によるＣＲ時定数は１ｎｓとなっているので１０Ｇｂ／ｓのデータ１バイト程度で受信信号の平均値レベルを検出することができる。この検出された平均値レベルをサンプルホールド回路４１において外部からのサンプリングパルスによってサンプルしホールドする。前記サンプルホールド回路４１の出力は前記差動アンプ３のリファレンス電圧として用いることによってデータを正確に識別再生することができる。
【００１３】
次に、図２のタイミングチャートを用いて第１の実施形態の動作について説明する。ここでは、受信する光信号は、64〜859 バイトのパケット信号、データ伝送速度は１０Ｇｂ／ｓとなっている。パケットの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”が繰り返し、２バイトはフレーム同期用ヘッダ、４バイトはその他制御用信号となっている。図２では前記光信号のうち、１パケットを受信する場合について示しており、また、プリアンブル５バイトのうちの後半２バイトとそれに続くデータについて示してある。前記ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１００１を出力する。波形１００１の平均電圧は、波形１００２のように１バイト程度の時定数で変化する。入力信号中に“０”ビットが１０ビット以上続けばこの値はほぼ０Ｖとなる。パケットが入力されると、波形１００１，１００２に示すようにプリアンブル１バイトでプリアンプ回路２の出力の平均値が容量４２から検出されるので、波形１００３に示すように、プリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部からサンプルホールド回路４１に入力し、検出されたデータの平均値をサンプル／ホールドするとパケットを受信している間そのパケットのレベルを保持する。入力信号中に“０”ビットが１０ビット以上続いたりして平均値電圧が変化しても、波形１００４に示すようにこの保持した値は変わらない。従って、パケット受信中は常に同じリファレンス電圧Ｖref によって入力データを識別することができる。パケット毎のレベルに差があった場合でも、プリアンブル中にレベルを検出してサンプル／ホールドしその値をリファレンス電圧Ｖref として用いデータ識別をするので、データを正しく受信することが可能である。
【００１４】
（第２の実施形態）
次に図３及び図４を参照して第２の実施形態について説明する。図３は第２の実施形態のブロック図であり、第１の実施形態と等価な部分には同一符号を付してある。光受信回路１００は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、ホトディテクタ５に接続されており、プリアンプ回路２、出力差動アンプ３、出力電圧保持回路１４０、ディジタル値保持回路１４１、Ｖref 選択回路１６０から構成されている。前記プリアンプ回路２は第１の実施形態と同様である。また、前記出力電圧保持回路１４０は前記プリアンプ回路２の出力の平均値を検出する平均値検出回路として容量で構成されており、その時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１バイト程度で受信信号の平均値レベルを検出することができる。前記ディジタル値保持回路１４１は、ここでは説明を判り易くするために、それぞれしきい値電圧の異なる３つのフリップフロップ１４１３，１４１４，１４１５によって構成され、前記出力電圧保持回路１４０の出力電圧をディジタル値に変換してこの値を外部からのサンプルパルスによって保持する。また、この例では、前記しきい値電圧の異なる３つのフリップフロップ１４１３，１４１４，１４１５のデータ入力端にそれぞれしきい値の異なる差動アンプ１４１０，１４１１，１４１２を介挿し、各フリップフロップが異なるしきい値で動作するように構成した例を示している。なお、各差動アンプ１４１０，１４１１，１４１２の各しきい値はＶref0，Ｖref1，Ｖref2の３値でＶref0＝10ｍＶ，Ｖref1＝40ｍＶ，Ｖref2＝ 100ｍＶである。前記Ｖref 選択回路１６０は、前記ディジタル値保持回路１４１の出力値に基づいて、前記差動アンプ３のリファレンス電圧Ｖref としての電圧を複数のしきい値電圧Ｖref10 ，Ｖref11 ，Ｖref12 から選択する回路で、前記デジタル値保持回路１４１の出力値に基づいてＶref を決定するＶref 決定回路１６１とセレクタ１６２によって構成されている。リファレンス電圧Ｖref として選択されるためにセレクタ１６２に入力する前記複数のしきい値電圧Ｖref10 ，Ｖref11 ，Ｖref12 の３値はＶref10 ＝20ｍＶ，Ｖref11 ＝60ｍＶ，Ｖref12 ＝140 ｍＶである。
【００１５】
次に図４のタイミングチャートを用いて第２の実施形態の回路動作について説明する。この例では受信する光信号は、64バイトのパケット（セル）信号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”で、2 バイトはフレーム同期用ヘッダ、4 バイトはその他制御用信号となっており、１セルを受信する場合について示してある。ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１１０１を出力する。第１の実施形態と同様、波形１１０１の平均電圧は波形１１０２のように１バイト程度の時定数で変化し、パケットが入力されると、波形１１０２に示すようにプリアンブル１バイトでプリアンプ回路２の出力の平均値は検出される。その後プリアンブルを受信している間平均値は一定値となる。この例では、Ｖref1より大きく、Ｖref2より小さいので、波形１１０３〜１１０５に示すようにこのときのしきい値の異なる差動アンプ１４１０，１４１１，１４１２の出力はそれぞれ、“１”，“１”，“０”となる。波形１１０６に示すように、プリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部から各フリップフロップ１４１３，１４１４，１４１５に入力し、このしきい値の異なる差動アンプ出力を取り込み保持するとセルを受信している間そのセルのレベルをディジタル値にしたものを保持することができる。この例では、波形１１０７〜１１０９の出力はそれぞれ、“１”，“１”，“０”となる。この値に基づいてリファレンス電圧をＶref10 ，Ｖref11 ，Ｖref12 から選択するとＶref11 が差動アンプ３のリファレンス電圧Ｖref として選択される。入力信号中に“０”ビットが10ビット以上続いたりして平均値電圧が変化しても、波形１１１１に示すようにこの選択したリファレンス電圧Ｖref は変わらない。従ってセル受信中は常に同じリファレンス電圧Ｖref によって入力データを識別することができる。セル毎のレベルに差があった場合でも、プリアンブル中にレベルを検出して複数の電圧からリファレンス電圧として最適なものを選択して用いデータ識別をするので、データを正しく受信することが可能である。
【００１６】
ここで、本発明の第２の実施形態の変形例として、図３に示したプリアンプ回路２の出力を保持する出力電圧保持回路１４０を構成する平均値保持回路を、出力のピーク値を検出するピーク検出回路に置き換えてもよい。そして、このピーク値検出回路で検出したピーク値をディジタル値保持回路１４１に入力し、異なるしきい値のフリップフロップ１４１３〜１４１５の出力に基づいてＶref 選択回路１６０においてリファレンス電圧を選択するように構成してもよい。この変形例においても、第２の実施形態と同様にリファレンス電圧を安定化することが可能となる。
【００１７】
（第３の実施形態）
次に、図５及び図６を用いて第３の実施形態について説明する。図５は第３の実施形態のブロック図であり、前記各実施形態と等価な部分には同一符号を付してある。ホトディテクタ５に接続される光受信回路２００は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ回路２、差動アンプ３、出力電圧保持回路２４０、アナログ／ディジタル回路２４１、Ｖref 選択回路２６０から構成されている。前記プリアンプ回路２は第１の実施形態と同様である。前記出力電圧保持回路２４０は前記プリアンプ回路２の出力のピーク値を保持するピーク検出回路として構成されており、その時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１バイト程度で受信信号のピーク値を検出することができる。前記アナログ／ディジタル回路２４１はそれぞれしきい値電圧の異なる３つの差動アンプ２４１０，２４１１，２４１２によって構成され、出力電圧保持回路の出力電圧をディジタル値に変換する。前記各差動アンプのしきい値はＶref0，Ｖref1，Vef2の３値でＶref0＝20ｍＶ，Ｖref1＝60ｍＶ，Ｖref2＝140 ｍＶある。前記Ｖref 選択回路２６０は、アナログ／ディジタル回路２４１の出力値に基づいて、出力差動アンプ３のリファレンス電圧Ｖref として入力する電圧を複数のしきい値電圧から選択する回路で、前記アナログ／ディジタル回路２４１の出力値に基づいてＶref を決定する判定回路２６１と、セレクタ２６２と、判定出力保持回路２６３によって構成されている。前記判定回路２６１の出力は判定出力保持回路２６３において外部から入力されるサンプルパルスによって保持される。リファレンス電圧Ｖref として選択されるためにセレクタ２６２に入力する電圧はＶref10 ，Ｖref11 ，Vef12の３値でＶref10 ＝10ｍＶ，Ｖre f11 ＝30ｍＶ，Ｖref12 ＝70ｍＶである。
【００１８】
次に、図６のタイミングチャートを用いて第３の実施形態の回路動作について説明する。この例では受信する光信号は、64バイトのパケット（セル）信号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”、２バイトはフレーム同期用ヘッダ、４バイトはその他制御用信号となっている。ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１２０１を出力する。第１の実施形態と同様に、波形１２０１のピーク電圧は波形１２０２のように１バイト程度の時定数で変化し、パケットが入力されると、波形１２０２に示すようにプリアンブル１バイトでプリアンプ出力のピーク値は検出される。その後プリアンブルを受信している間ピーク値は一定値となる。この例では、Ｖref0より大きく、Ｖref1より小さいので、波形１２０３〜１２０５に示すように、このときのしきい値の異なる差動アンプ２４１０，２４１１，２４１２の出力はそれぞれ、“１”，“０”，“０”となる。このとき判定回路２６１の出力（Ｓｅｌ０，Ｓｅｌ１）＝（０，０）となるので、波形１２０６に示すように、プリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部から入力し、判定回路２６１の出力Sel0，Sel1を取り込み保持するとセルを受信している間そのセルのレベルに応じたＶref 選択信号（Ｓ０，Ｓ１）＝（０，０）を保持することができる。（Ｓ０，Ｓ１）＝（０，０）のときＶref10 が選択される。入力信号中に“０”ビットが10ビット以上続いたりして平均値電圧が変化しても、波形１２０７，１２０８に示すように選択信号（Ｓ０，Ｓ１）は変わらないので、波形１２０９に示すようにこの選択したリファレンス電圧は変わらない。従って、波形１２１０に示すようにセル受信中は常に同じリファレンス電圧によって入力データを識別することができる。セル毎のレベルに差があった場合でも、プリアンブル中にレベルを検出して複数の電圧からリファレンス電圧として最適なものを選択して用いデータ識別をするので、データを正しく受信することが可能である。
【００１９】
ここで、本発明の第３の実施形態の変形例として、図５に示したプリアンプ回路２の出力を保持する出力電圧保持回路２４０を構成するピーク検出回路を、出力の平均値を保持する平均値保持回路に置き換えてもよい。そして、この平均値保持回路で保持する平均値をアナログ／ディジタル回路２４１に入力し、異なるしきい値の差動アンプ２４１０〜２４１２の出力に基づいてＶref 選択回路２６０においてリファレンス電圧を選択するように構成してもよい。この変形例においても、第３の実施形態と同様にリファレンス電圧を安定化することが可能となる。
【００２０】
（第４の実施形態）
次に図７及び図８を用いて第４の実施形態について説明する。図７は第４の実施形態のブロック図である。ホトディテクタ５に接続された光受信回路３００は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ回路２、異なるしきい値の複数の差動アンプを備える差動アンプ回路３６３、選択回路３６２、データ選択回路３６０から構成されている。前記プリアンプ回路２は第１の実施形態と同様である。また、前記差動アンプ回路３６３は、異なるしきい値の４つの差動アンプ３６３０，３６３１，３６３２，３６３３によって構成されている。各差動アンプのしきい値はＶref0，Ｖref1，Vef2，Ｖref3の４値でＶref0＝20ｍＶ，Ｖref1＝60ｍＶ，Ｖref2＝100 ｍＶ，Ｖref3＝140 ｍＶである。前記各差動アンプのうち、３つの差動アンプ３６３０〜３６３２の出力の一方Ｑ０，Ｑ１，Ｑ２は前記選択回路３６２に接続し、もう一方は他の差動アンプ３６３３の出力と共に出力電圧保持回路３４２に入力され、そのピーク電圧値Ｖ０，Ｖ１，Ｖ２，Ｖ３を基にデータ選択回路３６０では出力Ｑ０，Ｑ１，Ｑ２の中から最適なリファレンス電圧で識別されたデータを選択する構成となっている。出力電圧保持回路３４２の時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１バイト程度で受信信号レベルに対するＶ０，Ｖ１，Ｖ２，Ｖ３を検出することができる。
【００２１】
次に、図８のタイミングチャートを用いて第４の実施形態の回路動作について説明する。この例では受信する光信号は、64バイトのパケット（セル）信号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”、２バイトはフレーム同期用ヘッダ、４バイトはその他制御用信号となっている。ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１３１０を出力する。この波形１３１０を異なるしきい値の４つの差動アンプ３６３０〜３６３３に入力したとき、それぞれの出力のピーク値Ｖ０，Ｖ１，Ｖ２，Ｖ３は波形１３０２，１３０３，１３０４，１３０５のように１バイト程度の時定数で変化し、セルが入力されると、プリアンブル１バイトでＶ０，Ｖ１，Ｖ２，Ｖ３は一定値となる。この例では、Ｖref2より大きく、Ｖref3より小さいので、波形１３０２〜１３０５に示すようにＶ０，Ｖ１，Ｖ２，Ｖ３はそれぞれ、“１”，“１”，“１”，“０”となる。このとき判定回路３６１の出力（Ｓｅｌ０，Ｓｅｌ１）＝（１，０）となる。波形１３０８に示すように、プリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部から入力し、判定回路３６１の出力Ｓｅｌ０，Ｓｅｌ１を取り込み保持すると、（Ｓ０，Ｓ１）＝（１，０）となり選択回路３６２ではＱ１を選択し出力する。判定出力保持回路３７０はフリップフロップによって構成されているので、セルを受信している間そのセルのレベルに応じたリファレンスで識別されたデータを選択する、データ選択信号（Ｓ０，Ｓ１）＝（１，０）を保持することができる。入力信号中に“０”ビットが10ビット以上続いたりして平均値電圧が変化しても、波形１３０９，１３１０に示すように選択信号（Ｓ０，Ｓ１）は変わらないので、選択した出力は変わらない。従ってパケット受信中は常に同じリファレンス電圧によって識別されたデータを出力することができる。パケット毎のレベルに差があった場合でも、プリアンブル中にレベルを検出して複数の電圧リファレンス電圧で識別されたデータから最適リファレンス電圧で識別されたものを選択して出力するので、データを正しく受信することが可能である。
【００２２】
ここで、本発明の第４の実施形態の変形例として、図７に示した出力電圧保持回路３４２を構成するピーク検出回路を、平均値保持回路に置き換えてもよい。そして、この平均値保持回路で識別データを選択する。その他の構成、動作については第六の実施例と同様である。この変形例においても、第４の実施形態と同様にリファレンス電圧を安定化することが可能となる。
【００２３】
（第５の実施形態）
次に図９及び図１０を用いて第５の実施形態について説明する。図９は第５の実施形態のブロック図である。ホトディテクタ５に接続される光受信回路４００は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ回路２、異なるしきい値を有する差動アンプ回路４６３、選択回路４６２、データ選択回路４６０から構成されている。前記プリアンプ回路２は第１の実施形態と同様である。前記異なるしきい値の差動アンプ回路４６３は４つの差動アンプ４６３０，４６３１，４６３２，４６３３によって構成されている。このしきい値はＶref0，Ｖref1，Vef2，Ｖref3の４値でＶref0＝20ｍＶ，Ｖref1＝60ｍＶ，Ｖref2＝100 ｍＶ，Ｖref3＝140 ｍＶである。前記各差動アンプのうち、３つの差動アンプ４６３０〜４６３２の出力の一方Ｑ０，Ｑ１，Ｑ２は選択回路４６２に接続し、もう一方は他の差動アンプ４６３３の出力と共にピーク検出回路で構成される出力電圧保持回路４４２に入力され、そのピーク電圧値Ｖ０，Ｖ１，Ｖ２，Ｖ３をディジタル値保持回路４７０に入力する。ディジタル値保持回路４７０はフリップフロップ４６３４，４６３５，４６３６，４６３７によって構成され、これらの出力ＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３を基に判定回路４６１では、Ｑ０，Ｑ１，Ｑ２の中から最適なリファレンス電圧で識別されたデータを判定し、選択回路４６２で選択する構成となっている。出力電圧保持回路４４２の時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１バイト程度で受信信号レベルに対するＶ０，Ｖ１，Ｖ２，Ｖ３を検出することができる。
【００２４】
次に図１０のタイミングチャートを用いて第５の実施形態の回路動作について説明する。この例では受信する光信号は、64バイトのパケット（セル）信号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”、２バイトはフレーム同期用ヘッダ、４バイトはその他制御用信号となっている。ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１４０１を出力する。波形１４０１を異なるしきい値の４つの差動アンプ４６３０〜４６３３に入力したとき、それぞれの出力のピーク値Ｖ０，Ｖ１，Ｖ２，Ｖ３は波形１４０２，１４０３，１４０４，１４０５のように１バイト程度の時定数で変化し、パケットが入力されると、プリアンブル１バイトでＶ０，Ｖ１，Ｖ２，Ｖ３は一定値となる。この例では、Ｖref3よりも大きいので、波形１４０２〜１４０５に示すようにＶ０，Ｖ１，Ｖ２，Ｖ３はそれぞれ、“１”，“１”，“１”，“１”となる。波形１４１２に示すように、ディジタル値保持回路４７０においてプリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部から入力し、Ｖ０，Ｖ１，Ｖ２，Ｖ３を取り込み保持すると、その出力ＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３は波形１４０６，１４０７，１４０８，１４０９のようになる。入力信号中に“０”ビットが10ビット以上続いたりしてＶ０，Ｖ１，Ｖ２，Ｖ３が変化してもＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３は一定である。また、このときの判定回路４６１の出力（Ｓ０，Ｓ１）＝（０，１）となり選択回路４６２ではＱ２を選択し出力する。ディジタル値保持回路４７０はフリップフロップによって構成されているのでパケットを受信している間そのパケットのレベルに応じたリファレンスで識別されたデータを選択し、データ選択信号（Ｓ０，Ｓ１）＝（０，１）を保持することができる。入力信号中に“０”ビットが10ビット以上続いたりしてピーク値保持回路の値が変化しても、波形１４１３，１４１４に示すように選択信号（Ｓ０，Ｓ１）は変わらないので、選択した出力は変わらない。従ってパケット受信中は常に同じリファレンス電圧によって識別されたデータを出力することができる。パケット毎のレベルに差があった場合でも、プリアンブル中にレベルを検出して複数の電圧リファレンス電圧で識別されたデータから最適リファレンス電圧で識別されたものを選択して出力するので、データを正しく受信することが可能である。
【００２５】
ここで、本発明の第５の実施形態の変形例として、図９に示した出力電圧保持回路４４２を構成するピーク検出回路を、平均値保持回路に置き換えてもよい。そして、この平均値保持回路で識別データを選択する。その他の構成、動作については第六の実施例と同様である。この変形例においても、第５の実施形態と同様にリファレンス電圧を安定化することが可能となる。
【００２６】
なお、前記各実施形態においては、光受信回路の製造プロセスとして、ＧａＡｓ・ＭＥＳ−ＦＥＴとしたが、これはＳｉ−Bipolar であってもＧａＡｓ・ＨＢＴであってもＣＭＯＳプロセスであっても問題ない。またパケットサイズ64〜859 バイトもしくは64バイトの固定セルとしたが、1000バイトであっても問題ない。異なるしきい値電圧を３値としたが、４値でも５値でも構わないし、しきい値電圧間隔も任意である。また、プリアンプ回路をトランスインピーダンス型としたが、高インピーダンス型としても良い。
【００２７】
【発明の効果】
以上説明したように本発明は、光信号を受光するホトディテクタの光電流が入力されるプリアンプ回路と、プリアンプ回路の後段に配してプリアンプ回路の出力が入力され、参照値に基づいて光信号の受信データを識別再生する出力差動アンプと、時定数が受信データの１バイト程度に設定され、プリアンプ回路から出力される出力電圧の時間平均値を保持する平均値保持回路とを備え、出力差動アンプの参照値として平均値保持回路の出力を入力する第１の光受信回路を始めとして、前記第２ないし第５の光受信回路を備えることにより、経路毎の光信号のレベル差が同じになるように調整することなく大容量、小型、低レイテンシのネットワークを実現することが可能となる。特に、受信データを識別再生する差動アンプの参照値を出力する平均値保持回路、出力電圧保持回路（ピーク値保持回路）のそれぞれの時定数を受信データの１バイト程度の時間に設定することで、光信号の高速レベル変動に追従した受信データの出力が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のブロック図である。
【図２】第１の実施形態の動作を説明するためのタイムチャートである。
【図３】本発明の第２の実施形態のブロック図である。
【図４】第２の実施形態の動作を説明するためのタイムチャートである。
【図５】本発明の第３の実施形態のブロック図である。
【図６】第３の実施形態の動作を説明するためのタイムチャートである。
【図７】本発明の第４の実施形態のブロック図である。
【図８】第４の実施形態の動作を説明するためのタイムチャートである。
【図９】本発明の第５の実施形態のブロック図である。
【図１０】第５の実施形態の動作を説明するためのタイムチャートである。
【符号の説明】
１，１００，２００，３００，４００ 光受信回路
２ プリアンプ回路
２１ 帰還抵抗
２２ 電圧検出用抵抗
３ 出力差動アンプ
４ 平均値保持回路
４１ 出力電圧保持回路
４２ サンプル／ホールド回路
５ ホトディテクタ
１４０ 出力電圧保持回路
１４１ ディジタル値保持回路
１４１０〜１４１２ 差動アンプ
１４１３〜１４１５ フリップフロップ
１６０ Ｖref 選択回路
１６１ Ｖref 決定回路
１６２ セレクタ
２４０ 出力電圧保持回路
２４１ アナログ／ディジタル回路
２４１０〜２４１２ 差動アンプ
２６０ Ｖref 選択回路
２６１ 判定回路
２６２ セレクタ
２６３ 判定出力保持回路
３４２ 出力電圧保持回路
３６０ データ選択回路
３６１ 判定回路
３６２ 選択回路
３６３ 差動アンプブロック
３６３０〜３６３３ 差動アンプ
３７０ 判定出力保持回路
３７１，３７２ フリップフロップ
４４２ 出力電圧保持回路
４６１ 判定回路
４６２ 選択回路
４６３ 差動アンプブロック
４６３０〜４６３３ 差動アンプ
４６３４〜４６３７ フリップフロップ
４７０ ディジタル値保持回路
１００１，１１０１，１２０１，１３０１，１４０１ プリアンプ出力波形
１００２ 平均値電圧波形
１００３ サンプリングパルス波形
１００４ Ｖref 波形
１００５ 出力データ波形
１１０２ 平均値電圧波形
１１０３〜１１０５ 差動アンプ出力波形
１１０６ サンプリングパルス波形
１１０７〜１１０９ フリップフロップ出力波形
１１１０，１１１１ 選択信号波形
１１１２ Ｖref 波形
１１１３ 出力データ波形
１２０２ ピーク電圧波形
１２０３〜１２０５ 差動アンプ出力波形
１２０６ サンプリングパルス波形
１２０７，１２０９ 選択信号波形
１２０９ Ｖref 波形
１２１０ 出力データ波形
１３０２〜１３０５ 差動アンプ出力ピーク値波形
１３０６，１３０７ 選択信号波形
１３０８ サンプリングパルス波形
１３０９，１３１０ 選択信号波形
１３１１ 出力データ波形
１４０２〜１４０５ 差動アンプ出力ピーク値波形
１４０６〜１４０９ フリップフロップ出力波形
１４１０，１４１１ 選択信号波形
１４１２ サンプリングパルス波形
１４１３，１４１４ 選択信号波形
１４１５ 出力データ波形
【発明の属する技術分野】
本発明は光スイッチを用いた光ネットワークおよび光ネットワークに用いる光受信器に関する。
【０００２】
【従来の技術】
光空間スイッチを用いた光ネットワークでは光の大容量性を活用しポート当たりのスループットを数Ｇｂ／ｓ〜１０Ｇｂ／ｓとすることによって、電気によるスイッチを用いた場合と比較して大容量、小型、低レイテンシのネットワークを実現することができる。このような光ネットワークにおいて特に規模が大きくなった場合、各入力ポートの光送信器出力ばらつきや経路毎の光コネクタ損失ばらつき、スイッチ素子損失ばらつき、光ファイバケーブル損失ばらつきが積み重なり、出力ポートの光受信器に入力する信号光パワーの経路毎のばらつきは大きくなる。従って、光空間スイッチによって経路を切り替えると、出力ポートの光受信器は大きくレベルの異なる信号を受信する可能性があるので、レベル差に追従して受信することが要求される。受信信号のレベル差に追従する時間は、スイッチ切り替え時のガードタイムをできる限り短くし伝送効率を高めるために数ビット程度であることが望まれるが、数Ｇｂ／ｓ以上の高速光受信器において数タイムスロットでレベル差に追従するようなものについてはあまり検討されていない。
【０００３】
従来の光ネットワーク例えば特開平４−７２９３９号公報「光スイッチを用いたパケット交換装置」における光受信器はＡＣ結合光受信器を用いている。ＡＣ結合光受信器は、ダイナミックレンジが広い、デューティ比変動が少ないなどの利点があり、1000タイムスロット程度以上の緩やかなレベル変動に追従できる。この光受信器は、レベルの異なる信号を受信するために自動利得制御（ＡＧＣ）回路増幅器を用いている。このＡＧＣの時定数は、信号中に同符号が連続しても直流レベルが変化しないように１タイムスロットの１×１０3 〜１×１０5 倍程度に設定している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のＡＣ結合光受信器ではＡＣ結合やＡＧＣ時定数が１タイムスロットの１×１０3 〜１×１０5 倍程度であるために光スイッチを切り替えた際、切り替え前と後での受信光信号レベルが異なる場合、光スイッチ切り替え後の光レベルに追従するまでには１タイムスロットの１×１０3 〜１×１０5 倍程度の時間、つまり1000ビット以上を要するので数タイムスロットで大きな光レベル差に追従して光信号を受信することは困難であるという問題があった。前記公報の例では、スイッチ切り替え時間をＡＧＣの時定数とすることによってスイッチ切り替え時のレベル変動に追従するようにしているが、1000ビット以上の時間を要するので大容量、高効率、低レイテンシのネットワークが実現できないという問題があった。また、ＡＣ結合やＡＧＣの時定数を１タイムスロットの10倍程度とすると、スイッチ切り替え時のレベル変動に10ビット程度の時間で追従することはできるが、伝送可能な符号はごくわずかになってしまうという問題があった。
【０００５】
一方、１タイムスロットの高速なレベル変動があっても受信可能なＤＣ結合型受信器には、識別レベル固定型と瞬時応答自動識別レベル制御型の二種類がある。前者の識別レベル固定型ＤＣ結合光受信器は、回路構成、設計が簡単である反面、ダイナミックレンジが狭い、受信信号レベルによってデューティ比が大きく変わる等の問題があり実用に適さない。後者の瞬時応答自動識別レベル制御型ＤＣ結合光受信器は、1 タイムスロット毎に受信信号の識別レベルを最適な値に制御するもので、デューティ比の変動が少ない、ダイナミックレンジが広い等の優れた特徴があるが、数Ｇｂ／ｓ以上の広帯域で動作するものを製作することは素子の動作速度上非常に困難である。従って、数Ｇｂ／ｓ以上で動作する実用に適したＤＣ結合光受信器は実現困難であるという問題があった。実際に光データリンクと光スイッチを用いて光ネットワークを構築する際、その光データリンク部で正しくデータを送受できなければネットワークを実現することはできない。従来技術による光受信器を用いた光ネットワークでは、大規模、大容量、小型、低レイテンシの光ネットワークを実現することは困難であるという問題があった。
【０００６】
本発明の目的は、Ｇｂ／ｓ以上の高速領域で動作しかつ数タイムスロットで入力信号のレベル変動に追従する光受信器を実現し、大規模、大容量、小型、低レイテンシの光ネットワークを実現することが可能な光受信回路を提供するものである。
【０００７】
【課題を解決するための手段】
本発明の第１の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記プリアンプ回路の出力が入力され、参照値に基づいて前記光信号の受信データを識別再生する出力差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記プリアンプ回路から出力される出力電圧の時間平均値を保持する平均値保持回路とを備え、前記出力差動アンプの参照値として前記平均値保持回路の出力を入力することを特徴とする。
【０００８】
本発明の第２の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記プリアンプ回路の出力が入力され、参照値に基づいて前記光信号の受信データを識別再生する出力差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記プリアンプ回路から出力される出力電圧のピーク値を保持する出力電圧保持回路と、前記出力電圧保持回路出力をディジタル値として前記光信号の各セルを受信している間保持するディジタル値保持回路と、前記出力差動アンプの参照値としての電圧を前記ディジタル値保持回路の出力値に基づいて予め設定した複数の電圧から選択する電圧選択回路とを備える。
【０００９】
本発明の第３の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記プリアンプ回路の出力が入力され、参照値に基づいて前記光信号の受信データを識別再生する出力差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記プリアンプ回路から出力される出力電圧を保持する出力電圧保持回路と、しきい値電圧が異なる複数の差動アンプを有し、前記出力電圧保持回路の出力をディジタルデータに変換するアナログ／ディジタル変換回路と、前記アナログ／ディジタル変換回路の出力に基づいて前記出力差動アンプの参照値としての電圧を予め設定した複数の電圧の中から前記プリアンプ回路の出力の平均値と最も近いものを判定し選択信号を出力する判定回路と、前記光信号の各セルを受信している間前記判定回路の出力を保持する判定出力保持回路と、前記判定出力保持回路からの信号に基づいて前記予め設定した複数の電圧から選択した電圧を前記出力差動アンプの参照値として入力する選択回路とを備える。
【００１０】
本発明の第４の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記光信号の受信データを識別再生するそれぞれしきい値電圧が異なる複数の差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記複数の差動アンプのそれぞれの出力電圧を保持する出力電圧保持回路と、前記出力電圧保持回路の出力に基づいて前記しきい値電圧が異なる複数の差動アンプの中からしきい値電圧が前記プリアンプ回路の出力の平均値と最も近いものを判定し選択信号を出力する判定回路と、前記光信号の各セルを受信している間前記判定回路の出力を保持する判定出力保持回路と、前記判定出力保持回路の出力によって前記複数の差動アンプの出力から一つの信号を選択する選択回路とを備える。
【００１１】
本発明の第５の光受信回路は、光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記光信号の受信データを識別再生するそれぞれしきい値電圧が異なる複数の差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記複数の差動アンプのそれぞれの出力を保持する出力電圧保持回路と、前記出力電圧保持回路の出力を前記光信号の各セルを受信している間ディジタル値として保持するディジタル値保持回路と、前記ディジタル値保持回路の保持出力に基づいて前記しきい値電圧が異なる複数の差動アンプの中からしきい値電圧が前記プリアンプ回路の出力の平均値と最も近いものを判定し選択信号を出力する判定回路と、前記判定回路の出力によって前記複数の差動アンプの出力から一つの信号を選択する選択回路とを備える。
【００１２】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。
（第１の実施形態）
図１及び図２を参照して第１の実施形態について説明する。図１は第１の実施形態のブロック図であり、光受信回路１は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、光入力信号を受光して電流を出力するホトディテクタ５に接続されており、プリアンプ回路２、出力差動アンプ３、平均値保持回路４から構成されている。前記プリアンプ回路２はトランスインピーダンス型回路として、帰還抵抗２１と出力電圧検出用抵抗２２で構成され、そのトランスインピーダンス利得は55ｄＢΩ、入力に容量が0.2 ｐＦの前記ホトディテクタ５を接続したときの３ｄＢ帯域は８ＧＨｚとなっている。前記出力差動アンプ３はリファレンス電圧Ｖref を入力信号振幅のＨｉｇｈレベルとＬｏｗレベルの中間電圧に調整することによって、データを識別再生する。前記平均値保持回路４はサンプルホールド回路４１と、前記プリアンプ回路２の出力電圧の平均値を保持する容量４２によって構成されている。前記容量４２と前記検出用抵抗２２によるＣＲ時定数は１ｎｓとなっているので１０Ｇｂ／ｓのデータ１バイト程度で受信信号の平均値レベルを検出することができる。この検出された平均値レベルをサンプルホールド回路４１において外部からのサンプリングパルスによってサンプルしホールドする。前記サンプルホールド回路４１の出力は前記差動アンプ３のリファレンス電圧として用いることによってデータを正確に識別再生することができる。
【００１３】
次に、図２のタイミングチャートを用いて第１の実施形態の動作について説明する。ここでは、受信する光信号は、64〜859 バイトのパケット信号、データ伝送速度は１０Ｇｂ／ｓとなっている。パケットの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”が繰り返し、２バイトはフレーム同期用ヘッダ、４バイトはその他制御用信号となっている。図２では前記光信号のうち、１パケットを受信する場合について示しており、また、プリアンブル５バイトのうちの後半２バイトとそれに続くデータについて示してある。前記ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１００１を出力する。波形１００１の平均電圧は、波形１００２のように１バイト程度の時定数で変化する。入力信号中に“０”ビットが１０ビット以上続けばこの値はほぼ０Ｖとなる。パケットが入力されると、波形１００１，１００２に示すようにプリアンブル１バイトでプリアンプ回路２の出力の平均値が容量４２から検出されるので、波形１００３に示すように、プリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部からサンプルホールド回路４１に入力し、検出されたデータの平均値をサンプル／ホールドするとパケットを受信している間そのパケットのレベルを保持する。入力信号中に“０”ビットが１０ビット以上続いたりして平均値電圧が変化しても、波形１００４に示すようにこの保持した値は変わらない。従って、パケット受信中は常に同じリファレンス電圧Ｖref によって入力データを識別することができる。パケット毎のレベルに差があった場合でも、プリアンブル中にレベルを検出してサンプル／ホールドしその値をリファレンス電圧Ｖref として用いデータ識別をするので、データを正しく受信することが可能である。
【００１４】
（第２の実施形態）
次に図３及び図４を参照して第２の実施形態について説明する。図３は第２の実施形態のブロック図であり、第１の実施形態と等価な部分には同一符号を付してある。光受信回路１００は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、ホトディテクタ５に接続されており、プリアンプ回路２、出力差動アンプ３、出力電圧保持回路１４０、ディジタル値保持回路１４１、Ｖref 選択回路１６０から構成されている。前記プリアンプ回路２は第１の実施形態と同様である。また、前記出力電圧保持回路１４０は前記プリアンプ回路２の出力の平均値を検出する平均値検出回路として容量で構成されており、その時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１バイト程度で受信信号の平均値レベルを検出することができる。前記ディジタル値保持回路１４１は、ここでは説明を判り易くするために、それぞれしきい値電圧の異なる３つのフリップフロップ１４１３，１４１４，１４１５によって構成され、前記出力電圧保持回路１４０の出力電圧をディジタル値に変換してこの値を外部からのサンプルパルスによって保持する。また、この例では、前記しきい値電圧の異なる３つのフリップフロップ１４１３，１４１４，１４１５のデータ入力端にそれぞれしきい値の異なる差動アンプ１４１０，１４１１，１４１２を介挿し、各フリップフロップが異なるしきい値で動作するように構成した例を示している。なお、各差動アンプ１４１０，１４１１，１４１２の各しきい値はＶref0，Ｖref1，Ｖref2の３値でＶref0＝10ｍＶ，Ｖref1＝40ｍＶ，Ｖref2＝ 100ｍＶである。前記Ｖref 選択回路１６０は、前記ディジタル値保持回路１４１の出力値に基づいて、前記差動アンプ３のリファレンス電圧Ｖref としての電圧を複数のしきい値電圧Ｖref10 ，Ｖref11 ，Ｖref12 から選択する回路で、前記デジタル値保持回路１４１の出力値に基づいてＶref を決定するＶref 決定回路１６１とセレクタ１６２によって構成されている。リファレンス電圧Ｖref として選択されるためにセレクタ１６２に入力する前記複数のしきい値電圧Ｖref10 ，Ｖref11 ，Ｖref12 の３値はＶref10 ＝20ｍＶ，Ｖref11 ＝60ｍＶ，Ｖref12 ＝140 ｍＶである。
【００１５】
次に図４のタイミングチャートを用いて第２の実施形態の回路動作について説明する。この例では受信する光信号は、64バイトのパケット（セル）信号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”で、2 バイトはフレーム同期用ヘッダ、4 バイトはその他制御用信号となっており、１セルを受信する場合について示してある。ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１１０１を出力する。第１の実施形態と同様、波形１１０１の平均電圧は波形１１０２のように１バイト程度の時定数で変化し、パケットが入力されると、波形１１０２に示すようにプリアンブル１バイトでプリアンプ回路２の出力の平均値は検出される。その後プリアンブルを受信している間平均値は一定値となる。この例では、Ｖref1より大きく、Ｖref2より小さいので、波形１１０３〜１１０５に示すようにこのときのしきい値の異なる差動アンプ１４１０，１４１１，１４１２の出力はそれぞれ、“１”，“１”，“０”となる。波形１１０６に示すように、プリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部から各フリップフロップ１４１３，１４１４，１４１５に入力し、このしきい値の異なる差動アンプ出力を取り込み保持するとセルを受信している間そのセルのレベルをディジタル値にしたものを保持することができる。この例では、波形１１０７〜１１０９の出力はそれぞれ、“１”，“１”，“０”となる。この値に基づいてリファレンス電圧をＶref10 ，Ｖref11 ，Ｖref12 から選択するとＶref11 が差動アンプ３のリファレンス電圧Ｖref として選択される。入力信号中に“０”ビットが10ビット以上続いたりして平均値電圧が変化しても、波形１１１１に示すようにこの選択したリファレンス電圧Ｖref は変わらない。従ってセル受信中は常に同じリファレンス電圧Ｖref によって入力データを識別することができる。セル毎のレベルに差があった場合でも、プリアンブル中にレベルを検出して複数の電圧からリファレンス電圧として最適なものを選択して用いデータ識別をするので、データを正しく受信することが可能である。
【００１６】
ここで、本発明の第２の実施形態の変形例として、図３に示したプリアンプ回路２の出力を保持する出力電圧保持回路１４０を構成する平均値保持回路を、出力のピーク値を検出するピーク検出回路に置き換えてもよい。そして、このピーク値検出回路で検出したピーク値をディジタル値保持回路１４１に入力し、異なるしきい値のフリップフロップ１４１３〜１４１５の出力に基づいてＶref 選択回路１６０においてリファレンス電圧を選択するように構成してもよい。この変形例においても、第２の実施形態と同様にリファレンス電圧を安定化することが可能となる。
【００１７】
（第３の実施形態）
次に、図５及び図６を用いて第３の実施形態について説明する。図５は第３の実施形態のブロック図であり、前記各実施形態と等価な部分には同一符号を付してある。ホトディテクタ５に接続される光受信回路２００は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ回路２、差動アンプ３、出力電圧保持回路２４０、アナログ／ディジタル回路２４１、Ｖref 選択回路２６０から構成されている。前記プリアンプ回路２は第１の実施形態と同様である。前記出力電圧保持回路２４０は前記プリアンプ回路２の出力のピーク値を保持するピーク検出回路として構成されており、その時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１バイト程度で受信信号のピーク値を検出することができる。前記アナログ／ディジタル回路２４１はそれぞれしきい値電圧の異なる３つの差動アンプ２４１０，２４１１，２４１２によって構成され、出力電圧保持回路の出力電圧をディジタル値に変換する。前記各差動アンプのしきい値はＶref0，Ｖref1，Vef2の３値でＶref0＝20ｍＶ，Ｖref1＝60ｍＶ，Ｖref2＝140 ｍＶある。前記Ｖref 選択回路２６０は、アナログ／ディジタル回路２４１の出力値に基づいて、出力差動アンプ３のリファレンス電圧Ｖref として入力する電圧を複数のしきい値電圧から選択する回路で、前記アナログ／ディジタル回路２４１の出力値に基づいてＶref を決定する判定回路２６１と、セレクタ２６２と、判定出力保持回路２６３によって構成されている。前記判定回路２６１の出力は判定出力保持回路２６３において外部から入力されるサンプルパルスによって保持される。リファレンス電圧Ｖref として選択されるためにセレクタ２６２に入力する電圧はＶref10 ，Ｖref11 ，Vef12の３値でＶref10 ＝10ｍＶ，Ｖre f11 ＝30ｍＶ，Ｖref12 ＝70ｍＶである。
【００１８】
次に、図６のタイミングチャートを用いて第３の実施形態の回路動作について説明する。この例では受信する光信号は、64バイトのパケット（セル）信号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”、２バイトはフレーム同期用ヘッダ、４バイトはその他制御用信号となっている。ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１２０１を出力する。第１の実施形態と同様に、波形１２０１のピーク電圧は波形１２０２のように１バイト程度の時定数で変化し、パケットが入力されると、波形１２０２に示すようにプリアンブル１バイトでプリアンプ出力のピーク値は検出される。その後プリアンブルを受信している間ピーク値は一定値となる。この例では、Ｖref0より大きく、Ｖref1より小さいので、波形１２０３〜１２０５に示すように、このときのしきい値の異なる差動アンプ２４１０，２４１１，２４１２の出力はそれぞれ、“１”，“０”，“０”となる。このとき判定回路２６１の出力（Ｓｅｌ０，Ｓｅｌ１）＝（０，０）となるので、波形１２０６に示すように、プリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部から入力し、判定回路２６１の出力Sel0，Sel1を取り込み保持するとセルを受信している間そのセルのレベルに応じたＶref 選択信号（Ｓ０，Ｓ１）＝（０，０）を保持することができる。（Ｓ０，Ｓ１）＝（０，０）のときＶref10 が選択される。入力信号中に“０”ビットが10ビット以上続いたりして平均値電圧が変化しても、波形１２０７，１２０８に示すように選択信号（Ｓ０，Ｓ１）は変わらないので、波形１２０９に示すようにこの選択したリファレンス電圧は変わらない。従って、波形１２１０に示すようにセル受信中は常に同じリファレンス電圧によって入力データを識別することができる。セル毎のレベルに差があった場合でも、プリアンブル中にレベルを検出して複数の電圧からリファレンス電圧として最適なものを選択して用いデータ識別をするので、データを正しく受信することが可能である。
【００１９】
ここで、本発明の第３の実施形態の変形例として、図５に示したプリアンプ回路２の出力を保持する出力電圧保持回路２４０を構成するピーク検出回路を、出力の平均値を保持する平均値保持回路に置き換えてもよい。そして、この平均値保持回路で保持する平均値をアナログ／ディジタル回路２４１に入力し、異なるしきい値の差動アンプ２４１０〜２４１２の出力に基づいてＶref 選択回路２６０においてリファレンス電圧を選択するように構成してもよい。この変形例においても、第３の実施形態と同様にリファレンス電圧を安定化することが可能となる。
【００２０】
（第４の実施形態）
次に図７及び図８を用いて第４の実施形態について説明する。図７は第４の実施形態のブロック図である。ホトディテクタ５に接続された光受信回路３００は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ回路２、異なるしきい値の複数の差動アンプを備える差動アンプ回路３６３、選択回路３６２、データ選択回路３６０から構成されている。前記プリアンプ回路２は第１の実施形態と同様である。また、前記差動アンプ回路３６３は、異なるしきい値の４つの差動アンプ３６３０，３６３１，３６３２，３６３３によって構成されている。各差動アンプのしきい値はＶref0，Ｖref1，Vef2，Ｖref3の４値でＶref0＝20ｍＶ，Ｖref1＝60ｍＶ，Ｖref2＝100 ｍＶ，Ｖref3＝140 ｍＶである。前記各差動アンプのうち、３つの差動アンプ３６３０〜３６３２の出力の一方Ｑ０，Ｑ１，Ｑ２は前記選択回路３６２に接続し、もう一方は他の差動アンプ３６３３の出力と共に出力電圧保持回路３４２に入力され、そのピーク電圧値Ｖ０，Ｖ１，Ｖ２，Ｖ３を基にデータ選択回路３６０では出力Ｑ０，Ｑ１，Ｑ２の中から最適なリファレンス電圧で識別されたデータを選択する構成となっている。出力電圧保持回路３４２の時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１バイト程度で受信信号レベルに対するＶ０，Ｖ１，Ｖ２，Ｖ３を検出することができる。
【００２１】
次に、図８のタイミングチャートを用いて第４の実施形態の回路動作について説明する。この例では受信する光信号は、64バイトのパケット（セル）信号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”、２バイトはフレーム同期用ヘッダ、４バイトはその他制御用信号となっている。ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１３１０を出力する。この波形１３１０を異なるしきい値の４つの差動アンプ３６３０〜３６３３に入力したとき、それぞれの出力のピーク値Ｖ０，Ｖ１，Ｖ２，Ｖ３は波形１３０２，１３０３，１３０４，１３０５のように１バイト程度の時定数で変化し、セルが入力されると、プリアンブル１バイトでＶ０，Ｖ１，Ｖ２，Ｖ３は一定値となる。この例では、Ｖref2より大きく、Ｖref3より小さいので、波形１３０２〜１３０５に示すようにＶ０，Ｖ１，Ｖ２，Ｖ３はそれぞれ、“１”，“１”，“１”，“０”となる。このとき判定回路３６１の出力（Ｓｅｌ０，Ｓｅｌ１）＝（１，０）となる。波形１３０８に示すように、プリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部から入力し、判定回路３６１の出力Ｓｅｌ０，Ｓｅｌ１を取り込み保持すると、（Ｓ０，Ｓ１）＝（１，０）となり選択回路３６２ではＱ１を選択し出力する。判定出力保持回路３７０はフリップフロップによって構成されているので、セルを受信している間そのセルのレベルに応じたリファレンスで識別されたデータを選択する、データ選択信号（Ｓ０，Ｓ１）＝（１，０）を保持することができる。入力信号中に“０”ビットが10ビット以上続いたりして平均値電圧が変化しても、波形１３０９，１３１０に示すように選択信号（Ｓ０，Ｓ１）は変わらないので、選択した出力は変わらない。従ってパケット受信中は常に同じリファレンス電圧によって識別されたデータを出力することができる。パケット毎のレベルに差があった場合でも、プリアンブル中にレベルを検出して複数の電圧リファレンス電圧で識別されたデータから最適リファレンス電圧で識別されたものを選択して出力するので、データを正しく受信することが可能である。
【００２２】
ここで、本発明の第４の実施形態の変形例として、図７に示した出力電圧保持回路３４２を構成するピーク検出回路を、平均値保持回路に置き換えてもよい。そして、この平均値保持回路で識別データを選択する。その他の構成、動作については第六の実施例と同様である。この変形例においても、第４の実施形態と同様にリファレンス電圧を安定化することが可能となる。
【００２３】
（第５の実施形態）
次に図９及び図１０を用いて第５の実施形態について説明する。図９は第５の実施形態のブロック図である。ホトディテクタ５に接続される光受信回路４００は、ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ回路２、異なるしきい値を有する差動アンプ回路４６３、選択回路４６２、データ選択回路４６０から構成されている。前記プリアンプ回路２は第１の実施形態と同様である。前記異なるしきい値の差動アンプ回路４６３は４つの差動アンプ４６３０，４６３１，４６３２，４６３３によって構成されている。このしきい値はＶref0，Ｖref1，Vef2，Ｖref3の４値でＶref0＝20ｍＶ，Ｖref1＝60ｍＶ，Ｖref2＝100 ｍＶ，Ｖref3＝140 ｍＶである。前記各差動アンプのうち、３つの差動アンプ４６３０〜４６３２の出力の一方Ｑ０，Ｑ１，Ｑ２は選択回路４６２に接続し、もう一方は他の差動アンプ４６３３の出力と共にピーク検出回路で構成される出力電圧保持回路４４２に入力され、そのピーク電圧値Ｖ０，Ｖ１，Ｖ２，Ｖ３をディジタル値保持回路４７０に入力する。ディジタル値保持回路４７０はフリップフロップ４６３４，４６３５，４６３６，４６３７によって構成され、これらの出力ＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３を基に判定回路４６１では、Ｑ０，Ｑ１，Ｑ２の中から最適なリファレンス電圧で識別されたデータを判定し、選択回路４６２で選択する構成となっている。出力電圧保持回路４４２の時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１バイト程度で受信信号レベルに対するＶ０，Ｖ１，Ｖ２，Ｖ３を検出することができる。
【００２４】
次に図１０のタイミングチャートを用いて第５の実施形態の回路動作について説明する。この例では受信する光信号は、64バイトのパケット（セル）信号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭５バイトは信号レベル判定や同期引き込み用プリアンブルで“1010・・”、２バイトはフレーム同期用ヘッダ、４バイトはその他制御用信号となっている。ホトディテクタ５は光入力信号に比例した光電流を出力するので、プリアンプ回路２に入力した光電流は電流／電圧変換され波形１４０１を出力する。波形１４０１を異なるしきい値の４つの差動アンプ４６３０〜４６３３に入力したとき、それぞれの出力のピーク値Ｖ０，Ｖ１，Ｖ２，Ｖ３は波形１４０２，１４０３，１４０４，１４０５のように１バイト程度の時定数で変化し、パケットが入力されると、プリアンブル１バイトでＶ０，Ｖ１，Ｖ２，Ｖ３は一定値となる。この例では、Ｖref3よりも大きいので、波形１４０２〜１４０５に示すようにＶ０，Ｖ１，Ｖ２，Ｖ３はそれぞれ、“１”，“１”，“１”，“１”となる。波形１４１２に示すように、ディジタル値保持回路４７０においてプリアンブルの第２バイトから第５バイトまでの間にサンプリングパルスを外部から入力し、Ｖ０，Ｖ１，Ｖ２，Ｖ３を取り込み保持すると、その出力ＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３は波形１４０６，１４０７，１４０８，１４０９のようになる。入力信号中に“０”ビットが10ビット以上続いたりしてＶ０，Ｖ１，Ｖ２，Ｖ３が変化してもＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３は一定である。また、このときの判定回路４６１の出力（Ｓ０，Ｓ１）＝（０，１）となり選択回路４６２ではＱ２を選択し出力する。ディジタル値保持回路４７０はフリップフロップによって構成されているのでパケットを受信している間そのパケットのレベルに応じたリファレンスで識別されたデータを選択し、データ選択信号（Ｓ０，Ｓ１）＝（０，１）を保持することができる。入力信号中に“０”ビットが10ビット以上続いたりしてピーク値保持回路の値が変化しても、波形１４１３，１４１４に示すように選択信号（Ｓ０，Ｓ１）は変わらないので、選択した出力は変わらない。従ってパケット受信中は常に同じリファレンス電圧によって識別されたデータを出力することができる。パケット毎のレベルに差があった場合でも、プリアンブル中にレベルを検出して複数の電圧リファレンス電圧で識別されたデータから最適リファレンス電圧で識別されたものを選択して出力するので、データを正しく受信することが可能である。
【００２５】
ここで、本発明の第５の実施形態の変形例として、図９に示した出力電圧保持回路４４２を構成するピーク検出回路を、平均値保持回路に置き換えてもよい。そして、この平均値保持回路で識別データを選択する。その他の構成、動作については第六の実施例と同様である。この変形例においても、第５の実施形態と同様にリファレンス電圧を安定化することが可能となる。
【００２６】
なお、前記各実施形態においては、光受信回路の製造プロセスとして、ＧａＡｓ・ＭＥＳ−ＦＥＴとしたが、これはＳｉ−Bipolar であってもＧａＡｓ・ＨＢＴであってもＣＭＯＳプロセスであっても問題ない。またパケットサイズ64〜859 バイトもしくは64バイトの固定セルとしたが、1000バイトであっても問題ない。異なるしきい値電圧を３値としたが、４値でも５値でも構わないし、しきい値電圧間隔も任意である。また、プリアンプ回路をトランスインピーダンス型としたが、高インピーダンス型としても良い。
【００２７】
【発明の効果】
以上説明したように本発明は、光信号を受光するホトディテクタの光電流が入力されるプリアンプ回路と、プリアンプ回路の後段に配してプリアンプ回路の出力が入力され、参照値に基づいて光信号の受信データを識別再生する出力差動アンプと、時定数が受信データの１バイト程度に設定され、プリアンプ回路から出力される出力電圧の時間平均値を保持する平均値保持回路とを備え、出力差動アンプの参照値として平均値保持回路の出力を入力する第１の光受信回路を始めとして、前記第２ないし第５の光受信回路を備えることにより、経路毎の光信号のレベル差が同じになるように調整することなく大容量、小型、低レイテンシのネットワークを実現することが可能となる。特に、受信データを識別再生する差動アンプの参照値を出力する平均値保持回路、出力電圧保持回路（ピーク値保持回路）のそれぞれの時定数を受信データの１バイト程度の時間に設定することで、光信号の高速レベル変動に追従した受信データの出力が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のブロック図である。
【図２】第１の実施形態の動作を説明するためのタイムチャートである。
【図３】本発明の第２の実施形態のブロック図である。
【図４】第２の実施形態の動作を説明するためのタイムチャートである。
【図５】本発明の第３の実施形態のブロック図である。
【図６】第３の実施形態の動作を説明するためのタイムチャートである。
【図７】本発明の第４の実施形態のブロック図である。
【図８】第４の実施形態の動作を説明するためのタイムチャートである。
【図９】本発明の第５の実施形態のブロック図である。
【図１０】第５の実施形態の動作を説明するためのタイムチャートである。
【符号の説明】
１，１００，２００，３００，４００ 光受信回路
２ プリアンプ回路
２１ 帰還抵抗
２２ 電圧検出用抵抗
３ 出力差動アンプ
４ 平均値保持回路
４１ 出力電圧保持回路
４２ サンプル／ホールド回路
５ ホトディテクタ
１４０ 出力電圧保持回路
１４１ ディジタル値保持回路
１４１０〜１４１２ 差動アンプ
１４１３〜１４１５ フリップフロップ
１６０ Ｖref 選択回路
１６１ Ｖref 決定回路
１６２ セレクタ
２４０ 出力電圧保持回路
２４１ アナログ／ディジタル回路
２４１０〜２４１２ 差動アンプ
２６０ Ｖref 選択回路
２６１ 判定回路
２６２ セレクタ
２６３ 判定出力保持回路
３４２ 出力電圧保持回路
３６０ データ選択回路
３６１ 判定回路
３６２ 選択回路
３６３ 差動アンプブロック
３６３０〜３６３３ 差動アンプ
３７０ 判定出力保持回路
３７１，３７２ フリップフロップ
４４２ 出力電圧保持回路
４６１ 判定回路
４６２ 選択回路
４６３ 差動アンプブロック
４６３０〜４６３３ 差動アンプ
４６３４〜４６３７ フリップフロップ
４７０ ディジタル値保持回路
１００１，１１０１，１２０１，１３０１，１４０１ プリアンプ出力波形
１００２ 平均値電圧波形
１００３ サンプリングパルス波形
１００４ Ｖref 波形
１００５ 出力データ波形
１１０２ 平均値電圧波形
１１０３〜１１０５ 差動アンプ出力波形
１１０６ サンプリングパルス波形
１１０７〜１１０９ フリップフロップ出力波形
１１１０，１１１１ 選択信号波形
１１１２ Ｖref 波形
１１１３ 出力データ波形
１２０２ ピーク電圧波形
１２０３〜１２０５ 差動アンプ出力波形
１２０６ サンプリングパルス波形
１２０７，１２０９ 選択信号波形
１２０９ Ｖref 波形
１２１０ 出力データ波形
１３０２〜１３０５ 差動アンプ出力ピーク値波形
１３０６，１３０７ 選択信号波形
１３０８ サンプリングパルス波形
１３０９，１３１０ 選択信号波形
１３１１ 出力データ波形
１４０２〜１４０５ 差動アンプ出力ピーク値波形
１４０６〜１４０９ フリップフロップ出力波形
１４１０，１４１１ 選択信号波形
１４１２ サンプリングパルス波形
１４１３，１４１４ 選択信号波形
１４１５ 出力データ波形
Claims (10)
- 光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記プリアンプ回路の出力が入力され、参照値に基づいて前記光信号の受信データを識別再生する出力差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記プリアンプ回路から出力される出力電圧のピーク値を保持する出力電圧保持回路と、前記出力電圧保持回路出力をディジタル値として前記光信号の各セルを受信している間保持するディジタル値保持回路と、前記出力差動アンプの参照値としての電圧を前記ディジタル値保持回路の出力値に基づいて予め設定した複数の電圧から選択する電圧選択回路とを備えることを特徴とする光受信回路。
- 前記ディジタル値保持回路は、しきい値電圧が異なる複数のフリップフロップによって構成されることを特徴とする請求項１記載の光受信回路。
- 光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記プリアンプ回路の出力が入力され、参照値に基づいて前記光信号の受信データを識別再生する出力差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記プリアンプ回路から出力される出力電圧を保持する出力電圧保持回路と、しきい値電圧が異なる複数の差動アンプを有し、前記出力電圧保持回路の出力をディジタルデータに変換するアナログ／ディジタル変換回路と、前記アナログ／ディジタル変換回路の出力に基づいて前記出力差動アンプの参照値としての電圧を予め設定した複数の電圧の中から前記プリアンプ回路の出力の平均値と最も近いものを判定し選択信号を出力する判定回路と、前記光信号の各セルを受信している間前記判定回路の出力を保持する判定出力保持回路と、前記判定出力保持回路からの信号に基づいて前記予め設定した複数の電圧から選択した電圧を前記出力差動アンプの参照値として入力する選択回路とを備えることを特徴とする光受信回路。
- 前記判定出力保持回路がフリップフロップによって構成されることを特徴とする請求項３に記載の光受信回路。
- 光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記光信号の受信データを識別再生するそれぞれしきい値電圧が異なる複数の差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記複数の差動アンプのそれぞれの出力電圧を保持する出力電圧保持回路と、前記出力電圧保持回路の出力に基づいて前記しきい値電圧が異なる複数の差動アンプの中からしきい値電圧が前記プリアンプ回路の出力の平均値と最も近いものを判定し選択信号を出力する判定回路と、前記光信号の各セルを受信している間前記判定回路の出力を保持する判定出力保持回路と、前記判定出力保持回路の出力によって前記複数の差動アンプの出力から一つの信号を選択する選択回路とを備えることを特徴とする光受信回路。
- 前記判定出力保持回路がフリップフロップによって構成されることを特徴とする請求項５記載の光受信回路。
- 光信号を受光するホトディテクタに接続され、前記ホトディテクタの光電流が入力されるプリアンプ回路と、前記プリアンプ回路の後段に配して前記光信号の受信データを識別再生するそれぞれしきい値電圧が異なる複数の差動アンプと、時定数が前記受信データの１バイト程度に設定され、前記複数の差動アンプのそれぞれの出力を保持する出力電圧保持回路と、前記出力電圧保持回路の出力を前記光信号の各セルを受信している間ディジタル値として保持するディジタル値保持回路と、前記ディジタル値保持回路の保持出力に基づいて前記しきい値電圧が異なる複数の差動アンプの中からしきい値電圧が前記プリアンプ回路の出力の平均値と最も近いものを判定し選択信号を出力する判定回路と、前記判定回路の出力によって前記複数の差動アンプの出力から一つの信号を選択する選択回路とを備えることを特徴とする光受信回路。
- 前記ディジタル値保持回路はフリップフロップによって構成されることを特徴とする請求項７記載の光受信回路。
- 前記出力電圧保持回路が平均値を保持する容量によって構成されていることを特徴とする請求項１ないし７のいずれかに記載の光受信回路。
- 前記出力電圧保持回路がピーク値を検出するピーク検出回路によって構成されていることを特徴とする請求項１ないし７のいずれかに記載の光受信回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08533399A JP3655770B2 (ja) | 1999-03-29 | 1999-03-29 | 光受信回路 |
| US09/532,420 US6760552B1 (en) | 1999-03-29 | 2000-03-23 | Optical receiving circuit and optical communication device |
| EP00106630A EP1041750A3 (en) | 1999-03-29 | 2000-03-28 | Optical receiving circuit and optical communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08533399A JP3655770B2 (ja) | 1999-03-29 | 1999-03-29 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278222A JP2000278222A (ja) | 2000-10-06 |
| JP3655770B2 true JP3655770B2 (ja) | 2005-06-02 |
Family
ID=13855724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08533399A Expired - Fee Related JP3655770B2 (ja) | 1999-03-29 | 1999-03-29 | 光受信回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6760552B1 (ja) |
| EP (1) | EP1041750A3 (ja) |
| JP (1) | JP3655770B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1257103A1 (en) * | 2001-05-11 | 2002-11-13 | Alcatel | Circuitry for determining levels in data flows |
| JP3790190B2 (ja) * | 2001-12-05 | 2006-06-28 | 日本電信電話株式会社 | ディジタル伝送システム |
| WO2005022784A1 (en) * | 2003-08-29 | 2005-03-10 | Koninklijke Philips Electronics N.V. | Optical receiver |
| US20050169645A1 (en) * | 2004-01-29 | 2005-08-04 | Infineon Technologies North America Corp. | Adjustable dynamic range optimization for analog to digital resolution for intelligent fiber optic receivers and method |
| JP2006074214A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 光受信装置 |
| WO2006095354A2 (en) * | 2005-03-10 | 2006-09-14 | Ben-Gurion University Of The Negev - Research & Development Authority | Optical cdma by self-heterodyne filtering |
| CN1976260B (zh) * | 2005-11-28 | 2012-06-20 | 阿尔卡特公司 | 突发模式光接收机 |
| JP2009017265A (ja) * | 2007-07-05 | 2009-01-22 | Eudyna Devices Inc | 電子回路 |
| CN101861698A (zh) * | 2007-11-19 | 2010-10-13 | 株式会社藤仓 | 光突发信号接收装置 |
| JP5215087B2 (ja) * | 2008-08-29 | 2013-06-19 | 住友電工デバイス・イノベーション株式会社 | 電子回路 |
| US8150273B2 (en) * | 2008-09-04 | 2012-04-03 | Finisar Corporation | Optical receiver with threshold voltage compensation |
| CN102257749B (zh) * | 2009-01-19 | 2014-04-30 | 株式会社日立制作所 | 跨阻抗放大器及pon*** |
| JP4917637B2 (ja) * | 2009-10-23 | 2012-04-18 | 日本電信電話株式会社 | 平均値検出回路およびトランスインピーダンスアンプ |
| JP5480010B2 (ja) * | 2010-05-14 | 2014-04-23 | 株式会社東芝 | 光受信回路 |
| EP2418789B1 (en) * | 2010-08-13 | 2013-06-05 | Alcatel Lucent | Optoelectronic device for differential photoreception, with automatic compensation of phase and amplitude imbalances |
| JP5834494B2 (ja) * | 2011-05-27 | 2015-12-24 | 三菱電機株式会社 | 光受信装置 |
| JP5696940B2 (ja) * | 2011-08-05 | 2015-04-08 | 日本電信電話株式会社 | 光強度制御装置 |
| CN105934898B (zh) * | 2014-12-30 | 2019-03-08 | 华为技术有限公司 | 一种模数转换器保护电路及其控制方法、控制器 |
| TWI674772B (zh) * | 2018-03-02 | 2019-10-11 | 和碩聯合科技股份有限公司 | 光電傳輸功率的修正方法 |
| KR102628656B1 (ko) | 2018-07-04 | 2024-01-24 | 삼성전자주식회사 | 신경 스파이크 검출 장치 |
| US11277101B2 (en) * | 2020-03-06 | 2022-03-15 | Analog Devices International Unlimited Company | Current-to-voltage signal converter |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3163340D1 (en) * | 1980-01-29 | 1984-06-07 | Nec Corp | Semiconductor device |
| JPS6369336A (ja) | 1986-09-11 | 1988-03-29 | Mitsubishi Rayon Co Ltd | 光受信回路 |
| JPH01137752A (ja) | 1987-11-24 | 1989-05-30 | Toshiba Corp | 受信回路 |
| JPH01286655A (ja) | 1988-05-13 | 1989-11-17 | Sumitomo Electric Ind Ltd | 光受信回路 |
| US5066132A (en) * | 1989-08-09 | 1991-11-19 | Sunstar Engineering, Inc. | Method of and apparatus for inspecting paint coating |
| JPH0472939A (ja) | 1990-07-13 | 1992-03-06 | Hitachi Ltd | 光スイッチを用いたパケット交換装置 |
| JPH04268809A (ja) * | 1991-02-22 | 1992-09-24 | Mitsubishi Electric Corp | パルス信号抽出方法及びその装置 |
| JPH04337933A (ja) | 1991-05-15 | 1992-11-25 | Mitsubishi Rayon Co Ltd | 受光増幅装置 |
| FI89437C (fi) * | 1991-11-01 | 1993-09-27 | Nokia Mobile Phones Ltd | Digitaldetektor foer ett soekaranlaeggningsystem |
| JPH05160795A (ja) | 1991-12-10 | 1993-06-25 | Fujitsu Ltd | ビット誤り率監視回路 |
| US5684783A (en) * | 1992-02-19 | 1997-11-04 | Sony Corporation | Reproducing apparatus having a detector for simultaneously scanning adjacent tracks of an optical recording medium |
| JPH05259752A (ja) | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 光受信機 |
| JP2526499B2 (ja) | 1993-07-27 | 1996-08-21 | 日本電気株式会社 | 基地局装置 |
| JPH08129033A (ja) * | 1994-11-01 | 1996-05-21 | Fujitsu Ltd | 平均値検出装置及び平均値検出用集積回路 |
| JP3350376B2 (ja) * | 1996-11-25 | 2002-11-25 | シャープ株式会社 | 波形整形回路およびそれを用いる赤外線データ通信装置 |
| JPH10303649A (ja) | 1997-04-28 | 1998-11-13 | Toshiba Corp | ミキサ回路 |
| JP3979712B2 (ja) * | 1997-10-20 | 2007-09-19 | 富士通株式会社 | 光信号受信装置および方法 |
-
1999
- 1999-03-29 JP JP08533399A patent/JP3655770B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-23 US US09/532,420 patent/US6760552B1/en not_active Expired - Fee Related
- 2000-03-28 EP EP00106630A patent/EP1041750A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6760552B1 (en) | 2004-07-06 |
| JP2000278222A (ja) | 2000-10-06 |
| EP1041750A3 (en) | 2004-10-27 |
| EP1041750A2 (en) | 2000-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3655770B2 (ja) | 光受信回路 | |
| CN100483989C (zh) | 多输入可变增益放大器 | |
| TWI337468B (en) | Photo receiver | |
| CN101212258A (zh) | 光接收器 | |
| EP1355464A2 (en) | DC removal in an optical receiver | |
| US8144813B2 (en) | Receiving method and receiving circuit | |
| JP5172046B1 (ja) | 親局側装置 | |
| JP2008236455A (ja) | トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法 | |
| US8427353B2 (en) | High-speed flash analog to digital converter | |
| US6963696B1 (en) | AC-coupled burst mode receiver with wide dynamic range | |
| US20050238014A1 (en) | Receiver and method for receiving burst mode packet | |
| EP1653607B1 (en) | Circuit for varying gain of preamplifier | |
| JP3532633B2 (ja) | 光受信装置 | |
| US6420928B1 (en) | AC coupled pre-amplifier for burst signal | |
| JPS5943859B2 (ja) | 対称クランプ光ファイバ受信機 | |
| US7136597B2 (en) | Decision system for modulated electrical signals | |
| US20240056194A1 (en) | Optical receivers | |
| JP3961253B2 (ja) | バースト光受信装置 | |
| JP2001211035A (ja) | プリアンプおよび光受信器 | |
| JPH01149558A (ja) | 光伝送データ受信回路 | |
| CN116886053A (zh) | 一种光电转换放大电路及光电转换装置 | |
| JPH0691553B2 (ja) | 送受信装置 | |
| JPS6258717A (ja) | 光２値信号の受信回路 | |
| Sedayao | Low cost, TTL fiber optic receivers for up to 100Mb/s NRZ | |
| JPH1168676A (ja) | 光／電気変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |