JP2000278222A - 光受信回路 - Google Patents
光受信回路Info
- Publication number
- JP2000278222A JP2000278222A JP11085333A JP8533399A JP2000278222A JP 2000278222 A JP2000278222 A JP 2000278222A JP 11085333 A JP11085333 A JP 11085333A JP 8533399 A JP8533399 A JP 8533399A JP 2000278222 A JP2000278222 A JP 2000278222A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- holding
- preamplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6931—Automatic gain control of the preamplifier
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 光スイッチを用いた光ネットワークの光受信
器において光スイッチ切り替えによる信号断状態により
ＤＣバランス崩れること、信号中に低域遮断周波数以下
の成分が含まれることによって低価格なＡＣ結合光受信
器では信号を正確に受信できなくなるという問題があ
り、これらの問題を解消する。 【解決手段】 ホトディテクタ５の光電流が入力される
光受信回路１は、プリアンプ回路２と、前記プリアンプ
回路２の出力電圧の時間平均値を保持する平均値保持回
路４と、前記プリアンプ回路１の後段に配した出力差動
アンプ３から構成される。パケット／セルを受信する
際、サンプリングパルスによってプリアンプ回路２の出
力電圧を保持回路４において保持し、保持回路４の出力
をデータ識別のリファレンス電圧Ｖref として出力差動
アンプ３の逆相入力し、データを最適識別レベルで識別
し出力する。
器において光スイッチ切り替えによる信号断状態により
ＤＣバランス崩れること、信号中に低域遮断周波数以下
の成分が含まれることによって低価格なＡＣ結合光受信
器では信号を正確に受信できなくなるという問題があ
り、これらの問題を解消する。 【解決手段】 ホトディテクタ５の光電流が入力される
光受信回路１は、プリアンプ回路２と、前記プリアンプ
回路２の出力電圧の時間平均値を保持する平均値保持回
路４と、前記プリアンプ回路１の後段に配した出力差動
アンプ３から構成される。パケット／セルを受信する
際、サンプリングパルスによってプリアンプ回路２の出
力電圧を保持回路４において保持し、保持回路４の出力
をデータ識別のリファレンス電圧Ｖref として出力差動
アンプ３の逆相入力し、データを最適識別レベルで識別
し出力する。
Description
【０００１】
【発明の属する技術分野】本発明は光スイッチを用いた
光ネットワークおよび光ネットワークに用いる光受信器
に関する。
光ネットワークおよび光ネットワークに用いる光受信器
に関する。
【０００２】
【従来の技術】光空間スイッチを用いた光ネットワーク
では光の大容量性を活用しポート当たりのスループット
を数Ｇｂ／ｓ〜１０Ｇｂ／ｓとすることによって、電気
によるスイッチを用いた場合と比較して大容量、小型、
低レイテンシのネットワークを実現することができる。
このような光ネットワークにおいて特に規模が大きくな
った場合、各入力ポートの光送信器出力ばらつきや経路
毎の光コネクタ損失ばらつき、スイッチ素子損失ばらつ
き、光ファイバケーブル損失ばらつきが積み重なり、出
力ポートの光受信器に入力する信号光パワーの経路毎の
ばらつきは大きくなる。従って、光空間スイッチによっ
て経路を切り替えると、出力ポートの光受信器は大きく
レベルの異なる信号を受信する可能性があるので、レベ
ル差に追従して受信することが要求される。受信信号の
レベル差に追従する時間は、スイッチ切り替え時のガー
ドタイムをできる限り短くし伝送効率を高めるために数
ビット程度であることが望まれるが、数Ｇｂ／ｓ以上の
高速光受信器において数タイムスロットでレベル差に追
従するようなものについてはあまり検討されていない。
では光の大容量性を活用しポート当たりのスループット
を数Ｇｂ／ｓ〜１０Ｇｂ／ｓとすることによって、電気
によるスイッチを用いた場合と比較して大容量、小型、
低レイテンシのネットワークを実現することができる。
このような光ネットワークにおいて特に規模が大きくな
った場合、各入力ポートの光送信器出力ばらつきや経路
毎の光コネクタ損失ばらつき、スイッチ素子損失ばらつ
き、光ファイバケーブル損失ばらつきが積み重なり、出
力ポートの光受信器に入力する信号光パワーの経路毎の
ばらつきは大きくなる。従って、光空間スイッチによっ
て経路を切り替えると、出力ポートの光受信器は大きく
レベルの異なる信号を受信する可能性があるので、レベ
ル差に追従して受信することが要求される。受信信号の
レベル差に追従する時間は、スイッチ切り替え時のガー
ドタイムをできる限り短くし伝送効率を高めるために数
ビット程度であることが望まれるが、数Ｇｂ／ｓ以上の
高速光受信器において数タイムスロットでレベル差に追
従するようなものについてはあまり検討されていない。
【０００３】従来の光ネットワーク例えば特開平４−７
２９３９号公報「光スイッチを用いたパケット交換装
置」における光受信器はＡＣ結合光受信器を用いてい
る。ＡＣ結合光受信器は、ダイナミックレンジが広い、
デューティ比変動が少ないなどの利点があり、1000タイ
ムスロット程度以上の緩やかなレベル変動に追従でき
る。この光受信器は、レベルの異なる信号を受信するた
めに自動利得制御（ＡＧＣ）回路増幅器を用いている。
このＡＧＣの時定数は、信号中に同符号が連続しても直
流レベルが変化しないように１タイムスロットの１×１
０3 〜１×１０5 倍程度に設定している。
２９３９号公報「光スイッチを用いたパケット交換装
置」における光受信器はＡＣ結合光受信器を用いてい
る。ＡＣ結合光受信器は、ダイナミックレンジが広い、
デューティ比変動が少ないなどの利点があり、1000タイ
ムスロット程度以上の緩やかなレベル変動に追従でき
る。この光受信器は、レベルの異なる信号を受信するた
めに自動利得制御（ＡＧＣ）回路増幅器を用いている。
このＡＧＣの時定数は、信号中に同符号が連続しても直
流レベルが変化しないように１タイムスロットの１×１
０3 〜１×１０5 倍程度に設定している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＡＣ結合光受信器ではＡＣ結合やＡＧＣ時定数が１タイ
ムスロットの１×１０3 〜１×１０5 倍程度であるため
に光スイッチを切り替えた際、切り替え前と後での受信
光信号レベルが異なる場合、光スイッチ切り替え後の光
レベルに追従するまでには１タイムスロットの１×１０
3 〜１×１０5 倍程度の時間、つまり1000ビット以上を
要するので数タイムスロットで大きな光レベル差に追従
して光信号を受信することは困難であるという問題があ
った。前記公報の例では、スイッチ切り替え時間をＡＧ
Ｃの時定数とすることによってスイッチ切り替え時のレ
ベル変動に追従するようにしているが、1000ビット以上
の時間を要するので大容量、高効率、低レイテンシのネ
ットワークが実現できないという問題があった。また、
ＡＣ結合やＡＧＣの時定数を１タイムスロットの10倍程
度とすると、スイッチ切り替え時のレベル変動に10ビッ
ト程度の時間で追従することはできるが、伝送可能な符
号はごくわずかになってしまうという問題があった。
ＡＣ結合光受信器ではＡＣ結合やＡＧＣ時定数が１タイ
ムスロットの１×１０3 〜１×１０5 倍程度であるため
に光スイッチを切り替えた際、切り替え前と後での受信
光信号レベルが異なる場合、光スイッチ切り替え後の光
レベルに追従するまでには１タイムスロットの１×１０
3 〜１×１０5 倍程度の時間、つまり1000ビット以上を
要するので数タイムスロットで大きな光レベル差に追従
して光信号を受信することは困難であるという問題があ
った。前記公報の例では、スイッチ切り替え時間をＡＧ
Ｃの時定数とすることによってスイッチ切り替え時のレ
ベル変動に追従するようにしているが、1000ビット以上
の時間を要するので大容量、高効率、低レイテンシのネ
ットワークが実現できないという問題があった。また、
ＡＣ結合やＡＧＣの時定数を１タイムスロットの10倍程
度とすると、スイッチ切り替え時のレベル変動に10ビッ
ト程度の時間で追従することはできるが、伝送可能な符
号はごくわずかになってしまうという問題があった。
【０００５】一方、１タイムスロットの高速なレベル変
動があっても受信可能なＤＣ結合型受信器には、識別レ
ベル固定型と瞬時応答自動識別レベル制御型の二種類が
ある。前者の識別レベル固定型ＤＣ結合光受信器は、回
路構成、設計が簡単である反面、ダイナミックレンジが
狭い、受信信号レベルによってデューティ比が大きく変
わる等の問題があり実用に適さない。後者の瞬時応答自
動識別レベル制御型ＤＣ結合光受信器は、1 タイムスロ
ット毎に受信信号の識別レベルを最適な値に制御するも
ので、デューティ比の変動が少ない、ダイナミックレン
ジが広い等の優れた特徴があるが、数Ｇｂ／ｓ以上の広
帯域で動作するものを製作することは素子の動作速度上
非常に困難である。従って、数Ｇｂ／ｓ以上で動作する
実用に適したＤＣ結合光受信器は実現困難であるという
問題があった。実際に光データリンクと光スイッチを用
いて光ネットワークを構築する際、その光データリンク
部で正しくデータを送受できなければネットワークを実
現することはできない。従来技術による光受信器を用い
た光ネットワークでは、大規模、大容量、小型、低レイ
テンシの光ネットワークを実現することは困難であると
いう問題があった。
動があっても受信可能なＤＣ結合型受信器には、識別レ
ベル固定型と瞬時応答自動識別レベル制御型の二種類が
ある。前者の識別レベル固定型ＤＣ結合光受信器は、回
路構成、設計が簡単である反面、ダイナミックレンジが
狭い、受信信号レベルによってデューティ比が大きく変
わる等の問題があり実用に適さない。後者の瞬時応答自
動識別レベル制御型ＤＣ結合光受信器は、1 タイムスロ
ット毎に受信信号の識別レベルを最適な値に制御するも
ので、デューティ比の変動が少ない、ダイナミックレン
ジが広い等の優れた特徴があるが、数Ｇｂ／ｓ以上の広
帯域で動作するものを製作することは素子の動作速度上
非常に困難である。従って、数Ｇｂ／ｓ以上で動作する
実用に適したＤＣ結合光受信器は実現困難であるという
問題があった。実際に光データリンクと光スイッチを用
いて光ネットワークを構築する際、その光データリンク
部で正しくデータを送受できなければネットワークを実
現することはできない。従来技術による光受信器を用い
た光ネットワークでは、大規模、大容量、小型、低レイ
テンシの光ネットワークを実現することは困難であると
いう問題があった。
【０００６】本発明の目的は、Ｇｂ／ｓ以上の高速領域
で動作しかつ数タイムスロットで入力信号のレベル変動
に追従する光受信器を実現し、大規模、大容量、小型、
低レイテンシの光ネットワークを実現することが可能な
光受信回路を提供するものである。
で動作しかつ数タイムスロットで入力信号のレベル変動
に追従する光受信器を実現し、大規模、大容量、小型、
低レイテンシの光ネットワークを実現することが可能な
光受信回路を提供するものである。
【０００７】
【課題を解決するための手段】本発明の第１の光受信回
路は、光信号を受光するホトディテクタに接続され、前
記ホトディテクタの光電流が入力されるプリアンプ回路
と、前記プリアンプ回路の後段に配して前記プリアンプ
回路の出力が入力される出力差動アンプと、前記プリア
ンプ回路から出力される出力電圧の時間平均値を保持す
る平均値保持回路とを備え、前記出力差動アンプの参照
入力に前記平均値保持回路の出力を入力することを特徴
とする。
路は、光信号を受光するホトディテクタに接続され、前
記ホトディテクタの光電流が入力されるプリアンプ回路
と、前記プリアンプ回路の後段に配して前記プリアンプ
回路の出力が入力される出力差動アンプと、前記プリア
ンプ回路から出力される出力電圧の時間平均値を保持す
る平均値保持回路とを備え、前記出力差動アンプの参照
入力に前記平均値保持回路の出力を入力することを特徴
とする。
【０００８】本発明の第２の光受信回路は、光信号を受
光するホトディテクタに接続され、前記ホトディテクタ
の光電流が入力されるプリアンプ回路と、前記プリアン
プ回路の後段に配して前記プリアンプ回路の出力が入力
される出力差動アンプと、前記プリアンプ回路から出力
される出力電圧を保持する出力電圧保持回路と、前記出
力電圧保持回路出力をディジタル値として保持するディ
ジタル値保持回路と、前記出力差動アンプの参照入力に
入力する電圧を前記プリアンプ回路からの出力電圧に基
づいて予め設定した複数の電圧から選択する電圧選択回
路とを備える。
光するホトディテクタに接続され、前記ホトディテクタ
の光電流が入力されるプリアンプ回路と、前記プリアン
プ回路の後段に配して前記プリアンプ回路の出力が入力
される出力差動アンプと、前記プリアンプ回路から出力
される出力電圧を保持する出力電圧保持回路と、前記出
力電圧保持回路出力をディジタル値として保持するディ
ジタル値保持回路と、前記出力差動アンプの参照入力に
入力する電圧を前記プリアンプ回路からの出力電圧に基
づいて予め設定した複数の電圧から選択する電圧選択回
路とを備える。
【０００９】本発明の第３の光受信回路は、光信号を受
光するホトディテクタに接続され、前記ホトディテクタ
の光電流が入力されるプリアンプ回路と、前記プリアン
プ回路の後段に配して前記プリアンプ回路の出力が入力
される出力差動アンプと、前記プリアンプ回路から出力
される出力電圧を保持する出力電圧保持回路と、しきい
値電圧が異なる複数の差動アンプを有し、前記出力電圧
保持回路の出力をディジタルデータに変換するアナログ
／ディジタル変換回路と、前記アナログ／ディジタル変
換回路の出力から前記プリアンプ回路の出力の平均値と
最も近いものを判定し選択信号を出力する判定回路と、
前記判定回路の出力を保持する判定保持回路と、前記判
定出力保持回路からの信号に基づいて前記出力差動アン
プの参照入力に入力する電圧を予め設定した複数の電圧
から選択する選択回路とを備える。
光するホトディテクタに接続され、前記ホトディテクタ
の光電流が入力されるプリアンプ回路と、前記プリアン
プ回路の後段に配して前記プリアンプ回路の出力が入力
される出力差動アンプと、前記プリアンプ回路から出力
される出力電圧を保持する出力電圧保持回路と、しきい
値電圧が異なる複数の差動アンプを有し、前記出力電圧
保持回路の出力をディジタルデータに変換するアナログ
／ディジタル変換回路と、前記アナログ／ディジタル変
換回路の出力から前記プリアンプ回路の出力の平均値と
最も近いものを判定し選択信号を出力する判定回路と、
前記判定回路の出力を保持する判定保持回路と、前記判
定出力保持回路からの信号に基づいて前記出力差動アン
プの参照入力に入力する電圧を予め設定した複数の電圧
から選択する選択回路とを備える。
【００１０】本発明の第４の光受信回路は、光信号を受
光するホトディテクタに接続され、前記ホトディテクタ
の光電流が入力されるプリアンプ回路と、前記プリアン
プ回路の後段に配したしきい値電圧が異なる複数の差動
アンプと、前記複数の差動アンプのそれぞれの出力電圧
を保持する出力電圧保持回路と、前記出力電圧保持回路
の出力に基づいてしきい値電圧が前記プリアンプ回路の
出力の平均値と最も近いものを判定し選択信号を出力す
る判定回路と、前記判定回路の出力を保持する判定出力
保持回路と、前記判定回路の出力によって前記複数の差
動アンプの出力から一つの信号を選択する選択回路とを
備える。
光するホトディテクタに接続され、前記ホトディテクタ
の光電流が入力されるプリアンプ回路と、前記プリアン
プ回路の後段に配したしきい値電圧が異なる複数の差動
アンプと、前記複数の差動アンプのそれぞれの出力電圧
を保持する出力電圧保持回路と、前記出力電圧保持回路
の出力に基づいてしきい値電圧が前記プリアンプ回路の
出力の平均値と最も近いものを判定し選択信号を出力す
る判定回路と、前記判定回路の出力を保持する判定出力
保持回路と、前記判定回路の出力によって前記複数の差
動アンプの出力から一つの信号を選択する選択回路とを
備える。
【００１１】本発明の第５の光受信回路は、光信号を受
光するホトディテクタに接続され、前記ホトディテクタ
の光電流が入力されるプリアンプ回路と、前記プリアン
プ回路の後段に配したしきい値電圧が異なる複数の差動
アンプと、前記複数の差動アンプのそれぞれの出力を保
持する出力電圧保持回路と、前記出力電圧保持回路の出
力を保持する出力値保持回路と、前記出力値保持回路の
保持出力に基づいてしきい値電圧が前記プリアンプ回路
の出力の平均値と最も近いものを判定し選択信号を出力
する判定回路と、前記判定回路の出力によって前記複数
の差動アンプの出力から一つの信号を選択する選択回路
とを備える。
光するホトディテクタに接続され、前記ホトディテクタ
の光電流が入力されるプリアンプ回路と、前記プリアン
プ回路の後段に配したしきい値電圧が異なる複数の差動
アンプと、前記複数の差動アンプのそれぞれの出力を保
持する出力電圧保持回路と、前記出力電圧保持回路の出
力を保持する出力値保持回路と、前記出力値保持回路の
保持出力に基づいてしきい値電圧が前記プリアンプ回路
の出力の平均値と最も近いものを判定し選択信号を出力
する判定回路と、前記判定回路の出力によって前記複数
の差動アンプの出力から一つの信号を選択する選択回路
とを備える。
【００１２】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。 （第１の実施形態）図１及び図２を参照して第１の実施
形態について説明する。図１は第１の実施形態のブロッ
ク図であり、光受信回路１は、ゲート長0.15μｍのＧａ
Ａｓ・ＭＥＳ−ＦＥＴプロセスによるもので、光入力信
号を受光して電流を出力するホトディテクタ５に接続さ
れており、プリアンプ回路２、出力差動アンプ３、平均
値保持回路４から構成されている。前記プリアンプ回路
２はトランスインピーダンス型回路として、帰還抵抗２
１と出力電圧検出用抵抗２２で構成され、そのトランス
インピーダンス利得は55ｄＢΩ、入力に容量が0.2 ｐＦ
の前記ホトディテクタ５を接続したときの３ｄＢ帯域は
８ＧＨｚとなっている。前記出力差動アンプ３はリファ
レンス電圧Ｖref を入力信号振幅のＨｉｇｈレベルとＬ
ｏｗレベルの中間電圧に調整することによって、データ
を識別再生する。前記平均値保持回路４はサンプルホー
ルド回路４１と、前記プリアンプ回路２の出力電圧の平
均値を保持する容量４２によって構成されている。前記
容量４２と前記検出用抵抗２２によるＣＲ時定数は１ｎ
ｓとなっているので１０Ｇｂ／ｓのデータ１バイト程度
で受信信号の平均値レベルを検出することができる。こ
の検出された平均値レベルをサンプルホールド回路４１
において外部からのサンプリングパルスによってサンプ
ルしホールドする。前記サンプルホールド回路４１の出
力は前記差動アンプ３のリファレンス電圧として用いる
ことによってデータを正確に識別再生することができ
る。
参照して説明する。 （第１の実施形態）図１及び図２を参照して第１の実施
形態について説明する。図１は第１の実施形態のブロッ
ク図であり、光受信回路１は、ゲート長0.15μｍのＧａ
Ａｓ・ＭＥＳ−ＦＥＴプロセスによるもので、光入力信
号を受光して電流を出力するホトディテクタ５に接続さ
れており、プリアンプ回路２、出力差動アンプ３、平均
値保持回路４から構成されている。前記プリアンプ回路
２はトランスインピーダンス型回路として、帰還抵抗２
１と出力電圧検出用抵抗２２で構成され、そのトランス
インピーダンス利得は55ｄＢΩ、入力に容量が0.2 ｐＦ
の前記ホトディテクタ５を接続したときの３ｄＢ帯域は
８ＧＨｚとなっている。前記出力差動アンプ３はリファ
レンス電圧Ｖref を入力信号振幅のＨｉｇｈレベルとＬ
ｏｗレベルの中間電圧に調整することによって、データ
を識別再生する。前記平均値保持回路４はサンプルホー
ルド回路４１と、前記プリアンプ回路２の出力電圧の平
均値を保持する容量４２によって構成されている。前記
容量４２と前記検出用抵抗２２によるＣＲ時定数は１ｎ
ｓとなっているので１０Ｇｂ／ｓのデータ１バイト程度
で受信信号の平均値レベルを検出することができる。こ
の検出された平均値レベルをサンプルホールド回路４１
において外部からのサンプリングパルスによってサンプ
ルしホールドする。前記サンプルホールド回路４１の出
力は前記差動アンプ３のリファレンス電圧として用いる
ことによってデータを正確に識別再生することができ
る。
【００１３】次に、図２のタイミングチャートを用いて
第１の実施形態の動作について説明する。ここでは、受
信する光信号は、64〜859 バイトのパケット信号、デー
タ伝送速度は１０Ｇｂ／ｓとなっている。パケットの先
頭５バイトは信号レベル判定や同期引き込み用プリアン
ブルで“1010・・”が繰り返し、２バイトはフレーム同
期用ヘッダ、４バイトはその他制御用信号となってい
る。図２では前記光信号のうち、１パケットを受信する
場合について示しており、また、プリアンブル５バイト
のうちの後半２バイトとそれに続くデータについて示し
てある。前記ホトディテクタ５は光入力信号に比例した
光電流を出力するので、プリアンプ回路２に入力した光
電流は電流／電圧変換され波形１００１を出力する。波
形１００１の平均電圧は、波形１００２のように１バイ
ト程度の時定数で変化する。入力信号中に“０”ビット
が１０ビット以上続けばこの値はほぼ０Ｖとなる。パケ
ットが入力されると、波形１００１，１００２に示すよ
うにプリアンブル１バイトでプリアンプ回路２の出力の
平均値が容量４２から検出されるので、波形１００３に
示すように、プリアンブルの第２バイトから第５バイト
までの間にサンプリングパルスを外部からサンプルホー
ルド回路４１に入力し、検出されたデータの平均値をサ
ンプル／ホールドするとパケットを受信している間その
パケットのレベルを保持する。入力信号中に“０”ビッ
トが１０ビット以上続いたりして平均値電圧が変化して
も、波形１００４に示すようにこの保持した値は変わら
ない。従って、パケット受信中は常に同じリファレンス
電圧Ｖref によって入力データを識別することができ
る。パケット毎のレベルに差があった場合でも、プリア
ンブル中にレベルを検出してサンプル／ホールドしその
値をリファレンス電圧Ｖrefとして用いデータ識別をす
るので、データを正しく受信することが可能である。
第１の実施形態の動作について説明する。ここでは、受
信する光信号は、64〜859 バイトのパケット信号、デー
タ伝送速度は１０Ｇｂ／ｓとなっている。パケットの先
頭５バイトは信号レベル判定や同期引き込み用プリアン
ブルで“1010・・”が繰り返し、２バイトはフレーム同
期用ヘッダ、４バイトはその他制御用信号となってい
る。図２では前記光信号のうち、１パケットを受信する
場合について示しており、また、プリアンブル５バイト
のうちの後半２バイトとそれに続くデータについて示し
てある。前記ホトディテクタ５は光入力信号に比例した
光電流を出力するので、プリアンプ回路２に入力した光
電流は電流／電圧変換され波形１００１を出力する。波
形１００１の平均電圧は、波形１００２のように１バイ
ト程度の時定数で変化する。入力信号中に“０”ビット
が１０ビット以上続けばこの値はほぼ０Ｖとなる。パケ
ットが入力されると、波形１００１，１００２に示すよ
うにプリアンブル１バイトでプリアンプ回路２の出力の
平均値が容量４２から検出されるので、波形１００３に
示すように、プリアンブルの第２バイトから第５バイト
までの間にサンプリングパルスを外部からサンプルホー
ルド回路４１に入力し、検出されたデータの平均値をサ
ンプル／ホールドするとパケットを受信している間その
パケットのレベルを保持する。入力信号中に“０”ビッ
トが１０ビット以上続いたりして平均値電圧が変化して
も、波形１００４に示すようにこの保持した値は変わら
ない。従って、パケット受信中は常に同じリファレンス
電圧Ｖref によって入力データを識別することができ
る。パケット毎のレベルに差があった場合でも、プリア
ンブル中にレベルを検出してサンプル／ホールドしその
値をリファレンス電圧Ｖrefとして用いデータ識別をす
るので、データを正しく受信することが可能である。
【００１４】（第２の実施形態）次に図３及び図４を参
照して第２の実施形態について説明する。図３は第２の
実施形態のブロック図であり、第１の実施形態と等価な
部分には同一符号を付してある。光受信回路１００は、
ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセス
によるもので、ホトディテクタ５に接続されており、プ
リアンプ回路２、出力差動アンプ３、出力電圧保持回路
１４０、ディジタル値保持回路１４１、Ｖref 選択回路
１６０から構成されている。前記プリアンプ回路２は第
１の実施形態と同様である。また、前記出力電圧保持回
路１４０は前記プリアンプ回路２の出力の平均値を検出
する平均値検出回路として容量で構成されており、その
時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１
バイト程度で受信信号の平均値レベルを検出することが
できる。前記ディジタル値保持回路１４１は、ここでは
説明を判り易くするために、それぞれしきい値電圧の異
なる３つのフリップフロップ１４１３，１４１４，１４
１５によって構成され、前記出力電圧保持回路１４０の
出力電圧をディジタル値に変換してこの値を外部からの
サンプルパルスによって保持する。また、この例では、
前記しきい値電圧の異なる３つのフリップフロップ１４
１３，１４１４，１４１５のデータ入力端にそれぞれし
きい値の異なる差動アンプ１４１０，１４１１，１４１
２を介挿し、各フリップフロップが異なるしきい値で動
作するように構成した例を示している。なお、各差動ア
ンプ１４１０，１４１１，１４１２の各しきい値はＶre
f0，Ｖref1，Ｖref2の３値でＶref0＝10ｍＶ，Ｖref1＝
40ｍＶ，Ｖref2＝ 100ｍＶである。前記Ｖref 選択回路
１６０は、前記ディジタル値保持回路１４１の出力値に
基づいて、前記差動アンプ３のリファレンス電圧Ｖref
としての電圧を複数のしきい値電圧Ｖref10，Ｖref11
，Ｖref12 から選択する回路で、前記デジタル値保持
回路１４１の出力値に基づいてＶref を決定するＶref
決定回路１６１とセレクタ１６２によって構成されてい
る。リファレンス電圧Ｖref として選択されるためにセ
レクタ１６２に入力する前記複数のしきい値電圧Ｖref1
0 ，Ｖref11 ，Ｖref12 の３値はＶref10 ＝20ｍＶ，Ｖ
ref11 ＝60ｍＶ，Ｖref12 ＝140 ｍＶである。
照して第２の実施形態について説明する。図３は第２の
実施形態のブロック図であり、第１の実施形態と等価な
部分には同一符号を付してある。光受信回路１００は、
ゲート長0.15μｍのＧａＡｓ・ＭＥＳ−ＦＥＴプロセス
によるもので、ホトディテクタ５に接続されており、プ
リアンプ回路２、出力差動アンプ３、出力電圧保持回路
１４０、ディジタル値保持回路１４１、Ｖref 選択回路
１６０から構成されている。前記プリアンプ回路２は第
１の実施形態と同様である。また、前記出力電圧保持回
路１４０は前記プリアンプ回路２の出力の平均値を検出
する平均値検出回路として容量で構成されており、その
時定数は１ｎｓとなっているので10Ｇｂ／ｓのデータ１
バイト程度で受信信号の平均値レベルを検出することが
できる。前記ディジタル値保持回路１４１は、ここでは
説明を判り易くするために、それぞれしきい値電圧の異
なる３つのフリップフロップ１４１３，１４１４，１４
１５によって構成され、前記出力電圧保持回路１４０の
出力電圧をディジタル値に変換してこの値を外部からの
サンプルパルスによって保持する。また、この例では、
前記しきい値電圧の異なる３つのフリップフロップ１４
１３，１４１４，１４１５のデータ入力端にそれぞれし
きい値の異なる差動アンプ１４１０，１４１１，１４１
２を介挿し、各フリップフロップが異なるしきい値で動
作するように構成した例を示している。なお、各差動ア
ンプ１４１０，１４１１，１４１２の各しきい値はＶre
f0，Ｖref1，Ｖref2の３値でＶref0＝10ｍＶ，Ｖref1＝
40ｍＶ，Ｖref2＝ 100ｍＶである。前記Ｖref 選択回路
１６０は、前記ディジタル値保持回路１４１の出力値に
基づいて、前記差動アンプ３のリファレンス電圧Ｖref
としての電圧を複数のしきい値電圧Ｖref10，Ｖref11
，Ｖref12 から選択する回路で、前記デジタル値保持
回路１４１の出力値に基づいてＶref を決定するＶref
決定回路１６１とセレクタ１６２によって構成されてい
る。リファレンス電圧Ｖref として選択されるためにセ
レクタ１６２に入力する前記複数のしきい値電圧Ｖref1
0 ，Ｖref11 ，Ｖref12 の３値はＶref10 ＝20ｍＶ，Ｖ
ref11 ＝60ｍＶ，Ｖref12 ＝140 ｍＶである。
【００１５】次に図４のタイミングチャートを用いて第
２の実施形態の回路動作について説明する。この例では
受信する光信号は、64バイトのパケット（セル）信号、
データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭
５バイトは信号レベル判定や同期引き込み用プリアンブ
ルで“1010・・”で、2 バイトはフレーム同期用ヘッ
ダ、4 バイトはその他制御用信号となっており、１セル
を受信する場合について示してある。ホトディテクタ５
は光入力信号に比例した光電流を出力するので、プリア
ンプ回路２に入力した光電流は電流／電圧変換され波形
１１０１を出力する。第１の実施形態と同様、波形１１
０１の平均電圧は波形１１０２のように１バイト程度の
時定数で変化し、パケットが入力されると、波形１１０
２に示すようにプリアンブル１バイトでプリアンプ回路
２の出力の平均値は検出される。その後プリアンブルを
受信している間平均値は一定値となる。この例では、Ｖ
ref1より大きく、Ｖref2より小さいので、波形１１０３
〜１１０５に示すようにこのときのしきい値の異なる差
動アンプ１４１０，１４１１，１４１２の出力はそれぞ
れ、“１”，“１”，“０”となる。波形１１０６に示
すように、プリアンブルの第２バイトから第５バイトま
での間にサンプリングパルスを外部から各フリップフロ
ップ１４１３，１４１４，１４１５に入力し、このしき
い値の異なる差動アンプ出力を取り込み保持するとセル
を受信している間そのセルのレベルをディジタル値にし
たものを保持することができる。この例では、波形１１
０７〜１１０９の出力はそれぞれ、“１”，“１”，
“０”となる。この値に基づいてリファレンス電圧をＶ
ref10 ，Ｖref11 ，Ｖref12 から選択するとＶref11 が
差動アンプ３のリファレンス電圧Ｖref として選択され
る。入力信号中に“０”ビットが10ビット以上続いたり
して平均値電圧が変化しても、波形１１１１に示すよう
にこの選択したリファレンス電圧Ｖref は変わらない。
従ってセル受信中は常に同じリファレンス電圧Ｖref に
よって入力データを識別することができる。セル毎のレ
ベルに差があった場合でも、プリアンブル中にレベルを
検出して複数の電圧からリファレンス電圧として最適な
ものを選択して用いデータ識別をするので、データを正
しく受信することが可能である。
２の実施形態の回路動作について説明する。この例では
受信する光信号は、64バイトのパケット（セル）信号、
データ伝送速度は10Ｇｂ／ｓとなっている。セルの先頭
５バイトは信号レベル判定や同期引き込み用プリアンブ
ルで“1010・・”で、2 バイトはフレーム同期用ヘッ
ダ、4 バイトはその他制御用信号となっており、１セル
を受信する場合について示してある。ホトディテクタ５
は光入力信号に比例した光電流を出力するので、プリア
ンプ回路２に入力した光電流は電流／電圧変換され波形
１１０１を出力する。第１の実施形態と同様、波形１１
０１の平均電圧は波形１１０２のように１バイト程度の
時定数で変化し、パケットが入力されると、波形１１０
２に示すようにプリアンブル１バイトでプリアンプ回路
２の出力の平均値は検出される。その後プリアンブルを
受信している間平均値は一定値となる。この例では、Ｖ
ref1より大きく、Ｖref2より小さいので、波形１１０３
〜１１０５に示すようにこのときのしきい値の異なる差
動アンプ１４１０，１４１１，１４１２の出力はそれぞ
れ、“１”，“１”，“０”となる。波形１１０６に示
すように、プリアンブルの第２バイトから第５バイトま
での間にサンプリングパルスを外部から各フリップフロ
ップ１４１３，１４１４，１４１５に入力し、このしき
い値の異なる差動アンプ出力を取り込み保持するとセル
を受信している間そのセルのレベルをディジタル値にし
たものを保持することができる。この例では、波形１１
０７〜１１０９の出力はそれぞれ、“１”，“１”，
“０”となる。この値に基づいてリファレンス電圧をＶ
ref10 ，Ｖref11 ，Ｖref12 から選択するとＶref11 が
差動アンプ３のリファレンス電圧Ｖref として選択され
る。入力信号中に“０”ビットが10ビット以上続いたり
して平均値電圧が変化しても、波形１１１１に示すよう
にこの選択したリファレンス電圧Ｖref は変わらない。
従ってセル受信中は常に同じリファレンス電圧Ｖref に
よって入力データを識別することができる。セル毎のレ
ベルに差があった場合でも、プリアンブル中にレベルを
検出して複数の電圧からリファレンス電圧として最適な
ものを選択して用いデータ識別をするので、データを正
しく受信することが可能である。
【００１６】ここで、本発明の第２の実施形態の変形例
として、図３に示したプリアンプ回路２の出力を保持す
る出力電圧保持回路１４０を構成する平均値保持回路
を、出力のピーク値を検出するピーク検出回路に置き換
えてもよい。そして、このピーク値検出回路で検出した
ピーク値をディジタル値保持回路１４１に入力し、異な
るしきい値のフリップフロップ１４１３〜１４１５の出
力に基づいてＶref 選択回路１６０においてリファレン
ス電圧を選択するように構成してもよい。この変形例に
おいても、第２の実施形態と同様にリファレンス電圧を
安定化することが可能となる。
として、図３に示したプリアンプ回路２の出力を保持す
る出力電圧保持回路１４０を構成する平均値保持回路
を、出力のピーク値を検出するピーク検出回路に置き換
えてもよい。そして、このピーク値検出回路で検出した
ピーク値をディジタル値保持回路１４１に入力し、異な
るしきい値のフリップフロップ１４１３〜１４１５の出
力に基づいてＶref 選択回路１６０においてリファレン
ス電圧を選択するように構成してもよい。この変形例に
おいても、第２の実施形態と同様にリファレンス電圧を
安定化することが可能となる。
【００１７】（第３の実施形態）次に、図５及び図６を
用いて第３の実施形態について説明する。図５は第３の
実施形態のブロック図であり、前記各実施形態と等価な
部分には同一符号を付してある。ホトディテクタ５に接
続される光受信回路２００は、ゲート長0.15μｍのＧａ
Ａｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアン
プ回路２、差動アンプ３、出力電圧保持回路２４０、ア
ナログ／ディジタル回路２４１、Ｖref 選択回路２６０
から構成されている。前記プリアンプ回路２は第１の実
施形態と同様である。前記出力電圧保持回路２４０は前
記プリアンプ回路２の出力のピーク値を保持するピーク
検出回路として構成されており、その時定数は１ｎｓと
なっているので10Ｇｂ／ｓのデータ１バイト程度で受信
信号の平均値レベルを検出することができる。前記アナ
ログ／ディジタル回路２４１はそれぞれしきい値電圧の
異なる３つの差動アンプ２４１０，２４１１，２４１２
によって構成され、出力電圧保持回路の出力電圧をディ
ジタル値に変換する。前記各差動アンプのしきい値はＶ
ref0，Ｖref1，Vef2の３値でＶref0＝20ｍＶ，Ｖref1＝
60ｍＶ，Ｖref2＝140 ｍＶある。前記Ｖref 選択回路２
６０は、アナログ／ディジタル回路２４１の出力値に基
づいて、出力差動アンプ３のリファレンス電圧Ｖref と
して入力する電圧を複数のしきい値電圧から選択する回
路で、前記アナログ／ディジタル回路２４１の出力値に
基づいてＶref を決定する判定回路２６１と、セレクタ
２６２と、判定出力保持回路２６３によって構成されて
いる。前記判定回路２６１の出力は判定出力保持回路２
６３において外部から入力されるサンプルパルスによっ
て保持される。リファレンス電圧Ｖref として選択され
るためにセレクタ２６２に入力する電圧はＶref10 ，Ｖ
ref11 ，Vef12の３値でＶref10 ＝10ｍＶ，Ｖref11 ＝3
0ｍＶ，Ｖref12 ＝70ｍＶである。
用いて第３の実施形態について説明する。図５は第３の
実施形態のブロック図であり、前記各実施形態と等価な
部分には同一符号を付してある。ホトディテクタ５に接
続される光受信回路２００は、ゲート長0.15μｍのＧａ
Ａｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアン
プ回路２、差動アンプ３、出力電圧保持回路２４０、ア
ナログ／ディジタル回路２４１、Ｖref 選択回路２６０
から構成されている。前記プリアンプ回路２は第１の実
施形態と同様である。前記出力電圧保持回路２４０は前
記プリアンプ回路２の出力のピーク値を保持するピーク
検出回路として構成されており、その時定数は１ｎｓと
なっているので10Ｇｂ／ｓのデータ１バイト程度で受信
信号の平均値レベルを検出することができる。前記アナ
ログ／ディジタル回路２４１はそれぞれしきい値電圧の
異なる３つの差動アンプ２４１０，２４１１，２４１２
によって構成され、出力電圧保持回路の出力電圧をディ
ジタル値に変換する。前記各差動アンプのしきい値はＶ
ref0，Ｖref1，Vef2の３値でＶref0＝20ｍＶ，Ｖref1＝
60ｍＶ，Ｖref2＝140 ｍＶある。前記Ｖref 選択回路２
６０は、アナログ／ディジタル回路２４１の出力値に基
づいて、出力差動アンプ３のリファレンス電圧Ｖref と
して入力する電圧を複数のしきい値電圧から選択する回
路で、前記アナログ／ディジタル回路２４１の出力値に
基づいてＶref を決定する判定回路２６１と、セレクタ
２６２と、判定出力保持回路２６３によって構成されて
いる。前記判定回路２６１の出力は判定出力保持回路２
６３において外部から入力されるサンプルパルスによっ
て保持される。リファレンス電圧Ｖref として選択され
るためにセレクタ２６２に入力する電圧はＶref10 ，Ｖ
ref11 ，Vef12の３値でＶref10 ＝10ｍＶ，Ｖref11 ＝3
0ｍＶ，Ｖref12 ＝70ｍＶである。
【００１８】次に、図６のタイミングチャートを用いて
第３の実施形態の回路動作について説明する。この例で
は受信する光信号は、64バイトのパケット（セル）信
号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの
先頭５バイトは信号レベル判定や同期引き込み用プリア
ンブルで“1010・・”、２バイトはフレーム同期用ヘッ
ダ、４バイトはその他制御用信号となっている。ホトデ
ィテクタ５は光入力信号に比例した光電流を出力するの
で、プリアンプ回路２に入力した光電流は電流／電圧変
換され波形１２０１を出力する。第１の実施形態と同様
に、波形１２０１のピーク電圧は波形１２０２のように
１バイト程度の時定数で変化し、パケットが入力される
と、波形１２０２に示すようにプリアンブル１バイトで
プリアンプ出力のピーク値は検出される。その後プリア
ンブルを受信している間ピーク値は一定値となる。この
例では、Ｖref0より大きく、Ｖref1より小さいので、波
形１２０３〜１２０５に示すように、このときのしきい
値の異なる差動アンプ２４１０，２４１１，２４１２の
出力はそれぞれ、“１”，“０”，“０”となる。この
とき判定回路２６１の出力（Ｓｅｌ０，Ｓｅｌ１）＝
（０，０）となるので、波形１２０６に示すように、プ
リアンブルの第２バイトから第５バイトまでの間にサン
プリングパルスを外部から入力し、判定回路２６１の出
力Sel0，Sel1を取り込み保持するとセルを受信している
間そのセルのレベルに応じたＶref 選択信号（Ｓ０，Ｓ
１）＝（０，０）を保持することができる。（Ｓ０，Ｓ
１）＝（０，０）のときＶref10 が選択される。入力信
号中に“０”ビットが10ビット以上続いたりして平均値
電圧が変化しても、波形１２０７，１２０８に示すよう
に選択信号（Ｓ０，Ｓ１）は変わらないので、波形１２
０９に示すようにこの選択したリファレンス電圧は変わ
らない。従って、波形１２１０に示すようにセル受信中
は常に同じリファレンス電圧によって入力データを識別
することができる。セル毎のレベルに差があった場合で
も、プリアンブル中にレベルを検出して複数の電圧から
リファレンス電圧として最適なものを選択して用いデー
タ識別をするので、データを正しく受信することが可能
である。
第３の実施形態の回路動作について説明する。この例で
は受信する光信号は、64バイトのパケット（セル）信
号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの
先頭５バイトは信号レベル判定や同期引き込み用プリア
ンブルで“1010・・”、２バイトはフレーム同期用ヘッ
ダ、４バイトはその他制御用信号となっている。ホトデ
ィテクタ５は光入力信号に比例した光電流を出力するの
で、プリアンプ回路２に入力した光電流は電流／電圧変
換され波形１２０１を出力する。第１の実施形態と同様
に、波形１２０１のピーク電圧は波形１２０２のように
１バイト程度の時定数で変化し、パケットが入力される
と、波形１２０２に示すようにプリアンブル１バイトで
プリアンプ出力のピーク値は検出される。その後プリア
ンブルを受信している間ピーク値は一定値となる。この
例では、Ｖref0より大きく、Ｖref1より小さいので、波
形１２０３〜１２０５に示すように、このときのしきい
値の異なる差動アンプ２４１０，２４１１，２４１２の
出力はそれぞれ、“１”，“０”，“０”となる。この
とき判定回路２６１の出力（Ｓｅｌ０，Ｓｅｌ１）＝
（０，０）となるので、波形１２０６に示すように、プ
リアンブルの第２バイトから第５バイトまでの間にサン
プリングパルスを外部から入力し、判定回路２６１の出
力Sel0，Sel1を取り込み保持するとセルを受信している
間そのセルのレベルに応じたＶref 選択信号（Ｓ０，Ｓ
１）＝（０，０）を保持することができる。（Ｓ０，Ｓ
１）＝（０，０）のときＶref10 が選択される。入力信
号中に“０”ビットが10ビット以上続いたりして平均値
電圧が変化しても、波形１２０７，１２０８に示すよう
に選択信号（Ｓ０，Ｓ１）は変わらないので、波形１２
０９に示すようにこの選択したリファレンス電圧は変わ
らない。従って、波形１２１０に示すようにセル受信中
は常に同じリファレンス電圧によって入力データを識別
することができる。セル毎のレベルに差があった場合で
も、プリアンブル中にレベルを検出して複数の電圧から
リファレンス電圧として最適なものを選択して用いデー
タ識別をするので、データを正しく受信することが可能
である。
【００１９】ここで、本発明の第３の実施形態の変形例
として、図５に示したプリアンプ回路２の出力を保持す
る出力電圧保持回路２４０を構成するピーク検出回路
を、出力の平均値を保持する平均値保持回路に置き換え
てもよい。そして、この平均値保持回路で保持する平均
値をアナログ／ディジタル回路２４１に入力し、異なる
しきい値の差動アンプ２４１０〜２４１２の出力に基づ
いてＶref 選択回路２６０においてリファレンス電圧を
選択するように構成してもよい。この変形例において
も、第３の実施形態と同様にリファレンス電圧を安定化
することが可能となる。
として、図５に示したプリアンプ回路２の出力を保持す
る出力電圧保持回路２４０を構成するピーク検出回路
を、出力の平均値を保持する平均値保持回路に置き換え
てもよい。そして、この平均値保持回路で保持する平均
値をアナログ／ディジタル回路２４１に入力し、異なる
しきい値の差動アンプ２４１０〜２４１２の出力に基づ
いてＶref 選択回路２６０においてリファレンス電圧を
選択するように構成してもよい。この変形例において
も、第３の実施形態と同様にリファレンス電圧を安定化
することが可能となる。
【００２０】（第４の実施形態）次に図７及び図８を用
いて第４の実施形態について説明する。図７は第４の実
施形態のブロック図である。ホトディテクタ５に接続さ
れた光受信回路３００は、ゲート長0.15μｍのＧａＡｓ
・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ回
路２、異なるしきい値の複数の差動アンプを備える差動
アンプ回路３６３、選択回路３６２、データ選択回路３
６０から構成されている。前記プリアンプ回路２は第１
の実施形態と同様である。また、前記差動アンプ回路３
６３は、異なるしきい値の４つの差動アンプ３６３０，
３６３１，３６３２，３６３３によって構成されてい
る。各差動アンプのしきい値はＶref0，Ｖref1，Vef2，
Ｖref3の４値でＶref0＝20ｍＶ，Ｖref1＝60ｍＶ，Ｖre
f2＝100 ｍＶ，Ｖref3＝140 ｍＶである。前記各差動ア
ンプのうち、３つの差動アンプ３６３０〜３６３２の出
力の一方Ｑ０，Ｑ１，Ｑ２は前記選択回路３６２に接続
し、もう一方は他の差動アンプ３６３３の出力と共に出
力電圧保持回路３４２に入力され、そのピーク電圧値Ｖ
０，Ｖ１，Ｖ２，Ｖ３を基にデータ選択回路３６０では
出力Ｑ０，Ｑ１，Ｑ２の中から最適なリファレンス電圧
で識別されたデータを選択する構成となっている。出力
電圧保持回路３４２の時定数は１ｎｓとなっているので
10Ｇｂ／ｓのデータ１バイト程度で受信信号レベルに対
するＶ０，Ｖ１，Ｖ２，Ｖ３を検出することができる。
いて第４の実施形態について説明する。図７は第４の実
施形態のブロック図である。ホトディテクタ５に接続さ
れた光受信回路３００は、ゲート長0.15μｍのＧａＡｓ
・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ回
路２、異なるしきい値の複数の差動アンプを備える差動
アンプ回路３６３、選択回路３６２、データ選択回路３
６０から構成されている。前記プリアンプ回路２は第１
の実施形態と同様である。また、前記差動アンプ回路３
６３は、異なるしきい値の４つの差動アンプ３６３０，
３６３１，３６３２，３６３３によって構成されてい
る。各差動アンプのしきい値はＶref0，Ｖref1，Vef2，
Ｖref3の４値でＶref0＝20ｍＶ，Ｖref1＝60ｍＶ，Ｖre
f2＝100 ｍＶ，Ｖref3＝140 ｍＶである。前記各差動ア
ンプのうち、３つの差動アンプ３６３０〜３６３２の出
力の一方Ｑ０，Ｑ１，Ｑ２は前記選択回路３６２に接続
し、もう一方は他の差動アンプ３６３３の出力と共に出
力電圧保持回路３４２に入力され、そのピーク電圧値Ｖ
０，Ｖ１，Ｖ２，Ｖ３を基にデータ選択回路３６０では
出力Ｑ０，Ｑ１，Ｑ２の中から最適なリファレンス電圧
で識別されたデータを選択する構成となっている。出力
電圧保持回路３４２の時定数は１ｎｓとなっているので
10Ｇｂ／ｓのデータ１バイト程度で受信信号レベルに対
するＶ０，Ｖ１，Ｖ２，Ｖ３を検出することができる。
【００２１】次に、図８のタイミングチャートを用いて
第４の実施形態の回路動作について説明する。この例で
は受信する光信号は、64バイトのパケット（セル）信
号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの
先頭５バイトは信号レベル判定や同期引き込み用プリア
ンブルで“1010・・”、２バイトはフレーム同期用ヘッ
ダ、４バイトはその他制御用信号となっている。ホトデ
ィテクタ５は光入力信号に比例した光電流を出力するの
で、プリアンプ回路２に入力した光電流は電流／電圧変
換され波形１３１０を出力する。この波形１３１０を異
なるしきい値の４つの差動アンプ３６３０〜３６３３に
入力したとき、それぞれの出力のピーク値Ｖ０，Ｖ１，
Ｖ２，Ｖ３は波形１３０２，１３０３，１３０４，１３
０５のように１バイト程度の時定数で変化し、セルが入
力されると、プリアンブル１バイトでＶ０，Ｖ１，Ｖ
２，Ｖ３は一定値となる。この例では、Ｖref2より大き
く、Ｖref3より小さいので、波形１３０２〜１３０５に
示すようにＶ０，Ｖ１，Ｖ２，Ｖ３はそれぞれ、
“１”，“１”，“１”，“０”となる。このとき判定
回路３６１の出力（Ｓｅｌ０，Ｓｅｌ１）＝（１，０）
となる。波形１３０８に示すように、プリアンブルの第
２バイトから第５バイトまでの間にサンプリングパルス
を外部から入力し、判定回路３６１の出力Ｓｅｌ０，Ｓ
ｅｌ１を取り込み保持すると、（Ｓ０，Ｓ１）＝（１，
０）となり選択回路３６２ではＱ１を選択し出力する。
判定出力保持回路３７０はフリップフロップによって構
成されているので、セルを受信している間そのセルのレ
ベルに応じたリファレンスで識別されたデータを選択す
る、データ選択信号（Ｓ０，Ｓ１）＝（１，０）を保持
することができる。入力信号中に“０”ビットが10ビッ
ト以上続いたりして平均値電圧が変化しても、波形１３
０９，１３１０に示すように選択信号（Ｓ０，Ｓ１）は
変わらないので、選択した出力は変わらない。従ってパ
ケット受信中は常に同じリファレンス電圧によって識別
されたデータを出力することができる。パケット毎のレ
ベルに差があった場合でも、プリアンブル中にレベルを
検出して複数の電圧リファレンス電圧で識別されたデー
タから最適リファレンス電圧で識別されたものを選択し
て出力するので、データを正しく受信することが可能で
ある。
第４の実施形態の回路動作について説明する。この例で
は受信する光信号は、64バイトのパケット（セル）信
号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの
先頭５バイトは信号レベル判定や同期引き込み用プリア
ンブルで“1010・・”、２バイトはフレーム同期用ヘッ
ダ、４バイトはその他制御用信号となっている。ホトデ
ィテクタ５は光入力信号に比例した光電流を出力するの
で、プリアンプ回路２に入力した光電流は電流／電圧変
換され波形１３１０を出力する。この波形１３１０を異
なるしきい値の４つの差動アンプ３６３０〜３６３３に
入力したとき、それぞれの出力のピーク値Ｖ０，Ｖ１，
Ｖ２，Ｖ３は波形１３０２，１３０３，１３０４，１３
０５のように１バイト程度の時定数で変化し、セルが入
力されると、プリアンブル１バイトでＶ０，Ｖ１，Ｖ
２，Ｖ３は一定値となる。この例では、Ｖref2より大き
く、Ｖref3より小さいので、波形１３０２〜１３０５に
示すようにＶ０，Ｖ１，Ｖ２，Ｖ３はそれぞれ、
“１”，“１”，“１”，“０”となる。このとき判定
回路３６１の出力（Ｓｅｌ０，Ｓｅｌ１）＝（１，０）
となる。波形１３０８に示すように、プリアンブルの第
２バイトから第５バイトまでの間にサンプリングパルス
を外部から入力し、判定回路３６１の出力Ｓｅｌ０，Ｓ
ｅｌ１を取り込み保持すると、（Ｓ０，Ｓ１）＝（１，
０）となり選択回路３６２ではＱ１を選択し出力する。
判定出力保持回路３７０はフリップフロップによって構
成されているので、セルを受信している間そのセルのレ
ベルに応じたリファレンスで識別されたデータを選択す
る、データ選択信号（Ｓ０，Ｓ１）＝（１，０）を保持
することができる。入力信号中に“０”ビットが10ビッ
ト以上続いたりして平均値電圧が変化しても、波形１３
０９，１３１０に示すように選択信号（Ｓ０，Ｓ１）は
変わらないので、選択した出力は変わらない。従ってパ
ケット受信中は常に同じリファレンス電圧によって識別
されたデータを出力することができる。パケット毎のレ
ベルに差があった場合でも、プリアンブル中にレベルを
検出して複数の電圧リファレンス電圧で識別されたデー
タから最適リファレンス電圧で識別されたものを選択し
て出力するので、データを正しく受信することが可能で
ある。
【００２２】ここで、本発明の第４の実施形態の変形例
として、図７に示した出力電圧保持回路３４２を構成す
るピーク検出回路を、平均値保持回路に置き換えてもよ
い。そして、この平均値保持回路で識別データを選択す
る。その他の構成、動作については第六の実施例と同様
である。この変形例においても、第４の実施形態と同様
にリファレンス電圧を安定化することが可能となる。
として、図７に示した出力電圧保持回路３４２を構成す
るピーク検出回路を、平均値保持回路に置き換えてもよ
い。そして、この平均値保持回路で識別データを選択す
る。その他の構成、動作については第六の実施例と同様
である。この変形例においても、第４の実施形態と同様
にリファレンス電圧を安定化することが可能となる。
【００２３】（第５の実施形態）次に図９及び図１０を
用いて第５の実施形態について説明する。図９は第５の
実施形態のブロック図である。ホトディテクタ５に接続
される光受信回路４００は、ゲート長0.15μｍのＧａＡ
ｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ
回路２、異なるしきい値を有する差動アンプ回路４６
３、選択回路４６２、データ選択回路４６０から構成さ
れている。前記プリアンプ回路２は第１の実施形態と同
様である。前記異なるしきい値の差動アンプ回路４６３
は４つの差動アンプ４６３０，４６３１，４６３２，４
６３３によって構成されている。このしきい値はＶref
0，Ｖref1，Vef2，Ｖref3の４値でＶref0＝20ｍＶ，Ｖr
ef1＝60ｍＶ，Ｖref2＝100 ｍＶ，Ｖref3＝140 ｍＶで
ある。前記各差動アンプのうち、３つの差動アンプ４６
３０〜４６３２の出力の一方Ｑ０，Ｑ１，Ｑ２は選択回
路４６２に接続し、もう一方は他の差動アンプ４６３３
の出力と共にピーク検出回路で構成される出力電圧保持
回路４４２に入力され、そのピーク電圧値Ｖ０，Ｖ１，
Ｖ２，Ｖ３をディジタル値保持回路４７０に入力する。
ディジタル値保持回路４７０はフリップフロップ４６３
４，４６３５，４６３６，４６３７によって構成され、
これらの出力ＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３を基に判
定回路４６１では、Ｑ０，Ｑ１，Ｑ２の中から最適なリ
ファレンス電圧で識別されたデータを判定し、選択回路
４６２で選択する構成となっている。出力電圧保持回路
４４２の時定数は１ｎｓとなっているので10Ｇｂ／ｓの
データ１バイト程度で受信信号レベルに対するＶ０，Ｖ
１，Ｖ２，Ｖ３を検出することができる。
用いて第５の実施形態について説明する。図９は第５の
実施形態のブロック図である。ホトディテクタ５に接続
される光受信回路４００は、ゲート長0.15μｍのＧａＡ
ｓ・ＭＥＳ−ＦＥＴプロセスによるもので、プリアンプ
回路２、異なるしきい値を有する差動アンプ回路４６
３、選択回路４６２、データ選択回路４６０から構成さ
れている。前記プリアンプ回路２は第１の実施形態と同
様である。前記異なるしきい値の差動アンプ回路４６３
は４つの差動アンプ４６３０，４６３１，４６３２，４
６３３によって構成されている。このしきい値はＶref
0，Ｖref1，Vef2，Ｖref3の４値でＶref0＝20ｍＶ，Ｖr
ef1＝60ｍＶ，Ｖref2＝100 ｍＶ，Ｖref3＝140 ｍＶで
ある。前記各差動アンプのうち、３つの差動アンプ４６
３０〜４６３２の出力の一方Ｑ０，Ｑ１，Ｑ２は選択回
路４６２に接続し、もう一方は他の差動アンプ４６３３
の出力と共にピーク検出回路で構成される出力電圧保持
回路４４２に入力され、そのピーク電圧値Ｖ０，Ｖ１，
Ｖ２，Ｖ３をディジタル値保持回路４７０に入力する。
ディジタル値保持回路４７０はフリップフロップ４６３
４，４６３５，４６３６，４６３７によって構成され、
これらの出力ＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３を基に判
定回路４６１では、Ｑ０，Ｑ１，Ｑ２の中から最適なリ
ファレンス電圧で識別されたデータを判定し、選択回路
４６２で選択する構成となっている。出力電圧保持回路
４４２の時定数は１ｎｓとなっているので10Ｇｂ／ｓの
データ１バイト程度で受信信号レベルに対するＶ０，Ｖ
１，Ｖ２，Ｖ３を検出することができる。
【００２４】次に図１０のタイミングチャートを用いて
第５の実施形態の回路動作について説明する。この例で
は受信する光信号は、64バイトのパケット（セル）信
号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの
先頭５バイトは信号レベル判定や同期引き込み用プリア
ンブルで“1010・・”、２バイトはフレーム同期用ヘッ
ダ、４バイトはその他制御用信号となっている。ホトデ
ィテクタ５は光入力信号に比例した光電流を出力するの
で、プリアンプ回路２に入力した光電流は電流／電圧変
換され波形１４０１を出力する。波形１４０１を異なる
しきい値の４つの差動アンプ４６３０〜４６３３に入力
したとき、それぞれの出力のピーク値Ｖ０，Ｖ１，Ｖ
２，Ｖ３は波形１４０２，１４０３，１４０４，１４０
５のように１バイト程度の時定数で変化し、パケットが
入力されると、プリアンブル１バイトでＶ０，Ｖ１，Ｖ
２，Ｖ３は一定値となる。この例では、Ｖref3よりも大
きいので、波形１４０２〜１４０５に示すようにＶ０，
Ｖ１，Ｖ２，Ｖ３はそれぞれ、“１”，“１”，
“１”，“１”となる。波形１４１２に示すように、デ
ィジタル値保持回路４７０においてプリアンブルの第２
バイトから第５バイトまでの間にサンプリングパルスを
外部から入力し、Ｖ０，Ｖ１，Ｖ２，Ｖ３を取り込み保
持すると、その出力ＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３は
波形１４０６，１４０７，１４０８，１４０９のように
なる。入力信号中に“０”ビットが10ビット以上続いた
りしてＶ０，Ｖ１，Ｖ２，Ｖ３が変化してもＱＶ０，Ｑ
Ｖ１，ＱＶ２，ＱＶ３は一定である。また、このときの
判定回路４６１の出力（Ｓ０，Ｓ１）＝（０，１）とな
り選択回路４６２ではＱ２を選択し出力する。ディジタ
ル値保持回路４７０はフリップフロップによって構成さ
れているのでパケットを受信している間そのパケットの
レベルに応じたリファレンスで識別されたデータを選択
し、データ選択信号（Ｓ０，Ｓ１）＝（０，１）を保持
することができる。入力信号中に“０”ビットが10ビッ
ト以上続いたりしてピーク値保持回路の値が変化して
も、波形１４１３，１４１４に示すように選択信号（Ｓ
０，Ｓ１）は変わらないので、選択した出力は変わらな
い。従ってパケット受信中は常に同じリファレンス電圧
によって識別されたデータを出力することができる。パ
ケット毎のレベルに差があった場合でも、プリアンブル
中にレベルを検出して複数の電圧リファレンス電圧で識
別されたデータから最適リファレンス電圧で識別された
ものを選択して出力するので、データを正しく受信する
ことが可能である。
第５の実施形態の回路動作について説明する。この例で
は受信する光信号は、64バイトのパケット（セル）信
号、データ伝送速度は10Ｇｂ／ｓとなっている。セルの
先頭５バイトは信号レベル判定や同期引き込み用プリア
ンブルで“1010・・”、２バイトはフレーム同期用ヘッ
ダ、４バイトはその他制御用信号となっている。ホトデ
ィテクタ５は光入力信号に比例した光電流を出力するの
で、プリアンプ回路２に入力した光電流は電流／電圧変
換され波形１４０１を出力する。波形１４０１を異なる
しきい値の４つの差動アンプ４６３０〜４６３３に入力
したとき、それぞれの出力のピーク値Ｖ０，Ｖ１，Ｖ
２，Ｖ３は波形１４０２，１４０３，１４０４，１４０
５のように１バイト程度の時定数で変化し、パケットが
入力されると、プリアンブル１バイトでＶ０，Ｖ１，Ｖ
２，Ｖ３は一定値となる。この例では、Ｖref3よりも大
きいので、波形１４０２〜１４０５に示すようにＶ０，
Ｖ１，Ｖ２，Ｖ３はそれぞれ、“１”，“１”，
“１”，“１”となる。波形１４１２に示すように、デ
ィジタル値保持回路４７０においてプリアンブルの第２
バイトから第５バイトまでの間にサンプリングパルスを
外部から入力し、Ｖ０，Ｖ１，Ｖ２，Ｖ３を取り込み保
持すると、その出力ＱＶ０，ＱＶ１，ＱＶ２，ＱＶ３は
波形１４０６，１４０７，１４０８，１４０９のように
なる。入力信号中に“０”ビットが10ビット以上続いた
りしてＶ０，Ｖ１，Ｖ２，Ｖ３が変化してもＱＶ０，Ｑ
Ｖ１，ＱＶ２，ＱＶ３は一定である。また、このときの
判定回路４６１の出力（Ｓ０，Ｓ１）＝（０，１）とな
り選択回路４６２ではＱ２を選択し出力する。ディジタ
ル値保持回路４７０はフリップフロップによって構成さ
れているのでパケットを受信している間そのパケットの
レベルに応じたリファレンスで識別されたデータを選択
し、データ選択信号（Ｓ０，Ｓ１）＝（０，１）を保持
することができる。入力信号中に“０”ビットが10ビッ
ト以上続いたりしてピーク値保持回路の値が変化して
も、波形１４１３，１４１４に示すように選択信号（Ｓ
０，Ｓ１）は変わらないので、選択した出力は変わらな
い。従ってパケット受信中は常に同じリファレンス電圧
によって識別されたデータを出力することができる。パ
ケット毎のレベルに差があった場合でも、プリアンブル
中にレベルを検出して複数の電圧リファレンス電圧で識
別されたデータから最適リファレンス電圧で識別された
ものを選択して出力するので、データを正しく受信する
ことが可能である。
【００２５】ここで、本発明の第５の実施形態の変形例
として、図９に示した出力電圧保持回路４４２を構成す
るピーク検出回路を、平均値保持回路に置き換えてもよ
い。そして、この平均値保持回路で識別データを選択す
る。その他の構成、動作については第六の実施例と同様
である。この変形例においても、第５の実施形態と同様
にリファレンス電圧を安定化することが可能となる。
として、図９に示した出力電圧保持回路４４２を構成す
るピーク検出回路を、平均値保持回路に置き換えてもよ
い。そして、この平均値保持回路で識別データを選択す
る。その他の構成、動作については第六の実施例と同様
である。この変形例においても、第５の実施形態と同様
にリファレンス電圧を安定化することが可能となる。
【００２６】なお、前記各実施形態においては、光受信
回路の製造プロセスとして、ＧａＡｓ・ＭＥＳ−ＦＥＴ
としたが、これはＳｉ−Bipolar であってもＧａＡｓ・
ＨＢＴであってもＣＭＯＳプロセスであっても問題な
い。またパケットサイズ64〜859 バイトもしくは64バイ
トの固定セルとしたが、1000バイトであっても問題な
い。異なるしきい値電圧を３値としたが、４値でも５値
でも構わないし、しきい値電圧間隔も任意である。ま
た、プリアンプ回路をトランスインピーダンス型とした
が、高インピーダンス型としても良い。
回路の製造プロセスとして、ＧａＡｓ・ＭＥＳ−ＦＥＴ
としたが、これはＳｉ−Bipolar であってもＧａＡｓ・
ＨＢＴであってもＣＭＯＳプロセスであっても問題な
い。またパケットサイズ64〜859 バイトもしくは64バイ
トの固定セルとしたが、1000バイトであっても問題な
い。異なるしきい値電圧を３値としたが、４値でも５値
でも構わないし、しきい値電圧間隔も任意である。ま
た、プリアンプ回路をトランスインピーダンス型とした
が、高インピーダンス型としても良い。
【００２７】
【発明の効果】以上説明したように本発明は、光信号を
受光するホトディテクタの光電流が入力されるプリアン
プ回路と、前記プリアンプ回路の後段に配して前記プリ
アンプ回路の出力が正相入力に入力される出力差動アン
プと、前記プリアンプ回路から出力される出力電圧の時
間平均値を保持する平均値保持回路とを備え、前記出力
差動アンプの逆相入力に前記平均値保持回路の出力を入
力することを特徴とする第１の光受信回路を始めとし
て、前記第２ないし第５の光受信回路を備えることによ
り、経路毎の光信号のレベル差が同じになるように調整
することなく大容量、小型、低レイテンシのネットワー
クを実現することが可能となる。
受光するホトディテクタの光電流が入力されるプリアン
プ回路と、前記プリアンプ回路の後段に配して前記プリ
アンプ回路の出力が正相入力に入力される出力差動アン
プと、前記プリアンプ回路から出力される出力電圧の時
間平均値を保持する平均値保持回路とを備え、前記出力
差動アンプの逆相入力に前記平均値保持回路の出力を入
力することを特徴とする第１の光受信回路を始めとし
て、前記第２ないし第５の光受信回路を備えることによ
り、経路毎の光信号のレベル差が同じになるように調整
することなく大容量、小型、低レイテンシのネットワー
クを実現することが可能となる。
【図１】本発明の第１の実施形態のブロック図である。
【図２】第１の実施形態の動作を説明するためのタイム
チャートである。
チャートである。
【図３】本発明の第２の実施形態のブロック図である。
【図４】第２の実施形態の動作を説明するためのタイム
チャートである。
チャートである。
【図５】本発明の第３の実施形態のブロック図である。
【図６】第３の実施形態の動作を説明するためのタイム
チャートである。
チャートである。
【図７】本発明の第４の実施形態のブロック図である。
【図８】第４の実施形態の動作を説明するためのタイム
チャートである。
チャートである。
【図９】本発明の第５の実施形態のブロック図である。
【図１０】第５の実施形態の動作を説明するためのタイ
ムチャートである。
ムチャートである。
１，１００，２００，３００，４００ 光受信回路 ２ プリアンプ回路 ２１ 帰還抵抗 ２２ 電圧検出用抵抗 ３ 出力差動アンプ ４ 平均値保持回路 ４１ 出力電圧保持回路 ４２ サンプル／ホールド回路 ５ ホトディテクタ １４０ 出力電圧保持回路 １４１ ディジタル値保持回路 １４１０〜１４１２ 差動アンプ １４１３〜１４１５ フリップフロップ １６０ Ｖref 選択回路 １６１ Ｖref 決定回路 １６２ セレクタ ２４０ 出力電圧保持回路 ２４１ アナログ／ディジタル回路 ２４１０〜２４１２ 差動アンプ ２６０ Ｖref 選択回路 ２６１ 判定回路 ２６２ セレクタ ２６３ 判定出力保持回路 ３４２ 出力電圧保持回路 ３６０ データ選択回路 ３６１ 判定回路 ３６２ 選択回路 ３６３ 差動アンプブロック ３６３０〜３６３３ 差動アンプ ３７０ 判定出力保持回路 ３７１，３７２ フリップフロップ ４４２ 出力電圧保持回路 ４６１ 判定回路 ４６２ 選択回路 ４６３ 差動アンプブロック ４６３０〜４６３３ 差動アンプ ４６３４〜４６３７ フリップフロップ ４７０ ディジタル値保持回路 １００１，１１０１，１２０１，１３０１，１４０１
プリアンプ出力波形 １００２ 平均値電圧波形 １００３ サンプリングパルス波形 １００４ Ｖref 波形 １００５ 出力データ波形 １１０２ 平均値電圧波形 １１０３〜１１０５ 差動アンプ出力波形 １１０６ サンプリングパルス波形 １１０７〜１１０９ フリップフロップ出力波形 １１１０，１１１１ 選択信号波形 １１１２ Ｖref 波形 １１１３ 出力データ波形 １２０２ ピーク電圧波形 １２０３〜１２０５ 差動アンプ出力波形 １２０６ サンプリングパルス波形 １２０７，１２０９ 選択信号波形 １２０９ Ｖref 波形 １２１０ 出力データ波形 １３０２〜１３０５ 差動アンプ出力ピーク値波形 １３０６，１３０７ 選択信号波形 １３０８ サンプリングパルス波形 １３０９，１３１０ 選択信号波形 １３１１ 出力データ波形 １４０２〜１４０５ 差動アンプ出力ピーク値波形 １４０６〜１４０９ フリップフロップ出力波形 １４１０，１４１１ 選択信号波形 １４１２ サンプリングパルス波形 １４１３，１４１４ 選択信号波形 １４１５ 出力データ波形
プリアンプ出力波形 １００２ 平均値電圧波形 １００３ サンプリングパルス波形 １００４ Ｖref 波形 １００５ 出力データ波形 １１０２ 平均値電圧波形 １１０３〜１１０５ 差動アンプ出力波形 １１０６ サンプリングパルス波形 １１０７〜１１０９ フリップフロップ出力波形 １１１０，１１１１ 選択信号波形 １１１２ Ｖref 波形 １１１３ 出力データ波形 １２０２ ピーク電圧波形 １２０３〜１２０５ 差動アンプ出力波形 １２０６ サンプリングパルス波形 １２０７，１２０９ 選択信号波形 １２０９ Ｖref 波形 １２１０ 出力データ波形 １３０２〜１３０５ 差動アンプ出力ピーク値波形 １３０６，１３０７ 選択信号波形 １３０８ サンプリングパルス波形 １３０９，１３１０ 選択信号波形 １３１１ 出力データ波形 １４０２〜１４０５ 差動アンプ出力ピーク値波形 １４０６〜１４０９ フリップフロップ出力波形 １４１０，１４１１ 選択信号波形 １４１２ サンプリングパルス波形 １４１３，１４１４ 選択信号波形 １４１５ 出力データ波形
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｆ 3/08 (72)発明者 荒木 壮一郎 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 逸見 直也 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 末村 剛彦 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 前野 義晴 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 高橋 成五 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (12)
- 【請求項１】 光信号を受光するホトディテクタに接続
され、前記ホトディテクタの光電流が入力されるプリア
ンプ回路と、前記プリアンプ回路の後段に配して前記プ
リアンプ回路の出力が入力される出力差動アンプと、前
記プリアンプ回路から出力される出力電圧の時間平均値
を保持する平均値保持回路とを備え、前記出力差動アン
プの参照入力に前記平均値保持回路の出力を入力するこ
とを特徴とする光受信回路。 - 【請求項２】 前記プリアンプ回路の出力電圧の平均値
を保持する前記平均値保持回路がサンプルホールド回路
で構成されていることを特徴とする請求項１記載の光受
信回路。 - 【請求項３】 光信号を受光するホトディテクタに接続
され、前記ホトディテクタの光電流が入力されるプリア
ンプ回路と、前記プリアンプ回路の後段に配して前記プ
リアンプ回路の出力が入力される出力差動アンプと、前
記プリアンプ回路から出力される出力電圧を保持する出
力電圧保持回路と、前記出力電圧保持回路出力をディジ
タル値として保持するディジタル値保持回路と、前記出
力差動アンプの参照入力に入力する電圧を前記プリアン
プ回路からの出力電圧に基づいて予め設定した複数の電
圧から選択する電圧選択回路とを備えることを特徴とす
る光受信回路。 - 【請求項４】 前記ディジタル値保持回路は、しきい値
電圧が異なる複数のフリップフロップによって構成され
ることを特徴とする請求項３記載の光受信回路。 - 【請求項５】 光信号を受光するホトディテクタに接続
され、前記ホトディテクタの光電流が入力されるプリア
ンプ回路と、前記プリアンプ回路の後段に配して前記プ
リアンプ回路の出力が入力される出力差動アンプと、前
記プリアンプ回路から出力される出力電圧を保持する出
力電圧保持回路と、しきい値電圧が異なる複数の差動ア
ンプを有し、前記出力電圧保持回路の出力をディジタル
データに変換するアナログ／ディジタル変換回路と、前
記アナログ／ディジタル変換回路の出力から前記プリア
ンプ回路の出力の平均値と最も近いものを判定し選択信
号を出力する判定回路と、前記判定回路の出力を保持す
る判定保持回路と、前記判定出力保持回路からの信号に
基づいて前記出力差動アンプの参照入力に入力する電圧
を予め設定した複数の電圧から選択する選択回路とを備
えることを特徴とする光受信回路。 - 【請求項６】 前記判定保持回路がフリップフロップに
よって構成されることを特徴とする請求項５に記載の光
受信回路。 - 【請求項７】 光信号を受光するホトディテクタに接続
され、前記ホトディテクタの光電流が入力されるプリア
ンプ回路と、前記プリアンプ回路の後段に配したしきい
値電圧が異なる複数の差動アンプと、前記複数の差動ア
ンプのそれぞれの出力電圧を保持する出力電圧保持回路
と、前記出力電圧保持回路の出力に基づいてしきい値電
圧が前記プリアンプ回路の出力の平均値と最も近いもの
を判定し選択信号を出力する判定回路と、前記判定回路
の出力を保持する判定出力保持回路と、前記判定回路の
出力によって前記複数の差動アンプの出力から一つの信
号を選択する選択回路とを備えることを特徴とする光受
信回路。 - 【請求項８】 前記判定出力保持回路がフリップフロッ
プによって構成されることを特徴とする請求項７記載の
光受信回路。 - 【請求項９】 光信号を受光するホトディテクタに接続
され、前記ホトディテクタの光電流が入力されるプリア
ンプ回路と、前記プリアンプ回路の後段に配したしきい
値電圧が異なる複数の差動アンプと、前記複数の差動ア
ンプのそれぞれの出力を保持する出力電圧保持回路と、
前記出力電圧保持回路の出力を保持する出力値保持回路
と、前記出力値保持回路の保持出力に基づいてしきい値
電圧が前記プリアンプ回路の出力の平均値と最も近いも
のを判定し選択信号を出力する判定回路と、前記判定回
路の出力によって前記複数の差動アンプの出力から一つ
の信号を選択する選択回路とを備えることを特徴とする
光受信回路。 - 【請求項１０】 前記出力値保持回路はフリップフロッ
プによって構成されることを特徴とする請求項９記載の
光受信回路。 - 【請求項１１】 前記出力電圧保持回路が平均値を保持
する容量によって構成されていることを特徴とする請求
項３ないし９のいずれかに記載の光受信回路。 - 【請求項１２】 前記出力保持回路がピーク値を検出す
るピーク検出回路によって構成されていることを特徴と
する請求項３ないし９のいずれかに記載の光受信回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08533399A JP3655770B2 (ja) | 1999-03-29 | 1999-03-29 | 光受信回路 |
| US09/532,420 US6760552B1 (en) | 1999-03-29 | 2000-03-23 | Optical receiving circuit and optical communication device |
| EP00106630A EP1041750A3 (en) | 1999-03-29 | 2000-03-28 | Optical receiving circuit and optical communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08533399A JP3655770B2 (ja) | 1999-03-29 | 1999-03-29 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278222A true JP2000278222A (ja) | 2000-10-06 |
| JP3655770B2 JP3655770B2 (ja) | 2005-06-02 |
Family
ID=13855724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08533399A Expired - Fee Related JP3655770B2 (ja) | 1999-03-29 | 1999-03-29 | 光受信回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6760552B1 (ja) |
| EP (1) | EP1041750A3 (ja) |
| JP (1) | JP3655770B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010057014A (ja) * | 2008-08-29 | 2010-03-11 | Sumitomo Electric Device Innovations Inc | 電子回路 |
| JP2011090562A (ja) * | 2009-10-23 | 2011-05-06 | Nippon Telegr & Teleph Corp <Ntt> | 平均値検出回路およびトランスインピーダンスアンプ |
| JP2013038525A (ja) * | 2011-08-05 | 2013-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 光強度制御装置 |
| JP2018506887A (ja) * | 2014-12-30 | 2018-03-08 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | アナログ−デジタル・コンバータ保護回路、アナログ−デジタル・コンバータ保護回路を制御する方法、及びコントローラ |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1257103A1 (en) * | 2001-05-11 | 2002-11-13 | Alcatel | Circuitry for determining levels in data flows |
| JP3790190B2 (ja) * | 2001-12-05 | 2006-06-28 | 日本電信電話株式会社 | ディジタル伝送システム |
| WO2005022784A1 (en) * | 2003-08-29 | 2005-03-10 | Koninklijke Philips Electronics N.V. | Optical receiver |
| US20050169645A1 (en) * | 2004-01-29 | 2005-08-04 | Infineon Technologies North America Corp. | Adjustable dynamic range optimization for analog to digital resolution for intelligent fiber optic receivers and method |
| JP2006074214A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 光受信装置 |
| US20090269064A1 (en) * | 2005-03-10 | 2009-10-29 | Ben-Gurion University Of The Negev - Research And Development Authority | Optical CDMA by Self Heterodyne Filtering |
| CN1976260B (zh) * | 2005-11-28 | 2012-06-20 | 阿尔卡特公司 | 突发模式光接收机 |
| JP2009017265A (ja) * | 2007-07-05 | 2009-01-22 | Eudyna Devices Inc | 電子回路 |
| WO2009066690A1 (ja) * | 2007-11-19 | 2009-05-28 | Fujikura Ltd. | 光バースト信号受信装置 |
| US8150273B2 (en) * | 2008-09-04 | 2012-04-03 | Finisar Corporation | Optical receiver with threshold voltage compensation |
| JP5272021B2 (ja) * | 2009-01-19 | 2013-08-28 | 株式会社日立製作所 | トランスインピーダンスアンプおよびｐｏｎシステム |
| JP5480010B2 (ja) * | 2010-05-14 | 2014-04-23 | 株式会社東芝 | 光受信回路 |
| EP2418789B1 (en) * | 2010-08-13 | 2013-06-05 | Alcatel Lucent | Optoelectronic device for differential photoreception, with automatic compensation of phase and amplitude imbalances |
| JP5834494B2 (ja) * | 2011-05-27 | 2015-12-24 | 三菱電機株式会社 | 光受信装置 |
| TWI674772B (zh) * | 2018-03-02 | 2019-10-11 | 和碩聯合科技股份有限公司 | 光電傳輸功率的修正方法 |
| KR102628656B1 (ko) | 2018-07-04 | 2024-01-24 | 삼성전자주식회사 | 신경 스파이크 검출 장치 |
| US11277101B2 (en) * | 2020-03-06 | 2022-03-15 | Analog Devices International Unlimited Company | Current-to-voltage signal converter |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0033159B1 (en) * | 1980-01-29 | 1984-05-02 | Nec Corporation | Semiconductor device |
| JPS6369336A (ja) | 1986-09-11 | 1988-03-29 | Mitsubishi Rayon Co Ltd | 光受信回路 |
| JPH01137752A (ja) | 1987-11-24 | 1989-05-30 | Toshiba Corp | 受信回路 |
| JPH01286655A (ja) | 1988-05-13 | 1989-11-17 | Sumitomo Electric Ind Ltd | 光受信回路 |
| US5066132A (en) * | 1989-08-09 | 1991-11-19 | Sunstar Engineering, Inc. | Method of and apparatus for inspecting paint coating |
| JPH0472939A (ja) | 1990-07-13 | 1992-03-06 | Hitachi Ltd | 光スイッチを用いたパケット交換装置 |
| JPH04268809A (ja) * | 1991-02-22 | 1992-09-24 | Mitsubishi Electric Corp | パルス信号抽出方法及びその装置 |
| JPH04337933A (ja) | 1991-05-15 | 1992-11-25 | Mitsubishi Rayon Co Ltd | 受光増幅装置 |
| FI89437C (fi) * | 1991-11-01 | 1993-09-27 | Nokia Mobile Phones Ltd | Digitaldetektor foer ett soekaranlaeggningsystem |
| JPH05160795A (ja) | 1991-12-10 | 1993-06-25 | Fujitsu Ltd | ビット誤り率監視回路 |
| US5684783A (en) * | 1992-02-19 | 1997-11-04 | Sony Corporation | Reproducing apparatus having a detector for simultaneously scanning adjacent tracks of an optical recording medium |
| JPH05259752A (ja) | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 光受信機 |
| JP2526499B2 (ja) | 1993-07-27 | 1996-08-21 | 日本電気株式会社 | 基地局装置 |
| JPH08129033A (ja) * | 1994-11-01 | 1996-05-21 | Fujitsu Ltd | 平均値検出装置及び平均値検出用集積回路 |
| JP3350376B2 (ja) * | 1996-11-25 | 2002-11-25 | シャープ株式会社 | 波形整形回路およびそれを用いる赤外線データ通信装置 |
| JPH10303649A (ja) | 1997-04-28 | 1998-11-13 | Toshiba Corp | ミキサ回路 |
| JP3979712B2 (ja) * | 1997-10-20 | 2007-09-19 | 富士通株式会社 | 光信号受信装置および方法 |
-
1999
- 1999-03-29 JP JP08533399A patent/JP3655770B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-23 US US09/532,420 patent/US6760552B1/en not_active Expired - Fee Related
- 2000-03-28 EP EP00106630A patent/EP1041750A3/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010057014A (ja) * | 2008-08-29 | 2010-03-11 | Sumitomo Electric Device Innovations Inc | 電子回路 |
| JP2011090562A (ja) * | 2009-10-23 | 2011-05-06 | Nippon Telegr & Teleph Corp <Ntt> | 平均値検出回路およびトランスインピーダンスアンプ |
| JP2013038525A (ja) * | 2011-08-05 | 2013-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 光強度制御装置 |
| JP2018506887A (ja) * | 2014-12-30 | 2018-03-08 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | アナログ−デジタル・コンバータ保護回路、アナログ−デジタル・コンバータ保護回路を制御する方法、及びコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3655770B2 (ja) | 2005-06-02 |
| EP1041750A3 (en) | 2004-10-27 |
| US6760552B1 (en) | 2004-07-06 |
| EP1041750A2 (en) | 2000-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000278222A (ja) | 光受信回路 | |
| US8165478B2 (en) | Optical receiver | |
| US7920798B2 (en) | PON burst mode receiver with fast decision threshold setting | |
| JP4870806B2 (ja) | トランスインピーダンスアンプ | |
| CN100483989C (zh) | 多输入可变增益放大器 | |
| JP2000151290A (ja) | 初段増幅回路 | |
| KR100630089B1 (ko) | 차동 출력 구조의 버스트모드 광 수신기 | |
| JP4833124B2 (ja) | トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法 | |
| WO2012144038A1 (ja) | 検出装置、光受信装置、検出方法および光受信方法 | |
| JP5172046B1 (ja) | 親局側装置 | |
| US8144813B2 (en) | Receiving method and receiving circuit | |
| US8427353B2 (en) | High-speed flash analog to digital converter | |
| CN114389550A (zh) | 用于接收突发光信号的跨阻抗放大电路 | |
| KR100841605B1 (ko) | 신호증폭회로 및 광수신기 | |
| JP2006311030A (ja) | トランスインピーダンスアンプ | |
| JP3816895B2 (ja) | 信号レベル検出装置を備えるバーストモード光受信機 | |
| KR100601048B1 (ko) | 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법 | |
| KR100381410B1 (ko) | 다단 궤환형 버스트모드 광수신기 | |
| JPH10313222A (ja) | 光受信回路 | |
| CN101584168B (zh) | 使用反向峰值检测器的逻辑阈值采集电路和方法 | |
| JPS5943859B2 (ja) | 対称クランプ光ファイバ受信機 | |
| JP2020010203A (ja) | トランスインピーダンス増幅回路 | |
| JP2020010202A (ja) | トランスインピーダンス増幅回路 | |
| US20240056194A1 (en) | Optical receivers | |
| US20030053182A1 (en) | Decision system for modulated electrical signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |