JP4917637B2 - 平均値検出回路およびトランスインピーダンスアンプ - Google Patents
平均値検出回路およびトランスインピーダンスアンプ Download PDFInfo
- Publication number
- JP4917637B2 JP4917637B2 JP2009244557A JP2009244557A JP4917637B2 JP 4917637 B2 JP4917637 B2 JP 4917637B2 JP 2009244557 A JP2009244557 A JP 2009244557A JP 2009244557 A JP2009244557 A JP 2009244557A JP 4917637 B2 JP4917637 B2 JP 4917637B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- average value
- detection circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 74
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000001914 filtration Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 description 21
- 230000004044 response Effects 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000011144 upstream manufacturing Methods 0.000 description 6
- 230000004043 responsiveness Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
以上のように、平均値検出回路を用いて利得を連続的に制御するようなTIAにおいては、強度の異なる入力信号に対する応答速度とCID耐性との間にはトレードオフの関係がある。
また、本発明の平均値検出回路の1構成例において、前記平均電圧検出手段は、前記入力信号を低域ろ波するローパスフィルタであり、前記電圧重畳手段は、前記入力信号の反転信号を高域ろ波するハイパスフィルタであり、前記反転パルスの重畳量を前記ハイパスフィルタのフィルタ定数によって調整することが可能なことを特徴とするものである。
また、本発明のトランスインピーダンスアンプは、電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路と、このコア回路の出力信号を差動出力信号に変換するシングル−差動変換回路と、前記差動出力信号を入力とする平均値検出回路と、この平均値検出回路の出力電圧に応じて前記コア回路の出力信号のオフセットを補償するオフセット補償回路とを備えることを特徴とするものである。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係るOLTの受信回路の構成を示すブロック図である。
従来と同様に、OLTの受信回路は、PDと、TIAとを有する。TIAは、PDからの電流信号を帰還抵抗Rfの値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路1と、コア回路1から出力された単相の出力信号を差動出力信号Voutp,Voutnに変換するシングル−差動変換回路2と、正相出力信号Voutpの平均電圧を検出してコア回路1にフィードバックする平均値検出回路3aとを有する。
トランジスタQ1は利得制御回路を構成している。すなわち、トランジスタQ1は、平均電圧Vavgに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタQ1は、帰還抵抗Rf1に対して並列に接続されていることから明らかなように、帰還抵抗Rfの抵抗値を連続的に変化させる役割を果たす。
これにより、平均値検出回路3aのステップ応答は、従来の平均値検出回路3のステップ応答に比べ、理想的な平均値検出回路のステップ応答に近づくので、隣接パケットデータに対する応答性を悪化させることなく、CID耐性を向上させることができる。
時刻t1にランダムパターンがTIAに入力されると、平均値検出回路3aは、回路の時定数で決まる応答時間t_settling1の後に入力信号強度の平均電圧をキャプチャし、TIAのコア回路1の利得を然るべき値にフィードバック制御する。
次に、本発明の第2の実施の形態について説明する。図4は本発明の第2の実施の形態に係るOLTの受信回路の構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。第1の実施の形態ではAGC機能を有するTIAについて説明したが、本実施の形態はAOC機能を有するTIAの例を示すものである。
OLTの受信回路は、PDと、TIAとを有し、TIAは、コア回路1aと、シングル−差動変換回路2と、平均値検出回路3aと、平均値検出回路3aが検出した平均電圧Vavgに応じて電流信号を分流させる電流制御回路4とを有する。電流制御回路4は、コア回路1aに所定の入力電流が入力されるよう、所定の入力電流から外れた分(オフセット)を補償するオフセット補償回路を構成している。
こうして、本実施の形態では、電流制御回路4を設けることにより、TIAの出力信号のオフセットを補償することができる。なお、電流制御回路4については、特許文献1に開示されている。
Claims (4)
- 入力信号の平均電圧を検出する平均電圧検出手段と、
前記入力信号の反転パルスを前記平均電圧検出手段の出力に重畳する電圧重畳手段とを備えることを特徴とする平均値検出回路。 - 請求項1記載の平均値検出回路において、
前記平均電圧検出手段は、前記入力信号を低域ろ波するローパスフィルタであり、
前記電圧重畳手段は、前記入力信号の反転信号を高域ろ波するハイパスフィルタであり、
前記反転パルスの重畳量を前記ハイパスフィルタのフィルタ定数によって調整することが可能なことを特徴とする平均値検出回路。 - 電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路と、
このコア回路の出力信号を差動出力信号に変換するシングル−差動変換回路と、
前記差動出力信号を入力とする、請求項1または2に記載の平均値検出回路と、
この平均値検出回路の出力電圧に応じて前記コア回路の出力信号が所望の振幅になるように前記帰還抵抗の値を変化させる利得制御回路とを備えることを特徴とするトランスインピーダンスアンプ。 - 電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換するコア回路と、
このコア回路の出力信号を差動出力信号に変換するシングル−差動変換回路と、
前記差動出力信号を入力とする、請求項1または2に記載の平均値検出回路と、
この平均値検出回路の出力電圧に応じて前記コア回路の出力信号のオフセットを補償するオフセット補償回路とを備えることを特徴とするトランスインピーダンスアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244557A JP4917637B2 (ja) | 2009-10-23 | 2009-10-23 | 平均値検出回路およびトランスインピーダンスアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244557A JP4917637B2 (ja) | 2009-10-23 | 2009-10-23 | 平均値検出回路およびトランスインピーダンスアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011090562A JP2011090562A (ja) | 2011-05-06 |
JP4917637B2 true JP4917637B2 (ja) | 2012-04-18 |
Family
ID=44108746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009244557A Active JP4917637B2 (ja) | 2009-10-23 | 2009-10-23 | 平均値検出回路およびトランスインピーダンスアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4917637B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9240774B2 (en) * | 2011-11-16 | 2016-01-19 | Teradyne, Inc. | Fast single-ended to differential converter |
US10079584B1 (en) * | 2017-03-14 | 2018-09-18 | Futurewei Technologies, Inc. | Closed-loop automatic gain control in linear burst-mode transimpedance amplifier |
CN110545083B (zh) * | 2018-05-28 | 2024-06-11 | 深圳市芯波微电子有限公司 | 跨阻放大器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3655770B2 (ja) * | 1999-03-29 | 2005-06-02 | 日本電気株式会社 | 光受信回路 |
JP3940616B2 (ja) * | 2002-02-25 | 2007-07-04 | 松下電器産業株式会社 | 光受信回路 |
JP2005184658A (ja) * | 2003-12-22 | 2005-07-07 | Mitsubishi Electric Corp | 光受信回路 |
-
2009
- 2009-10-23 JP JP2009244557A patent/JP4917637B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011090562A (ja) | 2011-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4261514B2 (ja) | バースト先頭検出回路 | |
JP4870806B2 (ja) | トランスインピーダンスアンプ | |
JP3350597B2 (ja) | 光データ通信ネットワーク | |
US20110129235A1 (en) | Burst-mode optical signal receiver | |
US10003410B2 (en) | Optical receiver, optical termination device, and optical communication system | |
JP5270071B2 (ja) | 信号増幅装置 | |
JPWO2009066690A1 (ja) | 光バースト信号受信装置 | |
EP1355464B1 (en) | DC removal in an optical receiver | |
CN101355388A (zh) | 接收装置和接收方法 | |
WO2007066960A1 (en) | Digital automatic gain control apparatus and method in burst mode optical receiver | |
US8433206B2 (en) | Burst-mode optical receiver and timing control method | |
US9490932B2 (en) | Burst signal receiving apparatus and method, PON optical line terminal, and PON system | |
JP4917637B2 (ja) | 平均値検出回路およびトランスインピーダンスアンプ | |
CN103229435B (zh) | 光接收器 | |
JP4536770B2 (ja) | オンチップ・リセット信号を生成するバーストモード受信機及びバーストモード受信方法 | |
WO2006013841A1 (ja) | 受信方法及び受信回路 | |
JP2010178256A (ja) | 光受信器の増幅器 | |
JPH0818429A (ja) | 光受信機 | |
KR100601048B1 (ko) | 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법 | |
JP5161189B2 (ja) | トランスインピーダンスアンプ | |
JPWO2019163135A1 (ja) | 信号検出回路、光受信器、親局装置および信号検出方法 | |
US20040190912A1 (en) | Burst mode optical receiver | |
JP4838279B2 (ja) | 増幅回路 | |
JP5475525B2 (ja) | 利得可変増幅器および光受信器 | |
US20170034607A1 (en) | Burst-mode receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4917637 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120208 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20120724 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |