JP5480010B2 - 光受信回路 - Google Patents
光受信回路 Download PDFInfo
- Publication number
- JP5480010B2 JP5480010B2 JP2010112455A JP2010112455A JP5480010B2 JP 5480010 B2 JP5480010 B2 JP 5480010B2 JP 2010112455 A JP2010112455 A JP 2010112455A JP 2010112455 A JP2010112455 A JP 2010112455A JP 5480010 B2 JP5480010 B2 JP 5480010B2
- Authority
- JP
- Japan
- Prior art keywords
- phase voltage
- voltage signal
- resistor
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/697—Arrangements for reducing noise and distortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
Description
本発明の実施形態は、光データ伝送装置の光受信回路に関する。
近年、マルチメディアの発達に伴い、情報・通信機器の大容量化と高速化の要求が高ま
り、情報機器等での配線を伝搬する信号は、バースト信号を含む任意のパターンのディジ
タル信号である。当然、光配線では、これらの信号を正しく伝送できることが不可欠であ
る。また、電気配線を置き換える光配線では、回路構成がコンパクトであり、低消費電力
と低コスト化も課題とされている。
り、情報機器等での配線を伝搬する信号は、バースト信号を含む任意のパターンのディジ
タル信号である。当然、光配線では、これらの信号を正しく伝送できることが不可欠であ
る。また、電気配線を置き換える光配線では、回路構成がコンパクトであり、低消費電力
と低コスト化も課題とされている。
特許文献１には、比較的単純な回路構成でデータの転送効率が良い光受信回路が開示さ
れている。図６に示すように、この光受信回路は、光入力Ｌを電流信号に変換する光半導
体検出器（以下、ＰＤ（フォトダイオード）という）１、電流を電圧に変換し、正相電圧
Ｖ＋と逆相電圧Ｖ−を出力する差動増幅器２、差動増幅器の正相電圧Ｖ＋の信号のピーク
電圧Ｖｐを検出し、これを出力するピーク検出器５、ピーク電圧Ｖｐ、正相電圧Ｖ＋、逆
相電圧Ｖ−とを元に、振幅が等しく互いに振幅する正相入力電圧Ｖ１＋、逆相入力電圧Ｖ
１−を生成する抵抗回路網４、Ｖ１＋、Ｖ１−の信号を識別して矩形波形を出力する識別
器３とを備える。
れている。図６に示すように、この光受信回路は、光入力Ｌを電流信号に変換する光半導
体検出器（以下、ＰＤ（フォトダイオード）という）１、電流を電圧に変換し、正相電圧
Ｖ＋と逆相電圧Ｖ−を出力する差動増幅器２、差動増幅器の正相電圧Ｖ＋の信号のピーク
電圧Ｖｐを検出し、これを出力するピーク検出器５、ピーク電圧Ｖｐ、正相電圧Ｖ＋、逆
相電圧Ｖ−とを元に、振幅が等しく互いに振幅する正相入力電圧Ｖ１＋、逆相入力電圧Ｖ
１−を生成する抵抗回路網４、Ｖ１＋、Ｖ１−の信号を識別して矩形波形を出力する識別
器３とを備える。
抵抗回路網４の（ａ）点と（ｂ）点で振幅を互いに中点で交差するＶ１＋、Ｖ１−を生
成するために、抵抗回路網４を構成する４つの抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４に相対的な関
係をもたせている。
成するために、抵抗回路網４を構成する４つの抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４に相対的な関
係をもたせている。
通常、差動増幅器２の出力は入力に応じて出力振幅も変動する特性であるが、より広範
囲の入力に対応させる場合、一般的には入力がある一定以上の大きさの場合に振幅電圧が
制限されるようクランプ回路２ａを付加する構成がとられる。
囲の入力に対応させる場合、一般的には入力がある一定以上の大きさの場合に振幅電圧が
制限されるようクランプ回路２ａを付加する構成がとられる。
しかしながら、クランプ回路２ａによって差動増幅器２の振幅電圧が制限されると、こ
れの影響で正相電圧Ｖ＋と逆相電圧Ｖ−のパルス幅が広がってしまう。この結果、光入力
Ｌに対してパルス幅に歪みがある出力電圧Ｖoが出力されてしまい、伝送エラーが発生す
るなどの問題が生じていた。
れの影響で正相電圧Ｖ＋と逆相電圧Ｖ−のパルス幅が広がってしまう。この結果、光入力
Ｌに対してパルス幅に歪みがある出力電圧Ｖoが出力されてしまい、伝送エラーが発生す
るなどの問題が生じていた。
従って、解決しようとする課題は、差動増幅器の振幅電圧が制限され、出力信号のパル
ス幅が広がった場合に、光入力Ｌに対する出力電圧Ｖｏのパルス幅の歪みを抑えることで
ある。
ス幅が広がった場合に、光入力Ｌに対する出力電圧Ｖｏのパルス幅の歪みを抑えることで
ある。
本発明の実施形態の光受信回路によれば、受信した光入力信号を電流信号に変換する光
半導体検出器と、変換された前記電流信号を入力し、所定の範囲に制限された振幅で正相
電圧信号と逆相電圧信号とを出力可能な差動増幅器と、前記正相電圧信号のピーク電圧を
検出するピーク検出器と、前記ピーク電圧と前記正相電圧信号と前記逆相電圧信号とを元
に第２の正相電圧信号と第２の逆相電圧信号を生成する抵抗回路網と、前記第２の正相電
圧信号の振幅と前記第２の逆相電圧信号の振幅とが互いに交差する電位を識別し、この交
差する電位に応じて矩形信号を発生する識別器と、前記差動増幅器で制限を受けた振幅で
前記正相電圧信号又は前記逆相電圧信号が出力された場合に、前記光入力信号の波形と同
一の前記矩形信号の波形が出力されるように、前記第２の正相電圧信号に対して前記第２
の逆相電圧信号の電位を調整する調整回路とを具備したことを特徴とする。
半導体検出器と、変換された前記電流信号を入力し、所定の範囲に制限された振幅で正相
電圧信号と逆相電圧信号とを出力可能な差動増幅器と、前記正相電圧信号のピーク電圧を
検出するピーク検出器と、前記ピーク電圧と前記正相電圧信号と前記逆相電圧信号とを元
に第２の正相電圧信号と第２の逆相電圧信号を生成する抵抗回路網と、前記第２の正相電
圧信号の振幅と前記第２の逆相電圧信号の振幅とが互いに交差する電位を識別し、この交
差する電位に応じて矩形信号を発生する識別器と、前記差動増幅器で制限を受けた振幅で
前記正相電圧信号又は前記逆相電圧信号が出力された場合に、前記光入力信号の波形と同
一の前記矩形信号の波形が出力されるように、前記第２の正相電圧信号に対して前記第２
の逆相電圧信号の電位を調整する調整回路とを具備したことを特徴とする。
以下、図面を参照しながら発明の実施の形態を説明する。図１は、本発明の一実施形態
にかかる光受信回路図である。
にかかる光受信回路図である。
図１のように、本実施形態の光受信回路は、入射した光入力Ｌを電流信号に変換する光
半導体検出器（以下、ＰＤ（フォトダイオード）とする）１、入力される入力電流に基づ
いて、正相電圧Ｖ+ と逆相電圧Ｖ−を差動出力する差動増幅器２、正相電圧Ｖ+ のピーク
電圧Ｖｐを検出するピーク検出器５、その出力と正相電圧Ｖ+と逆相電圧Ｖ−を元に、振
幅が等しく互いに振幅の中点で交差する２つの信号を生成するための抵抗回路網４、正相
入力電圧Ｖ１+と逆相入力電圧Ｖ１−の２つの電圧信号の交差電位を識別して出力電圧Ｖ
ｏを発生する識別器３とを備えている。
半導体検出器（以下、ＰＤ（フォトダイオード）とする）１、入力される入力電流に基づ
いて、正相電圧Ｖ+ と逆相電圧Ｖ−を差動出力する差動増幅器２、正相電圧Ｖ+ のピーク
電圧Ｖｐを検出するピーク検出器５、その出力と正相電圧Ｖ+と逆相電圧Ｖ−を元に、振
幅が等しく互いに振幅の中点で交差する２つの信号を生成するための抵抗回路網４、正相
入力電圧Ｖ１+と逆相入力電圧Ｖ１−の２つの電圧信号の交差電位を識別して出力電圧Ｖ
ｏを発生する識別器３とを備えている。
差動増幅器２は正相端子から正相電圧Ｖ＋を、逆相端子から逆相電圧Ｖ−を出力する。
この正相電圧Ｖ＋と逆相電圧Ｖ−の振幅電圧は、クランプ回路２ａによって予め規定した
所定の範囲に制限されている。そのため、光入力Ｌが大きく、差動増幅器２の振幅電圧が
この所定の範囲を超えるような場合であっても、予め規定した最大の振幅電圧が出力され
ることとなる。以降、振幅電圧が所定の範囲を超える場合を「クランプ回路２ａによって
振幅電圧が制限されている場合」と、振幅電圧が所定の範囲に収まる場合を「クランプ回
路２ａによって振幅電圧が制限されていない場合」という。
この正相電圧Ｖ＋と逆相電圧Ｖ−の振幅電圧は、クランプ回路２ａによって予め規定した
所定の範囲に制限されている。そのため、光入力Ｌが大きく、差動増幅器２の振幅電圧が
この所定の範囲を超えるような場合であっても、予め規定した最大の振幅電圧が出力され
ることとなる。以降、振幅電圧が所定の範囲を超える場合を「クランプ回路２ａによって
振幅電圧が制限されている場合」と、振幅電圧が所定の範囲に収まる場合を「クランプ回
路２ａによって振幅電圧が制限されていない場合」という。
抵抗回路網４は、４つの抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４から構成されており、ピーク検出
器５の出力端子に接続された抵抗Ｒ１と逆相電圧Ｖ−に接続された抵抗Ｒ２との接続点（
ｂ）の電位を識別器３の逆相入力端子に与え、正相電圧Ｖ＋ に接続された抵抗Ｒ３と逆
相電圧Ｖ−に接続された抵抗Ｒ４との接続点（ａ）の電位を識別器３の正相入力端子に与
えるようにしている。上記のようにピーク電圧Ｖｐ、正相電圧Ｖ＋および逆相電圧Ｖ−を
元に、振幅が等しく互いに振幅の中点で交差する２つの信号を生成するためには、４つの
抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の間に、一定の関係を成立させる必要があり、本実施形態で
は、後述するように、Ｒ１：Ｒ２：Ｒ３：Ｒ４＝２：２：１：３なる相対関係を有する抵
抗値を選ぶこととする。
器５の出力端子に接続された抵抗Ｒ１と逆相電圧Ｖ−に接続された抵抗Ｒ２との接続点（
ｂ）の電位を識別器３の逆相入力端子に与え、正相電圧Ｖ＋ に接続された抵抗Ｒ３と逆
相電圧Ｖ−に接続された抵抗Ｒ４との接続点（ａ）の電位を識別器３の正相入力端子に与
えるようにしている。上記のようにピーク電圧Ｖｐ、正相電圧Ｖ＋および逆相電圧Ｖ−を
元に、振幅が等しく互いに振幅の中点で交差する２つの信号を生成するためには、４つの
抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の間に、一定の関係を成立させる必要があり、本実施形態で
は、後述するように、Ｒ１：Ｒ２：Ｒ３：Ｒ４＝２：２：１：３なる相対関係を有する抵
抗値を選ぶこととする。
上記のような構成の光受信回路において、送信側（図示せず）から送られてきた光入力
Ｌが入射されると、ＰＤ１では、この光入力Ｌを電流Ｉｉｎに変換し出力する。
Ｌが入射されると、ＰＤ１では、この光入力Ｌを電流Ｉｉｎに変換し出力する。
差動増幅器２は、この電流出力Ｉｉｎを入力とし、同様の振幅を有する正相電圧Ｖ+ と
逆相電圧Ｖ−を差動出力する。ＰＤ１からの電流が零あるいはほぼ零のとき、正相電圧Ｖ
＋は、逆相電圧Ｖ− とほぼ同じ電位を持っている。ＰＤ１からの電流がある程度以上の
とき、正相電圧Ｖ＋ として所定の振幅を有する正のパルスを出力し、逆相電圧Ｖ−とし
て同様の振幅を有する負のパルスを出力する。
逆相電圧Ｖ−を差動出力する。ＰＤ１からの電流が零あるいはほぼ零のとき、正相電圧Ｖ
＋は、逆相電圧Ｖ− とほぼ同じ電位を持っている。ＰＤ１からの電流がある程度以上の
とき、正相電圧Ｖ＋ として所定の振幅を有する正のパルスを出力し、逆相電圧Ｖ−とし
て同様の振幅を有する負のパルスを出力する。
差動増幅器２の一方の出力である正相電圧Ｖ+ はピーク検出器５に入力され、ここでピ
ーク電圧Ｖｐが検出される。電流出力Ｉｉｎがほぼ零のとき、ピーク検出器５からの出力
電圧ＶｐはＶ＋、Ｖ−と同じ低い電圧である。
ーク電圧Ｖｐが検出される。電流出力Ｉｉｎがほぼ零のとき、ピーク検出器５からの出力
電圧ＶｐはＶ＋、Ｖ−と同じ低い電圧である。
一方、電流出力Ｉｉｎがある一定以上の値になると、ピーク検出器５のピーク電圧Ｖｐ
は、ピーク検出器５の内部応答時間の遅れを持って立ち上がる。そして、理想的には、伝
送データの最小パルス幅以内でパルスのピーク電圧に等しくなる。ピーク電圧の減衰時間
は、最小パルス幅の５倍以上１０００倍以下の時定数を選んでいる。
は、ピーク検出器５の内部応答時間の遅れを持って立ち上がる。そして、理想的には、伝
送データの最小パルス幅以内でパルスのピーク電圧に等しくなる。ピーク電圧の減衰時間
は、最小パルス幅の５倍以上１０００倍以下の時定数を選んでいる。
差動増幅器２の正相電圧Ｖ+ と逆相電圧Ｖ−、およびピーク検出器５のピーク電圧Ｖｐ
は、抵抗回路網４に印加される。抵抗回路網４では、３つの電圧Ｖ+ 、Ｖ− 、Ｖｐを元
に加算演算を行ない、互いに振幅が等しく、該振幅の中点で交差する２つの信号を生成し
、識別器３に供給する。
は、抵抗回路網４に印加される。抵抗回路網４では、３つの電圧Ｖ+ 、Ｖ− 、Ｖｐを元
に加算演算を行ない、互いに振幅が等しく、該振幅の中点で交差する２つの信号を生成し
、識別器３に供給する。
具体的には、ピーク電圧Ｖｐを抵抗Ｒ１に、逆相電圧Ｖ−を抵抗Ｒ２に、正相電圧Ｖ＋
を抵抗Ｒ３に、逆相電圧Ｖ−を抵抗Ｒ４に接続し、これらの電圧の加算演算を行う。４つ
の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の間に、一定の関係を成立させる必要があり、前述の通り
、ここでは、例えば、Ｒ１：Ｒ２：Ｒ３：Ｒ４＝２：２：１：３となる抵抗値を選ぶこと
とする。
を抵抗Ｒ３に、逆相電圧Ｖ−を抵抗Ｒ４に接続し、これらの電圧の加算演算を行う。４つ
の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の間に、一定の関係を成立させる必要があり、前述の通り
、ここでは、例えば、Ｒ１：Ｒ２：Ｒ３：Ｒ４＝２：２：１：３となる抵抗値を選ぶこと
とする。
本実施形態では、抵抗回路網４の抵抗比を調整する調整回路６を抵抗回路網４の抵抗Ｒ
１又はＲ２に対して並列に接続する。図１に例示するように、調整回路６は抵抗Ｒ５とト
ランジスタＱ１からなるクランプ機能をもたせた回路でもよい。本実施形態におけるトラ
ンジスタＱ１はＮＰＮトランジスタであり、コレクタ電極はベース電極と接続され、エミ
ッタ電極は抵抗Ｒ１とＲ２の接続点（ｂ）に接続される。
１又はＲ２に対して並列に接続する。図１に例示するように、調整回路６は抵抗Ｒ５とト
ランジスタＱ１からなるクランプ機能をもたせた回路でもよい。本実施形態におけるトラ
ンジスタＱ１はＮＰＮトランジスタであり、コレクタ電極はベース電極と接続され、エミ
ッタ電極は抵抗Ｒ１とＲ２の接続点（ｂ）に接続される。
ここで、調整回路６の動作について説明する。まず、光入力Ｌが小さく、クランプ回路
２ａによって振幅電圧が制限されていない場合、すなわち、ピーク電圧Ｖｐが低い場合で
あれば、調整回路６のトランジスタＱ１はオフ状態であり、調整回路６には電流が流れず
、抵抗Ｒ１とＲ２の接続点（ｂ）には電圧｛（Ｖｐ）＋（Ｖ−）｝／２が、抵抗Ｒ３とＲ
４の接続点（ａ）には電圧｛３（Ｖ+）＋（Ｖ− ）｝／４が夫々発生する。
２ａによって振幅電圧が制限されていない場合、すなわち、ピーク電圧Ｖｐが低い場合で
あれば、調整回路６のトランジスタＱ１はオフ状態であり、調整回路６には電流が流れず
、抵抗Ｒ１とＲ２の接続点（ｂ）には電圧｛（Ｖｐ）＋（Ｖ−）｝／２が、抵抗Ｒ３とＲ
４の接続点（ａ）には電圧｛３（Ｖ+）＋（Ｖ− ）｝／４が夫々発生する。
一方、光入力Ｌが大きく、クランプ回路２ａによって振幅電圧が制限されるような状態
の場合、すなわち、ピーク電圧Ｖｐが入力によらず固定された値である場合、トランジス
タＱ１はオンとなり、調整回路６をＲ１に対して並列に接続されているので、Ｒ１とＲ２
の分圧比を２：２から、Ｒ２の比率が大きい方向へ変化する。このようにすることで、差
動増幅器２の出力が振幅制限の影響によりパルス幅が広がり、波形が歪んだとしても、調
整回路６が働き、Ｒ１とＲ２の分圧比が２：２から、Ｒ２の比率が大きい方向へ調整させ
られる。
の場合、すなわち、ピーク電圧Ｖｐが入力によらず固定された値である場合、トランジス
タＱ１はオンとなり、調整回路６をＲ１に対して並列に接続されているので、Ｒ１とＲ２
の分圧比を２：２から、Ｒ２の比率が大きい方向へ変化する。このようにすることで、差
動増幅器２の出力が振幅制限の影響によりパルス幅が広がり、波形が歪んだとしても、調
整回路６が働き、Ｒ１とＲ２の分圧比が２：２から、Ｒ２の比率が大きい方向へ調整させ
られる。
識別器３は、上記のようにして与えられた２つの信号の交差電位を識別して出力電圧Ｖ
ｏ を発生する。
ｏ を発生する。
電圧信号の波形を図２および図３で示す。
まず、調整回路６が接続されない場合の電圧信号の波形を図２に示す。図２の（ａ）は
光入力Ｌの波形を示す。入力（ｂ）の実線は差動増幅器２の正相電圧Ｖ＋と逆相電圧Ｖ−
を示し、破線は抵抗Ｒ３とＲ４の接続点（ｂ）における正相入力電圧Ｖ１＋の波形、すな
わち｛３（Ｖ+ ）＋（Ｖ- ）｝／４の電圧信号の波形を示す。（ｃ）の実線は差動増幅器
２の逆相電圧Ｖ−とピーク電圧Ｖｐの電圧信号の波形を、破線は抵抗Ｒ１とＲ２の接続点
（ｃ）における逆相入力電圧Ｖ１−の波形、すなわち｛（Ｖｐ）＋（Ｖ- ）｝／２の波形
を示す。（ｄ）は識別器３で識別される電圧信号波形を示したものであり、破線は正相入
力電圧Ｖ１＋と逆相入力電圧Ｖ１−を示し、実線は識別器３の出力電圧Ｖｏの波形をそれ
ぞれ示す。（ｂ）、（ｃ）の正相電圧Ｖ＋と逆相電圧Ｖ−はクランプ回路２ａの影響を受
けてパルス幅が広がるため、正相入力電圧Ｖ１＋と逆相入力電圧Ｖ１−のパルス幅も同様
に広がってしまう。このため（ｄ）に示す２つの破線の波形から明らかなように、識別器
３に入力される正相入力電圧Ｖ１＋と逆相入力電圧Ｖ１−は、互いの振幅の中点で交差す
るものの、この交差電位をとった出力電圧Ｖｏの波形は（ａ）の光入力Ｌの波形と比して
、パルス幅が歪んでしまう。
光入力Ｌの波形を示す。入力（ｂ）の実線は差動増幅器２の正相電圧Ｖ＋と逆相電圧Ｖ−
を示し、破線は抵抗Ｒ３とＲ４の接続点（ｂ）における正相入力電圧Ｖ１＋の波形、すな
わち｛３（Ｖ+ ）＋（Ｖ- ）｝／４の電圧信号の波形を示す。（ｃ）の実線は差動増幅器
２の逆相電圧Ｖ−とピーク電圧Ｖｐの電圧信号の波形を、破線は抵抗Ｒ１とＲ２の接続点
（ｃ）における逆相入力電圧Ｖ１−の波形、すなわち｛（Ｖｐ）＋（Ｖ- ）｝／２の波形
を示す。（ｄ）は識別器３で識別される電圧信号波形を示したものであり、破線は正相入
力電圧Ｖ１＋と逆相入力電圧Ｖ１−を示し、実線は識別器３の出力電圧Ｖｏの波形をそれ
ぞれ示す。（ｂ）、（ｃ）の正相電圧Ｖ＋と逆相電圧Ｖ−はクランプ回路２ａの影響を受
けてパルス幅が広がるため、正相入力電圧Ｖ１＋と逆相入力電圧Ｖ１−のパルス幅も同様
に広がってしまう。このため（ｄ）に示す２つの破線の波形から明らかなように、識別器
３に入力される正相入力電圧Ｖ１＋と逆相入力電圧Ｖ１−は、互いの振幅の中点で交差す
るものの、この交差電位をとった出力電圧Ｖｏの波形は（ａ）の光入力Ｌの波形と比して
、パルス幅が歪んでしまう。
次に、調整回路６の影響を受ける場合の電圧信号の波形を図３に示す。（ａ）、（ｂ）
、（ｃ）は図２と同様なので、説明を省略する。（ｂ）、（ｃ）の正相電圧Ｖ＋と逆相電
圧Ｖ−はクランプ回路２ａの影響を受け、パルス幅が広がるため、正相入力電圧Ｖ１＋と
逆相入力電圧Ｖ１−のパルス幅は光入力Ｌに比して歪んでしまう。図３の（ｄ）は破線で
正相入力電圧Ｖ１＋と逆相入力電圧Ｖ１−を示しているが、調整回路６によって逆相入力
電圧Ｖ１−の電位が上昇し、識別器３の逆相入力電圧Ｖ１−の波形が持ち上げられた形と
なっている。このようにすることで、正相入力電圧Ｖ１＋と逆相入力電圧Ｖ１−との交差
電位から生成される出力電圧Ｖｏの波形が光入力Ｌの波形と同一になるように、正相入力
電圧Ｖ１＋に対して、逆相入力電圧Ｖ１−の電位が調整され、光入力Ｌに対して識別器３
の出力電圧Ｖｏのパルス幅の歪みが抑えられる。
、（ｃ）は図２と同様なので、説明を省略する。（ｂ）、（ｃ）の正相電圧Ｖ＋と逆相電
圧Ｖ−はクランプ回路２ａの影響を受け、パルス幅が広がるため、正相入力電圧Ｖ１＋と
逆相入力電圧Ｖ１−のパルス幅は光入力Ｌに比して歪んでしまう。図３の（ｄ）は破線で
正相入力電圧Ｖ１＋と逆相入力電圧Ｖ１−を示しているが、調整回路６によって逆相入力
電圧Ｖ１−の電位が上昇し、識別器３の逆相入力電圧Ｖ１−の波形が持ち上げられた形と
なっている。このようにすることで、正相入力電圧Ｖ１＋と逆相入力電圧Ｖ１−との交差
電位から生成される出力電圧Ｖｏの波形が光入力Ｌの波形と同一になるように、正相入力
電圧Ｖ１＋に対して、逆相入力電圧Ｖ１−の電位が調整され、光入力Ｌに対して識別器３
の出力電圧Ｖｏのパルス幅の歪みが抑えられる。
図４は、調整回路６を搭載した場合と搭載しない場合の出力電圧Ｖｏのパルス幅歪みの
シミュレーション結果を示す。図４は横軸が入力光のパワー、縦軸が入力信号に対する出
力電圧Ｖoのパルス幅歪みを示す。これによると、破線で表した調整回路６を搭載した本
発明回路の方が、実線の従来回路よりも入力が大きい場合と比較して、パルス幅歪みが低
減していることが分かる。
シミュレーション結果を示す。図４は横軸が入力光のパワー、縦軸が入力信号に対する出
力電圧Ｖoのパルス幅歪みを示す。これによると、破線で表した調整回路６を搭載した本
発明回路の方が、実線の従来回路よりも入力が大きい場合と比較して、パルス幅歪みが低
減していることが分かる。
このように、本実施形態によれば、差動増幅器２の入力電流が大きく、出力の振幅電圧
が制限された場合であっても、出力電圧Ｖｏが光入力Ｌと同一の波形になるように、調整
回路６で正相入力電圧Ｖ１＋又は逆相入力電圧Ｖ１−の振幅の交差点が自動的に調整され
、識別器３の出力電圧Ｖｏの波形が光入力Ｌの波形に対して歪みなく生成される。このた
め、バースト信号を含めた任意パターンの論理信号データ入力に対してもパルス幅を保持
したまま伝送することが可能であり、伝送信号のコーティングなどを必要としないのでデ
ータの伝送効率も高く、遅延時間も小さく光配線に最適な機能を備えている。
が制限された場合であっても、出力電圧Ｖｏが光入力Ｌと同一の波形になるように、調整
回路６で正相入力電圧Ｖ１＋又は逆相入力電圧Ｖ１−の振幅の交差点が自動的に調整され
、識別器３の出力電圧Ｖｏの波形が光入力Ｌの波形に対して歪みなく生成される。このた
め、バースト信号を含めた任意パターンの論理信号データ入力に対してもパルス幅を保持
したまま伝送することが可能であり、伝送信号のコーティングなどを必要としないのでデ
ータの伝送効率も高く、遅延時間も小さく光配線に最適な機能を備えている。
図５の実施例は、図１の構成に加え、差動増幅器２の逆相入力端子に、ダミーのフォト
ダイオード（以下、ダミーＰＤという）１０を追加している。
ダイオード（以下、ダミーＰＤという）１０を追加している。
ダミーＰＤ１０は、パターン、構造はメインのＰＤ１と同等だが、光が入らないように
表面を配線層で遮光されている。このため、入力信号としては寄与しないが、フォトダイ
オードの接合容量は差動増幅器２の差動入力に等しく接続されるため、電源ラインからフ
ォトダイオードの容量を介して差動増幅器２に入る同相入力ノイズの低減効果が得られる
。また、ＰＤ１の暗電流の影響もキャンセルされ、より高温雰囲気での動作が可能となる
。
表面を配線層で遮光されている。このため、入力信号としては寄与しないが、フォトダイ
オードの接合容量は差動増幅器２の差動入力に等しく接続されるため、電源ラインからフ
ォトダイオードの容量を介して差動増幅器２に入る同相入力ノイズの低減効果が得られる
。また、ＰＤ１の暗電流の影響もキャンセルされ、より高温雰囲気での動作が可能となる
。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要
旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示され
ている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実
施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実
施形態にわたる構成要素を適宜組み合わせてもよい。
旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示され
ている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実
施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実
施形態にわたる構成要素を適宜組み合わせてもよい。
１ ＰＤ、２ 差動増幅器、３ 識別器、４ 抵抗回路網、５ ピーク検出器、６ 調
整回路、１０ ダミーＰＤ、２ａ クランプ回路
整回路、１０ ダミーＰＤ、２ａ クランプ回路
Claims (5)
- 受信した光入力信号を電流信号に変換する光半導体検出器と、
変換された前記電流信号を入力し、所定の範囲に制限された振幅で正相電圧信号と逆相電
圧信号とを出力可能な差動増幅器と、
前記正相電圧信号のピーク電圧を検出するピーク検出器と、
前記ピーク電圧と前記正相電圧信号と前記逆相電圧信号とを元に第２の正相電圧信号と第
２の逆相電圧信号を生成する抵抗回路網と、
前記第２の正相電圧信号の振幅と前記第２の逆相電圧信号の振幅とが互いに交差する電位
を識別し、この交差する電位に応じて矩形信号を発生する識別器と、
前記差動増幅器で制限を受けた振幅で前記正相電圧信号又は前記逆相電圧信号が出力され
た場合に、前記光入力信号の波形と同一の前記矩形信号の波形が出力されるように、前記
第２の正相電圧信号に対して前記第２の逆相電圧信号の電位を調整する調整回路とを具備
したことを特徴とする光受信回路。 - 前記抵抗回路網は、前記ピーク検出器と前記差動増幅器の逆相電圧端子との間に直列に
接続された抵抗Ｒ１及び抵抗Ｒ２と、前記差動増幅器の正相電圧端子と前記逆相電圧端子
との間に直列に接続された抵抗Ｒ３及び抵抗Ｒ４とを有し、前記抵抗Ｒ１と前記抵抗Ｒ２
との接続点の電位を前記第２の逆相電圧信号として出力し、前記抵抗Ｒ３と前記抵抗Ｒ４
と接続点の電位を前記第２の正相電圧信号として出力し、前記調整回路は、前記抵抗Ｒ１
に並列に接続されることを特徴とする請求項１記載の光受信回路。 - 前記調整回路は、前記差動増幅器で制限を受けた正相電圧信号又は逆相電圧信号が生成さ
れた場合に、前記抵抗Ｒ１にかかる電圧が前記抵抗Ｒ２にかかる電圧よりも相対的に小さ
くなるように前記抵抗Ｒ１に対して並列に接続されることを特徴とする請求項２記載の光
受信回路。 - 前記調整回路はトランジスタと抵抗とを有することを特徴とする請求項１ないし３記載
の光受信回路。 - ダミーフォトダイオードは、表面が遮光され、前記差動増幅器の入力側の逆相電圧端子
に接続されていることを特徴とする請求項１ないし４記載の前記光受信回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010112455A JP5480010B2 (ja) | 2010-05-14 | 2010-05-14 | 光受信回路 |
| US13/106,233 US9065388B2 (en) | 2010-05-14 | 2011-05-12 | Optical receiving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010112455A JP5480010B2 (ja) | 2010-05-14 | 2010-05-14 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011244093A JP2011244093A (ja) | 2011-12-01 |
| JP5480010B2 true JP5480010B2 (ja) | 2014-04-23 |
Family
ID=44910909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010112455A Active JP5480010B2 (ja) | 2010-05-14 | 2010-05-14 | 光受信回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9065388B2 (ja) |
| JP (1) | JP5480010B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101136808B1 (ko) * | 2010-06-25 | 2012-04-13 | 에스케이하이닉스 주식회사 | 이미지 센서 |
| CN105323001B (zh) * | 2015-11-26 | 2019-07-02 | 武汉光迅科技股份有限公司 | 一种otdr光信号接收电路 |
| CN110061779B (zh) * | 2019-04-28 | 2021-04-27 | 重庆三峡学院 | 一种光纤通信*** |
| US11349576B2 (en) * | 2019-06-28 | 2022-05-31 | Adtran, Inc. | Systems and methods for communicating high speed signals in a communication device |
| CN110321017B (zh) * | 2019-07-29 | 2024-02-02 | 深圳市千分一智能技术有限公司 | 一种主动电容笔的打码电路及打码方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0775356B2 (ja) * | 1991-06-05 | 1995-08-09 | 株式会社東芝 | 光受信器 |
| JP2503837B2 (ja) * | 1992-07-16 | 1996-06-05 | 日本電気株式会社 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
| JPH08102716A (ja) * | 1994-09-30 | 1996-04-16 | Hitachi Ltd | バースト光受信回路 |
| JP3357772B2 (ja) * | 1995-03-31 | 2002-12-16 | 株式会社東芝 | 受信回路、光受信回路、光受信モジュール及び光配線モジュールセット |
| JP3400286B2 (ja) * | 1997-03-13 | 2003-04-28 | 株式会社東芝 | 受信回路 |
| JP3514993B2 (ja) * | 1998-12-10 | 2004-04-05 | 日本オプネクスト株式会社 | 光受信回路及び当該回路を用いた光モジュール |
| JP3655770B2 (ja) * | 1999-03-29 | 2005-06-02 | 日本電気株式会社 | 光受信回路 |
| JP2002164855A (ja) * | 2000-11-29 | 2002-06-07 | Oki Electric Ind Co Ltd | 光受信回路 |
| EP1931095B1 (en) * | 2005-09-28 | 2012-01-18 | Mitsubishi Electric Corporation | Light receiver and its identification threshold value generation method |
| US20080002993A1 (en) * | 2006-06-30 | 2008-01-03 | Kirkpatrick Peter E | Optical receiver with dual photodetector for common mode noise suppression |
| JP5038988B2 (ja) * | 2008-07-24 | 2012-10-03 | 株式会社東芝 | 光受信器 |
-
2010
- 2010-05-14 JP JP2010112455A patent/JP5480010B2/ja active Active
-
2011
- 2011-05-12 US US13/106,233 patent/US9065388B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9065388B2 (en) | 2015-06-23 |
| US20110278437A1 (en) | 2011-11-17 |
| JP2011244093A (ja) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5480010B2 (ja) | 光受信回路 | |
| JPH08331064A (ja) | 受信回路、光受信回路、光受信モジュール及び光配線モジュールセット | |
| JP2006270969A (ja) | 赤外線受信器のための自動利得制御回路 | |
| JP3514993B2 (ja) | 光受信回路及び当該回路を用いた光モジュール | |
| KR100841605B1 (ko) | 신호증폭회로 및 광수신기 | |
| JP2003168933A (ja) | 光受信回路 | |
| JP2655130B2 (ja) | ディジタル受信回路 | |
| JP2017059981A (ja) | トランスインピーダンス増幅回路、及びその半導体装置 | |
| JP4088679B2 (ja) | 受信方法および受信回路 | |
| JP2010278753A (ja) | 差動増幅器および光受信器 | |
| JP2566734B2 (ja) | Ａｃ結合型受信装置及びａｃ結合型光ファイバ用受信装置 | |
| JP2004260230A (ja) | 光電流・電圧変換回路 | |
| JP4611421B2 (ja) | 論理しきい値取得回路および逆ピーク検出器を使用する方法 | |
| JP2003032050A (ja) | プリアンプ回路 | |
| JP3334656B2 (ja) | ディジタル光受信回路 | |
| JP4060597B2 (ja) | パルス幅検出回路及び受信回路 | |
| JP3400286B2 (ja) | 受信回路 | |
| JP2005252783A (ja) | 光送信機 | |
| JP4197248B2 (ja) | 赤外線受信回路および赤外線受信機器 | |
| JP4791435B2 (ja) | 直流成分キャンセル回路 | |
| JP2000068551A (ja) | 並列光受信器 | |
| JPH07231307A (ja) | 光パルス受信回路 | |
| JP2002135214A (ja) | 光受信器 | |
| JP2007081510A (ja) | 光バースト信号受信装置及びバーストパケット検出方法 | |
| WO2015133080A1 (ja) | 光受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140213 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5480010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |