JP3277732B2 - カラー表示装置 - Google Patents
カラー表示装置Info
- Publication number
- JP3277732B2 JP3277732B2 JP31414694A JP31414694A JP3277732B2 JP 3277732 B2 JP3277732 B2 JP 3277732B2 JP 31414694 A JP31414694 A JP 31414694A JP 31414694 A JP31414694 A JP 31414694A JP 3277732 B2 JP3277732 B2 JP 3277732B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- colored
- blue
- shielding mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明はカラー表示装置に関す
る。より詳しくは、画素電極を駆動するスイッチング素
子が形成された駆動基板側にカラーフィルタを備えた構
造を有するアクティブマトリクス型のカラー表示装置に
関する。さらに詳しくは、中央の表示領域を囲む周辺領
域の遮光構造に関する。
る。より詳しくは、画素電極を駆動するスイッチング素
子が形成された駆動基板側にカラーフィルタを備えた構
造を有するアクティブマトリクス型のカラー表示装置に
関する。さらに詳しくは、中央の表示領域を囲む周辺領
域の遮光構造に関する。
【０００２】
【従来の技術】薄膜トランジスタを画素電極駆動用のス
イッチング素子として用いるカラー液晶表示装置は近年
その開発が活発に行なわれている。従来、この種の液晶
表示装置としては、例えば図８に示す様な構成が知られ
ている。この従来例では、ガラス基板０上に画素電極１
を駆動する為の薄膜トランジスタ（ＴＦＴ）が集積形成
されている。ＴＦＴは半導体薄膜２を素子領域とし、ゲ
ート絶縁膜を介してゲート電極３がパタニング形成され
ている。半導体薄膜２にはソース領域Ｓとドレイン領域
Ｄが設けられている。かかる構成を有するＴＦＴは第１
層間絶縁膜４により被覆されている。この上には所定の
形状にパタニングされた配線電極６が設けられており、
コンタクトホールを介してソース領域Ｓに電気接続して
いる。この配線電極６は信号ラインの一部を構成する。
配線電極６は第２層間絶縁膜５により被覆されている。
この第２層間絶縁膜５の上には薄膜トランジスタの遮光
を兼ねた金属膜７が形成されており、第２層間絶縁膜５
及び第１層間絶縁膜４に開口したコンタクトホールを介
してＴＦＴのドレイン領域Ｄに接続している。かかる構
成を有するＴＦＴは平坦化膜１１により被覆されてい
る。この平坦化膜１１の上に前述した画素電極１がパタ
ニング形成されており、金属膜７を介してドレイン領域
Ｄに接続している。画素電極１とこれを駆動する薄膜ト
ランジスタとの組で画素が構成され、ガラス基板０の上
にマトリクス状に配列している。無数の画素を含む部分
が表示領域１６になる。一方、これを囲む周辺領域１５
にも駆動回路等が集積形成されており、同じく薄膜トラ
ンジスタ等を含んでいる。以下、この様な構成を有する
ガラス基板０を駆動基板と呼ぶ事にする。
イッチング素子として用いるカラー液晶表示装置は近年
その開発が活発に行なわれている。従来、この種の液晶
表示装置としては、例えば図８に示す様な構成が知られ
ている。この従来例では、ガラス基板０上に画素電極１
を駆動する為の薄膜トランジスタ（ＴＦＴ）が集積形成
されている。ＴＦＴは半導体薄膜２を素子領域とし、ゲ
ート絶縁膜を介してゲート電極３がパタニング形成され
ている。半導体薄膜２にはソース領域Ｓとドレイン領域
Ｄが設けられている。かかる構成を有するＴＦＴは第１
層間絶縁膜４により被覆されている。この上には所定の
形状にパタニングされた配線電極６が設けられており、
コンタクトホールを介してソース領域Ｓに電気接続して
いる。この配線電極６は信号ラインの一部を構成する。
配線電極６は第２層間絶縁膜５により被覆されている。
この第２層間絶縁膜５の上には薄膜トランジスタの遮光
を兼ねた金属膜７が形成されており、第２層間絶縁膜５
及び第１層間絶縁膜４に開口したコンタクトホールを介
してＴＦＴのドレイン領域Ｄに接続している。かかる構
成を有するＴＦＴは平坦化膜１１により被覆されてい
る。この平坦化膜１１の上に前述した画素電極１がパタ
ニング形成されており、金属膜７を介してドレイン領域
Ｄに接続している。画素電極１とこれを駆動する薄膜ト
ランジスタとの組で画素が構成され、ガラス基板０の上
にマトリクス状に配列している。無数の画素を含む部分
が表示領域１６になる。一方、これを囲む周辺領域１５
にも駆動回路等が集積形成されており、同じく薄膜トラ
ンジスタ等を含んでいる。以下、この様な構成を有する
ガラス基板０を駆動基板と呼ぶ事にする。
【０００３】この駆動基板０に対し所定の間隙を介して
対向基板１２が接合している。両基板の間隙には液晶１
４が保持されている。対向基板１２の内表面には駆動基
板０側の各画素に整合して、青色カラーフィルタ８、緑
色カラーフィルタ９、赤色カラーフィルタ１０がセグメ
ント状に形成されている。又、駆動基板０の周辺領域１
５に整合して金属膜等からなる遮光マスク２０が形成さ
れている。三色のカラーフィルタ８，９，１０と遮光マ
スク２０は平坦化膜２１で被覆され、その表面に対向電
極１３が形成されている。
対向基板１２が接合している。両基板の間隙には液晶１
４が保持されている。対向基板１２の内表面には駆動基
板０側の各画素に整合して、青色カラーフィルタ８、緑
色カラーフィルタ９、赤色カラーフィルタ１０がセグメ
ント状に形成されている。又、駆動基板０の周辺領域１
５に整合して金属膜等からなる遮光マスク２０が形成さ
れている。三色のカラーフィルタ８，９，１０と遮光マ
スク２０は平坦化膜２１で被覆され、その表面に対向電
極１３が形成されている。
【０００４】
【発明が解決しようとする課題】図８に示した従来構造
では対向基板１２側にカラーフィルタ８，９，１０及び
遮光マスク２０が形成されている。この構造では、駆動
基板０側に形成された画素電極１と対向基板１２側に形
成されたカラーフィルタ８，９，１０との精密なアライ
メントが必要になる。そこで、近年駆動基板０側にカラ
ーフィルタを集積形成した、所謂オンチップカラーフィ
ルタ構造が開示されており、例えば特開平２−５４２１
７５号公報、特開平３−２３７４３２号公報、特開平３
−７２３２２号公報、特開平３−１１９８２９号公報、
特開平４−２５３０２８号公報、特開平２−１５３３２
５号公報、特開平５−５８７４号公報等に開示されてい
る。駆動基板側にカラーフィルタを設けたオンチップカ
ラーフィルタ構造は、対向基板側にカラーフィルタを形
成した構造に比べ種々の利点を有している。例えば、カ
ラーフィルタが画素電極と重なっている為両者の間に視
差が生ぜず、画素部の開口率を大きくとれる。又、画素
電極とカラーフィルタのアライメント誤差が殆どなくな
るので、画素部が微細化しても高開口率を維持できる。
しかしながら、駆動基板と対向基板との間で完全にアラ
イメントを不要とする為には、カラーフィルタのみなら
ず周辺領域の遮光マスクも駆動基板側に形成する必要が
ある。一般に遮光マスクは金属膜又は黒色顔料を含有し
た有機膜で構成されている。しかしながら金属膜を用い
た場合、下層に位置する周辺駆動回路の配線電極との間
で短絡故障の危険性が大きくなり信頼性の点で課題が残
る。又、有機膜を用いた場合駆動基板の製造工程数が増
加するという課題がある。
では対向基板１２側にカラーフィルタ８，９，１０及び
遮光マスク２０が形成されている。この構造では、駆動
基板０側に形成された画素電極１と対向基板１２側に形
成されたカラーフィルタ８，９，１０との精密なアライ
メントが必要になる。そこで、近年駆動基板０側にカラ
ーフィルタを集積形成した、所謂オンチップカラーフィ
ルタ構造が開示されており、例えば特開平２−５４２１
７５号公報、特開平３−２３７４３２号公報、特開平３
−７２３２２号公報、特開平３−１１９８２９号公報、
特開平４−２５３０２８号公報、特開平２−１５３３２
５号公報、特開平５−５８７４号公報等に開示されてい
る。駆動基板側にカラーフィルタを設けたオンチップカ
ラーフィルタ構造は、対向基板側にカラーフィルタを形
成した構造に比べ種々の利点を有している。例えば、カ
ラーフィルタが画素電極と重なっている為両者の間に視
差が生ぜず、画素部の開口率を大きくとれる。又、画素
電極とカラーフィルタのアライメント誤差が殆どなくな
るので、画素部が微細化しても高開口率を維持できる。
しかしながら、駆動基板と対向基板との間で完全にアラ
イメントを不要とする為には、カラーフィルタのみなら
ず周辺領域の遮光マスクも駆動基板側に形成する必要が
ある。一般に遮光マスクは金属膜又は黒色顔料を含有し
た有機膜で構成されている。しかしながら金属膜を用い
た場合、下層に位置する周辺駆動回路の配線電極との間
で短絡故障の危険性が大きくなり信頼性の点で課題が残
る。又、有機膜を用いた場合駆動基板の製造工程数が増
加するという課題がある。
【０００５】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かるカラー表示装置は基本的な構成として駆動基板と対
向基板と両者の間隙に保持された電気光学物質（例えば
液晶）とを有している。駆動基板は表示領域とこれを囲
む周辺領域とに分かれている。表示領域は画素電極及び
これを駆動するスイッチング素子を備えた画素がマトリ
クス状に配列している。一方周辺領域には例えばスイッ
チング素子を駆動する周辺回路が集積形成されている。
一方対向基板は対向電極を有し該駆動基板に所定の間隙
を介して接合している。特徴事項として、前記駆動基板
は該表示領域及び周辺領域に渡って形成された着色膜を
有する。該表示領域に配置した着色膜は画素単位で選択
的に赤、緑及び青に着色されたカラーフィルタを構成す
る。これに対し、該周辺領域に配置した着色膜は入射光
の少なくとも一部を吸収して該周辺回路に対する遮光マ
スクを構成する。例えば、前記遮光マスクは青に着色し
た単層構造の着色膜である。あるいは、前記遮光マスク
は赤と緑、緑と青又は青と赤に着色した二層構造の着色
膜であっても良い。さらには、前記遮光マスクは赤、緑
及び青に各々着色した三層構造の着色膜であっても良
い。場合によっては、前記遮光マスクを構成する着色膜
は該周辺領域において該駆動基板と該対向基板の間に介
在して両基板の間隙寸法を制御する。
題を解決する為以下の手段を講じた。即ち、本発明にか
かるカラー表示装置は基本的な構成として駆動基板と対
向基板と両者の間隙に保持された電気光学物質（例えば
液晶）とを有している。駆動基板は表示領域とこれを囲
む周辺領域とに分かれている。表示領域は画素電極及び
これを駆動するスイッチング素子を備えた画素がマトリ
クス状に配列している。一方周辺領域には例えばスイッ
チング素子を駆動する周辺回路が集積形成されている。
一方対向基板は対向電極を有し該駆動基板に所定の間隙
を介して接合している。特徴事項として、前記駆動基板
は該表示領域及び周辺領域に渡って形成された着色膜を
有する。該表示領域に配置した着色膜は画素単位で選択
的に赤、緑及び青に着色されたカラーフィルタを構成す
る。これに対し、該周辺領域に配置した着色膜は入射光
の少なくとも一部を吸収して該周辺回路に対する遮光マ
スクを構成する。例えば、前記遮光マスクは青に着色し
た単層構造の着色膜である。あるいは、前記遮光マスク
は赤と緑、緑と青又は青と赤に着色した二層構造の着色
膜であっても良い。さらには、前記遮光マスクは赤、緑
及び青に各々着色した三層構造の着色膜であっても良
い。場合によっては、前記遮光マスクを構成する着色膜
は該周辺領域において該駆動基板と該対向基板の間に介
在して両基板の間隙寸法を制御する。
【０００６】
【作用】本発明によれば、同一層に属する着色膜を表示
領域及び周辺領域の両者に渡って同時に形成している。
表示領域側の着色膜はカラーフィルタに加工され、周辺
領域側の着色膜は遮光マスクに加工される。換言する
と、カラーフィルタの形成時に、その一部又は全部を周
辺領域にも残す事により、工程数を増加させる事なく、
信頼性の面でも問題のない遮光マスクを形成する事が可
能になる。周辺領域の遮光マスクも駆動基板上に形成す
る事から、対向基板とのアライメントが不要となり、位
置合わせ誤差を見込んだマージンをとる必要がなくなり
その分画素の開口率を大きくとれる。これにより、カラ
ー表示装置の高開口率化及び高透過率化に寄与できる。
さらに、周辺領域に形成された遮光マスクを液晶の間隙
（ギャップ）制御に使用する事で、スペーサが不要にな
る。
領域及び周辺領域の両者に渡って同時に形成している。
表示領域側の着色膜はカラーフィルタに加工され、周辺
領域側の着色膜は遮光マスクに加工される。換言する
と、カラーフィルタの形成時に、その一部又は全部を周
辺領域にも残す事により、工程数を増加させる事なく、
信頼性の面でも問題のない遮光マスクを形成する事が可
能になる。周辺領域の遮光マスクも駆動基板上に形成す
る事から、対向基板とのアライメントが不要となり、位
置合わせ誤差を見込んだマージンをとる必要がなくなり
その分画素の開口率を大きくとれる。これにより、カラ
ー表示装置の高開口率化及び高透過率化に寄与できる。
さらに、周辺領域に形成された遮光マスクを液晶の間隙
（ギャップ）制御に使用する事で、スペーサが不要にな
る。
【０００７】
【実施例】以下、本発明にかかるカラー表示装置の好適
な実施例を詳細に説明する。図１は第１実施例の要部を
示す模式的な断面図である。図１において、０はガラス
等の絶縁材料からなる駆動基板、１は画素を構成する透
明な画素電極、２はＴＦＴの活性層となる半導体薄膜、
３はゲート電極、４は第１層間絶縁膜、５は第２層間絶
縁膜、６はＴＦＴのソース領域に電気接続する信号ライ
ン側の配線電極、７は同じくＴＦＴのドレイン領域に電
気接続する画素電極１側の金属膜、８は青色のカラーフ
ィルタ、９は緑色のカラーフィルタ、１０は赤色のカラ
ーフィルタ、１１は平坦化膜、１２は対向基板、１３は
透明導電膜からなる対向電極、１４は電気光学物質とし
て用いられる液晶である。なお、金属膜７はドレイン側
の配線電極であると共にＴＦＴの遮光膜を兼ねている。
な実施例を詳細に説明する。図１は第１実施例の要部を
示す模式的な断面図である。図１において、０はガラス
等の絶縁材料からなる駆動基板、１は画素を構成する透
明な画素電極、２はＴＦＴの活性層となる半導体薄膜、
３はゲート電極、４は第１層間絶縁膜、５は第２層間絶
縁膜、６はＴＦＴのソース領域に電気接続する信号ライ
ン側の配線電極、７は同じくＴＦＴのドレイン領域に電
気接続する画素電極１側の金属膜、８は青色のカラーフ
ィルタ、９は緑色のカラーフィルタ、１０は赤色のカラ
ーフィルタ、１１は平坦化膜、１２は対向基板、１３は
透明導電膜からなる対向電極、１４は電気光学物質とし
て用いられる液晶である。なお、金属膜７はドレイン側
の配線電極であると共にＴＦＴの遮光膜を兼ねている。
【０００８】駆動基板０上でＴＦＴを構成する半導体薄
膜として、例えば多結晶シリコン薄膜が形成され、この
半導体薄膜２上にゲート絶縁膜を介してゲート電極３が
パタニング形成されている。かかる構成を有するＴＦＴ
はＰＳＧ等からなる第１層間絶縁膜４により被覆されて
いる。第１層間絶縁膜４の上にはソース領域に接続する
配線電極６がパタニング形成されている。この配線電極
６は同じくＰＳＧ等からなる第２層間絶縁膜５により被
覆されている。この上には金属膜７、カラーフィルタ
８，９，１０、平坦化膜１１、ＩＴＯ等の透明導電膜等
からなる画素電極１がこの順序で形成されている。ドレ
イン領域側の金属膜７は画素電極１と電気的に接続して
いる。一方、対向電極１３が全面に形成されたガラス等
からなる対向基板１２は駆動基板０に対向して配置さ
れ、両基板０，１２間に液晶１４が保持されカラー表示
装置を構成する。
膜として、例えば多結晶シリコン薄膜が形成され、この
半導体薄膜２上にゲート絶縁膜を介してゲート電極３が
パタニング形成されている。かかる構成を有するＴＦＴ
はＰＳＧ等からなる第１層間絶縁膜４により被覆されて
いる。第１層間絶縁膜４の上にはソース領域に接続する
配線電極６がパタニング形成されている。この配線電極
６は同じくＰＳＧ等からなる第２層間絶縁膜５により被
覆されている。この上には金属膜７、カラーフィルタ
８，９，１０、平坦化膜１１、ＩＴＯ等の透明導電膜等
からなる画素電極１がこの順序で形成されている。ドレ
イン領域側の金属膜７は画素電極１と電気的に接続して
いる。一方、対向電極１３が全面に形成されたガラス等
からなる対向基板１２は駆動基板０に対向して配置さ
れ、両基板０，１２間に液晶１４が保持されカラー表示
装置を構成する。
【０００９】上述した駆動基板０は画素電極１、カラー
フィルタ８，９，１０等が集積形成された表示領域１６
と、これを囲む周辺領域１５とに区分されている。周辺
領域１５には同じくＴＦＴが形成されており、周辺駆動
回路を構成する。本発明の特徴事項として、駆動基板０
は表示領域１６及び周辺領域１５の両者に渡って同一層
に属する着色膜が形成されている。表示領域に配置した
着色膜は画素単位で選択的に青、緑、赤に着色され、上
述したカラーフィルタ８，９，１０を構成している。一
方、周辺領域１５に配置した着色膜は入射光の少なくと
も一部を吸収して遮光マスク８ａを構成する。本例では
遮光マスク８ａは青に着色した単層構造の着色膜であ
り、青色カラーフィルタ８と同一層に属する。この遮光
マスク８ａは少なくとも入射光の青色成分を吸収し所望
の遮光機能を奏する。外観的に見ると、表示領域１６を
囲む様に青色に着色した周辺領域１５が観察される事に
なる。
フィルタ８，９，１０等が集積形成された表示領域１６
と、これを囲む周辺領域１５とに区分されている。周辺
領域１５には同じくＴＦＴが形成されており、周辺駆動
回路を構成する。本発明の特徴事項として、駆動基板０
は表示領域１６及び周辺領域１５の両者に渡って同一層
に属する着色膜が形成されている。表示領域に配置した
着色膜は画素単位で選択的に青、緑、赤に着色され、上
述したカラーフィルタ８，９，１０を構成している。一
方、周辺領域１５に配置した着色膜は入射光の少なくと
も一部を吸収して遮光マスク８ａを構成する。本例では
遮光マスク８ａは青に着色した単層構造の着色膜であ
り、青色カラーフィルタ８と同一層に属する。この遮光
マスク８ａは少なくとも入射光の青色成分を吸収し所望
の遮光機能を奏する。外観的に見ると、表示領域１６を
囲む様に青色に着色した周辺領域１５が観察される事に
なる。
【００１０】引き続き図１を参照して、本発明にかかる
カラー表示装置の製造方法を詳細に説明する。先ず、ガ
ラス等からなる駆動基板０の上に半導体薄膜２（例えば
多結晶シリコン）を７０〜１００nmの厚みで成膜する。
必要ならば、Ｓｉ＋イオンを打ち込み非晶質化した後、
６００℃程度で加熱処理（アニール）して大粒径化す
る。あるいは、エキシマレーザ光を照射してアニールを
行なっても良い。この半導体薄膜２は所定の形状にパタ
ニングされる。この上に熱酸化法あるいはＬＰＣＶＤ法
等の手段を用いてゲート絶縁膜を１０〜１００nmの厚み
で成膜する。次いで、多結晶シリコンあるいはＭｏＳ
ｉ，ＷＳｉ，Ａｌ，Ｔａ，Ｍｏ／Ｔａ，Ｍｏ，Ｗ，Ｔ
ｉ，Ｃｒ等の金属を成膜し、パタニングしてゲート電極
３に加工する。なお、ゲート電極３として多結晶シリコ
ンを用いた場合は低抵抗化を図る為、Ｐ等を熱拡散する
工程が入る事がある。この後、ゲート電極３をマスクと
してイオンインプランテーションあるいはイオンドーピ
ングにより不純物イオンを打ち込み、ソース領域及びド
レイン領域を形成する。多結晶シリコンからなるゲート
構造を採用した場合、１０００℃程度の熱アニールを加
え不純物の活性化を図る。金属ゲート構造を採用した場
合、耐熱性の観点から低温アニール又はレーザアニール
を加え不純物の活性化を図る。
カラー表示装置の製造方法を詳細に説明する。先ず、ガ
ラス等からなる駆動基板０の上に半導体薄膜２（例えば
多結晶シリコン）を７０〜１００nmの厚みで成膜する。
必要ならば、Ｓｉ＋イオンを打ち込み非晶質化した後、
６００℃程度で加熱処理（アニール）して大粒径化す
る。あるいは、エキシマレーザ光を照射してアニールを
行なっても良い。この半導体薄膜２は所定の形状にパタ
ニングされる。この上に熱酸化法あるいはＬＰＣＶＤ法
等の手段を用いてゲート絶縁膜を１０〜１００nmの厚み
で成膜する。次いで、多結晶シリコンあるいはＭｏＳ
ｉ，ＷＳｉ，Ａｌ，Ｔａ，Ｍｏ／Ｔａ，Ｍｏ，Ｗ，Ｔ
ｉ，Ｃｒ等の金属を成膜し、パタニングしてゲート電極
３に加工する。なお、ゲート電極３として多結晶シリコ
ンを用いた場合は低抵抗化を図る為、Ｐ等を熱拡散する
工程が入る事がある。この後、ゲート電極３をマスクと
してイオンインプランテーションあるいはイオンドーピ
ングにより不純物イオンを打ち込み、ソース領域及びド
レイン領域を形成する。多結晶シリコンからなるゲート
構造を採用した場合、１０００℃程度の熱アニールを加
え不純物の活性化を図る。金属ゲート構造を採用した場
合、耐熱性の観点から低温アニール又はレーザアニール
を加え不純物の活性化を図る。
【００１１】続いて、ＰＳＧ，ＮＳＧ等を約６００nmの
厚みで常圧ＣＶＤ法により成膜し、第１層間絶縁膜４と
する。これにソース領域に連通するコンタクトホールを
開口する。次いで、Ａｌ等の導電性薄膜をスパッタ等に
より４００〜６００nmの厚みで成膜する。これを所定の
形状にパタニングし、配線電極６に加工する。この上
に、例えばＰＳＧ等を常圧ＣＶＤ法により約４００nmの
厚みで堆積し、第２層間絶縁膜５を形成する。この後、
ＴＦＴの性能を改善する為水素化工程を行なう。この水
素化工程では、例えば水素プラズマ中に駆動基板０を曝
露する。あるいは、Ｐ−ＳｉＮx 膜を堆積し、アニール
して水素を半導体薄膜２に拡散させる。この水素化工程
後、画素電極との接続をとる為のコンタクトホールを第
２層間絶縁膜５及び第１層間絶縁膜４に開口する。この
上に、遮光性を有する金属膜７、例えばＴｉ，Ａｌ，Ｔ
ｉＮx ，Ｍｏ，Ｃｒ，Ｗ又はこれらのシリサイドをスパ
ッタ等の手段により５０〜１０００nm程度の厚みで成膜
し、所定の形状にパタニングする。
厚みで常圧ＣＶＤ法により成膜し、第１層間絶縁膜４と
する。これにソース領域に連通するコンタクトホールを
開口する。次いで、Ａｌ等の導電性薄膜をスパッタ等に
より４００〜６００nmの厚みで成膜する。これを所定の
形状にパタニングし、配線電極６に加工する。この上
に、例えばＰＳＧ等を常圧ＣＶＤ法により約４００nmの
厚みで堆積し、第２層間絶縁膜５を形成する。この後、
ＴＦＴの性能を改善する為水素化工程を行なう。この水
素化工程では、例えば水素プラズマ中に駆動基板０を曝
露する。あるいは、Ｐ−ＳｉＮx 膜を堆積し、アニール
して水素を半導体薄膜２に拡散させる。この水素化工程
後、画素電極との接続をとる為のコンタクトホールを第
２層間絶縁膜５及び第１層間絶縁膜４に開口する。この
上に、遮光性を有する金属膜７、例えばＴｉ，Ａｌ，Ｔ
ｉＮx ，Ｍｏ，Ｃｒ，Ｗ又はこれらのシリサイドをスパ
ッタ等の手段により５０〜１０００nm程度の厚みで成膜
し、所定の形状にパタニングする。
【００１２】次に、駆動基板０の表示領域１６及び周辺
領域１５に渡って青色の着色膜を形成する。本例では青
色顔料を分散した有機感光材料からなるカラーレジスト
を０．５〜３．０μｍ程度の膜厚で塗布した。この青色
着色膜を露光、現像、焼成し、表示領域１６には青色カ
ラーフィルタ８を選択的に形成する。同時に、周辺領域
１５には青に着色した単層構造の遮光マスク８ａを形成
する。次に、緑色顔料を分散した有機感光材料からなる
カラーレジストを塗布し、同様に露光、現像、焼成を行
なって緑色カラーフィルタ９を選択的に形成する。さら
に、赤色顔料を分散した有機感光材料からなるカラーレ
ジストを同様に塗布し、露光、現像、焼成を行なって赤
色カラーフィルタ１０を選択的に形成する。なお、これ
らカラーフィルタ８，９，１０の形成工程は、金属膜７
のパタニング形成前に行なっても良い。
領域１５に渡って青色の着色膜を形成する。本例では青
色顔料を分散した有機感光材料からなるカラーレジスト
を０．５〜３．０μｍ程度の膜厚で塗布した。この青色
着色膜を露光、現像、焼成し、表示領域１６には青色カ
ラーフィルタ８を選択的に形成する。同時に、周辺領域
１５には青に着色した単層構造の遮光マスク８ａを形成
する。次に、緑色顔料を分散した有機感光材料からなる
カラーレジストを塗布し、同様に露光、現像、焼成を行
なって緑色カラーフィルタ９を選択的に形成する。さら
に、赤色顔料を分散した有機感光材料からなるカラーレ
ジストを同様に塗布し、露光、現像、焼成を行なって赤
色カラーフィルタ１０を選択的に形成する。なお、これ
らカラーフィルタ８，９，１０の形成工程は、金属膜７
のパタニング形成前に行なっても良い。
【００１３】カラーフィルタ８，９，１０及び遮光マス
ク８ａの上に、有機透明材料からなる平坦化膜１１をス
ピンコートし、１．０〜３．０μｍ程度の膜厚で塗布す
る。この有機透明材料としてはアクリル樹脂やポリイミ
ド樹脂を用いる事ができる。この工程で、駆動基板０上
の凹凸が平坦化され、液晶の配向性に優れた基板構造が
得られる。同時に、着色膜中に含まれる不純物が液晶１
４に拡散する事を防止できる。この後、平坦化膜１１に
コンタクトホールを開口する。次いで、例えばＩＴＯ等
からなる透明導電膜を５０〜２００nmの厚みでスパッタ
等により成膜し、所定の形状にパタニングして画素電極
１に加工する。以上で図１に示した駆動基板０の積層構
造が完成する。この後、配向膜を塗布しラビング処理
後、所定の間隙を介して対向基板１２を接合する。この
間隙に液晶１４を注入して、アクティブマトリクス型の
カラー表示装置が完成する。
ク８ａの上に、有機透明材料からなる平坦化膜１１をス
ピンコートし、１．０〜３．０μｍ程度の膜厚で塗布す
る。この有機透明材料としてはアクリル樹脂やポリイミ
ド樹脂を用いる事ができる。この工程で、駆動基板０上
の凹凸が平坦化され、液晶の配向性に優れた基板構造が
得られる。同時に、着色膜中に含まれる不純物が液晶１
４に拡散する事を防止できる。この後、平坦化膜１１に
コンタクトホールを開口する。次いで、例えばＩＴＯ等
からなる透明導電膜を５０〜２００nmの厚みでスパッタ
等により成膜し、所定の形状にパタニングして画素電極
１に加工する。以上で図１に示した駆動基板０の積層構
造が完成する。この後、配向膜を塗布しラビング処理
後、所定の間隙を介して対向基板１２を接合する。この
間隙に液晶１４を注入して、アクティブマトリクス型の
カラー表示装置が完成する。
【００１４】図２は、本発明にかかるカラー表示装置の
第２実施例を示す模式的な部分断面図である。基本的な
構成は図１に示した第１実施例と同様であり、対応する
部分には対応する参照番号を付して理解を容易にしてい
る。異なる点は周辺領域１５に形成された遮光マスクの
構造にある。第１実施例では遮光マスクが青に着色した
単層構造である。これに対し、第２実施例では遮光マス
クは緑と青に着色した二層構造となっている。青色の第
１層８ａは青色カラーフィルタ８と同一層であり、緑色
の第２層９ａは緑色カラーフィルタ９と同一層である。
なお、本実施例では緑と青の組み合わせを用いている
が、これに限られるものではなく赤と緑あるいは青と赤
の組み合わせを用いても良い。この様にすれば、所望の
色調に着色した周辺領域１５の遮光マスクが得られる。
第２実施例を示す模式的な部分断面図である。基本的な
構成は図１に示した第１実施例と同様であり、対応する
部分には対応する参照番号を付して理解を容易にしてい
る。異なる点は周辺領域１５に形成された遮光マスクの
構造にある。第１実施例では遮光マスクが青に着色した
単層構造である。これに対し、第２実施例では遮光マス
クは緑と青に着色した二層構造となっている。青色の第
１層８ａは青色カラーフィルタ８と同一層であり、緑色
の第２層９ａは緑色カラーフィルタ９と同一層である。
なお、本実施例では緑と青の組み合わせを用いている
が、これに限られるものではなく赤と緑あるいは青と赤
の組み合わせを用いても良い。この様にすれば、所望の
色調に着色した周辺領域１５の遮光マスクが得られる。
【００１５】図３は、本発明にかかるカラー表示装置の
第３実施例を示す模式的な部分断面図である。基本的に
は図１に示した第１実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点は、遮光マスクの構造にある。本実施例では駆
動基板０の周辺領域に形成された遮光マスクが青、緑、
赤に各々着色した三層構造となっている。青色の第１層
８ａは青色カラーフィルタ８と同一層であり、緑色の第
２層９ａは緑色カラーフィルタ９と同一層であり、赤色
の第３層１０ａは赤色カラーフィルタ１０と同一層であ
る。この様に三色の着色膜を重ねて遮光マスクを構成す
ると、完全なブラックマスクを周辺領域１５に形成でき
る。
第３実施例を示す模式的な部分断面図である。基本的に
は図１に示した第１実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点は、遮光マスクの構造にある。本実施例では駆
動基板０の周辺領域に形成された遮光マスクが青、緑、
赤に各々着色した三層構造となっている。青色の第１層
８ａは青色カラーフィルタ８と同一層であり、緑色の第
２層９ａは緑色カラーフィルタ９と同一層であり、赤色
の第３層１０ａは赤色カラーフィルタ１０と同一層であ
る。この様に三色の着色膜を重ねて遮光マスクを構成す
ると、完全なブラックマスクを周辺領域１５に形成でき
る。
【００１６】図４は、本発明にかかるカラー表示装置の
第４実施例を示す模式的な部分断面図である。基本的に
は図１に示した第１実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点はＴＦＴのドレイン側電極構造にある。本実施
例では、ソース領域側と同様にドレイン領域側にも配線
電極６が第１層間絶縁膜４の上に形成されている。この
配線電極６は第２層間絶縁膜５の上に形成された金属膜
７を介して画素電極１と電気的に接続している。配線電
極６と画素電極１の間に介在するこの金属膜はバリヤフ
ィルムとして機能し、両電極６，１間の電気的な接触を
良好なものとしている。
第４実施例を示す模式的な部分断面図である。基本的に
は図１に示した第１実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点はＴＦＴのドレイン側電極構造にある。本実施
例では、ソース領域側と同様にドレイン領域側にも配線
電極６が第１層間絶縁膜４の上に形成されている。この
配線電極６は第２層間絶縁膜５の上に形成された金属膜
７を介して画素電極１と電気的に接続している。配線電
極６と画素電極１の間に介在するこの金属膜はバリヤフ
ィルムとして機能し、両電極６，１間の電気的な接触を
良好なものとしている。
【００１７】図５は、本発明にかかるカラー表示装置の
第５実施例を示す模式的な部分断面図である。基本的に
は図１に示した第１実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点は、第１実施例がトップゲート型のＴＦＴを採
用したのに対し、本実施例はボトムゲート型のＴＦＴを
画素電極駆動用のスイッチング素子に用いている事であ
る。この構造を作成する場合には以下の工程を行なう。
先ず、基板０上に多結晶シリコンあるいはＭｏＳｉ，Ｗ
Ｓｉ，Ａｌ，Ｔａ，Ｍｏ／Ｔａ，Ｍｏ，Ｗ，Ｔｉ，Ｃｒ
等の金属を成膜し、所定の形状にパタニングしてゲート
電極３に加工する。このゲート電極形成後、ＳｉＯ2 ，
ＳｉＯx Ｎy 等をスパッタ法又はプラズマＣＶＤ法等に
より約１００〜２００nmの厚みで成膜し、ゲート絶縁膜
とする。場合によっては、金属ゲート電極３の陽極酸化
膜をゲート絶縁膜に用いても良い。あるいは、陽極酸化
膜とＳｉＯ2 ，ＳｉＯx Ｎy 等を重ねてゲート絶縁膜に
しても良い。続いて多結晶シリコン又は非晶質シリコン
等をスパッタ法、プラズマＣＶＤ法等により約３０〜８
０nmの厚みで成膜し、活性層となる半導体薄膜２を設け
る。必要ならば、エキシマレーザ等を照射し結晶化させ
る。プラズマＣＶＤ法を用いる場合には、ゲート絶縁膜
と半導体薄膜２を連続的に成膜できる。半導体薄膜２を
形成した後、ＳｉＯ2 を成膜し所定の形状にパタニング
してエッチングストッパとする。これをマスクとしてイ
オンドーピング又はイオンインプランテーションにより
不純物を半導体薄膜２に打ち込みソース／ドレイン領域
を形成する。イオン打ち込みに代え、プラズマＣＶＤを
用いたドープト非晶質シリコン等を用い不純物拡散を行
なっても良い。この後常圧ＣＶＤ法等により第１層間絶
縁膜４を形成する。さらにコンタクトホールを開口した
後、ＭｏＳｉ，ＷＳｉ，Ａｌ，Ｔａ，Ｍｏ／Ｔａ，Ｍ
ｏ，Ｗ，Ｔｉ，Ｃｒ等の金属膜を形成し、所定の形状に
パタニングして配線電極６に加工する。次いで、常圧Ｃ
ＶＤ法等により第２層間絶縁膜５を形成する。この上に
カラーフィルタ８，９，１０を形成する。同時に、周辺
領域１５にも遮光マスク８ａを形成する。この方法は第
１実施例と同様である。さらに、カラーフィルタや遮光
マスクを被覆する様に平坦化膜１１を成膜する。この上
に画素電極１をパタニング形成すれば良い。
第５実施例を示す模式的な部分断面図である。基本的に
は図１に示した第１実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点は、第１実施例がトップゲート型のＴＦＴを採
用したのに対し、本実施例はボトムゲート型のＴＦＴを
画素電極駆動用のスイッチング素子に用いている事であ
る。この構造を作成する場合には以下の工程を行なう。
先ず、基板０上に多結晶シリコンあるいはＭｏＳｉ，Ｗ
Ｓｉ，Ａｌ，Ｔａ，Ｍｏ／Ｔａ，Ｍｏ，Ｗ，Ｔｉ，Ｃｒ
等の金属を成膜し、所定の形状にパタニングしてゲート
電極３に加工する。このゲート電極形成後、ＳｉＯ2 ，
ＳｉＯx Ｎy 等をスパッタ法又はプラズマＣＶＤ法等に
より約１００〜２００nmの厚みで成膜し、ゲート絶縁膜
とする。場合によっては、金属ゲート電極３の陽極酸化
膜をゲート絶縁膜に用いても良い。あるいは、陽極酸化
膜とＳｉＯ2 ，ＳｉＯx Ｎy 等を重ねてゲート絶縁膜に
しても良い。続いて多結晶シリコン又は非晶質シリコン
等をスパッタ法、プラズマＣＶＤ法等により約３０〜８
０nmの厚みで成膜し、活性層となる半導体薄膜２を設け
る。必要ならば、エキシマレーザ等を照射し結晶化させ
る。プラズマＣＶＤ法を用いる場合には、ゲート絶縁膜
と半導体薄膜２を連続的に成膜できる。半導体薄膜２を
形成した後、ＳｉＯ2 を成膜し所定の形状にパタニング
してエッチングストッパとする。これをマスクとしてイ
オンドーピング又はイオンインプランテーションにより
不純物を半導体薄膜２に打ち込みソース／ドレイン領域
を形成する。イオン打ち込みに代え、プラズマＣＶＤを
用いたドープト非晶質シリコン等を用い不純物拡散を行
なっても良い。この後常圧ＣＶＤ法等により第１層間絶
縁膜４を形成する。さらにコンタクトホールを開口した
後、ＭｏＳｉ，ＷＳｉ，Ａｌ，Ｔａ，Ｍｏ／Ｔａ，Ｍ
ｏ，Ｗ，Ｔｉ，Ｃｒ等の金属膜を形成し、所定の形状に
パタニングして配線電極６に加工する。次いで、常圧Ｃ
ＶＤ法等により第２層間絶縁膜５を形成する。この上に
カラーフィルタ８，９，１０を形成する。同時に、周辺
領域１５にも遮光マスク８ａを形成する。この方法は第
１実施例と同様である。さらに、カラーフィルタや遮光
マスクを被覆する様に平坦化膜１１を成膜する。この上
に画素電極１をパタニング形成すれば良い。
【００１８】図６は、本発明にかかるカラー表示装置の
第６実施例を示す模式的な部分断面図である。基本的に
は図３に示した第３実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
第３実施例と同様に、周辺領域１５に形成された遮光マ
スクは赤、緑及び青に各々着色した三層構造となってい
る。この遮光マスクは駆動基板０と対向基板１２の間に
介在し、両基板の間隙寸法を制御している。これによ
り、間隙制御の為のスペーサを別途設ける必要がなくな
る。
第６実施例を示す模式的な部分断面図である。基本的に
は図３に示した第３実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
第３実施例と同様に、周辺領域１５に形成された遮光マ
スクは赤、緑及び青に各々着色した三層構造となってい
る。この遮光マスクは駆動基板０と対向基板１２の間に
介在し、両基板の間隙寸法を制御している。これによ
り、間隙制御の為のスペーサを別途設ける必要がなくな
る。
【００１９】図７は、本発明にかかるカラー表示装置の
第７実施例を示す模式的な部分断面図である。基本的に
は図３に示した第３実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点は、表示領域１６において遮光機能を有する金
属膜７に代え、三層の着色膜でＴＦＴを被覆する遮光膜
を構成している事である。この関係で、画素電極１は直
接ＴＦＴのドレイン領域に電気接続している。例えば、
青色カラーフィルタ８の上に緑色層９ｂと赤色層１０ｂ
が重ねてパタニング形成されており、直下のＴＦＴを遮
光している。同様に、緑色カラーフィルタ９の下には青
色層８ｂがパタニングされ、同じく緑色カラーフィルタ
９の上には赤色層１０ｂがパタニングされている。これ
らにより、その直下に位置するＴＦＴの遮光膜が形成で
きる。
第７実施例を示す模式的な部分断面図である。基本的に
は図３に示した第３実施例と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点は、表示領域１６において遮光機能を有する金
属膜７に代え、三層の着色膜でＴＦＴを被覆する遮光膜
を構成している事である。この関係で、画素電極１は直
接ＴＦＴのドレイン領域に電気接続している。例えば、
青色カラーフィルタ８の上に緑色層９ｂと赤色層１０ｂ
が重ねてパタニング形成されており、直下のＴＦＴを遮
光している。同様に、緑色カラーフィルタ９の下には青
色層８ｂがパタニングされ、同じく緑色カラーフィルタ
９の上には赤色層１０ｂがパタニングされている。これ
らにより、その直下に位置するＴＦＴの遮光膜が形成で
きる。
【００２０】
【発明の効果】以上説明した様に、本発明によれば、カ
ラーフィルタの形成時にその一部又は全部を周辺領域に
残す事により、工程数を増加させる事なく、信頼性の面
でも問題のない遮光マスクが駆動基板の周辺領域に形成
できる。遮光マスクを駆動基板上に形成する事から、対
向基板とのアライメントが不要になり位置合わせ誤差を
吸収するマージンをとる必要がない事から、その分画素
開口率を向上できる。これにより、カラー表示装置の高
開口率化及び高透過率化に大きな効果が得られる。さら
に、周辺領域に残された、カラーフィルタと同層の遮光
マスクをギャップ制御に使用する事によって、スペーサ
が不要になる。
ラーフィルタの形成時にその一部又は全部を周辺領域に
残す事により、工程数を増加させる事なく、信頼性の面
でも問題のない遮光マスクが駆動基板の周辺領域に形成
できる。遮光マスクを駆動基板上に形成する事から、対
向基板とのアライメントが不要になり位置合わせ誤差を
吸収するマージンをとる必要がない事から、その分画素
開口率を向上できる。これにより、カラー表示装置の高
開口率化及び高透過率化に大きな効果が得られる。さら
に、周辺領域に残された、カラーフィルタと同層の遮光
マスクをギャップ制御に使用する事によって、スペーサ
が不要になる。
【図１】本発明にかかるカラー表示装置の第１実施例を
示す断面図である。
示す断面図である。
【図２】同じく第２実施例を示す断面図である。
【図３】同じく第３実施例を示す断面図である。
【図４】同じく第４実施例を示す断面図である。
【図５】同じく第５実施例を示す断面図である。
【図６】同じく第６実施例を示す断面図である。
【図７】同じく第７実施例を示す断面図である。
【図８】従来のカラー表示装置の一例を示す断面図であ
る。
る。
０ 駆動基板 １ 画素電極 ２ 半導体薄膜 ３ ゲート電極 ４ 第１層間絶縁膜 ５ 第２層間絶縁膜 ６ 配線電極 ７ 金属膜 ８ 青色カラーフィルタ ９ 緑色カラーフィルタ １０ 赤色カラーフィルタ １１ 平坦化膜 １２ 対向基板 １３ 対向電極 １４ 液晶 １５ 周辺領域 １６ 表示領域 ８ａ 遮光マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 祐子 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 国井 正文 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 平３−167524（ＪＰ，Ａ) 特開 平４−253028（ＪＰ，Ａ) 特開 平５−181009（ＪＰ，Ａ) 特開 平６−308318（ＪＰ，Ａ) 特開 平６−118225（ＪＰ，Ａ) 特開 平５−196946（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1335 505
Claims (6)
- 【請求項１】 画素電極及びこれを駆動するスイッチン
グ素子を備えた画素がマトリクス状に配列した表示領域
と、これを囲むとともに該スイッチング素子を駆動する
周辺回路を含む周辺領域とが形成された駆動基板と、対
向電極を有し該駆動基板に所定の間隙を介して接合した
対向基板と、該間隙に保持された電気光学物質とを有す
るカラー表示装置であって、 前記駆動基板は該表示領域及び周辺領域に渡って形成さ
れた着色膜を有し、 該表示領域に配置した着色膜は画素単位で選択的に赤、
緑及び青に着色されたカラーフィルタを構成し、 該周辺領域に配置した着色膜は入射光の少なくとも一部
を吸収して該周辺回路に対する遮光マスクを構成する事
を特徴とするカラー表示装置。 - 【請求項２】 前記遮光マスクは、青に着色した単層構
造の着色膜である事を特徴とする請求項１記載のカラー
表示装置。 - 【請求項３】 前記遮光マスクは、赤と緑、緑と青又は
青と赤に着色した二層構造の着色膜である事を特徴とす
る請求項１記載のカラー表示装置。 - 【請求項４】 前記遮光マスクは、赤、緑及び青に各々
着色した三層構造の着色膜である事を特徴とする請求項
１記載のカラー表示装置。 - 【請求項５】 前記遮光マスクを構成する着色膜は該周
辺領域において該駆動基板と該対向基板の間に介在し両
基板の間隙寸法を制御する事を特徴とする請求項１記載
のカラー表示装置。 - 【請求項６】 前記電気光学物質は液晶である事を特徴
とする請求項１記載のカラー表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31414694A JP3277732B2 (ja) | 1994-11-24 | 1994-11-24 | カラー表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31414694A JP3277732B2 (ja) | 1994-11-24 | 1994-11-24 | カラー表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08146402A JPH08146402A (ja) | 1996-06-07 |
| JP3277732B2 true JP3277732B2 (ja) | 2002-04-22 |
Family
ID=18049788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31414694A Expired - Lifetime JP3277732B2 (ja) | 1994-11-24 | 1994-11-24 | カラー表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277732B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529555B1 (ko) * | 1997-10-28 | 2006-03-03 | 삼성전자주식회사 | 액정표시장치및그제조방법 |
| JP4234820B2 (ja) * | 1998-09-24 | 2009-03-04 | 三菱電機株式会社 | 液晶表示装置およびその製造方法 |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| JP2001175198A (ja) | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TW494447B (en) | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US7579203B2 (en) | 2000-04-25 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6562671B2 (en) | 2000-09-22 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| KR100675933B1 (ko) * | 2000-12-30 | 2007-02-01 | 비오이 하이디스 테크놀로지 주식회사 | 편광판기판을 이용한 박막 트랜지스터 액정 표시 장치 및그 제조방법 |
| TWI248531B (en) * | 2001-03-30 | 2006-02-01 | Au Optronics Corp | Flat panel display and method for forming the same |
| JP2002303976A (ja) * | 2001-04-04 | 2002-10-18 | Jsr Corp | 感放射線性組成物、スペーサーおよびカラー液晶表示装置 |
| JP2002365795A (ja) * | 2001-06-06 | 2002-12-18 | Jsr Corp | カラー液晶表示装置用感放射線性組成物 |
| JP2010231233A (ja) * | 2001-09-28 | 2010-10-14 | Sharp Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| JP2007193373A (ja) * | 2001-09-28 | 2007-08-02 | Sharp Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| JP2003202589A (ja) * | 2001-12-28 | 2003-07-18 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| KR100905409B1 (ko) | 2002-12-26 | 2009-07-02 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP4278499B2 (ja) * | 2003-12-01 | 2009-06-17 | 三菱電機株式会社 | 表示装置 |
| KR100614332B1 (ko) * | 2004-03-30 | 2006-08-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101490480B1 (ko) | 2008-07-07 | 2015-02-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101888033B1 (ko) * | 2011-08-04 | 2018-09-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| CN107731789A (zh) * | 2017-10-13 | 2018-02-23 | 青岛海信电器股份有限公司 | 基于coa面板的tft及coa面板 |
| CN113138487B (zh) * | 2021-04-13 | 2022-08-05 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN114428427B (zh) * | 2022-01-27 | 2023-10-03 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
-
1994
- 1994-11-24 JP JP31414694A patent/JP3277732B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08146402A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277732B2 (ja) | カラー表示装置 | |
| JP3240858B2 (ja) | カラー表示装置 | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| US6031512A (en) | Color filter structure for color display device | |
| JP3788649B2 (ja) | 液晶表示装置 | |
| JP3995159B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP5466665B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP3878172B2 (ja) | 液晶表示装置とその製造方法及び液晶表示装置用アレイ基板の製造方法 | |
| JP4363723B2 (ja) | 液晶表示装置 | |
| US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| US7995162B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH1124108A (ja) | 薄膜トランジスタ型液晶表示素子とその製造方法 | |
| JP2001013518A (ja) | 液晶表示装置およびその製造方法 | |
| JP3796072B2 (ja) | 透過型液晶表示装置 | |
| JPH08179376A (ja) | カラー表示装置 | |
| US7659947B2 (en) | Liquid crystal display device having gate wiring on interlayer insulting film which is over transistor, and light shielding layer(s) | |
| JPH0926601A (ja) | 液晶表示装置およびその製造方法 | |
| JP2002108244A (ja) | 電気光学装置の製造方法 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JPH08334787A (ja) | 表示装置 | |
| US7167218B1 (en) | Liquid crystal display and method of manufacture | |
| JP4031105B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| KR100924750B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4467682B2 (ja) | 液晶表示装置 | |
| JPH05100249A (ja) | アクテイブマトリクスパネルおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |