JP2002108244A - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法Info
- Publication number
- JP2002108244A JP2002108244A JP2000294325A JP2000294325A JP2002108244A JP 2002108244 A JP2002108244 A JP 2002108244A JP 2000294325 A JP2000294325 A JP 2000294325A JP 2000294325 A JP2000294325 A JP 2000294325A JP 2002108244 A JP2002108244 A JP 2002108244A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- data line
- forming
- film
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
気光学装置を効率良く製造する。 【解決手段】 電気光学装置は、TFTアレイ基板(1
0)上に、画素電極(9a)と、これに接続されたTF
T(30)と、これに接続されたデータ線(6a)と、
データ線に対して層間絶縁膜(42)を介して積層形成
されており平面的に見てデータ線と交差する方向に伸び
る本線部分を含む容量線(300)とを備える。製造方
法は、画像表示領域で複数の導電膜のうち任意のニ膜間
を夫々接続する複数のコンタクトホールを各層間絶縁膜
に開孔するのと夫々同時に周辺領域で周辺回路又は周辺
配線及び遮光膜配線間を接続する一連のコンタクトホー
ルの少なくとも一部分を、各層間絶縁膜に開孔する。
Description
光学装置を製造する方法の技術分野に属する。
基板上に、複数の画素電極、各画素電極をスイッチング
制御するための薄膜トランジスタ(以下適宜、TFT
(Thin Film Transistor)と称す)、各薄膜トランジス
タに接続されたデータ線及び走査線、画素電極に接続さ
れた蓄積容量等を構成する各種導電膜や、TFTを遮光
する遮光膜或いは各画素の非開口領域を規定する遮光膜
などの多数の膜を、絶縁膜を介して積層形成する。そし
て、相異なる導電膜から構成された配線や回路素子間の
接続は、各絶縁膜にコンタクトホールを開孔して行うの
が一般的である。
画像表示が行われる画像表示領域の周辺に位置する周辺
領域に、データ線、走査線、遮光膜からなる配線、蓄積
容量の容量線などの各種配線と接続されたデータ線駆動
回路、走査線駆動回路等の周辺回路を作り込み、周辺回
路内蔵型の電気光学装置を製造する技術も一般的であ
る。
形成される配線や回路素子が製造中に発生する静電気に
より破壊されないように、短絡配線により配線間や回路
素子間を短絡しておく技術も一般的である。但し、係る
短絡配線がそのまま装置完成後まで残ったのでは当該装
置は機能しないため、このような配線や回路素子の形成
と同時に或いは層前後して形成した短絡配線は、その後
における製造工程のいずれかの段階でカットしなければ
ならない。そして、このカットは、一般には、短絡配線
のカットすべき部分に達するコンタクトホールを開孔し
て、当該コンタクトホール内に露出した短絡線部分をエ
ッチングにより除去することにより行なわれる。
らしめる高機能の電気光学装置を製造するために、基板
上にはより多数の且つ複雑なパターンを有する導電層を
積層形成するようになってきている。
た電気光学装置の製造方法によれば、基板上における積
層構造が複雑化してくると、画像表示領域や周辺領域
で、各絶縁膜に開孔すべきコンタクトホールの数が増加
し更に各コンタクトホールの深度制御や開孔個所の確保
等が困難となり、製造工程が複雑高度化して、コスト上
昇や歩留まり或いは装置信頼性の低下を招くという実用
上大きな問題点が生じる。
のであり、比較的複雑な積層構造を持つ電気光学装置を
効率良く製造可能な電気光学装置の製造方法を提供する
ことを課題とする。
上記課題を解決するために、基板上の画像表示領域に、
複数の画素電極と、該画素電極に接続された薄膜トラン
ジスタと、該薄膜トランジスタに接続された走査線及び
データ線と、前記薄膜トランジスタのソース領域あるい
はドレイン領域と前記データ線を中継接続するデータ線
中継層と、前記画素電極に接続された蓄積容量と、前記
薄膜トランジスタの少なくともチャネル領域を下方から
覆う所定パターンを有する下方遮光膜を含む遮光膜配線
とを備えており、前記基板上の前記画像表示領域の周辺
に位置する周辺領域に、前記遮光膜配線、前記走査線、
前記蓄積容量を形成する容量線及び前記データ線に接続
された周辺回路又は周辺配線を備えた電気光学装置を製
造する電気光学装置の製造方法であって、前記基板上に
前記遮光膜配線を形成する遮光膜配線形成工程と、前記
遮光膜配線上に下地絶縁膜を介して前記薄膜トランジス
タの半導体層を形成する半導体層形成工程と、前記半導
体層上に前記走査線、前記容量線及び前記データ線を夫
々構成する複数の導電膜を各層間絶線膜を介して積層形
成する積層形成工程と、前記周辺領域で、前記遮光膜配
線、前記半導体層、前記走査線、前記容量線及び前記デ
ータ線から構成される前記周辺回路又は周辺配線間を接
続するための複数のコンタクトホールを開孔するコンタ
クトホール開孔工程とを含み、前記コンタクトホール開
孔工程は、少なくとも一つのコンタクトホールを複数回
のコンタクトホール開孔工程で形成し、前記複数回のコ
ンタクトホール開孔工程の少なくとも一回は前記画像表
示領域の前記遮光膜配線、前記半導体層、前記走査線、
前記データ線中継層、前記容量線及び前記データ線の導
電膜のうち任意の二膜間を各々接続するコンタクトホー
ル開孔工程と同時に行われる。
線形成工程により、基板上に遮光膜配線を形成し、半導
体層形成工程により、遮光膜配線上に下地絶縁膜を介し
て薄膜トランジスタの半導体層を形成する。次に、積層
形成工程により、半導体層上に走査線、容量線及びデー
タ線を夫々構成する複数の導電膜を各層間絶線膜を介し
て積層形成する。ここで、コンタクトホール開孔工程で
は、周辺領域で、遮光膜配線、半導体層、走査線、容量
線及びデータ線から構成される周辺回路又は周辺配線間
を接続するための複数のコンタクトホールを開孔する。
そして、コンタクトホール開孔工程は、少なくとも一つ
のコンタクトホールを複数回のコンタクトホール開孔工
程で形成する。この際特に、複数回のコンタクトホール
開孔工程の少なくとも一回は、画像表示領域の遮光膜配
線、半導体層、走査線、容量線及びデータ線の導電膜の
うち任意の二膜間を各々接続するコンタクトホール開孔
工程と同時に行われるので、画像表示領域と周辺領域と
で、配線や素子間を接続するためのコンタクトホールを
少なくとも部分的に同時開孔できる。このため、両領域
で別々にコンタクトホールを開孔するのと比較して製造
工程の簡略化を図れる。しかも、画像表示領域における
配線や回路素子と、周辺領域における周辺配線や周辺回
路とを、同一基板上で同一導電膜を用いて少なくとも部
分的に同時形成することも可能となるので製造工程及び
積層構造を簡略化する上で大変有利である。
周辺領域のコンタクトホール開孔工程における前記遮光
膜配線と前記データ線の配線間を接続するコンタクトホ
ール開孔工程は、前記画像表示領域での前記半導体層と
前記データ線間のコンタクトホール開孔工程と同時に行
なわれる開孔工程を含む。
線とデータ線間を接続するコンタクトホールと、画像表
示領域で、半導体層とデータ線間を接続するコンタクト
ホールとを同時に開孔でき、製造工程の簡略化を図れ
る。
記周辺領域の複数回によるコンタクトホール開孔工程で
は、最終回のコンタクトホール開孔径を他のコンタクト
ホール開孔径より小さくする。
ール開孔径を小さくするので、複数回によるコンタクト
ホール開孔工程により最終的に安定した穴形状を持つコ
ンタクトホールが得られる。よって当該コンタクトホー
ル付近における層間絶縁膜や下地絶縁膜に作用するスト
レスを低減できる。このため、当該コンタクトホール付
近における層間絶縁膜や下地絶縁膜にクラックが発生す
る事態を阻止できる。
記周辺領域の複数回によるコンタクトホール開孔工程
は、最後のコンタクトホール開孔形状を円あるいは楕円
に形成する。
ホールのうち最終回に開孔するコンタクトホール開孔形
状が、円或いは楕円であるため、当該コンタクトホール
付近における層間絶縁膜や下地絶縁膜に作用するストレ
スが当該コンタクトホールの周囲に分散される。このた
め、当該コンタクトホール付近における層間絶縁膜や下
地絶縁膜にクラックが発生する事態を阻止できる。
記周辺領域のコンタクトホール開孔工程における前記半
導体層と前記データ線の配線間を接続するコンタクトホ
ール開孔工程は、前記画像表示領域での前記前記データ
線中継層と前記データ線間コンタクトホール開孔工程と
同時に行なわれる開孔工程を含む。
とデータ線間を接続するコンタクトホールと、画像表示
領域で、データ線中継層とデータ線間を接続するコンタ
クトホールとを同時に開孔でき、製造工程の簡略化を図
れる。
記周辺領域の複数回によるコンタクトホール開孔工程
は、平面的に見て一つのコンタクトホール開孔が他のコ
ンタクトホール開孔の内側に形成する開孔工程を含む。
コンタクトホール開孔が他のコンタクトホール開孔の内
側に形成されるので、複数回によるコンタクトホール開
孔工程により最終的に安定した穴形状を持つコンタクト
ホールが得られる。よって当該コンタクトホール付近に
おける層間絶縁膜や下地絶縁膜に作用するストレスを低
減できる。このため、当該コンタクトホール付近におけ
る層間絶縁膜や下地絶縁膜にクラックが発生する事態を
阻止できる。
記周辺領域のコンタクトホール開孔工程は、ドライエッ
チングとウエットエッチングを用いてコンタクトホール
の開口部分にテーパを形成する。
ッチングと指向性がないウエットエッチングとを用いる
ことで、コンタクトホールの開口部分にテーパが形成さ
れるので、当該一のコンタクトホール内に積層される導
電膜の付き回りを向上できると共に、当該コンタクトホ
ール付近における層間絶縁膜や下地絶縁膜に作用するス
トレスを低減できる。このため信頼性の高いコンタクト
ホールを構築できる。
るために、基板上の画像表示領域に、複数の画素電極
と、該画素電極に画素電極中継層を介して接続された薄
膜トランジスタと、該薄膜トランジスタに接続された走
査線及びデータ線と、前記薄膜トランジスタのソース領
域あるいはドレイン領域と前記データ線を中継接続する
データ線中継層と、前記画素電極に接続された蓄積容量
とを備えており、前記基板上の前記画像表示領域の周辺
に位置する周辺領域に、前記走査線、前記蓄積容量を形
成する容量線及び前記データ線に接続された周辺回路又
は周辺配線を備えた電気光学装置を製造する電気光学装
置の製造方法であって、前記基板上に前記薄膜トランジ
スタの半導体層を形成する半導体層形成工程と、前記半
導体層上に前記走査線、前記容量線及び前記データ線を
夫々構成する複数の導電膜を各層間絶線膜を介して積層
形成する積層形成工程と、該積層形成工程中に、前記走
査線と同層の膜からなる静電破壊防止用の短絡配線を前
記周辺領域に形成する短絡配線形成工程と、前記短絡配
線形成工程後に複数のコンタクトホール開孔工程を用い
て前記短絡配線をカットするためのカット用コンタクト
ホール開孔工程とを含み、前記複数のコンタクトホール
開孔工程は、少なくとも一つのコンタクトホールを複数
回のコンタクトホール開孔工程で形成し、前記複数回の
コンタクトホール開孔工程の少なくとも一回は前記画像
表示領域の複数の導電膜のうち任意の二膜間を各々接続
するコンタクトホール開孔工程と同時に行われる。
形成工程により、基板上に薄膜トランジスタの半導体層
を形成する。次に、積層形成工程により、半導体層上に
走査線、容量線及びデータ線を夫々構成する複数の導電
膜を各層間絶線膜を介して積層形成する。この積層形成
工程中に、短絡配線形成工程により、走査線と同層の膜
からなる静電破壊防止用の短絡配線を周辺領域に形成す
る。その後、カット用コンタクトホール開孔工程によ
り、複数のコンタクトホール開孔工程を用いて短絡配線
をカットする。そして、複数のコンタクトホール開孔工
程は、少なくとも一つのコンタクトホールを複数回のコ
ンタクトホール開孔工程で形成する。この際特に、複数
回のコンタクトホール開孔工程の少なくとも一回は、画
像表示領域の複数の導電膜のうち任意の二膜間を各々接
続するコンタクトホール開孔工程と同時に行われるの
で、周辺領域におけるカット用コンタクトホールと画像
表示領域における配線や素子間を接続するためのコンタ
クトホールとを、少なくとも部分的に同時開孔できる。
このため、両領域で別々にこれらのコンタクトホールを
開孔するのと比較して製造工程の簡略化を図れる。しか
も、画像表示領域における配線や回路素子と、周辺領域
における周辺配線や周辺回路とを、同一基板上で同一導
電膜を用いて少なくとも部分的に同時形成することも可
能となるので製造工程及び積層構造を簡略化する上で大
変有利である。
データ線のパターニング形成時に前記カットが行われる
カット用コンタクトホールの開孔工程は、前記画像表示
領域での前記データ線中継層と前記データ線間の層間絶
縁膜にコンタクトホールを開孔する工程と同時に行なわ
れる工程を含む。
ト用コンタクトホールを、画像表示領域における容量線
上の層間絶縁膜にコンタクトホールを開孔するのと同時
に開孔できるので、製造工程の簡略化を図れる。
記カット用コンタクトホール開孔工程後は、前記カット
用コンタクトホールに露出した前記短絡配線のカット
を、前記データ線のパターニング形成時の前記データ線
のエッチングに連続して行う。特に、周辺領域で、コン
タクトホールの開孔完了後にデータ線をエッチングで形
成した後に、短絡配線部分をカットするまでを、レジス
トを除去することなく連続したエッチング(例えば、ポ
リシリコン用のエッチング)で行うこと、製造工程の簡
略化を図れる。
記周辺領域での電極を露出させるパッドオープン工程時
に前記カットが行われるカット用コンタクトホールの開
孔工程は、前記画像表示領域での前記データ線と前記デ
ータ線中継層間のコンタクトホール開孔工程及び前記画
素電極と前記画素電極中継層間のコンタクトホール開孔
工程と同時に行なわれる開孔工程を含む。
パッドのパターン形成工程に短絡配線のカットが行われ
るカット用コンタクトホールは、画像表示領域において
データ線とデータ線中継層間のコンタクトホールや画素
電極と画素電極中継層間のコンタクトホールと同時に開
孔できるので、製造工程の簡略化を図れる。
記カット用コンタクトホール開孔工程後は、前記カット
用コンタクトホールに露出した前記短絡配線のカット
を、前記周辺領域での電極を露出させるパッドオープン
工程のエッチングに前後して行う。
をエッチング形成するのと相前後して、コンタクトホー
ル内に露出した短絡配線部分をカットできるので、製造
工程の簡略化を図れる。
るために、基板上の画像表示領域に、複数の画素電極
と、該画素電極に接続された薄膜トランジスタと、該薄
膜トランジスタに接続された走査線及びデータ線と、前
記画素電極に接続された蓄積容量と備えた電気光学装置
を製造する電気光学装置の製造方法であって、前記基板
上に前記薄膜トランジスタの半導体層を形成する半導体
層形成工程と、前記半導体層上に前記走査線、前記半導
体層と前記データ線とを中継接続するデータ線中継層、
前記蓄積容量及び前記データ線を夫々構成する複数の導
電膜をこの順に各層間絶線膜を介して積層形成する積層
形成工程とを備えており、該積層形成工程は、前記半導
体層上の第1層間絶縁膜に前記半導体層に達するコンタ
クトホールを開孔し、前記コンタクトホールを覆うよう
に前記データ線中継層を形成する工程と、前記データ線
中継層上の第2層間絶縁膜に前記データ線中継層に達す
るコンタクトホールを開孔し、前記コンタクトホールを
覆うように前記データ線を形成する工程とを含み、前記
半導体層と前記データ線を前記データ線中継層を介して
電気的に接続する。
形成工程により、基板上に薄膜トランジスタの半導体層
を形成する。次に、積層形成工程により、半導体層上に
走査線、データ線中継層、蓄積容量及びデータ線を夫々
構成する複数の導電膜を、この順に各層間絶線膜を介し
て積層形成する。ここで特に、積層形成工程では、第1
層間絶縁膜に半導体層に達するコンタクトホールを開孔
し、その上にデータ線中継層を形成した後に、第2層間
絶縁膜にデータ線中継層に達するコンタクトホールを開
孔し、更にその上にデータ線を形成するので、画像表示
領域内で、データ線中継層を介して半導体層とデータ線
とを電気的に接続できる。このため、データ線及び半導
体層の間の層間距離が長くても、両者間を一つのコンタ
クトホールで接続する技術的困難性を避けつつ、比較的
小径且つ深度の浅い二つのコンタクトホールにより両者
間を高信頼性で比較的容易に接続できる。
コンタクトホール開孔工程では、平面的に見て同一位置
に、前記データ線中継層から前記半導体層に達するコン
タクトホール部分と前記データ線から前記データ線中継
層に達するコンタクトホール部分とを開孔する。
高信頼性で中継接続された構造を比較的容易に得られ
る。
記積層形成工程では、前記データ線中継層を光吸収層か
ら形成すると共に前記データ線を金属膜から形成し、前
記データ線中継層から前記半導体層に達するコンタクト
ホール部分が、前記データ線から前記データ線中継層に
達するコンタクトホール部分より穴径が小さくなるよう
に前記一連のコンタクトホールを開孔する。
該電気光学装置をライトバルブとして複数組み合わせた
複板式のプロジェクタにおける他の電気光学装置から合
成光学系を突き抜けてくる光などの戻り光が、データ線
から半導体層に達するコンタクトホールの付近で、金属
膜からなるデータ線で反射されて内面反射光となる事態
を(データ線に到達する前にこれを吸収除去する)光吸
収層により効果的に防止できる。この結果、係る内面反
射光が半導体層に到達して、薄膜トランジスタで光リー
ク電流が生じ、そのトランジスタ特性が変化する事態を
効果的に防止できるので、より高品位の画像表示が可能
な電気光学装置を製造できる。
に説明する実施の形態から明らかにされる。
基づいて説明する。以下の実施形態は、本発明の電気光
学装置の製造方法を液晶装置の製造方法に適用したもの
である。
方法の実施形態により製造される電気光学装置の基本的
な構成について、図1から図3を参照して説明する。図
1は、電気光学装置の画像表示領域を構成するマトリク
ス状に形成された複数の画素における各種素子、配線等
の等価回路である。図2は、データ線、走査線、画素電
極等が形成されたTFTアレイ基板の相隣接する複数の
画素群の平面図である。図3は、図2のA−A’断面図
である。尚、図3においては、各層や各部材を図面上で
認識可能な程度の大きさとするため、各層や各部材毎に
縮尺を異ならしめてある。
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、対向基板(後述す
る)に形成された対向電極(後述する)との間で一定期
間保持される。液晶は、印加される電圧レベルにより分
子集合の配向や秩序が変化することにより、光を変調
し、階調表示を可能にする。ノーマリーホワイトモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が減少し、ノーマリーブラックモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が増加され、全体として電気光学装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極9aと対向電極との間に形成される液
晶容量と並列に蓄積容量70を付加する。
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
斜線領域で示したチャネル領域1a’に対向するように
走査線3aが配置されており、走査線3aはゲート電極
として機能する(特に、本実施形態では、走査線3a
は、当該ゲート電極となる部分において幅広に形成され
ている)。このように、走査線3aとデータ線6aとの
交差する個所には夫々、チャネル領域1a’に走査線3
aがゲート電極として対向配置された画素スイッチング
用のTFT30が設けられている。
は特に、内蔵遮光膜の一例としての容量線300は、導
電性のポリシリコン膜等からなる第1膜72と高融点金
属を含む金属シリサイド膜等からなる第2膜73とが積
層された多層構造を持つ。このうち第2膜73は、容量
線300或いは蓄積容量70の固定電位側容量電極とし
ての機能の他、TFT30の上側において入射光からT
FT30を遮光する遮光層としての機能を持つ。また第
1膜72は、容量線300或いは蓄積容量70の固定電
位側容量電極としての機能の他、遮光層としての第2膜
73とTFT30との間に配置された光吸収層としての
機能を持つ。他方、容量線300に対して、誘電体膜7
5を介して対向配置される画素電極中継層71aは、蓄
積容量70の画素電位側容量電極としての機能の他、遮
光層としての第2膜73とTFT30との間に配置され
る光吸収層としての機能を持ち、更に、画素電極9aと
TFT30の高濃度ドレイン領域1eとを中継接続する
機能を持つ。
30の高濃度ドレイン領域1e(及び画素電極9a)に
接続された画素電位側容量電極としての画素電極中継層
71aと、固定電位側容量電極としての容量線300の
一部とが、誘電体膜75を介して対向配置されることに
より形成されている。
に沿ってストライプ状に伸びる本線部分を含み、この本
線部分からTFT30に重なる個所が図2中上下に突出
している。そして、図2中縦方向に夫々伸びるデータ線
6aと図2中横方向に夫々伸びる容量線300とが交差
する領域に、TFTアレイ基板10上におけるTFT3
0が配置されている。そして、このように相交差するデ
ータ線6aと容量線300とにより、平面的に見て格子
状の遮光層が構成されており、各画素の開口領域を規定
している。
FT30の下側には、下側遮光膜11aが格子状に設け
られている。
3及び下側遮光膜11aは夫々、例えば、Ti(チタ
ン)、Cr(クロム)、W(タングステン)、Ta(タ
ンタル)、Mo(モリブデン)、Pb(鉛)等の高融点
金属のうちの少なくとも一つを含む、金属単体、合金、
金属シリサイド、ポリシリサイド、これらを積層したも
の等からなる。また、このような第2膜73を含んでな
る内蔵遮光膜の一例たる容量線300は、多層構造を有
し、その第1膜72が導電性のポリシリコン膜であるた
め、係る第2膜73については、導電性材料から形成す
る必要はないが、第1膜72だけでなく第2膜73をも
導電膜から形成すれば、容量線300をより低抵抗化で
きる。
電極中継層71aと容量線300との間に配置される誘
電体膜75は、例えば膜厚5〜200nm程度の比較的
薄いHTO膜、LTO膜等の酸化シリコン膜、窒化酸化
膜、あるいは窒化シリコン膜等から構成される。蓄積容
量70を増大させる観点からは、膜の信頼性が十分に得
られる限りにおいて、誘電体膜75は薄い程良い。
300の一部を構成する第1膜72は、例えば膜厚15
0nm程度のポリシリコン膜からなる。また、遮光層と
して機能するのみならず容量線300の他の一部を構成
する第2膜73は、例えば膜厚150nm程度のタング
ステンシリサイド膜からなる。このように誘電体膜75
に接する側に配置される第1膜72をポリシリコン膜か
ら構成し、誘電体膜75に接する画素電極中継層71a
をポリシリコン膜から構成することにより、誘電体膜7
5の劣化を阻止できる。例えば、仮に金属シリサイド膜
を誘電体膜75に接触させる構成を採ると、誘電体膜7
5に重金属等の金属が入り込んで、誘電体膜75の性能
を劣化させてしまう。更に、このような容量線300を
誘電体膜75上に形成する際に、誘電体膜75の形成後
にフォトレジスト工程を入れることなく、連続で容量線
300を形成すれば、誘電体膜75の品質を高められる
ので、当該誘電体膜75を薄く成膜することが可能とな
り、最終的に蓄積容量70を増大できる。
は、コンタクトホール81を介して中継接続用のデータ
線中継層71bに接続されており、更にデータ線中継層
71bは、コンタクトホール82を介して、例えばポリ
シリコン膜からなる半導体層1aのうち高濃度ソース領
域1dに電気的に接続されている。
82は、同一平面位置に開孔されているが、これらは若
干ずれて開孔されていてもよい。尚、データ線中継層7
1bは、前述した諸機能を持つ画素電極中継層71aと
同一膜から同時形成される。
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。係る定電位
源としては、TFT30を駆動するための走査信号を走
査線3aに供給するための走査線駆動回路(後述する)
や画像信号をデータ線6aに供給するサンプリング回路
を制御するデータ線駆動回路(後述する)に供給される
正電源や負電源の定電位源でもよいし、対向基板20の
対向電極21に供給される定電位でも構わない。更に、
下側遮光膜11aについても、その電位変動がTFT3
0に対して悪影響を及ぼすことを避けるために、容量線
300と同様に、画像表示領域からその周囲に延設して
定電位源に接続するとよい。
中継することにより、コンタクトホール83及び85を
介して半導体層1aのうち高濃度ドレイン領域1eに電
気的に接続されている。このように画素電極中継層71
a及びデータ線中継層71bを中継層として利用すれ
ば、層間距離が例えば2000nm程度に長くても、両
者間を一つのコンタクトホールで接続する技術的困難性
を回避しつつ比較的小径の二つ以上の直列なコンタクト
ホールで両者間を良好に接続でき、画素開口率を高める
こと可能となり、コンタクトホール開孔時におけるエッ
チングの突き抜け防止にも役立つ。
透明なTFTアレイ基板10と、これに対向配置される
透明な対向基板20とを備えている。TFTアレイ基板
10は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
格子状の溝10cvが掘られている(図2中右下がりの
斜線領域で示されている)。走査線3a、データ線6
a、TFT30等の配線や素子等は、この溝10cv内
に埋め込まれている。これにより、配線、素子等が存在
する領域と存在しない領域との間における段差が緩和さ
れており、最終的には段差に起因した液晶の配向不良等
の画像不良を低減できる。
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは例えば、ITO(In
dium Tin Oxide)膜などの透明導電性膜からなる。また
配向膜16は例えば、ポリイミド膜などの有機膜からな
る。
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性膜からなる。また配向膜22は、ポリイミド
膜などの有機膜からなる。
状の遮光膜を設けるようにしてもよい。このような構成
を採ることで、前述の如く遮光層を構成する容量線30
0及びデータ線6aと共に当該対向基板20上の遮光膜
により、対向基板20側からの入射光がチャネル領域1
a’や低濃度ソース領域1b及び低濃度ドレイン領域1
cに侵入するのを、より確実に阻止できる。更に、この
ような対向基板20上の遮光膜は、少なくとも入射光が
照射される面を高反射な膜で形成することにより、電気
光学装置の温度上昇を防ぐ働きをする。尚、このように
対向基板20上の遮光膜は好ましくは、平面的に見て容
量線300とデータ線6aとからなる遮光層の内側に位
置するように形成する。これにより、対向基板20上の
遮光膜により、各画素の開口率を低めることなく、この
ような遮光及び温度上昇防止の効果が得られる。
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aからの電界が印加されていない状態で配向膜1
6及び22により所定の配向状態をとる。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、TFTアレイ基板10及
び対向基板20をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用T
FT30の特性の変化を防止する機能を有する。
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁膜2、半導体層1aの低濃度ソース領域
1b及び低濃度ドレイン領域1c、半導体層1aの高濃
度ソース領域1d並びに高濃度ドレイン領域1eを備え
ている。
へ通じるコンタクトホール82及び高濃度ドレイン領域
1eへ通じるコンタクトホール83が各々開孔された第
1層間絶縁膜41が形成されている。
71a及びデータ線中継層71b並びに容量線300が
形成されており、これらの上には、データ線中継層71
b及び画素電極中継層71aへ夫々通じるコンタクトホ
ール81及びコンタクトホール85が各々開孔された第
2層間絶縁膜42が形成されている。
に対しては、1000℃の焼成を行うことにより、半導
体層1aや走査線3aを構成するポリシリコン膜に注入
したイオンの活性化を図ってもよい。他方、第2層間絶
縁膜42に対しては、このような焼成を行わないことに
より、容量線300の界面付近に生じるストレスの緩和
を図るようにしてもよい。
形成されており、これらの上には、画素電極中継層71
aへ通じるコンタクトホール85が形成された第3層間
絶縁膜43が形成されている。画素電極9aは、このよ
うに構成された第3層間絶縁膜43の上面に設けられて
いる。
ば、対向基板20側からTFT30のチャネル領域1
a’及びその付近に入射光が入射しようとすると、デー
タ線6a及び内蔵遮光膜の一例たる容量線300(特
に、その第2膜73)で遮光を行う。他方、TFTアレ
イ基板10側から、TFT30のチャネル領域1a’及
びその付近に戻り光が入射しようとすると、下側遮光膜
11aで遮光を行う(特に、複板式のカラー表示用のプ
ロジェクタ等で複数の電気光学装置をプリズム等を介し
て組み合わせて一つの光学系を構成する場合には、他の
電気光学装置からプリズム等を突き抜けて来る投射光部
分からなる戻り光は強力であるので、有効である。)。
そして、高反射率のAl膜からなるデータ線6aや、反
射率の比較的高い高融点金属膜からなる第2膜73の内
面(即ち、TFT30に面する側の表面)に斜めの戻り
光が入射することにより発生する内面反射光、多重反射
光などは、光吸収層としての第1膜72及び画素電極中
継層71aにより吸収除去される。これらの結果、TF
T30の特性が光リークにより変化することは殆ど無く
なり、当該電気光学装置では、非常に高い耐光性が得ら
れる。
の固定電位側電極を含む容量線300を、内蔵遮光膜と
する構成を採用しているが、蓄積容量70の画素電位側
電極を内蔵遮光膜として構成することも可能であり、或
いは画素電極9aとTFT30とを中継接続する画素電
極中継層を内蔵遮光膜として構成することも可能であ
る。いずれの場合にも、高融点金属膜等の導電性の遮光
膜から画素電位側容量電極或いは画素電極中継層を形成
すればよい。または、第1膜72と第2膜73を共にポ
リシリコンから形成し、光吸収層の機能のみを併せ持つ
容量線としても良い。
ように多数の導電層を積層することにより、画素電極9
aの下地面(即ち、第3層間絶縁膜43の表面)におけ
るデータ線6aや走査線3aに沿った領域に段差が生じ
るのを、TFTアレイ基板10に溝10cvを掘ること
で緩和しているが、これに変えて又は加えて、下地絶縁
膜12、第1層間絶縁膜41、第2層間絶縁膜42、第
3層間絶縁膜43に溝を掘って、データ線6a等の配線
やTFT30等を埋め込むことにより平坦化処理を行っ
てもよいし、第3層間絶縁膜43や第2層間絶縁膜42
の上面の段差をCMP(Chemical Mechanical Polishin
g)処理等で研磨することにより、或いは有機SOGを
用いて平らに形成することにより、当該平坦化処理を行
ってもよい。
ッチング用TFT30は、好ましくは図3に示したよう
にLDD構造を持つが、低濃度ソース領域1b及び低濃
度ドレイン領域1cに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のTFTであってもよい。また本実施
形態では、画素スイッチング用TFT30のゲート電極
を高濃度ソース領域1d及び高濃度ドレイン領域1e間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でTF
Tを構成すれば、チャネルとソース及びドレイン領域と
の接合部の光リーク電流を防止でき、オフ時の電流を低
減することができる。
構成された電気光学装置の全体構成を図4及び図5を参
照して説明する。尚、図4は、TFTアレイ基板10を
その上に形成された各構成要素と共に対向基板20の側
から見た平面図であり、図5は、図4のH−H’断面図
である。
には、シール材52がその縁に沿って設けられており、
その内側に並行して、画像表示領域10aの周辺を規定
する額縁としての遮光膜53が設けられている。シール
材52の外側の領域には、データ線6aに画像信号を所
定タイミングで供給することによりデータ線6aを駆動
するデータ線駆動回路101及び外部回路接続端子10
2がTFTアレイ基板10の一辺に沿って設けられてお
り、走査線3aに走査信号を所定タイミングで供給する
ことにより走査線3aを駆動する走査線駆動回路104
が、この一辺に隣接する2辺に沿って設けられている。
走査線3aに供給される走査信号遅延が問題にならない
のならば、走査線駆動回路104は片側だけでも良いこ
とは言うまでもない。また、データ線駆動回路101を
画像表示領域10aの辺に沿って両側に配列してもよ
い。更にTFTアレイ基板10の残る一辺には、画像表
示領域10aの両側に設けられた走査線駆動回路104
間をつなぐための複数の配線105が設けられている。
また、対向基板20のコーナー部の少なくとも1箇所に
おいては、TFTアレイ基板10と対向基板20との間
で電気的に導通をとるための導通材106が設けられて
いる。そして、図5に示すように、図4に示したシール
材52とほぼ同じ輪郭を持つ対向基板20が当該シール
材52によりTFTアレイ基板10に固着されている。
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
光学装置では、データ線駆動回路101及び走査線駆動
回路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TNモード、V
A(Vertically Aligned)モード、PDLC(Polymer D
ispersed Liquid Crystal)モード等の動作モードや、ノ
ーマリーホワイトモード/ノーマリーブラックモードの
別に応じて、偏光フィルム、位相差フィルム、偏光板な
どが所定の方向で配置される。
タに適用されるため、3枚の電気光学装置がRGB用の
ライトバルブとして各々用いられ、各ライトバルブには
各々RGB色分解用のダイクロイックミラーを介して分
解された各色の光が投射光として各々入射されることに
なる。従って、各実施形態では、対向基板20に、カラ
ーフィルタは設けられていない。しかしながら、画素電
極9aに対向する所定領域にRGBのカラーフィルタを
その保護膜と共に、対向基板20上に形成してもよい。
このようにすれば、プロジェクタ以外の直視型や反射型
のカラー電気光学装置について、各実施形態における電
気光学装置を適用できる。また、対向基板20上に1画
素1個対応するようにマイクロレンズを形成してもよ
い。あるいは、TFTアレイ基板10上のRGBに対向
する画素電極9a下にカラーレジスト等でカラーフィル
タ層を形成することも可能である。このようにすれば、
入射光の集光効率を向上することで、明るい電気光学装
置が実現できる。更にまた、対向基板20上に、何層も
の屈折率の相違する干渉層を堆積することで、光の干渉
を利用して、RGB色を作り出すダイクロイックフィル
タを形成してもよい。このダイクロイックフィルタ付き
対向基板によれば、より明るいカラー電気光学装置が実
現できる。
における上述の如き構成を持つ電気光学装置の製造方法
の全体について、図6から図12を参照して説明する。
ここに図6から図9は、本実施形態の製造プロセスの各
工程におけるTFTアレイ基板10側の各層を、図3と
同様に図2のA−A’断面に対応させて示す工程図であ
る。他方、図10から図12は、図2と同様の画素部に
おける各膜やコンタクトホールの平面パターンを、図6
から図9における工程に対応付けて示す工程図である。
即ち、図10から図12では、図6から図9と同様の工
程には、同様の工程番号(工程(1)、工程(2)、
…)が付されている。
基板、ハードガラス、シリコン基板等のTFTアレイ基
板10を用意し、フォトリソグラフィ並びにドライ及び
ウエットエッチングにより、図10の工程(1)に示した
如き平面パターンを有する、例えば深度870nm程度
の溝10CVを掘る。ここで、好ましくはN2(窒素)
等の不活性ガス雰囲気且つ約900〜1300℃の高温
でアニール処理し、後に実施される高温プロセスにおけ
るTFTアレイ基板10に生じる歪みが少なくなるよう
に前処理しておく。
理されたTFTアレイ基板10の全面に、Ti、Cr、
W、Ta、Mo及びPd等の金属や金属シリサイド等の
金属合金膜を、スパッタリングにより、100〜500
nm程度の膜厚、好ましくは約200nmの膜厚の遮光
膜を形成する。そしてフォトリソグラフィ及びエッチン
グにより、図10の工程(2)に示した如き所定パター
ンの下側遮光膜11aを形成する。
1a上に、例えば、常圧又は減圧CVD法等によりTE
OS(テトラ・エチル・オルソ・シリケート)ガス、T
EB(テトラ・エチル・ボートレート)ガス、TMOP
(テトラ・メチル・オキシ・フォスレート)ガス等を用
いて、NSG、PSG、BSG、BPSGなどのシリケ
ートガラス膜、窒化シリコン膜や酸化シリコン膜等から
なる下地絶縁膜12を形成する。この下地絶縁膜12の
膜厚は、例えば約500〜2000nm程度とする。
2上に、約450〜550℃、好ましくは約500℃の
比較的低温環境中で、流量約400〜600cc/mi
nのモノシランガス、ジシランガス等を用いた減圧CV
D(例えば、圧力約20〜40PaのCVD)により、
アモルファスシリコン膜を形成する。その後、窒素雰囲
気中で、約600〜700℃にて約1〜10時間、好ま
しくは、4〜6時間のアニール処理を施することによ
り、ポリシリコン膜1を約50〜200nmの粒径、好
ましくは約100nmの粒径となるまで固相成長させ
る。固相成長させる方法としては、RTA(Rapid Ther
mal Anneal)を使ったアニール処理でも良いし、エキシ
マレーザー等を用いたレーザーアニールでも良い。この
際、画素スイッチング用のTFT30を、nチャネル型
とするかpチャネル型にするかに応じて、V族元素やII
I族元素のドーパントを僅かにイオン注入等によりドー
プしても良い。そして、フォトリソグラフィ及びエッチ
ングにより、図10の工程(4)に示した如き所定パタ
ーンを有する半導体層1aを形成する。
は、TFT30を構成する半導体層1aを約900〜1
300℃の温度、好ましくは約1000℃の温度により
熱酸化して下層ゲート絶縁膜2aを形成し、続けて減圧
CVD法等により、若しくは両者を続けて行うことによ
り、上層ゲート絶縁膜2bを形成する、これにより、多
層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜
からなる(ゲート絶縁膜を含む)絶縁膜2を形成する。
この結果、半導体層1aの厚さは、約30〜150nm
の厚さ、好ましくは約35〜50nmの厚さとなり、絶
縁膜2の厚さは、約20〜150nmの厚さ、好ましく
は約30〜100nmの厚さとなる。
のスレッシュホールド電圧Vthを制御するために、半
導体層1aのうちNチャネル領域或いはPチャネル領域
に、ボロン等のドーパントを予め設定された所定量だけ
イオン注入等によりドープしてもよい。
等によりポリシリコン膜を堆積し、更にリン(P)を熱
拡散し、このポリシリコン膜を導電化する。又は、Pイ
オンをこのポリシリコン膜の成膜と同時に導入したドー
プトシリコン膜を用いてもよい。このポリシリコン膜の
膜厚は、約100〜500nmの厚さ、好ましくは約3
50nm程度である。そして、フォトリソグラフィ及び
エッチングにより、図10の工程(7)に示した如きT
FT30のゲート電極を含む所定パターンの走査線3a
を形成する。
スト600で覆って、周辺領域で後述の如く周辺回路を
構成する、PチャネルTFTの半導体層の所定領域に、
例えばBF2ガスを用いてBイオンを3×1014/cm2
程度のドーズ量にてドープする。これにより周辺領域に
おけるPチャネルTFTのソース及びドレイン領域を形
成する。
FT30の素子形成工程と並行して、Nチャネル型TF
T及びPチャネル型TFTから構成される相補型構造を
持つデータ線駆動回路、走査線駆動回路等の周辺回路を
TFTアレイ基板10上の周辺部に形成する。
LDD構造を持つnチャネル型のTFTとする場合、半
導体層1aに、先ず低濃度ソース領域1b及び低濃度ド
レイン領域1cを形成するために、走査線3a(ゲート
電極)をマスクとして、PなどのV族元素のドーパント
を低濃度で(例えば、Pイオンを1〜3×1013/cm
2のドーズ量にて)ドープする。これにより走査線3a
下の半導体層1aはチャネル領域1a’となる。
チング用TFT30を構成する高濃度ソース領域1d及
び高濃度ドレイン領域1eを形成するために、走査線3
aよりも幅の広い図11の工程(10)に示した平面パ
ターンを有するレジスト層601を走査線3a上に形成
する。その後、PなどのV族元素のドーパントを高濃度
で(例えば、Pイオンを1〜3×1015/cm2のドー
ズ量にて)ドープする。尚、例えば、低濃度のドープを
行わずに、オフセット構造のTFTとしてもよく、走査
線3aをマスクとして、Pイオン、Bイオン等を用いた
イオン注入技術によりセルフアライン型のTFTとして
もよい。この不純物のドープにより走査線3aは更に低
抵抗化される。
01を剥離後、走査線3a上に、例えば、常圧又は減圧
CVD法等によりTEOSガス、TEBガス、TMOP
ガス等を用いて、NSG、PSG、BSG、BPSGな
どのシリケートガラス膜、窒化シリコン膜や酸化シリコ
ン膜等からなる第1層間絶縁膜41を形成する。この第
1層間絶縁膜12の膜厚は、例えば約500〜2000
nm程度とする。ここで好ましくは、800℃の程度の
高温でアニール処理し、層間絶縁膜41の膜質を向上さ
せておく。
膜41に対する反応性イオンエッチング、反応性イオン
ビームエッチング等のドライエッチングにより、図11
の工程(12)に示した平面位置にコンタクトホール8
2及び83を同時開孔する。
法等によりポリシリコン膜を堆積し、更にリン(P)を
熱拡散し、このポリシリコン膜を導電化する。又は、P
イオンをこのポリシリコン膜の成膜と同時に導入したド
ープトシリコン膜を用いてもよい。このポリシリコン膜
の膜厚は、約100〜500nmの厚さ、好ましくは約
150nm程度である。そして、フォトリソグラフィ及
びエッチングにより、図11の工程(13)に示した如
き画素電極中継層71a及びデータ線中継層71bを形
成する。
容量電極を兼ねる画素電極中継層71a及び第1層間絶
縁膜41上に、減圧CVD法、プラズマCVD法等によ
り高温酸化シリコン膜(HTO膜)や窒化シリコン膜か
らなる誘電体膜75を膜厚50nm程度の比較的薄い厚
さに堆積する。但し、誘電体膜75は、絶縁膜2の場合
と同様に、単層膜或いは多層膜のいずれから構成しても
よく、一般にTFTのゲート絶縁膜を形成するのに用い
られる各種の公知技術により形成可能である。そして、
誘電体膜75を薄くする程、蓄積容量70は大きくなる
ので、結局、膜破れなどの欠陥が生じないことを条件
に、膜厚50nm以下の極薄い絶縁膜となるように誘電
体膜75を形成すると有利である。
5上に減圧CVD法等によりポリシリコン膜を堆積し、
更にリン(P)を熱拡散し、このポリシリコン膜を導電
化して第1膜72を形成する。又は、Pイオンをこのポ
リシリコン膜の成膜と同時に導入したドープトシリコン
膜を用いてもよい。このポリシリコン膜の膜厚は、約1
00〜500nmの厚さ、好ましくは約150nm程度
である。この上に更に、Ti、Cr、W、Ta、Mo及
びPd等の金属や金属シリサイド等の金属合金膜を、ス
パッタリングにより、100〜500nm程度の膜厚の
第2膜73を形成する。そしてフォトリソグラフィ及び
エッチングにより、図11の工程(15)に示した如き
所定パターンを持つ第1膜72及び第2膜73からなる
容量線300が完成する。
00を除去した後に、例えば、常圧又は減圧CVD法や
TEOSガス等を用いて、NSG、PSG、BSG、B
PSGなどのシリケートガラス膜、窒化シリコン膜や酸
化シリコン膜等からなる第2層間絶縁膜42を形成す
る。第1層間絶縁膜42の膜厚は、例えば500〜15
00nm程度である。
縁膜42に対する反応性イオンエッチング、反応性イオ
ンビームエッチング等のドライエッチングにより、図1
2の工程(12)に示した平面個所にコンタクトホール
81を開孔する。
縁膜42上の全面に、スパッタリング等により、遮光性
のAl等の低抵抗金属や金属シリサイド等を金属膜とし
て、約100〜500nmの厚さ、好ましくは約300
nmに堆積する。そして、フォトリソグラフィ及びエッ
チングにより、図12の工程(18)に示した如き所定
パターンを有するデータ線6aを形成する。この時、図
示しないが、図4及び図5に示す外部接続端子102等
の電極パッド9dも同時形成される。
ータ線6a上を覆うように、例えば、常圧又は減圧CV
D法やTEOSガス等を用いて、NSG、PSG、BS
G、BPSGなどのシリケートガラス膜、窒化シリコン
膜や酸化シリコン膜等からなる第3層間絶縁膜43を形
成する。第3層間絶縁膜43の膜厚は、例えば500〜
1500nm程度である。
3層間絶縁膜43に対する反応性イオンエッチング、反
応性イオンビームエッチング等のドライエッチングによ
り、図12の工程(20)に示した平面位置に、コンタ
クトホール85を開孔する。
3層間絶縁膜43上に、スパッタ処理等により、ITO
膜等の透明導電性膜を、約50〜200nmの厚さに堆
積する。そして、フォトリソグラフィ及びエッチングに
より、図12の工程(21)に示した平面パターンを有
する画素電極9aを形成する。尚、当該液晶装置を反射
型の液晶装置に用いる場合には、Al等の反射率の高い
不透明な材料から画素電極9aを形成してもよい。
部接続端子102等の電極パッド9dを露出させるパッ
ドオープン工程を行う。そのためにフォトリソグラフィ
及びエッチングにより露出させる部分の第3層間絶縁膜
43の除去を行う。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜16(図3参照)が形成される。
は、ガラス基板等が先ず用意され、額縁としての遮光膜
53(図4及び図5参照)が、例えば金属クロムをスパ
ッタした後、フォトリソグラフィ及びエッチングを経て
形成される。尚、これらの遮光膜は、導電性である必要
はなく、Cr、Ni、Alなどの金属材料の他、カーボ
ンやTiをフォトレジストに分散した樹脂ブラックなど
の材料から形成してもよい。
理等により、ITO等の透明導電性膜を、約50〜20
0nmの厚さに堆積することにより、対向電極21を形
成する。更に、対向電極21の全面にポリイミド系の配
向膜の塗布液を塗布した後、所定のプレティルト角を持
つように且つ所定方向でラビング処理を施すこと等によ
り、配向膜22(図3参照)が形成される。
FTアレイ基板10と対向基板20とは、配向膜16及
び22が対面するようにシール材(図4及び図5参照)
により貼り合わされ、真空吸引等により、両基板間の空
間に、例えば複数種類のネマティック液晶を混合してな
る液晶が吸引されて、所定層厚の液晶層50が形成され
る。
ール)次に、上述の製造方法のうちデータ線6a及び半
導体層1aの高濃度ソース領域1d間を接続する一連の
コンタクトホール81及び82の開孔プロセスについ
て、図13及び図14を参照して更に説明を加える。こ
こに図13は、図3に示した当該開孔プロセスに係る各
工程における、この一連のコンタクトホール付近の断面
を拡大して示す工程図である。図13では、図6から図
9と同様の工程には、同様の工程番号(工程(11)、
工程(13)、…)が付されている。他方、図14は、
変形形態における一連のコンタクトホールを拡大して示
す断面図である。
に、工程(11)で積層された第1層間絶縁膜41に対
して、工程(13)において先ず、データ線6aから半
導体層1aに達する一連のコンタクトホールの一部をな
すコンタクトホール82を開孔する。そして、この開孔
のためのエッチングは、画素電極中継層71aから半導
体層1a(高濃度ドレイン領域1e)に達するコンタク
トホール83(図7参照)と同時開孔される。更に、こ
のように開孔されたコンタクトホール82内には、デー
タ線中継層71bが形成される。
間絶縁膜42に対して、工程(17)において、データ
線6aから半導体層1aに達する一連のコンタクトホー
ルの他の部分をなすコンタクトホール81を開孔する。
更に、このように開孔されたコンタクトホール81内に
は、工程(18)でデータ線6aの一部をなすアルミニ
ウム層が形成される。
コンタクトホールをなすコンタクトホール81及び82
を、平面的に見て同一位置に開孔するので、当該データ
線6aを半導体層1aに接続するためのコンタクトホー
ルに必要な基板上面積が小さくて済む。従って、その分
だけ、各画素における開口率を高めることができ、更に
蓄積容量70の増大を図れる。しかも、データ線中継層
71bにより高信頼性で中継接続できる。
のような一連のコンタクトホールを、コンタクトホール
81’と82として、平面的に見て異なる位置に開孔し
ても、データ線中継層71bを介して中継接続可能であ
る。
層71bを光吸収層から形成し且つデータ線6aを高反
射率のAl膜から形成する場合には、下側のコンタクト
ホール82を、上側のコンタクトホール81より穴径が
小さくなるように開孔してもよい。このように製造すれ
ば、コンタクトホール81の付近に到達する戻り光を、
データ線中継層71bの下面で吸収できるので、この付
近で戻り光がデータ線6aで反射されて内面反射光とな
る事態を効果的に防止できる。
のコンタクトホール)次に、上述の製造方法と並行して
行なわれる周辺回路におけるAl膜及び半導体層間のコ
ンタクトホールの開孔プロセスについて、図15から図
17を参照して説明を加える。ここに図15は、周辺回
路を構成する相補型トランジスタの断面図であり、図1
6は、このようなAl膜から半導体層に達する一連のコ
ンタクトホールの開孔プロセスに係る各工程における、
この一連のコンタクトホール付近の断面を拡大して示す
工程図である。また、図17は、変形形態における一連
のコンタクトホールの開孔プロセスに係る各工程におけ
る、この一連のコンタクトホール付近の断面を拡大して
示す工程図である。尚、図16及び図17では、図6か
ら図9と同時に行なわれる工程には、同様の工程番号
(工程(16)、工程(17)、…)が付されている。
更に、図15において、図2及び図3に示した第1実施
形態と同様の構成要素には同様の参照符号を付しそれら
の説明は省略する。
イ基板10上の周辺領域に作り込まれるデータ線駆動回
路101、走査線駆動回路104、サンプリング回路等
を構成するTFTの構成が示されている。
であり、Pチャネル型TFT402pとNチャネル型T
FT402nとが組み合わされてなる。
おける半導体層1aと同一膜(即ち、ポリシリコン膜)
からなる半導体層420中に、Pチャネル領域420p
を有し、更に、画素部における走査線3aと同一膜(即
ち、導電性のポリシリコン膜)からなるゲート電極11
6、並びに画素部におけるデータ線6aと同一膜(即
ち、Al膜)からなるソース電極422及びドレイン電
極406を有する。
420中に、Nチャネル領域420nを有し、更に、P
チャネル型TFT402pと共通のゲート電極116及
びドレイン電極406を有し、更に、画素部におけるデ
ータ線6aと同一膜からなるソース電極421を有す
る。
部分たるソース電極421及び422並びにドレイン電
極406は、第1層間絶縁膜41、誘電体膜75及び第
2層間絶縁膜42に開孔された一連のコンタクトホール
183を介して半導体層420に夫々接続されている。
尚、このようなPチャネル型TFT402p及びNチャ
ネル型TFT402nは夫々好ましくは、画素スイッチ
ング用TFT30と同様にLDD構造を有する。
183の開孔プロセスについて図16を参照して説明す
る。
に、工程(16)で積層された第2層間絶縁膜42(及
び誘電体膜75)に対して、工程(17)において先
ず、Al膜(ソース電極422)から半導体層420に
達する一連のコンタクトホールの一部をなすコンタクト
ホール181を開孔する。そして、この開孔のためのエ
ッチングは、画素部におけるデータ線6aからデータ線
中継層71bに達するコンタクトホール81(図8参
照)と同時に行なわれる。この際、コンタクトホール1
81の穴径は、例えば1×1μm程度である。
間絶縁膜41に対して、Al膜(ソース電極422)か
ら半導体層420に達する一連のコンタクトホールの他
の部分をなすコンタクトホール182を開孔する。そし
て、この開孔のためのエッチングは独自に行なわれる
(即ち、画素部におけるどのコンタクトホールの開孔と
も別個に行なわれる)。この際、コンタクトホール18
2の穴径は、例えば2.5×2.5μm程度である。こ
のようにコンタクトホール182をコンタクトホール1
81より大きく設定し且つ第2層間絶線膜42のエッチ
ングレートを第1層間絶線膜41のエッチングレートよ
りも高く設定することにより、穴形状が一様なテーパが
得られる。
されたコンタクトホール182及び181からなる一連
のコンタクトホール183内に、データ線6aと同一A
l膜を形成し、ソース電極422が完成する。
領域と周辺領域とで、配線や素子間を接続するためのコ
ンタクトホール183の一部分たるコンタクトホール1
81とコンタクトホール81とを同時開孔できるので、
両領域で別々にコンタクトホールを開孔するのと比較し
て製造工程の簡略化を図れる。しかも、画像表示領域に
おける配線や回路素子と、周辺領域における周辺配線や
周辺回路とを、同一基板上で同一導電膜を用いて少なく
とも部分的に同時形成できる。
コンタクトホール183をなすコンタクトホール181
及び182を、平面的に見て同一位置に開孔するので、
Al膜を利用して高信頼性で接続できる。
のような一連のコンタクトホール183に代えて、コン
トホール281を開孔してもよい。
に、工程(11)で積層した第1層間絶縁膜41に対し
て、コンタクトホール282を、画素部におけるデータ
線中継層71bから半導体層1aに達するコンタクトホ
ール82と同時開孔する。その後、工程(16)でこの
コンタクトホール282上に第2層間絶縁膜42を積層
した後、更に工程(17)でコンタクトホール281
を、画素部におけるデータ線6aからデータ線中継層7
1bに達するコンタクトホール81と同時開孔する。続
いて、工程(18)で、このように開孔されたコンタク
トホール281内に、データ線6aと同一Al膜を形成
し、ソース電極422が完成する。
間のコンタクトホール)次に、上述の製造方法と並行し
て行なわれる周辺領域におけるAl膜及び下側遮光膜1
1a間のコンタクトホールの開孔プロセスについて、図
18を参照して説明を加える。ここに図18は、このよ
うなAl膜から下側遮光膜に達する一連のコンタクトホ
ールの開孔プロセスに係る各工程における、この一連の
コンタクトホール付近の断面を拡大して示す工程図であ
る。尚、図18では、図6から図9と同時に行なわれる
工程には、同様の工程番号(工程(12)、工程(1
6)、…)が付されている。
に、工程(12)で、第1層間絶縁膜41に対して、コ
ンタクトホール382を、画素部におけるデータ線中継
層71bから半導体層1aに達するコンタクトホール8
2と同時開孔する。この際、コンタクトホール382の
穴径は、例えば15×15μm程度である。
ール382上に第2層間絶縁膜42を積層した後、更に
工程(17)でコンタクトホール381を、画素部にお
けるデータ線6aからデータ線中継層71bに達するコ
ンタクトホール81と同時開孔する。この際、コンタク
トホール381の穴径は、例えば12×12μm程度で
ある。
縁膜12に対して、コンタクトホール381の底から下
側遮光膜11aに達する一連のコンタクトホールの他の
部分をなすコンタクトホール383を開孔する。そし
て、この開孔のためのエッチングは独自に行なわれる
(即ち、画素部におけるどのコンタクトホールの開孔と
も別個に行なわれる。また、これは先のコンタクトホー
ル182と同一工程で形成してもよい)。この際、コン
タクトホール383の穴径は、例えば直径2μm程度で
ある。このように小径で円形のコンタクトホール383
を最後に開孔することにより、下側遮光膜11aの応力
でコンタクトホール383の周囲における下地絶縁膜1
2等にクラックが発生に事態を効果的に防止できる。
ホール381及び383内に、データ線6aと同一Al
膜からなる周辺配線6cを形成する。
像表示領域10aから周辺領域まで伸びる遮光膜配線の
一例を構成しており、例えば定電位配線として機能す
る。この場合、一連のコントホール381及び383
は、例えば、画像表示領域10aの四隅に開孔される。
領域と周辺領域とで、配線や素子間を接続するための一
連のコンタクトホールの一部分たるコンタクトホール3
82とコンタクトホール82とを同時開孔でき、更に一
連のコンタクトホールの一部分たるコンタクトホール3
81とコンタクトホール81とを同時開孔できるので、
両領域で別々にコンタクトホールを開孔するのと比較し
て製造工程の簡略化を図れる。しかも、画像表示領域に
おける配線や回路素子と、周辺領域における周辺配線や
周辺回路とを、同一基板上で同一導電膜を用いて少なく
とも部分的に同時形成できる。更に、コンタクトホール
381の底にある下地絶縁膜12に対し、コンタクトホ
ール182と同一工程でコンタクトホール383を開孔
して、Al膜(配線6c)から下側遮光膜11aに達す
る当該一連のコンタクトホールを完成させる。このた
め、係る一連のコンタクトホールの深度制御や積層構造
の設計自由度が向上する。
コンタクトホール)次に、上述の製造方法と並行して行
なわれる周辺回路におけるAl膜及び容量線間のコンタ
クトホールの構造及び開孔プロセス等について、図19
から図21を参照して説明を加える。ここに図19は、
周辺領域における容量線とAl膜からなる周辺配線との
接続の様子を示す図式的な平面図であり、図20は、こ
のような接続個所の拡大断面図である。また、図21
は、変形形態における接続個所の拡大断面図である。
尚、図19から図21において、図1から図5に示した
第1実施形態と同様の構成要素には同様の参照符号を付
しそれらの説明は省略する。
像表示領域10aでは、ストライプ状に形成されてお
り、周辺領域では左右夫々一つにまとめられている。こ
の纏められた容量線300の連結部300cには、複数
のコンタクトホール502が縦方向に複数配列されてお
り、これらのコンタクトホール502により、データ線
6aと同一Al膜からなる周辺配線6dに接続されてい
る。
画素部における第1膜72及び第2膜73と夫々同一膜
からなる第1膜72c及び第2膜73cとを含む積層構
造を有する。コンタクトホール502は、第2層間絶縁
膜42に開孔されており、周辺配線6dから連結部30
0cに達している。本実施形態では特に、このようなコ
ンタクトホール502は、図8に示した工程(17)に
示したコンタクトホール81と同時開孔されるものであ
る。
と周辺領域とで、コンタクトホールを同時開孔できるの
で、これらを別々にコンタクトホールを開孔するのと比
較して製造工程の簡略化を図れる。しかも、画像表示領
域における容量電極と、周辺領域における周辺配線や周
辺回路とを、同一導電膜を用いて少なくとも部分的に同
時形成することも可能となる。
らその連結部300cを形成するという比較的単純な例
を示したが、図20に示したコンタクトホールの構造
は、より一般に、容量線300と同一膜(例えば、高融
点金属を含有する導電膜)及びデータ線6aと同一膜
(例えば、Al膜)とを組み合わせて、各種の周辺回路
素子や配線を構成することを可能ならしめるものであ
る。従って、本実施形態のコンタクトホール構造を採用
することで特に、微細ピッチの周辺回路や周辺配線を周
辺領域に作り込むことができるので、高精細度の画像表
示が可能な電気光学装置を製造可能となる。
量線300に代えて、画素部における画素電位側容量電
極(画素電極中継層71a)と同一膜(例えば、導電性
ポリシリコン膜)からなる周辺配線71cとAl膜から
なる周辺配線6d’とを接続するコンタクトホール50
3を、図8に示した工程(17)に示したコンタクトホ
ール81と同時開孔してもよい。このように構成して
も、容易にコンタクトホールを開孔でき、微細ピッチの
周辺回路や周辺配線を周辺領域に作り込むことができ
る。
に、上述の製造方法と並行して行なわれる周辺領域にお
ける短絡配線のカッティングプロセスについて、図22
から図24を参照して説明を加える。ここに図22は、
走査線と同一膜からなる短絡配線の基板上レイアウトを
示す図式的な平面図であり、図23及び図24は夫々、
このような短絡配線のカッティングプロセスに係る各工
程における、カッティング用コンタクトホール付近の断
面を拡大して示す工程図である。尚、図23及び図24
では、図6から図9と同時に行なわれる工程には、同様
の工程番号(工程(16)、工程(17)、…)が付さ
れている。更に、図22において、図1から図5に示し
た第1実施形態と同様の構成要素には同様の参照符号を
付しそれらの説明は省略する。
気光学装置は、TFT等の回路素子や各種配線が、製造
中に発生する静電気により破壊されないように、走査線
3aと同一膜からなる短絡配線401により配線間や回
路素子間が短絡される。但し、係る短絡配線401がそ
のまま装置完成後まで残ったのでは当該電気光学装置は
機能しない。このため、本実施形態では、短絡配線40
1を走査線3aと同時に形成し、配線個所に応じて図9
に示した工程(18)或いは工程(21)の後にカット
する。即ち、本実施形態で製造される電気光学装置は、
図6に示した工程(7)から図9に示した工程(18)
或いは工程(21)までの製造中には、短絡配線401
により静電気により装置不良となる可能性が低減されて
いる。
からデータ線中継層71bに達するコンタクトホール8
1と同時開孔されるコンタクトホール481と、周辺回
路のTFTに係るコンタクトホール182(図16の工
程(17’)参照)と同時に開孔されるコンタクトホー
ル482とを含む一連のコンタクトホールを介してカッ
トされる短絡配線401の各個所は、図中○印で示して
ある。また画素部におけるデータ線6aからデータ線中
継層71bに達するコンタクトホール81と同時開孔さ
れるコンタクトホール581と、画素部における画素電
極9aから画素電極中継層71aに達するコンタクトホ
ール85(図9の工程(20)参照)と同時に開孔され
るコンタクトホール585とを含む一連のコンタクトホ
ールを介してカットされる短絡配線401の各個所は、
図中×印で示してある。
線401のカッティングプロセスについて図23及び図
24を参照して説明する。
401をカットする個所における断面を示しており、図
23に示すように、本実施形態では特に、工程(16)
で積層された第2層間絶縁膜42(及び誘電体膜75)
に対して、工程(17)において先ず、Al膜(周辺配
線6b’)から短絡配線401に達する一連のコンタク
トホールの一部をなすコンタクトホール481を開孔す
る。そして、この開孔のためのエッチングは、画素部に
おけるデータ線6aからデータ線中継層71bに達する
コンタクトホール81(図8参照)と同時に行なわれ
る。この際、コンタクトホール481の穴径は、例えば
2×3μm程度である。
タクトホール482を第1層間絶縁膜41に対して、周
辺回路のTFTに係るコンタクトホール182(図16
の工程(17’)参照)と同時形成し、更にデータ線6
aと同一のAl膜を形成する。この際、コンタクトホー
ル482の穴径は、例えば5×5μm程度である。
いて、Al膜に対するフォトリソグラフィ及びエッチン
グにより、データ線6aと同時に、周辺配線6bを形成
する。そして、Al膜をエッチングした後、Al膜に対
するレジストを剥離することなくこれに引き続いて、ポ
リシリコン膜用のエッチングを行って、短絡配線401
を除去する。即ち、短絡配線のカッティングをAl膜に
対するパターニングに引き続いて行う。このカットする
個所における短絡配線401の幅は、例えば2μm程度
である。
絡配線401をカットする個所における断面を示してお
り、図24に示すように、本実施形態では特に、工程
(16)で積層された第2層間絶縁膜42(及び誘電体
膜75)に対して、工程(17)において先ず、Al膜
(周辺配線6b’)から容量線300に達する一連のコ
ンタクトホールの一部をなすコンタクトホール581を
開孔する。そして、この開孔のためのエッチングは、画
素部におけるデータ線6aからデータ線中継層71bに
達するコンタクトホール81(図8参照)と同時に行な
われる。この際、コンタクトホール581の穴径は、例
えば40×60μm程度である。
タクトホール581上に、第3層間絶線膜43を形成す
る。
層間絶縁膜43に対して、コンタクトホール585を、
画素部における画素電極9aに係るコンタクトホール8
5(図9の工程(20)参照)と同時形成する。この
際、コンタクトホール585の穴径は、例えば50×7
0μm程度である。
に示した外部回路接続端子102等の電極パッド9dを
露出させるために第3層間絶縁膜43に開孔を形成する
ためのパッドオープン工程のフォトリソグラフィ及びエ
ッチングを利用して短絡配線401を除去する。即ち、
短絡配線のカッティングを第3層間絶縁膜43に対する
エッチングからレジストを剥離することなく連続で行
う。または両者のエッチングの順序を逆にしても良い。
このカットする個所における短絡配線401の幅は、例
えば10μm程度であり、電極パッド9dの大きさは、
例えば60×80μm程度である。
領域と周辺領域とで、配線や素子間を接続するためのコ
ンタクトホールと短絡配線401をカットするためのコ
ンタクトホールとを部分的に同時開孔できるので、両領
域で別々にコンタクトホールを開孔するのと比較して製
造工程の簡略化を図れる。
では、一連のコンタクトホールのうち最後に開孔するコ
ンタクトホールの穴形状を円或いは楕円にするのが好ま
しい。このようにすれば、当該一連のコンタクトホール
付近における各層間絶縁膜や下地絶縁膜に作用するスト
レスが当該一連のコンタクトホールの周囲に分散され
る。このため、当該一連のコンタクトホール付近におけ
る第2層間絶縁膜42、第1層間絶縁膜41、下地絶縁
膜12等にクラックが発生する事態を阻止できる。
ールのうち最後に開孔するコンタクトホール部分の穴径
が他のコンタクトホール部分小さくなるように開孔する
のが好ましい。このようにすれば、一連のコンタクトホ
ールの形状を全体としてテーパ状にできるので、当該一
連のコンタクトホール付近における層間絶縁膜や下地絶
縁膜に作用するストレスをより一層低減できる。この場
合には更に、平面的に見て最後に開孔するコンタクトホ
ール部分の開孔領域が他のコンタクトホール部分の開孔
領域内に位置するように開孔するのが、より好ましい。
これにより、当該一連のコンタクトホールの形状を安定
させることができ、一層確実で信頼性の高い電気的接続
が得られる。
ル開孔工程では、ドライエッチング及びウエットエッチ
ングを組み合わせて行うことにより少なくとも一つのコ
ンタクトホール部分にテーパを持たせるのが、より好ま
しい。コンタクトホール部分にテーパを持たせること
で、コンタクトホール内に積層される導電膜の付き回り
を向上できる。これに代えて又は加えて、複数の層間絶
縁膜を、上方に積層されるもの(例えば、第3層間絶縁
膜や第2層間絶縁膜)程、エッチングレートが高くなる
ように形成することによってもコンタクトホールにテー
パを持たせることが可能となる。
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置の製造方法
もまた本発明の技術的範囲に含まれるものである。
気光学装置における画像表示領域を構成するマトリクス
状の複数の画素に設けられた各種素子、配線等の等価回
路である。
線、画素電極等が形成されたTFTアレイ基板の相隣接
する複数の画素群の平面図である。
気光学装置におけるTFTアレイ基板をその上に形成さ
れた各構成要素と共に対向基板の側から見た平面図であ
る。
TFTアレイ基板側の各層を、図3と同様に図2のA−
A’断面に対応させて示す工程図(その1)である。
TFTアレイ基板側の各層を、図3と同様に図2のA−
A’断面に対応させて示す工程図(その2)である。
TFTアレイ基板側の各層を、図3と同様に図2のA−
A’断面に対応させて示す工程図(その3)である。
TFTアレイ基板側の各層を、図3と同様に図2のA−
A’断面に対応させて示す工程図(その4)である。
クトホールの平面パターンを、図6から図9における工
程に対応付けて示す工程図である。
クトホールの平面パターンを、図6から図9における工
程に対応付けて示す工程図である。
クトホールの平面パターンを、図6から図9における工
程に対応付けて示す工程図である。
程における、この一連のコンタクトホール付近の断面を
拡大して示す工程図である。
を拡大して示す断面図である。
断面図である。
クトホールの開孔プロセスに係る各工程における、この
一連のコンタクトホール付近の断面を拡大して示す工程
図である。
の開孔プロセスに係る各工程における、この一連のコン
タクトホール付近の断面を拡大して示す工程図である。
タクトホールの開孔プロセスに係る各工程における、こ
の一連のコンタクトホール付近の断面を拡大して示す工
程図である。
周辺配線との接続の様子を示す図式的な平面図である。
個所の拡大断面図である。
ある。
レイアウトを示す図式的な平面図である。短絡配線のカ
ッティングプロセスに係る各工程における、カッティン
グ用コンタクトホール付近の断面を拡大して示す工程図
である。
工程における、カッティング用コンタクトホール付近の
断面を拡大して示す一の工程図である。
工程における、カッティング用コンタクトホール付近の
断面を拡大して示す他の工程図である。
Claims (15)
- 【請求項1】 基板上の画像表示領域に、複数の画素電
極と、該画素電極に接続された薄膜トランジスタと、該
薄膜トランジスタに接続された走査線及びデータ線と、
前記薄膜トランジスタのソース領域あるいはドレイン領
域と前記データ線を中継接続するデータ線中継層と、前
記画素電極に接続された蓄積容量と、前記薄膜トランジ
スタの少なくともチャネル領域を下方から覆う所定パタ
ーンを有する下方遮光膜を含む遮光膜配線とを備えてお
り、前記基板上の前記画像表示領域の周辺に位置する周
辺領域に、前記遮光膜配線、前記走査線、前記蓄積容量
を形成する容量線及び前記データ線に接続された周辺回
路又は周辺配線を備えた電気光学装置を製造する電気光
学装置の製造方法であって、 前記基板上に前記遮光膜配線を形成する遮光膜配線形成
工程と、 前記遮光膜配線上に下地絶縁膜を介して前記薄膜トラン
ジスタの半導体層を形成する半導体層形成工程と、 前記半導体層上に前記走査線、前記容量線及び前記デー
タ線を夫々構成する複数の導電膜を各層間絶線膜を介し
て積層形成する積層形成工程と、 前記周辺領域で、前記遮光膜配線、前記半導体層、前記
走査線、前記容量線及び前記データ線から構成される前
記周辺回路又は周辺配線間を接続するための複数のコン
タクトホールを開孔するコンタクトホール開孔工程とを
含み、 前記コンタクトホール開孔工程は、少なくとも一つのコ
ンタクトホールを複数回のコンタクトホール開孔工程で
形成し、前記複数回のコンタクトホール開孔工程の少な
くとも一回は前記画像表示領域の前記遮光膜配線、前記
半導体層、前記走査線、前記データ線中継層、前記容量
線及び前記データ線の導電膜のうち任意の二膜間を各々
接続するコンタクトホール開孔工程と同時に行われるこ
とを特徴とする電気光学装置の製造方法。 - 【請求項2】 前記周辺領域のコンタクトホール開孔工
程における前記遮光膜配線と前記データ線の配線間を接
続するコンタクトホール開孔工程は、前記画像表示領域
での前記半導体層と前記データ線間のコンタクトホール
開孔工程と同時に行なわれる開孔工程を含むことを特徴
とする請求項1記載の電気光学装置の製造方法。 - 【請求項3】 前記周辺領域の複数回によるコンタクト
ホール開孔工程では、最終回のコンタクトホール開孔径
を他のコンタクトホール開孔径より小さくしたことを特
徴とする請求項1又は2記載の電気光学装置の製造方
法。 - 【請求項4】 前記周辺領域の複数回によるコンタクト
ホール開孔工程は、最後のコンタクトホール開孔形状を
円あるいは楕円に形成することを特徴とする請求項1乃
至3記載の電気光学装置の製造方法。 - 【請求項5】 前記周辺領域のコンタクトホール開孔工
程における前記半導体層と前記データ線の配線間を接続
するコンタクトホール開孔工程は、前記画像表示領域で
の前記データ線中継層と前記データ線間のコンタクトホ
ール開孔工程と同時に行なわれる開孔工程を含むことを
特徴とする請求項1に記載の電気光学装置の製造方法。 - 【請求項6】 前記周辺領域の複数回によるコンタクト
ホール開孔工程は、平面的に見て一つのコンタクトホー
ル開孔が他のコンタクトホール開孔の内側に形成する開
孔工程を含むことを特徴とする請求項1乃至5のいずれ
か一つに記載の電気光学装置の製造方法。 - 【請求項7】 前記周辺領域のコンタクトホール開孔工
程は、ドライエッチングとウエットエッチングを用いて
コンタクトホールの開口部分にテーパを形成することを
特徴とする請求項1乃至6のいずれか一つに記載の電気
光学装置の製造方法。 - 【請求項8】 基板上の画像表示領域に、複数の画素電
極と、該画素電極に画素電極中継層を介して接続された
薄膜トランジスタと、該薄膜トランジスタに接続された
走査線及びデータ線と、前記薄膜トランジスタのソース
領域あるいはドレイン領域と前記データ線を中継接続す
るデータ線中継層と、前記画素電極に接続された蓄積容
量とを備えており、前記基板上の前記画像表示領域の周
辺に位置する周辺領域に、前記走査線、前記蓄積容量を
形成する容量線及び前記データ線に接続された周辺回路
又は周辺配線を備えた電気光学装置を製造する電気光学
装置の製造方法であって、 前記基板上に前記薄膜トランジスタの半導体層を形成す
る半導体層形成工程と、 前記半導体層上に前記走査線、前記容量線及び前記デー
タ線を夫々構成する複数の導電膜を各層間絶線膜を介し
て積層形成する積層形成工程と、 該積層形成工程中に、前記走査線と同層の膜からなる静
電破壊防止用の短絡配線を前記周辺領域に形成する短絡
配線形成工程と、 前記短絡配線形成工程後に複数のコンタクトホール開孔
工程を用いて前記短絡配線をカットするためのカット用
コンタクトホール開孔工程とを含み、 前記複数のコンタクトホール開孔工程は、少なくとも一
つのコンタクトホールを複数回のコンタクトホール開孔
工程で形成し、前記複数回のコンタクトホール開孔工程
の少なくとも一回は前記画像表示領域の複数の導電膜の
うち任意の二膜間を各々接続するコンタクトホール開孔
工程と同時に行われることを特徴とする電気光学装置の
製造方法。 - 【請求項9】 前記データ線のパターニング形成時に前
記カットが行われるカット用コンタクトホールの開孔工
程は、前記画像表示領域での前記データ線中継層と前記
データ線間の層間絶縁膜にコンタクトホールを開孔する
工程と同時に行なわれる工程を含むことを特徴とする請
求項8に記載の電気光学装置の製造方法。 - 【請求項10】 前記カット用コンタクトホール開孔工
程後は、前記カット用コンタクトホールに露出した前記
短絡配線のカットを、前記データ線のパターニング形成
時の前記データ線のエッチングに連続して行うことを特
徴とする請求項8又は9に記載の電気光学装置の製造方
法。 - 【請求項11】 前記周辺領域での電極を露出させるパ
ッドオープン工程時に前記カットが行われるカット用コ
ンタクトホールの開孔工程は、前記画像表示領域での前
記データ線と前記データ線中継層間のコンタクトホール
開孔工程及び前記画素電極と前記画素電極中継層間のコ
ンタクトホール開孔工程と同時に行なわれる開孔工程を
含むことを特徴とする請求項9に記載の電気光学装置の
製造方法。 - 【請求項12】 前記カット用コンタクトホール開孔工
程後は、前記カット用コンタクトホールに露出した前記
短絡配線のカットを、前記パッドオープン工程のエッチ
ングに前後して行うことを特徴とする請求項8又は11
に記載の電気光学装置の製造方法。 - 【請求項13】 基板上の画像表示領域に、複数の画素
電極と、該画素電極に接続された薄膜トランジスタと、
該薄膜トランジスタに接続された走査線及びデータ線
と、前記画素電極に接続された蓄積容量と備えた電気光
学装置を製造する電気光学装置の製造方法であって、 前記基板上に前記薄膜トランジスタの半導体層を形成す
る半導体層形成工程と、 前記半導体層上に前記走査線、前記半導体層と前記デー
タ線とを中継接続するデータ線中継層、前記蓄積容量及
び前記データ線を夫々構成する複数の導電膜をこの順に
各層間絶線膜を介して積層形成する積層形成工程とを備
えており、 該積層形成工程は、前記半導体層上の第1層間絶縁膜に
前記半導体層に達するコンタクトホールを開孔し、前記
コンタクトホールを覆うように前記データ線中継層を形
成する工程と、前記データ線中継層上の第2層間絶縁膜
に前記データ線中継層に達するコンタクトホールを開孔
し、前記コンタクトホールを覆うように前記データ線を
形成する工程とを含み、前記半導体層と前記データ線を
前記データ線中継層を介して電気的に接続することを特
徴とする電気光学装置の製造方法。 - 【請求項14】 前記コンタクトホール開孔工程では、
平面的に見て同一位置に、前記データ線中継層から前記
半導体層に達するコンタクトホール部分と前記データ線
から前記データ線中継層に達するコンタクトホール部分
とを開孔することを特徴とする請求項13に記載の電気
光学装置の製造方法。 - 【請求項15】 前記積層形成工程では、前記データ線
中継層を光吸収層から形成すると共に前記データ線を金
属膜から形成し、 前記データ線中継層から前記半導体層に達するコンタク
トホール部分が、前記データ線から前記データ線中継層
に達するコンタクトホール部分より穴径が小さくなるよ
うに前記一連のコンタクトホールを開孔することを特徴
とする請求項14に記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000294325A JP3743273B2 (ja) | 2000-09-27 | 2000-09-27 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000294325A JP3743273B2 (ja) | 2000-09-27 | 2000-09-27 | 電気光学装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002108244A true JP2002108244A (ja) | 2002-04-10 |
JP2002108244A5 JP2002108244A5 (ja) | 2005-02-24 |
JP3743273B2 JP3743273B2 (ja) | 2006-02-08 |
Family
ID=18776956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000294325A Expired - Fee Related JP3743273B2 (ja) | 2000-09-27 | 2000-09-27 | 電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3743273B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005258423A (ja) * | 2004-03-09 | 2005-09-22 | Samsung Sdi Co Ltd | 平板表示装置および平板表示装置の製造方法 |
JP2007192974A (ja) * | 2006-01-18 | 2007-08-02 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
JP2008165137A (ja) * | 2007-01-05 | 2008-07-17 | Seiko Epson Corp | 電気光学装置の製造方法 |
JP2008191470A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
US7449411B2 (en) | 2004-05-12 | 2008-11-11 | Seiko Epson Corporation | Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus |
CN100433336C (zh) * | 2004-07-15 | 2008-11-12 | 精工爱普生株式会社 | 半导体器件用基板、其制造方法及其应用 |
JP2010256517A (ja) * | 2009-04-23 | 2010-11-11 | Hitachi Displays Ltd | アクティブマトリクス型表示装置 |
JP2013033168A (ja) * | 2011-08-03 | 2013-02-14 | Japan Display East Co Ltd | 表示装置及び表示装置の製造方法 |
JP2014059574A (ja) * | 2002-05-13 | 2014-04-03 | Semiconductor Energy Lab Co Ltd | 表示装置、携帯情報端末、携帯電話 |
JP2020036016A (ja) * | 2013-07-10 | 2020-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2021071513A (ja) * | 2019-10-29 | 2021-05-06 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法および電子機器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI489171B (zh) * | 2012-05-28 | 2015-06-21 | Au Optronics Corp | 畫素陣列基板、顯示面板、接觸窗結構及其製造方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0990425A (ja) * | 1995-09-19 | 1997-04-04 | Sony Corp | 表示装置 |
JPH1054995A (ja) * | 1996-06-06 | 1998-02-24 | Pioneer Electron Corp | 反射型液晶表示装置 |
JPH10301100A (ja) * | 1997-02-27 | 1998-11-13 | Seiko Epson Corp | 液晶装置及びその製造方法、並びに投写型表示装置 |
JPH1195687A (ja) * | 1997-09-20 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
WO1999035678A1 (fr) * | 1998-01-06 | 1999-07-15 | Seiko Epson Corporation | Dispositif semi-conducteur, substrat pour dispositif optronique, dispositif optronique, dispositif electronique et ecran de projection |
JPH11282011A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | アクティブマトリクス基板の製造方法および液晶表示装置 |
JP2000010121A (ja) * | 1998-06-23 | 2000-01-14 | Seiko Epson Corp | 液晶装置及び投射型表示装置 |
JP2000077667A (ja) * | 1998-08-28 | 2000-03-14 | Seiko Epson Corp | 半導体装置の製造方法 |
WO2000031714A1 (fr) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Dispositif optronique et son procede de production, et materiel optronique |
JP2000206568A (ja) * | 1999-01-11 | 2000-07-28 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
JP2001100250A (ja) * | 1999-09-30 | 2001-04-13 | Nec Corp | 透過液晶パネル、画像表示装置、パネル製造方法 |
JP2001133811A (ja) * | 1999-09-03 | 2001-05-18 | Alcatel | 導電層構造を処理するための方法およびそのような導電層構造を含む装置 |
JP2002149089A (ja) * | 2000-08-31 | 2002-05-22 | Seiko Epson Corp | 電気光学装置及び投射型表示装置 |
-
2000
- 2000-09-27 JP JP2000294325A patent/JP3743273B2/ja not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0990425A (ja) * | 1995-09-19 | 1997-04-04 | Sony Corp | 表示装置 |
JPH1054995A (ja) * | 1996-06-06 | 1998-02-24 | Pioneer Electron Corp | 反射型液晶表示装置 |
JPH10301100A (ja) * | 1997-02-27 | 1998-11-13 | Seiko Epson Corp | 液晶装置及びその製造方法、並びに投写型表示装置 |
JPH1195687A (ja) * | 1997-09-20 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
WO1999035678A1 (fr) * | 1998-01-06 | 1999-07-15 | Seiko Epson Corporation | Dispositif semi-conducteur, substrat pour dispositif optronique, dispositif optronique, dispositif electronique et ecran de projection |
JPH11282011A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | アクティブマトリクス基板の製造方法および液晶表示装置 |
JP2000010121A (ja) * | 1998-06-23 | 2000-01-14 | Seiko Epson Corp | 液晶装置及び投射型表示装置 |
JP2000077667A (ja) * | 1998-08-28 | 2000-03-14 | Seiko Epson Corp | 半導体装置の製造方法 |
WO2000031714A1 (fr) * | 1998-11-26 | 2000-06-02 | Seiko Epson Corporation | Dispositif optronique et son procede de production, et materiel optronique |
JP2000206568A (ja) * | 1999-01-11 | 2000-07-28 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
JP2001133811A (ja) * | 1999-09-03 | 2001-05-18 | Alcatel | 導電層構造を処理するための方法およびそのような導電層構造を含む装置 |
JP2001100250A (ja) * | 1999-09-30 | 2001-04-13 | Nec Corp | 透過液晶パネル、画像表示装置、パネル製造方法 |
JP2002149089A (ja) * | 2000-08-31 | 2002-05-22 | Seiko Epson Corp | 電気光学装置及び投射型表示装置 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014059574A (ja) * | 2002-05-13 | 2014-04-03 | Semiconductor Energy Lab Co Ltd | 表示装置、携帯情報端末、携帯電話 |
US9966390B2 (en) | 2002-05-13 | 2018-05-08 | Semicondutcor Energy Laboratory Co., LTD. | Display device |
US9508756B2 (en) | 2002-05-13 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9165991B2 (en) | 2002-05-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8927994B2 (en) | 2002-05-13 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8018544B2 (en) | 2004-03-09 | 2011-09-13 | Samsung Mobile Display Co., Ltd. | Flat panel display and method for fabricating the same |
US7817216B2 (en) | 2004-03-09 | 2010-10-19 | Samsung Mobile Display Co., Ltd. | Flat panel display and method for fabricating the same |
JP2005258423A (ja) * | 2004-03-09 | 2005-09-22 | Samsung Sdi Co Ltd | 平板表示装置および平板表示装置の製造方法 |
JP4560421B2 (ja) * | 2004-03-09 | 2010-10-13 | 三星モバイルディスプレイ株式會社 | 平板表示装置の製造方法 |
US7449411B2 (en) | 2004-05-12 | 2008-11-11 | Seiko Epson Corporation | Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus |
CN100433336C (zh) * | 2004-07-15 | 2008-11-12 | 精工爱普生株式会社 | 半导体器件用基板、其制造方法及其应用 |
JP4655943B2 (ja) * | 2006-01-18 | 2011-03-23 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
JP2007192974A (ja) * | 2006-01-18 | 2007-08-02 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
JP2008165137A (ja) * | 2007-01-05 | 2008-07-17 | Seiko Epson Corp | 電気光学装置の製造方法 |
JP2008191470A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP2010256517A (ja) * | 2009-04-23 | 2010-11-11 | Hitachi Displays Ltd | アクティブマトリクス型表示装置 |
US9099359B2 (en) | 2011-08-03 | 2015-08-04 | Japan Display Inc. | Display device and method for manufacturing display device |
JP2013033168A (ja) * | 2011-08-03 | 2013-02-14 | Japan Display East Co Ltd | 表示装置及び表示装置の製造方法 |
JP2020036016A (ja) * | 2013-07-10 | 2020-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20200054158A (ko) * | 2013-07-10 | 2020-05-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치를 포함하는 표시 장치 |
KR102256372B1 (ko) | 2013-07-10 | 2021-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치를 포함하는 표시 장치 |
JP2021071513A (ja) * | 2019-10-29 | 2021-05-06 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3743273B2 (ja) | 2006-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3736461B2 (ja) | 電気光学装置、投射型表示装置及び電気光学装置の製造方法 | |
JP3753613B2 (ja) | 電気光学装置及びそれを用いたプロジェクタ | |
JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
KR100490496B1 (ko) | 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 | |
JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
JP3873610B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
JP2003330036A (ja) | 電気光学装置及び半導体装置の製造方法 | |
JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
JP3937721B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
JP3743273B2 (ja) | 電気光学装置の製造方法 | |
JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
JP3791338B2 (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
JP2002149089A (ja) | 電気光学装置及び投射型表示装置 | |
JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
JP3969439B2 (ja) | 電気光学装置 | |
JP4148239B2 (ja) | 液晶表示パネル | |
JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
JP3912064B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
JP3807230B2 (ja) | 電気光学装置及びプロジェクタ | |
JP3736330B2 (ja) | 電気光学装置 | |
JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
JP2003140127A (ja) | 電気光学装置及びその製造方法並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131125 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |